KR100223597B1 - Gray voltage generating circuit to implement dot conversion when dual bank is driving - Google Patents

Abstract

Translated fromKorean

본 발명은 듀얼 뱅크 구동시 도트 반전을 구현하기 위한 계조 전압 발생 회로에 관한 것으로서, 라인 반전 신호와 이를 반전시킨 신호를 발생시키기 위한 타이명 콘트롤러와, 상기 타이밍 콘트롤러의 두 출력 신호를 일정 레벨로 증폭시키기 위한 증폭기와, 상기 증폭기로부터 출력되는 전압 범위 내에서 다수의 계조 전압을 얻을 수 있도록 분압하기 위한 저항열과, 소스 드라이비의 계조 전압 단자와 기준 전압 단자가 각각 하나의 입력 단자로 연결되도록 하고, 여기에 동일 극성의 계조 전압이 입력되도록 설계된 인쇄 회로 기판을 포함하여 이루어져 있으며, 고해상도를 갖는 액정 표시 패널의 경우에도 용이하게 도트 반전 구동을 구현할 수 있는 계조 전압 발생 회로에 관한 것이다.The present invention relates to a gray scale voltage generation circuit for implementing dot inversion when driving a dual bank. The present invention relates to a gray level controller for generating a line inversion signal and an inverted signal thereof, and amplifying two output signals of the timing controller to a predetermined level. An amplifier to be connected, a resistor string for dividing a plurality of gray voltages within a voltage range output from the amplifier, a gray voltage terminal of the source driving ratio, and a reference voltage terminal to be connected to one input terminal, The present invention includes a printed circuit board designed to input a gray voltage of the same polarity, and relates to a gray voltage generator that can easily implement dot inversion driving even in a liquid crystal display panel having a high resolution.

Description

Translated fromKorean

듀얼 뱅크 구동시 도트 반전을 구현하기 위한 계조 전압 발생 회로Gray voltage generation circuit for dot inversion when driving dual banks

본 발명은 계조 전압 발생 회로에 관한 것으로서, 더욱 상세히 말하자면 싱글 뱅크용 드라이버를 이용한 듀얼 뱅크 구동시 완벽한 도트 반전(Dot Inversion)을 구현하기 위한 계조 전압 발생 회로에 관한 것이다.The present invention relates to a gray voltage generator circuit, and more particularly, to a gray voltage generator circuit for implementing perfect dot inversion during dual bank driving using a single bank driver.

일반적으르 싱글 뱅크용 소스 드라이버(source driver)는 액정 표시 장치에서 도트 반전 구동으로 화상을 표시할 수 있도록 하는 구동 회로로서 통상 10V 이상의 고전압으로 구동된다. 그리고 이러한 도트 반전 구동을 위해서 일반적으로 도3에 도시된 바와 같은 싱글 뱅크용 계조 전압 발생 회로가 사용된다.Generally, a single bank source driver is a driving circuit for displaying an image by dot inversion driving in a liquid crystal display device, and is usually driven at a high voltage of 10V or more. For such dot inversion driving, a gray bank voltage generation circuit for a single bank as shown in Fig. 3 is generally used.

소스 드라이버는 상기와 같은 계조 전압 발생 회로로부터 계조 전압(V0∼V9)을 입력받는데, 소스 드라이버 내부의 멀티플렉서(multiplexer)에 의해 소스 드라이버의 홀수 번째 출력 단자에서는 대향 전극 전압(Vcom)을 기준으로 정극성의 계조 전압(V0∼V4)이 선택되어 출력되고 짝수 번째 출력 단자에서는 부극성의 계조 전압(V5∼V9)이 선택되어 출력된다. 그리고 다음 라인 구동시 극성 반전 신호에 의해 계조 전압의 극성이 반전되므로 도트 반전 구동을 구현할 수 있게 된다.The source driver receives the gray voltages (V0 to V9) from the gray voltage generator circuit as described above.At the odd number output terminal of the source driver, the positive electrode is referred to the counter electrode voltage Vcom based on the multiplexer inside the source driver. The gray scale voltages V0 to V4 of the gender are selected and output, and the negative gray scale voltages V5 to V9 are selected and output from the even-numbered output terminals. In addition, since the polarity of the gray voltage is inverted by the polarity inversion signal during the next line driving, dot inversion driving can be realized.

이와 같은 도트 반전 구동시에는 앞에서 설명한 바와 같이 고전압을 사용하기 때문에, 대조비(contrast ratio; 가장 밝은 계조와 가장 어두운 계조의 밝기 비율)을 높이고 크로스토크(crosstalk; 화소 데이터간의 간섭 현상)를 근본적으로 제거할 수 있어 고화질을 얻을 수 있다는 장점이 있다.In the dot inversion driving method, since the high voltage is used as described above, the contrast ratio is increased and the crosstalk is essentially eliminated. The advantage is that you can get high picture quality.

여기서 크로스토크를 근본적으로 제거할 수 있는 이유는, 도 1에서 도시된 바와 같이 어느 한 화소 주변에 항상 반대 극성의 계조 전압이 인가되므로 대향 전극으로 유입되는 전류와 유출되는 전류가 서로 상쇄되어 전압 왜곡이 거의 발생하지 않기 때문이다.Here, the reason why the crosstalk can be fundamentally removed is that, as shown in FIG. 1, since a gray voltage of opposite polarity is always applied around one pixel, the current flowing into the counter electrode and the current flowing out of the counter electrode cancel each other, thereby distorting the voltage. Because this rarely happens.

그러나, 이와 같은 싱글 뱅크용 드라이버는 듀얼 뱅크용 드라이버에 비해 약 2배정도 높은 구동 주파수를 필요로 하기 때문에, 고해상도를 갖는 액정 표시 패널의 경우에는 구동하기가 어렵다는 문제점이 있다.However, such a single bank driver requires a driving frequency that is about twice as high as that of the dual bank driver, and thus it is difficult to drive a liquid crystal display panel having a high resolution.

따라서 이러한 문제점을 해결하기 위해 싱글 뱅크용 드라이버를 듀얼 뱅크로 구동하는 방법이 고안되었다. 그러나, 싱글 뱅크용 드라이버를 듀얼 뱅크로 구동하는 경우에는 각 화소의 극성 배열이 도 2에 도시된 바와 갈이 되기 때문에, 싱글 뱅크 구동에서와 같은 완벽한 도트 반전이 아닌 2-도트 반전이 된다는 문제점이 있다. 그리고 이러한 2-도트 반전은 상측 드라이버로부터 출력되는 계조 전압과 하측 드라이버로부터 출릭되는 계조 전압의 차이로 인해 화질에 나쁜 영향을 미치게 되는 문제점이 있다.Therefore, to solve this problem, a method of driving a single bank driver with dual banks has been devised. However, when driving the single bank driver in dual bank, since the polarity arrangement of each pixel is different from that shown in Fig. 2, there is a problem that two-dot inversion is made, rather than perfect dot inversion as in the single bank driving. have. In addition, the two-dot inversion has a problem in that the image quality is adversely affected by the difference between the gray voltage output from the upper driver and the gray voltage derived from the lower driver.

따라서 본 발명의 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 싱글 뱅크용 구동 1C를 이용한 듀얼 뱅크 구동시 완벽한 도트 반전을 구현하기 위한 계조 전압 발생 회로를 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a gray scale voltage generation circuit for implementing perfect dot inversion during dual bank driving using a single bank driving 1C.

제1도는 싱글 뱅크(Single Bank) 구동시 각 화소의 극성을 나타낸 도면이고,FIG. 1 is a diagram illustrating polarities of respective pixels when driving a single bank.

제2도는 싱글 뱅크용 드라이버를 이용한 듀얼 뱅크(Dual Bank) 구동시 각 화소의 극성을 나타낸 도면이고,FIG. 2 is a diagram illustrating polarities of respective pixels when driving a dual bank using a single bank driver.

제3도은 종래의 계조 전압 발생 회로도이고,3 is a conventional gray voltage generation circuit diagram,

제4도는 본 발명의 실시예에 따른 계조 전압 발생 회로도이고,4 is a gradation voltage generation circuit diagram according to an embodiment of the present invention.

제5도는 본 발명의 실시예에 따른 계조 전압 발생 회로의 타이밍도이고,5 is a timing diagram of a gray voltage generator circuit according to an embodiment of the present invention.

제6도는 본 발명의 실시예에 따른 싱글 뱅크용 드라이버를 이용한 듀얼 뱅크 구동시 각 화소의 극성을 나타낸 도면이다.FIG. 6 is a diagram illustrating polarity of each pixel when driving a dual bank using a single bank driver according to an exemplary embodiment of the present invention.

상기의 과제를 달성하기 위한 본 발명은, 행렬 타입의 화소로 이루어지는 액정 표시 장치의 구동 장치에 있어서,The present invention for achieving the above object is a drive device for a liquid crystal display device comprising a matrix type pixel,

각각 홀수 화소열과 짝수 화소열에 데이터 전압을 인가하는 상측 및 하측 소스 드라이버; 그리고Upper and lower source drivers for applying data voltages to odd pixel columns and even pixel columns, respectively; And

상기 상측 소스 드라이버에 제1 극성을 가지는 계조 전압을 인가하고, 상기 하측 소스 드라이버에 상기 제1 극성에 반전되는 제2 극성을 가지는 계조 전압을 인가하는 계조 전압 발생부를 포하하여 이루어지며, 상기 제1 극성과 상기 제2 극성은 각각 화소 행 단위로 극성이 바뀌도록 계조 전압을 인가한다.And a gray voltage generator for applying a gray voltage having a first polarity to the upper source driver, and applying a gray voltage having a second polarity inverted to the first polarity to the lower source driver. The gray level voltage is applied to the polarity and the second polarity so that the polarity is changed in pixel rows.

이때, 계조 전압 발생부는 행 반전 신호와 상기 행 반전 신호의 반전 신호를 각각 출력하는 타이밍 콘트롤러와;The gray voltage generator may include a timing controller configured to output a row inversion signal and an inversion signal of the row inversion signal, respectively;

비반전 단자를 통해 오프셋 신호를 제공받고, 반전 단자를 통해 레벨 다운된 행 반전 신호를 제공받아 일정 레벨로 증폭된 제1 증폭신호를 출력하는 제1 증폭기와, 비반전 단자를 통해 오프셋 신호를 제공받고, 반전 단자를 통해 레벨 다운된 상기 행 반전 신호의 반전 신호를 제공받아 일정 레벨로 증폭된 제2 증폭신호를 출력하는 제2 증폭기를 구비하여 일단 및 타단을 통해 상기 제1 및 제2 증폭신호를 각각 출력하는 증폭부와;A first amplifier receiving an offset signal through the non-inverting terminal, receiving a row inverted signal leveled down through the inverting terminal, and outputting a first amplified signal amplified to a predetermined level; and providing an offset signal through the non-inverting terminal And a second amplifier receiving the inverted signal of the row inverted signal leveled down through the inverting terminal and outputting a second amplified signal amplified to a predetermined level, the first and second amplified signals through one end and the other end. An amplifier for outputting each;

일단 및 타단을 통해 상기 제1 및 제2 증폭신호를 각각 제공받아 기준 계조 전압과 적어도 하나 이상의 계조 전압을 출력하는 저항열과; 그리고A resistor string receiving the first and second amplified signals through one end and the other end, respectively, and outputting a reference gray voltage and at least one gray voltage; And

상기 상측 및 하측 소스 드라이버의 계조 전압 단자와 기준 전압 단자가 각각 하나의 입력 단자로 연결되도록 하고, 여기에 동일 극성의 계조 전압이 입력되도록 설계된 인쇄 회로 기판을 포함하여 이루어진다.And a printed circuit board designed to connect the gray voltage terminal and the reference voltage terminal of the upper and lower source drivers to one input terminal, respectively, and to input the gray voltage of the same polarity.

이러한 저항열의 중심으로부터 출력되는 기준 계조 전압을 기준으로 하여, 정극성의 계조 전압이 상기의 구조를 갖는 상측 드리이버에 인가되도록 한다면 하측 드라이버에는 부극성의 계조 전압만이 인가되도록 하여 출력하고, 상기 라인 반전 신호에 의해서 라인별로 계조 전압의 극성을 반전시킴으로써 도트 반전 구동을 구현할 수 있다.Based on the reference gradation voltage output from the center of the resistor string, if the gradation voltage of positive polarity is applied to the upper driver having the above structure, only the negative gradation voltage is applied to the lower driver and outputted. Dot inversion driving can be implemented by inverting the polarity of the gray scale voltage for each line by a signal.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention in detail.

도 4는 본 발명의 실시예에 따른 계조 전압 발생 회로도이다.4 is a circuit diagram illustrating a gray voltage generator according to an exemplary embodiment of the present invention.

도 4를 참조하면, 타이밍 콘트롤러(10)가 라인 반전 신호(RVS)와 이를 반전시킨 신호(RVSB)를 발생시키면, 증폭기(21, 22)에서는 상기 타이밍 콘트톨러(10)의 두 출력 신호(RVS, RVSB)를 0∼12V 레벨로 증폭시킨다.Referring to FIG. 4, when the timing controller 10 generates a line inversion signal RVS and an inverted signal RVSB, the amplifiers 21 and 22 output two output signals RVS of the timing controller 10. , RVSB) is amplified to 0-12V level.

상기 증폭기(21, 22)의 출력 단자 사이에 연길된 저항열(30)은 상기 증폭기(21, 22)로부터 출력되는 전압 범위(0∼12V) 내에서 다수의 계조 전압(V0∼V9)을 얻을 수 있도록 분압하는 기능을 수행한다.The resistance string 30 connected between the output terminals of the amplifiers 21 and 22 obtains a plurality of gray voltages V0 to V9 within the voltage range (0 to 12V) output from the amplifiers 21 and 22. To perform partial pressure function.

그리고 인쇄 회로 기판(미도면 부호)은 상기 저항열(30)의 중심에 설정된 대향 전극 전압(Vcom; 약 5V 레벨)을 기준으로 하여, 상측 및 하측 소스 드라이버에 각각 동일 극성의 계조 전압만이 인가되도록 설계되어 있다The printed circuit board (not shown) applies only gray voltages of the same polarity to the upper and lower source drivers, respectively, based on the counter electrode voltage Vcom (approximately 5 V level) set at the center of the resistor string 30. Designed to

예를 들이, 상측 소스 드라이버의 계조 전압 단자(Iv0∼Iv4)에 계조 전압(V0∼V4)이 인가되면, 기준 전압 단자(Iv9∼lv5)에도 역시 계조 전압(V0~V4)이 인가되도록 한다.For example, when the gray voltages V0 to V4 are applied to the gray voltage terminals Iv0 to Iv4 of the upper source driver, the gray voltages V0 to V4 are also applied to the reference voltage terminals Iv9 to lv5.

하측 소스 드라이버의 겅우에도 동일하게 이 원리를 적용시켜 하측 소스 드라이버의 기준 전압 단자(Iv5∼Iv9)에 계조 전압(V5∼V9)이 인가되면, 계조 전압 단자(Iv4∼Iv0에도 역시 계조 전압(V5∼V9)이 인가되도록 한다.The same applies to the lower source driver, and when the gray voltages V5 to V9 are applied to the reference voltage terminals Iv5 to Iv9 of the lower source driver, the gray voltages (Iv4 to Iv0) are also applied to the gray voltage terminals Iv4 to Iv0. V5 to V9) are applied.

상기와 같이 이루어져 있는 본 발명의 실시예에 따른 계조 전압 발생 회로의 동작은 다음과 같다.Operation of the gray voltage generator circuit according to the embodiment of the present invention made as described above is as follows.

본 발명에서는 도 4에 도시되어 있는 바와 같이 소스 드라이버의 계조 전압 단자와 기준 전압 단자(Iv0과 Iv9, Iv1과 Iv8, Iv2와 Iv7, Iv3과 Iv6, Iv4와 Iv5)가 인쇄 회로 기판을 통해 서로 연결되어 있다. 그리고, 상측 소스 드라이버에는 대향 전극 전압(Vcom)을 기준으로 5개의 정극성 계조 전압(V0∼V4)이 순서대로 입력되며 하측 소스 드라이버에는 5개의 부극성의 계조 전압(V9∼V5)이 순서대로 입력된다.In the present invention, the gray voltage terminal and the reference voltage terminals (Iv0 and Iv9, Iv1 and Iv8, Iv2 and Iv7, Iv3 and Iv6, Iv4 and Iv5) of the source driver are connected to each other through a printed circuit board as shown in FIG. It is. In addition, five positive gray voltages V0 to V4 are sequentially input to the upper source driver based on the counter electrode voltage Vcom, and five negative gray voltages V9 to V5 are sequentially input to the lower source driver. Is entered.

이처럼 동일 극성의 계조 전압이 상측 및 하측 소스 드라이버에 각각 입력되므로 소스 드라이버의 홀수 번째 출력 단자뿐만 아니라 짝수 번째 출력 단자에서도 동일 극성의 계조 전압이 출력되고, 다음 라인의 구동시에는 도 5에 도시된 것처럼 라인 반전 신호(RVS)에 의해 계조 전압의 극성을 바꾸어준다.As such, gray-level voltages of the same polarity are input to the upper and lower source drivers, respectively, and gray-level voltages of the same polarity are output not only at the odd-numbered output terminals but also at the even-numbered output terminals of the source driver. As shown, the polarity of the gray voltage is changed by the line inversion signal RVS.

결과적으로, 동일 극성의 계조 전압이 라인 반전 신호(RVS) 주기로 출력되기 때문에 싱글 뱅크용 구동 IC를 이용한 라인 반전 구동이 가능하게 되고, 라인 반전 구동이 가능한 싱글 뱅크용 구동 IC를 듀얼 뱅크로 구동하기 때문에 완벽한 도트 반전 구동이 가능해진디.As a result, since the gray-level voltage of the same polarity is output in the line inversion signal (RVS) cycle, the line inversion driving using the single bank driving IC is enabled, and the single bank driving IC capable of the line inversion driving is driven in the dual bank. This makes perfect dot inversion driving possible.

도 6은 본 발명의 실시예에 따른 싱글 뱅크용 드라이버를 이용한 듀얼 뱅크 구동시 각 화소의 극성을 나타낸 도면이다.FIG. 6 is a diagram illustrating polarities of each pixel when driving a dual bank using a single bank driver according to an exemplary embodiment of the present invention.

도6을 참조하면, 화소의 홀수 행은 상측 소스 드라이버가 구동하고, 화소의 짝수 행은 하측 소스 드라이버가 구동하며, 화소의 홀수 열과 짝수 열의 각각은 반전 구동되므로 완벽한 도트 반전 구동이 가능해지게 된다.Referring to FIG. 6, since the upper source driver drives the odd rows of the pixels, the lower source driver drives the even rows of the pixels, and each of the odd and even columns of the pixels is inverted, thereby enabling perfect dot inversion driving.

따라서 본 발명의 실시예에 따른 계조 전압 발생 회로의 효과는, 고해상도를 갖는 액정 표시 패널의 경우에도 용이하게 도트 반전 구동을 구현할 수 있다는 것이다.Therefore, the effect of the gray voltage generator circuit according to the embodiment of the present invention is that the dot inversion driving can be easily implemented even in a liquid crystal display panel having a high resolution.

Claims (2)

Translated fromKorean

행렬 타입의 화소로 이루어지는 액정 표시 장치의 구동 장치에 있어서, 각각 홀수 화소열과 짝수 화소열에 데이터 전압을 인가하는 상측 및 하측 소스 드라이버; 그리고 상기 상측 소스 드라이버에 제1 극성을 가지는 계조 전압을 인가하고, 상기 하측 소스 드라이버에 상기 제1 극성에 반전되는 제2 극성을 가지는 계조 전압을 인가하는 계조 전압 발생부를 포함하며, 상기 제1 극성과 상기 제2 극성은 각각 화소 행 단위로 극성이 바뀌는 것을 특징으로 하는 듀열 뱅크 구동시 도트 반전을 구현하기 위한 계조 전압 발생 회로.A drive device for a liquid crystal display device comprising matrix type pixels, comprising: upper and lower source drivers for applying a data voltage to an odd pixel column and an even pixel column, respectively; And a gray voltage generator for applying a gray voltage having a first polarity to the upper source driver, and applying a gray voltage having a second polarity inverted to the first polarity to the lower source driver. And the second polarity are changed in units of pixel rows, respectively, and a gray voltage generator circuit for implementing dot inversion when driving a duplex bank.제1항에 었어서, 상기 계조 전압 발생부는 행 반전 신호와 상기 행 반전 신호의 반전 신호를 각각 출력하는 타이밍 콘트롤러; 비반전 단자를 통해 오프셋 신호를 제공받고, 반전 단자를 통해 레벨 다운된 행 반전 신호를 제공받아 일정 레벨로 증폭된 제1 증폭신호를 출력하는 제1 증폭기와, 비반전 단자를 통해 오프셋 신호를 제공받고, 반전 단자를 통해 레벨 다운된 상기 행 반전 신호의 반전 신호를 제공받아 일정 레벨로 증폭된 제2 증폭신호를 출력하는 제2 증폭기를 구비하여 일단 및 타단을 통해 상기 제1 및 제2 증폭신호를 각각 출력하는 증폭부.The display device of claim 1, wherein the gray voltage generator comprises: a timing controller configured to output a row inversion signal and an inversion signal of the row inversion signal, respectively; A first amplifier receiving an offset signal through the non-inverting terminal, receiving a row inverted signal leveled down through the inverting terminal, and outputting a first amplified signal amplified to a predetermined level; and providing an offset signal through the non-inverting terminal And a second amplifier receiving the inverted signal of the row inverted signal leveled down through the inverting terminal and outputting a second amplified signal amplified to a predetermined level, the first and second amplified signals through one end and the other end. Amplifying unit for outputting each.일단 및 타단을 통해 상기 제1 및 제2 증폭신호를 각각 제공받아 기준 계조 전압과 적어도 하나 이상의 제조 전압을 출력하는 저항열; 그리고 상기 상측 및 하측 소스 드라이버의 계조 전압 단자와 기준 전압 단자가 각각 하나의 입력 단자로 연결되도록 하고, 여기에 동일 극성의 계조 전압이 입력되도록 설계된 인쇄 회로 기판을 포함하는 것을 특징으로 하는 듀얼 뱅크 구동시 도트 반전을 구현하기 위한 계조 전압 발생 회로.A resistor string receiving the first and second amplified signals through one end and the other end, respectively, and outputting a reference gray voltage and at least one manufactured voltage; And a printed circuit board configured to connect the gray voltage terminal and the reference voltage terminal of the upper and lower source drivers to one input terminal, respectively, and to input the gray voltages having the same polarity. A gradation voltage generating circuit for implementing dot dot inversion.