본 발명은 디지탈 브이시알의 정지화 재생부에서 정지화를 재생하는 데 사용되는 필드메모리의 수를 2개에서 1개로 줄여서 정지화를 재생할 수 있도록 하므로써, 정지화 재생 회로부를 간단하게 구성할 수 있게 하는 한편, 시스템의 제조원가를 절감시킬 수 있도록 한 디지탈 브이시알에서 정지화 재생 메모리의 제어장치에 관한 것이다.The present invention allows a still image reproducing circuit unit to be constructed simply by reducing the number of field memories used to reproduce a still image in the digital vial's still image reproducing unit from two to one so as to reproduce the still image, The present invention relates to a control apparatus for a still picture reproduction memory in a digital VISUAL.
현재, 개발중에 있는 DVCR은 종래의 아날로그 VCR과 달리, 자기 테이프 등과 같은 자기기록 매체로부터 재생되는 아날로그 신호를 디지탈 신호로 변환하여 재생하는 디지탈 디브이시알의 일종으로서, 다양한 신호원 소스(source)로부터 입력되는 비디오 신호를 디지탈화하여 전용편집기(editor)나 워크스테이션(workstation) 또는 개인용컴퓨터(PC ; Personal Computer) 등의 각종 정보기기와도 연결되어 종래의 아날로그 VCR에서는 불가능하였던 다양한 편집이나 고도한 기능의 수행은 물론 고화질의 기록 및 재생을 가능하게 한 영상 및 음성 기록·재생기기로서, 방송위성(BS ; Broadcasting Satellite)이나 고선명 티브이(HDTV ; High Definition TV) 및 케이블 티브이(CATV ; CAble TV)와 셋탑박스(Set Top Box) 등과도 연결되어 사용되므로써 앞으로 차세대 멀티미디어 기기 분야에 있어서 중추적인 역할이 기대되는 것 중의 하나이다.Unlike a conventional analog VCR, a DVCR under development is a type of digital video signal which converts an analog signal reproduced from a magnetic recording medium such as a magnetic tape into a digital signal for reproduction, The video signal is digitized and connected to various information devices such as a dedicated editor, a workstation, or a personal computer (PC), thereby performing various editing and advanced functions that were impossible in a conventional analog VCR (BS), a high definition TV (HDTV), a cable TV (CATV), and a set-top box (TV) as video and audio recording and reproducing devices capable of recording and reproducing high- (Set Top Box) and so on, it will be used in the next generation multimedia device field. This role is one of the things that are expected.
이러한 디지탈 브이시알(DVCR ; Digital Video Cassette Recorder, 이하 DVCR이라 한다)에서는 종래의 아날로그 브이시알에서와는 달리, 모션 비디오(motion video) 또는 하드 카피(hard copy) 형태의 정지화(still image) 정보를 입력받아 이를 시스템 내부에서 재생하는 정지화 캡쳐(still image capture) 기능이 있는 데, 종래의 DVCR에서는 이 정지화 재생에 있어서 도 1에서와 같이 영상과 음성 신호가 복합된 1 프레임(frame) 분의 정지화에 해당되는 복합신호(composite signal)가 입력되면 이를 필드판별회로(1)에서 상기 입력된 신호에서 제 1필드와 제 2필드로 구분하여 상기 각 필드 성분의 신호를 각각의 아날로그/디지탈변환기(2, 3)에서 입력된 각 아날로그 신호를 디지탈 신호로 변환시켜서 각각 제 1필드 메모리(4)와 제 2필드 메모리(5)로 보내어 상기 각 필드 메모리(4, 5)에서 제 1필드 및 제 2필드의 영상신호를 일시 기억하였다가 각각의 신호를 다시 디지탈/아날로그변환기(6, 7)를 통하여 다시 상기 각 디지탈 신호를 아날로그 신호로 변환시켜서 영상출력 단자로 출력하여 1 프레임분의 정지화면을 구성하도록 되어 있다.Unlike the conventional analog vial, the digital video cassette recorder (hereinafter referred to as DVCR) receives still video information in the form of a motion video or a hard copy, In the conventional DVCR, a still image capture function for reproducing the still image in the system is provided. In the conventional DVCR, as shown in FIG. 1, When a composite signal is input, the field discrimination circuit 1 divides the input signal into a first field and a second field, and outputs the signal of each field component to each of the analog / digital converters 2 and 3, Converts the analog signals inputted from the field memories 4 and 5 into digital signals and sends them to the first field memory 4 and the second field memory 5, And the second field are temporarily stored. Then, the respective signals are converted again into analog signals through the digital / analog converters 6 and 7, and the digital signals are output to the video output terminal, Screen.
그러나, 상기와 같은 종래의 DVCR에서의 정지화 재생 회로에서는 1 프레임 분의 정지화를 재생하기 위하여 상기 필드판별회로(1)에서 구분된 제 1필드 영상 신호와 제 2필드 영상 신호를 각각 별도의 제 1필드 메모리(4)와 제 2필드 메모리(5)를 사용하여 저장하게 되어 2개의 메모리가 필요하게 되는 데, 이는 정지화 재생 회로 구성에 있어서 고가의 부품인 메모리의 사용이 과다하여 전체 시스템의 회로 구성에 있어서 회로가 복잡해지고 원가 비용의 부담이 커진다는 문제점이 있었다.However, in the above-described conventional still picture reproducing circuit in the DVCR, the first field video signal and the second field video signal, which are separated by the field discrimination circuit 1 in order to reproduce one frame of still picture, The field memory 4 and the second field memory 5 are used to store two memories. This is because the use of a memory, which is an expensive component in the still picture reproducing circuit, is excessive, The circuit is complicated and the cost of the cost is increased.
본 발명에서는 이러한 문제점을 해소하기 위하여, DVCR에서 정지화를 재생하는 회로에 있어서, 영상과 음성 신호가 혼합된 정지화의 복합신호를 입력받아 제 1필드와 제 2필드 신호로 구분하여 출력하는 필드판별회로 바로 다음에 상기 필드판별회로에서 구분되어 출력되는 제 1필드와 제 2필드 신호를 메모리측과 1/60초지연기측으로 각각 구분하여 절환출력시키는 절환스위치를 구비하고, 상기 절환스위치에서 절환되어 출력되는 제 2필드 신호를 1/60초 동안 지연시켰다가 메모리측으로 출력하는 1/60초지연기를 사용하게 하여 필드메모리를 한 개만 사용하게 하므로써, 필드판별회로에서 출력되는 각각의 필드 신호를 임시기억하였다가 출력하는 메모리인 필드메모리에서 각 필드 신호를 구분하여 제 1필드 신호 입력 후 제 2필드 신호를 1/60초 지연시켜서 입력받아 처리하도록 되어 있다.In order to solve this problem, a circuit for reproducing a still picture in a DVCR is provided with a field identification circuit for receiving a composite signal of a still picture in which video and audio signals are mixed and dividing the same into a first field and a second field signal, And a switching switch for switching output of the first field and the second field signal output from the field discrimination circuit to the memory side and the 1/60 second stage smoke side, respectively, The first field signal is delayed for 1/60 second and then output to the memory side, so that only one field memory is used, so that each field signal output from the field discrimination circuit is temporarily stored Each field signal is divided in a field memory which is a memory for outputting, and after the first field signal is inputted, the second field signal is delayed by 1/60 second It is adapted to process input received.
즉, 상기 필드판별회로와 1/60초지연기 사이에 구비되는 절환스위치가 상기 필드판별회로에서 제 1필드 신호가 출력되면 절환스위치의 단자가 S-1 단자로 절환되어 제 1필드 신호가 필드 메모리측으로 바로 출력되도록 하는 한편, 제 2필드 신호가 츨력되면 절환위치가 S-2 단자로 절환되어 1/60초지연기를 통하여 1/60초 동안 지연되었다가 필드 메모리로 입력되어 처리되도록 하므로써, 종래에는 2개가 사용되었던 필드 메모리를 1개만 사용하도록 하여 고가의 부품인 메모리의 수를 줄여서 전체 시스템의 회로구성을 간단하게 하는 한편 원가비용을 경감시킬 수 있도록 한 디지탈 브이시알에서 정지화 재생 메모리의 제어장치를 제공함에 그 목적이 있다.That is, when the first field signal is outputted from the field discrimination circuit, the switching switch provided between the field discrimination circuit and the 1/60 second digit switch is switched to the S-1 terminal, When the second field signal is output, the switching position is switched to the S-2 terminal and the signal is delayed for 1/60 second through the 1/60 second delay, and then input to the field memory for processing. By using only one field memory, which is used two, it is possible to reduce the number of expensive parts, thereby simplifying the circuit configuration of the entire system and reducing the cost cost. The purpose is to provide.
도 1은 종래의 디지탈 브이시알에서 정지화를 재생하는 회로부의 블록 회로도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block circuit diagram of a circuit section for reproducing a still image in a conventional digital Vial. FIG.
도 2는 본 발명에 의한 디지탈 브이시알의 정지화 재생 회로부에서 사용되는 메모리의 구성을 포함한 블록 회로도.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a digital still camera,
* 도면의 주요부분에 대한 부호의 설명*Description of the Related Art [0002]
1: 필드판별회로 2,3: 아날로그/디지탈변환기1: field discrimination circuit 2, 3: analog / digital converter
4: 제1필드메모리 5: 제2필드메모리4: first field memory 5: second field memory
6,7: 디지탈/아날로그변환기 8:제어기6,7: digital / analog converter 8: controller
9: 절환스위치 10: 1/60초지연기9: Switch 10: 1/60 second delay
상기 목적을 달성하기 위하여, 본 발명은 영상과 음성 신호가 혼합된 정지화의 복합신호를 입력받아 제 1필드와 제 2필드 신호로 구분하여 출력하는 필드판별회로의 출력단에 상기 필드판별회로에서 구분되어 출력되는 제 1필드와 제 2필드 신호를 필드 메모리측과 1/60초지연기측으로 각각 구분하여 절환출력시키는 절환스위치와, 상기 절환스위치가 제 1필드 신호는 바로 필드 메모리측으로 출력시키는 한편 제 2필드 신호는 1/60초 동안 지연시켰다가 필드 메모리로 입력되게 하여 처리하도록 하는 1/60초지연기를 사용하여 상기 필드메모리가 1개만 사용되게 하므로써, 고가의 부품인 메모리의 수를 줄여서 메모리와 그에 따르는 아날로그/디지탈변환기 및 디지탈/아날로그변환기 등의 부품 수를 줄여서 전체 시스템의 제조원가의 절감을 꾀하고 회로의 구성을 간단하게 할 수 있도록 되어 있다.According to an aspect of the present invention, there is provided a field discrimination circuit for discriminating a composite signal of a still picture in which an image and an audio signal are mixed and outputting a first field signal and a second field signal, A switching switch for selectively outputting the first field signal and the second field signal to the field memory side and the 1/60 second stage smoke side, The signal is delayed for 1/60 second and then input to the field memory so that only one of the field memories is used, thereby reducing the number of memories, which are expensive parts, By reducing the number of components such as analog / digital converters and digital / analog converters, it is possible to reduce the manufacturing cost of the entire system, So that the configuration can be simplified.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 의한 디지탈 브이시알의 정지화 재생 제어부에서 사용되는 메모리의 구성을 포함한 블록 회로도를 나타낸 것으로서, 영상과 음성이 혼합된 1 프레임 분의 복합신호가 입력되면 상기 복합신호를 인터레이스 주사(interlace scan)하여 2개의 필드로 구분된 신호를 각각 제 1필드와 제 2필드 신호로 구분하여 출력하는 필드판별회로(1)와, 상기 필드판별회로(1)에 회로적으로 연결되어 상기 필드판별회로(1)에서 출력되는 신호가 제 1필드 신호와 제 2필드 신호인지에 따라 제 1필드가 출력될 때에는 상기 필드판별회로(1)에서 출력되는 제 1필드 신호를 바로 아날로그/디지탈 변환기(2)로 출력시키고 제 2필드 신호가 출력될 때에는 1/60초지연기(10)로 출력되도록 절환시키는 절환스위치(9)와, 상기 절환스위치(9)에 회로적으로 연결되어 상기 절환스위치(9)를 통하여 출력되는 제 2필드 신호를 입력받아 1/60초 동안 지연시켰다가 출력하는 1/60초지연기(10)와, 상기 절환스위치(9)와 1/60초지연기(10)에 각각 회로적으로 연결되어 상기 절환스위치(9) 또는 1/60초지연기(10)로부터 입력되는 아날로그 형태의 제 1필드 신호 또는 제 2필드 신호를 디지탈 신호로 변환시켜서 출력하는 아날로그/디지탈변환기(2)와, 상기 아날로그/디지탈변환기(2)의 출력단에 회로적으로 연결되어 상기 아날로그/디지탈변환기(2)에서 디지탈 신호로 변환되어 출력되는 제 1필드 신호 또는 제 2필드 신호를 임시로 기억하였다가 출력하는 메모리인 필드메모리(4)와, 상기 필드메모리(4)와 회로적으로 연결되어 상기 필드메모리(4)에서 출력되는 디지탈 형태의 제 1필드 신호 또는 제 2필드 신호를 다시 아날로그 신호로 변환하여 영상신호처리단(도면미표시)으로 출력하는 디지탈/아날로그변환기(6)와, 상기 필드판별회로(1)와 절환스위치(9) 및 1/60초지연기(10)와 필드메모리(4)에 각각 회로적으로 연결되어 상기 필드판별회로(1)로부터 보내 오는 제 1필드와 제 2필드 신호에 따라 상기 절환스위치(9)를 제어하여 제 1필드 신호는 아날로그/디지탈변환기(2)로 바로 출력되도록 하고 제 2필드 신호는 1/60초지연기(10)로 출력되도록 하는 한편 제 1필드 신호 출력 후 1/60초가 경과되면 필드메모리(4)를 제어하여 상기 필드메모리(4)를 비우도록 하여 상기 필드메모리(4)가 제 2필드 신호를 입력 받도록 제어하는 제어기(8)를 포함하여 이루어졌다.FIG. 2 is a block circuit diagram showing a configuration of a memory used in the digital still camera of the digital Vials according to the present invention. When a composite signal for one frame mixed with video and audio is inputted, the composite signal is subjected to interlaced scanning a field discrimination circuit 1 for interlace scanning an input signal and dividing a signal divided into two fields into a first field signal and a second field signal, When the first field is outputted according to whether the signal outputted from the circuit 1 is the first field signal or the second field signal, the first field signal outputted from the field discrimination circuit 1 is directly outputted to the analog / digital converter 2 (10) when the second field signal is outputted, and a switching switch (9) which is connected to the switching switch (9) A 1/60 second purger 10 for receiving and outputting a second field signal output through the purger 9 for a period of 1/60 second and a 1/60 second purger 10 for outputting the purged purger 9 and the 1/60 purger 10, And an analog / digital converter (hereinafter referred to as " analog / digital converter ") converting the first field signal or the second field signal of the analog form, which is input from the switch 9 or the 1/60 filter 10, into a digital signal 2) and a first field signal or a second field signal which is connected to an output terminal of the analog / digital converter 2 and is converted into a digital signal in the analog / digital converter 2 and outputted A first field signal or a second field signal of a digital form connected in circuit with the field memory 4 and output from the field memory 4 is converted into an analog signal And converts the video signal (1), a switch (9), a 1/60 pulsator (10), and a field memory (4) are connected to the field discrimination circuit (1) The first field signal is directly outputted to the analog / digital converter 2, and the second field signal is outputted directly to the analog / digital converter 2 by controlling the switch 9 according to the first field and the second field signal sent from the field discrimination circuit 1, The field signal is outputted to the 1/60 second delay 10 while the 1/460 second elapses after the output of the first field signal to control the field memory 4 to empty the field memory 4, 4) to receive the second field signal.
이와 같이 구성되는 본 발명은, 먼저 모션 비디오 또는 하드 카피 형태의 정지화 정보가 시스템에 입력되어 이 정보가 시스템 내부의 정지화 처리부인 본 발명의 디지탈브이시알에서 정지화 재생 메모리의 제어장치의 필드판별회로(1)로 영상과 음성 신호가 복합된 1 프레임 분의 정지화 복합신호로 입력되면 이를 제 1필드와 제 2필드로 구분하여 제어기(8)로 보낸다. 그러면, 상기 제어기(8)에서는 절환스위치(9)를 제어하여 상기 필드판별회로(1)로부터 보내 온 신호가 제 1필드 신호인지 또는 제 2필드 신호인지에 따라 제 1필드 신호인 경우에는 상기 절환스위치(9)를 S-1 단자로 절환하여 제1필드 신호가 바로 아날로그/디지탈변환기(2)로 출력되도록 하고, 제 2필드 신호인 경우에는 상기 절환스위치(9)가 S-2 단자로 절환되도록 하여 제 2필드 신호가 1/60초지연기(10)로 출력되도록 한다.According to the present invention configured as described above, first, motion video or hardcopy-type still image information is input to the system, and this information is stored in the field identification circuit of the control device of the still picture reproduction memory in the digital VISAIR of the present invention 1), the first and second fields are divided into a first field and a second field, and are sent to the controller 8. Then, the controller 8 controls the change-over switch 9 so that when the signal sent from the field discrimination circuit 1 is the first field signal or the second field signal, The switch 9 is switched to the S-1 terminal so that the first field signal is directly output to the analog / digital converter 2. In the case of the second field signal, the switch 9 is switched to the S-2 terminal So that the second field signal is output to the 1/60 second delay unit 10.
이와 같이 하여, 제 1필드 신호가 아날로그/디지탈변환기(2)로 입력되면 상기 아날로그/디지탈변환기(2)에서는 입력된 아날로그 형태의 제 1필드 신호를 디지탈 신호로 변환하여 필드 메모리(4)로 출력되어 기억되고, 제 2필드 신호는 1/60초지연기(10)를 통하여 1/60초 동안 지연되었다가 아날로그/디지탈변환기(2)를 통하여 필드 메모리(4)로 입력된다.In this way, when the first field signal is input to the analog / digital converter 2, the analog / digital converter 2 converts the inputted first field signal of the analog form into a digital signal and outputs it to the field memory 4 And the second field signal is delayed for 1/60 second through the 1/60 second delay 10 and inputted to the field memory 4 through the analog /
이때, 상기 필드 메모리(4)에서는 입력된 필드 신호를 기억하였다가 영상신호처리단(도면미표시)의 버퍼 메모리가 비워지면 기억하고 있던 프레임 신호를 출력하게 되는 데, 상기 2개의 필드 신호를 동시에 기억하지 않고 제어기(8)의 제어에 따라 제 1필드 신호를 출력하면 바로 메모리를 비워서 제 1필드 신호에 대해 1/60초 동안 지연된 제 2필드 신호를 입력받아 기억하였다가 마찬가지로 영상처리단의 버퍼 메모리로 출력시켜서 1 프레임의 연상신호가 만들어지도록 한다.At this time, in the field memory 4, the inputted field signal is stored, and when the buffer memory of the image signal processing end (not shown) is empty, the stored frame signal is outputted. When the first field signal is outputted according to the control of the controller 8, the second field signal delayed by 1/60 second with respect to the first field signal is inputted and stored in the buffer memory, So that an associative signal of one frame is produced.
그리고, 상기 필드 메모리(4)에서 출력되는 디지탈 신호는 디지탈/아날로그변환기(6)를 통하여 다시 아날로그 형태로 변환되어 최종적으로 영상처리단으로 출력되게 되도록 되어 있다.The digital signal output from the field memory 4 is converted into an analog signal through the digital / analog converter 6 and finally output to the image processing unit.
이와 같이 이루어지는 본 발명은, 필드 판별회로로 입력되는 복합신호의 제 1필드 신호와 제 2필드 신호를 각각 별도의 메모리에서 처리하지 않고 1개의 메모리에서 처리할 수 있도록 하므로써, 전체 시스템의 회로 구성이 간단해지는 한편, 고가의 메모리 부품의 수를 줄이게 되어 원가를 절감시키게 되는 효과가 있다.According to the present invention as described above, the first field signal and the second field signal of the composite signal input to the field discrimination circuit can be processed in one memory without being processed in a separate memory, While reducing the number of expensive memory parts, thereby reducing the cost.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050181AKR100223568B1 (en) | 1996-10-30 | 1996-10-30 | Controller of stationary picture reproduction memory in a digital vcr |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050181AKR100223568B1 (en) | 1996-10-30 | 1996-10-30 | Controller of stationary picture reproduction memory in a digital vcr |
| Publication Number | Publication Date |
|---|---|
| KR19980030713A KR19980030713A (en) | 1998-07-25 |
| KR100223568B1true KR100223568B1 (en) | 1999-10-15 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960050181AExpired - Fee RelatedKR100223568B1 (en) | 1996-10-30 | 1996-10-30 | Controller of stationary picture reproduction memory in a digital vcr |
| Country | Link |
|---|---|
| KR (1) | KR100223568B1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301473B1 (en)* | 1998-05-12 | 2001-09-06 | 구자홍 | Recording and reproducing method for time lapse vcr |
| Publication number | Publication date |
|---|---|
| KR19980030713A (en) | 1998-07-25 |
| Publication | Publication Date | Title |
|---|---|---|
| EP0809399B1 (en) | Apparatus for reproducing downwards compatible video signals with increased vertical resolution | |
| RU2024215C1 (en) | Tv reproduction system | |
| US5389974A (en) | Automatic converting device of television broadcasting mode | |
| JPH0423874B2 (en) | ||
| US5231490A (en) | Apparatus for converting aspect ratio and number of scanning lines of a video signal | |
| US8125532B2 (en) | Video signal capturing apparatus, signal processing and control apparatus, and video signal capturing, video signal processing, and transferring system and method | |
| US7103260B1 (en) | Video editing system | |
| KR100223568B1 (en) | Controller of stationary picture reproduction memory in a digital vcr | |
| US5786863A (en) | High resolution recording and transmission technique for computer video and other non-television formatted video signals | |
| US20040062517A1 (en) | Multiformat recording/reproducing apparatus | |
| KR0141135B1 (en) | Regeneration method switching device and method | |
| JP2692256B2 (en) | Video signal recording and playback device | |
| EP1156675A2 (en) | Image display device | |
| KR900008244Y1 (en) | Image recording and reproducing circuit of the magnetic recording and reproducing apparatus | |
| KR0170635B1 (en) | Multi Video Recorder | |
| JP3182176B2 (en) | Camera-integrated video tape recorder | |
| KR0165245B1 (en) | Tv broadcasting format transformation apparatus | |
| KR900002294Y1 (en) | Still image magnification circuit of video recorder | |
| KR950035351A (en) | 6 screen processor of TV receiver | |
| JP2648382B2 (en) | Still image playback device | |
| KR0124853Y1 (en) | Television broadcasting signal converter | |
| JPH0340682A (en) | Recording and reproducing device for hdtv | |
| JP2002247520A (en) | Video signal output device | |
| JPH04346594A (en) | Digital component video signal processing device | |
| JPH06311455A (en) | Television receiver |
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application | St.27 status event code:A-0-1-A10-A12-nap-PA0109 | |
| PA0201 | Request for examination | St.27 status event code:A-1-2-D10-D11-exm-PA0201 | |
| R17-X000 | Change to representative recorded | St.27 status event code:A-3-3-R10-R17-oth-X000 | |
| PG1501 | Laying open of application | St.27 status event code:A-1-1-Q10-Q12-nap-PG1501 | |
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration | St.27 status event code:A-1-2-D10-D22-exm-PE0701 | |
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment | St.27 status event code:A-2-4-F10-F11-exm-PR0701 | |
| PR1002 | Payment of registration fee | St.27 status event code:A-2-2-U10-U11-oth-PR1002 Fee payment year number:1 | |
| PG1601 | Publication of registration | St.27 status event code:A-4-4-Q10-Q13-nap-PG1601 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee | St.27 status event code:A-4-4-U10-U13-oth-PC1903 Not in force date:20020711 Payment event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE | |
| PC1903 | Unpaid annual fee | St.27 status event code:N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date:20020711 | |
| P22-X000 | Classification modified | St.27 status event code:A-4-4-P10-P22-nap-X000 | |
| P22-X000 | Classification modified | St.27 status event code:A-4-4-P10-P22-nap-X000 |