제1도는 종래의 플립-칩본딩(flip-chip bonding) 구조를 보인 단면도.1 is a cross-sectional view showing a conventional flip-chip bonding structure.
제2도 내지 제8도는 본 발명에 의한 고밀도 반도체 패키지의 구조 및 그 제작과정을 설명하기 위한 도면으로서,2 to 8 are views for explaining the structure and manufacturing process of the high-density semiconductor package according to the present invention,
제2a, b도는 본 발명에 사용되는 리드패턴이 형성된 절연필름의 사시도 및 a도의 A부 상세도.Figures 2a, b is a perspective view of the insulating film formed with a lead pattern used in the present invention and part A of the detail of a.
제3도 및 제4도는 제2도의 절연필름이 부착된 칩의 사시도 및 단면도.3 and 4 are a perspective view and a cross-sectional view of the chip with the insulating film of FIG.
제5도 및 제6도는 2중 필름이 부착된 칩의 사시도 및 단면도.5 and 6 are a perspective view and a cross-sectional view of the chip attached to the double film.
제7도는 2중 필름이 부착 칩의 요부를 상세하게 보이는 제6도의 B부 상세도.FIG. 7 is a detailed view of portion B of FIG. 6 in which the double film shows the main portion of the attachment chip in detail. FIG.
제8도는 본 발명에 의한 고밀도 반도체 패키지가 기판에 실장된 상태를 도시한 단면도.8 is a cross-sectional view showing a state in which the high-density semiconductor package according to the present invention is mounted on a substrate.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체칩(chip) 2 : 제1본드패드(bond pad)1: semiconductor chip 2: first bond pad
3 : 접속공 4 : 제1절연테이프(Tape)3: connection hole 4: first insulating tape
5 : 리드패턴(lead pattern) 6 : 제1도전범프(Bump)5: lead pattern 6: first conductive bump (Bump)
7 : 제2본드패드 8 : 연결공7: second bond pad 8: connection hole
9 : 제2절연테이프 10 : 제2도전범프9: 2nd insulating tape 10: 2nd conductive bump
11 : 기판(PCB)11: PCB
본 발명은 고밀도 반도체 패키지구조에 관한 것으로, 특히 칩의 본드패드와 기판을 직접 연결함과 아울러 리드를 이용하여 2중으로 본딩함으로써 고밀도의 다핀 박형 패키지를 실현한 고밀도 반도체 패키지구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high density semiconductor package structure, and more particularly, to a high density semiconductor package structure that realizes a high density multi-pin thin package by directly bonding a bond pad of a chip and a substrate and double bonding using a lead.
통상의 반도체 패키지에는 양변부에 복수개의 본드패드가 구비된 칩을 소정의 패키지 제조공정으로 패키징하여 그 외부로 돌출된 복수개의 아웃리드를 이용하여 기판에 실장하는 패키지와, 칩의 내부에 어레이 형태로 배열된 복수개의 본드패드에 도전범프를 형성하고 이를 기판에 형성된 메탈라인에 일치시켜 소정의 압력으로 열압착하여 실장하는 플립칩(fli-chip)등이 알려지고 있다.A typical semiconductor package includes a package in which chips having a plurality of bond pads at both sides thereof are packaged in a predetermined package manufacturing process and mounted on a substrate by using a plurality of outleads protruding outward, and an array form inside the chip. BACKGROUND ART Flip-chips are known in which conductive bumps are formed on a plurality of bond pads arranged in the form of a plurality of bond pads, which are matched with metal lines formed on a substrate, and are thermally compressed and mounted at a predetermined pressure.
전자의 경우, 통상 테이프 오토 매티드 본딩(TAB : Tape Outo Mated Bonding) 방식으로 기판에 실장하고 있는 바, 이는 칩의 양변부에 형성된 복수개의 본드패드에 도전범프를 형성한 후 텝테이프(TAB Tape)의 인너리드를 상기 칩의 범프에 연결시키고, 그의 아웃리드를 기판에 표면 실장함으로써 패키지를 기판에 장착하는 것으로 이러한 테이프 오토 매티드 본딩방식은 패키지의 리드피치(lead pitch)를 줄일(화인피치화) 수 있다는 장점이 있다.In the former case, the tape is mounted on a substrate by Tape Outo Mated Bonding (TAB), which forms a conductive bump on a plurality of bond pads formed on both sides of the chip, and then tap tapes. The tape automated bonding method reduces the lead pitch of the package by connecting the inner lead of the chip to the bump of the chip and mounting the package to the substrate by surface mounting the outer lead on the substrate. There is an advantage that can be.
또한, 상기 후자의 플립칩은 제1도에 도시한 바와 같이 칩(21)의 중앙부에 어레이 형태로 형성된 복수개의 본드패드(22)에 도전범프(23)을 형성하여 이를 기판(24)의 메탈라인(25)에 일치시켜 소정의 압력으로 열압착 시킴으로써 칩(21)을 기판(24)에 장착하는 플립-칩 본딩방식에 의해 실장되는 바, 이러한 플립-칩(C4)은 실장면적이 작다는 것과, 칩(21)의 표면 전체면에 단자를 배치할 수 있다는 큰 장점이 있는 것이다.In the latter flip chip, as illustrated in FIG. 1, conductive bumps 23 are formed on a plurality of bond pads 22 formed in an array in the center of the chip 21, and the metals of the substrate 24 are formed. The chip 21 is mounted by a flip-chip bonding method in which the chip 21 is mounted on the substrate 24 by thermocompression bonding at a predetermined pressure in line with the line 25. Such a flip chip C4 has a small mounting area. And it is a great advantage that the terminal can be disposed on the entire surface of the chip 21.
도면중 미설명 부호 26은 패시베이션층을 보인 것이고, 27은 다층의 금속(Cr,Cu,Au)층을 보인 것이다.In the figure, reference numeral 26 shows a passivation layer, and 27 shows a multilayer metal (Cr, Cu, Au) layer.
그러나, 상기한 바와 같은 종래의 여러 본딩방법은 테이프 오토 매티드 본딩 기술에서는 외부단자 배치가 칩의 주변에 한정되어야 한다는 단점이 있었고 플립-칩 본딩 기술에 있어서는 칩과 직접 연결되어야 하는 문제점이 있었다.However, the conventional bonding methods described above have the disadvantage that the external terminal arrangement should be limited to the periphery of the chip in the tape automated bonding technique, and in the flip-chip bonding technique, there is a problem in that the chip is directly connected to the chip.
이를 감안하여 창안한 본 발명은 플립-칩(C4) 본딩의 특징을 살리면서 절연테이프에 형성된 복수개의 리드패턴을 이용한 테이프 오토 매티드 본딩(TAB) 방법으로 기판에 표면실장하여 실장면적이 작고 다핀의 박형 패키지를 실현한 고밀도의 반도체 패키지를 제공하는데 주목적이 있다.In consideration of this, the present invention has a small mounting area by surface mounting on a substrate by a tape automated bonding (TAB) method using a plurality of lead patterns formed on an insulating tape while utilizing the characteristics of flip-chip (C4 ) bonding. The main objective is to provide a high-density semiconductor package that realizes a thin fin package.
본 발명의 다른 목적은 칩의 본드패드와 접속되는 리드패턴의 단부를 십자(+)형으로 형성하여 한단자에서 2곳이상으로 접속할 수 있도록 한 고밀도의 반도체 패키지를 제공함에 있다.Another object of the present invention is to provide a high-density semiconductor package in which an end portion of a lead pattern connected to a bond pad of a chip is formed in a cross (+) shape so as to be connected to two or more places on one terminal.
이와 같은 본 발명의 목적은 반도체 칩의 가장자리에 형성된 복수개의 제1본드패드와 일치하는 복수개의 접속공이 형성된 제1절연테이프와, 그 절연테이프에 형성된 복수개의 리드패턴과 상기 제1본드패드를 접속시키는 제1도전범프를 구비하고, 상기 제1절연테이프의 리드패턴과 연결되지 않은 칩의 제2본드패드와 일치하는 복수개의 연결공을 가진 제2절연테이프를 상기 제1절연테이프의 상측에 부착함과 아울러 그의 각 연결공에 제2도전범프를 형성하여, 테이프 오토 매티드 본딩방식과 플립칩 본딩방식으로 기판에 실장함을 특징으로 하는 고밀도 반도체 패키지를 제공함으로써 달성되는 것이다.The object of the present invention is to connect a first insulating tape having a plurality of connection holes corresponding to the plurality of first bond pads formed on the edge of the semiconductor chip, a plurality of lead patterns formed on the insulating tape and the first bond pads. And a second insulating tape having a plurality of connecting holes corresponding to the second bond pads of the chip which are not connected to the lead pattern of the first insulating tape. In addition, a second conductive bump is formed in each connection hole thereof, and a high density semiconductor package is mounted on a substrate by a tape automated bonding method and a flip chip bonding method.
이하에서는 이러한 본 발명을 첨부한 도면에 의거하여 보다 상세히 설명하겠다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도 내지 제8도는 본 발명에 의한 고밀도 반도체 패키지의 구조 및 그 제작과정을 순차적으로 보인 구조도로서 이에 도시한 바와 같이 본 발명에 의한 고밀도 반도체 패키지는 반도체 칩(1)의 양측변부에 형성된 복수개의 제1본드패드(2)와 일치하는 복수개의 접속공(3)이 구비된 제1절연테이프(4)에 일단부가 상기 접속공(3)에 연결되고 그 타단부는 외부로 돌출되도록 수개의 리드패턴(5)을 형성하여 제3도에서와 같이 칩(1)의 상측에 부착시킨 후 제4도에서와 같이 상기 각각의 접속공(3)에 제1도전범프(6)를 형성하여, 칩(1)의 제1본드패드(2)와 제1절연테이프(4)의 리드패턴(5)을 전기적으로 접속시켜 하나의 외부단자를 형성한 다음 제5도에서 보는 바와 같이 상기 제1절연테이프(4)의 리드패턴(5)과 연결되지 않은 칩(1)의 제2본드패드(7)와 일치하는 복수개의 연결공(8)을 가진 제2절연테이프(9)를 상기 제1절연테이프(4)위에 부착하고 제6도 및 제7도에 도시한 바와 같이 상기 각각의 연결공(8)에 제2도전범프(10)를 형성하여 또 하나의 외부연결단자를 형성한 구성으로 되어 있다.2 to 8 are structural diagrams showing the structure of the high-density semiconductor package according to the present invention and the fabrication process thereof sequentially. As shown in FIG. The first insulating tape 4 is provided with a plurality of connection holes 3 coincident with the first bond pads 2 so that one end thereof is connected to the connection hole 3 and the other end thereof protrudes to the outside. The lead pattern 5 is formed and attached to the upper side of the chip 1 as shown in FIG. 3, and then the first conductive bumps 6 are formed in the respective connection holes 3 as shown in FIG. The first bond pad 2 of the chip 1 and the lead pattern 5 of the first insulating tape 4 are electrically connected to form one external terminal, and then the first insulation as shown in FIG. A plurality of coincidences with the second bond pads 7 of the chip 1 not connected to the lead pattern 5 of the tape 4 A second insulating tape 9 having a connection hole 8 is attached on the first insulating tape 4 and a second conductive tape is applied to each of the connection holes 8 as shown in FIGS. 6 and 7. The bump 10 is formed to form another external connection terminal.
상기 리드패턴(5)은 그의 접속공(3) 연결부를 십자(+)형으로 형성하여 한 단자에서 2곳 이상으로 접속이 가능하게 구성함을 특징으로 하고 있다.The lead pattern 5 is characterized in that the connecting hole 3 is formed in the shape of a cross (+) so as to be connected to two or more places at one terminal.
이와 같이 구성된 본 발명에 의한 고밀도 반도체 패키지는 제8도에 도시한 바와같이 기판(11)에 실장하는 바, 상기 제1본드패드(2)는 리드패턴(5)에 의해 테이프 오토 매티드 본딩방식으로 기판(11)에 실장되고 상기 제2본드패드(7)는 그의 상측으로 돌출된 제2도전범프(10)에 의해 플립-칩 본딩방식으로 기판(11)에 실장하게 되어 있는 것이다.The high-density semiconductor package according to the present invention configured as described above is mounted on the substrate 11 as shown in FIG. 8. The first bond pad 2 is a tape-automated bonding method by the lead pattern 5. As a result, the second bond pad 7 is mounted on the substrate 11 and is mounted on the substrate 11 by flip-chip bonding by the second conductive bumps 10 protruding upward.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 고밀도 반도체 패키지는 플립-칩(C4) 본딩과 테이프 오토 매티드 본딩방법을 함께 사용하여 기판에 실장하므로 플립-칩 본딩의 장점인 실장면적을 작게할 수 있고 보다 많은 수의 본드패드를 형성할 수 있으며 또한 테이프 오토 매티드 본딩의 장점인 다핀 박형 패키지를 제작할 수 있는 효과등이 있다.As described in detail above, the high-density semiconductor package according to the present invention is mounted on a substrate using a combination of flip chip (C4 ) bonding and tape automated bonding, so that the mounting area, which is an advantage of flip chip bonding, can be reduced. In addition, it is possible to form a larger number of bond pads and to produce a multi-pin thin package, which is an advantage of tape automated bonding.
아울러 제1절연테이프에 형성된 리드패턴의 일단부 즉, 접속공에 연결되는 부분을 십자(+)형으로 형성함으로써 한 단자에서 2곳 이상으로의 접속이 매우 용이한 효과도 있다.In addition, since one end of the lead pattern formed on the first insulating tape, that is, the portion connected to the connection hole is formed in a cross shape, there is an effect that the connection from one terminal to two or more is very easy.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023983AKR100206861B1 (en) | 1991-12-23 | 1991-12-23 | High Density Semiconductor Package Structure |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023983AKR100206861B1 (en) | 1991-12-23 | 1991-12-23 | High Density Semiconductor Package Structure |
| Publication Number | Publication Date |
|---|---|
| KR930014912A KR930014912A (en) | 1993-07-23 |
| KR100206861B1true KR100206861B1 (en) | 1999-07-01 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023983AExpired - Fee RelatedKR100206861B1 (en) | 1991-12-23 | 1991-12-23 | High Density Semiconductor Package Structure |
| Country | Link |
|---|---|
| KR (1) | KR100206861B1 (en) |
| Publication number | Publication date |
|---|---|
| KR930014912A (en) | 1993-07-23 |
| Publication | Publication Date | Title |
|---|---|---|
| US7193320B2 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| JP3481444B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100470386B1 (en) | Multi-chip Package | |
| US6873032B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package and method of making same | |
| US6803254B2 (en) | Wire bonding method for a semiconductor package | |
| KR100206893B1 (en) | Semiconductor package and manufacturing method | |
| US5892271A (en) | Semiconductor device | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| KR950015727A (en) | Semiconductor device and manufacturing method thereof | |
| KR20050002220A (en) | Stack type Ball grid array package and method for manufacturing the same | |
| JP2002110898A (en) | Semiconductor device | |
| JPH10313074A (en) | Semiconductor device and manufacturing method thereof | |
| JP4819335B2 (en) | Semiconductor chip package | |
| US6160313A (en) | Semiconductor device having an insulating substrate | |
| US7064009B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package and method of making same | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPS61274333A (en) | semiconductor equipment | |
| KR100206861B1 (en) | High Density Semiconductor Package Structure | |
| JPH0547836A (en) | Semiconductor device mounting structure | |
| KR100218633B1 (en) | Ball Grid Array Semiconductor Package with Carrier Frame | |
| JPH11204565A (en) | Semiconductor device | |
| JP3965767B2 (en) | Semiconductor chip substrate mounting structure | |
| KR100247641B1 (en) | Stacked ball grid array package and its manufacturing method | |
| JPH06232327A (en) | Flexible printed circuit tape and package for semiconductor chip using the same |
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application | St.27 status event code:A-0-1-A10-A12-nap-PA0109 | |
| R17-X000 | Change to representative recorded | St.27 status event code:A-3-3-R10-R17-oth-X000 | |
| PG1501 | Laying open of application | St.27 status event code:A-1-1-Q10-Q12-nap-PG1501 | |
| A201 | Request for examination | ||
| PA0201 | Request for examination | St.27 status event code:A-1-2-D10-D11-exm-PA0201 | |
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration | St.27 status event code:A-1-2-D10-D22-exm-PE0701 | |
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment | St.27 status event code:A-2-4-F10-F11-exm-PR0701 | |
| PR1002 | Payment of registration fee | St.27 status event code:A-2-2-U10-U11-oth-PR1002 Fee payment year number:1 | |
| PG1601 | Publication of registration | St.27 status event code:A-4-4-Q10-Q13-nap-PG1601 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:4 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:5 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:6 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R14-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R14-asn-PN2301 | |
| FPAY | Annual fee payment | Payment date:20050322 Year of fee payment:7 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:7 | |
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee | St.27 status event code:A-4-4-U10-U13-oth-PC1903 Not in force date:20060411 Payment event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE | |
| PC1903 | Unpaid annual fee | St.27 status event code:N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date:20060411 | |
| P22-X000 | Classification modified | St.27 status event code:A-4-4-P10-P22-nap-X000 |