제1도는 종래의 8X8 DCT 모드와 2X4X8 DCT 모드의 선택 장치를 보이는 블럭도이다.1 is a block diagram showing a selection device of a conventional 8X8 DCT mode and a 2X4X8 DCT mode.
제2도는 본 발명에 따른 8X8 DCT 모드와 2X4X8 DCT 모드의 선택 장치를 보이는 블럭도이다.2 is a block diagram showing a device for selecting an 8X8 DCT mode and a 2X4X8 DCT mode according to the present invention.
제3도는 제2도의 모드 선택 장치를 적용한 일실시예를 보이는 블럭도이다.3 is a block diagram showing an embodiment in which the mode selection device of FIG. 2 is applied.
본 발명은 이산코싸인 변환(DCT : Discrete Cosine Transform) 모드 선택 장치 및방법에 관한 것으로서, 특히 8X8 DCT 모드와 2X4X8 DCT모드의 효율적인 선택 방법및 장치에 관한 것이다.The present invention relates to an apparatus and method for Discrete Cosine Transform (DCT) mode selection, and more particularly, to a method and apparatus for efficiently selecting 8X8 DCT mode and 2X4X8 DCT mode.
일반적으로 고화질 텔레비젼(HDTV), 디지탈 VCR, 동화상 규격(MPEG)과 동영상 영상 데이타 압축 표준화는 대부분 DCT처리를 8X8 이나 2X4X8 형태의 2가지 모드를 사용한다. 영상 신호는 홀수 필드 및 짝수 필드로 구성되어 하나의 프레임을 이룬다. 따라서 화질적인 측면에서 8X8 DCT 모드는 입력되는 화상이 움직임이 별로 없을 때 프레임 단위로 처리하므로 유리하며, 2X4X8 DCT 모드는 입력되는 화상의 움직임이 심할때 같은 필드 단위로 처리하므로 유리하다. 이러한 모드의 선택은 DCT 처리 전단에서 입력되는 신호의 특성에 의해서 선택한다.In general, high-definition television (HDTV), digital VCR, moving picture standard (MPEG), and moving image data compression standardization mostly use DCT processing in two modes, 8X8 or 2X4X8. The video signal is composed of an odd field and an even field to form one frame. Therefore, in terms of image quality, 8X8 DCT mode is advantageous because the input image is processed in units of frames when there is little motion, and 2X4X8 DCT mode is advantageous because it processes in the same field units when the movement of the input image is severe. The selection of this mode is selected by the characteristics of the signal input at the DCT processing front end.
제1도는 종래의 8X8 DCT 모드와 2X4X8 DCT 모드 선택 장치를 보이는 블럭도이다.1 is a block diagram showing a conventional 8X8 DCT mode and a 2X4X8 DCT mode selection device.
제1도에서 DCT 블럭(110)은 8X8 블럭으로 구성되며, 흰색 부분은 홀수 필드이고, 빗금친 부분은 짝수 필드을 의미한다. 제1감산기(120)은 같은 필드간 화소들 끼리 감산하여 절대치를 취한다. 또한 제2감산기(130)은 다른 필드간 화소들 끼리 감산하여 절대치를 취한다. 제1누적기(ACC)(140) 및 제2누적기(ACC)(150)는 제1감산기(120) 및 제2감산기(130)에서 전달 받은 값을 누적한다.In FIG. 1, the DCT block 110 is composed of 8 × 8 blocks, and the white portion represents an odd field and the hatched portion represents an even field. The first subtractor 120 subtracts pixels between the same fields to take an absolute value. In addition, the second subtractor 130 subtracts pixels between other fields to take an absolute value. The first accumulator (ACC) 140 and the second accumulator (ACC) 150 accumulate the values received from the first subtractor 120 and the second subtractor 130.
누적된 값들은 각각 제1 가산기, 제2가산기에 의해서 합산되어서 비교기(180)에 의해 비교하여 제1가산기(160)에서 출력되는 값이 제2가산기(170)에서 출력되는 값보다 작으면 2X4X8 DCT 모드가 되며, 반대로 제1 가산기(160)에서 출력되는 값이 제2가산기(170)에서 출력되는 값보다 크면 8X8 DCT 모드가 된다.The accumulated values are summed by the first adder and the second adder, respectively, and are compared by the comparator 180. When the value output from the first adder 160 is smaller than the value output from the second adder 170, 2X4X8 DCT In contrast, if the value output from the first adder 160 is greater than the value output from the second adder 170, the mode is 8X8 DCT.
종래에는 제1도와 같이 단순히 치이 값의 누적을 단순히 비교하여 8X8 DCT 모드와 2X4X8 DCT 모드를 선택하므로 실제 화면에서 화질과는 관계없이 모드가 선택되는 경우가 있다. 이것은 비교되는 값의 누적된 값이 작으면 서로 상관성이 높지만 때로는 실제 데이타 압축을 하여 복원하였을 경우에 화질을 비교하면 때로는 화질이 떨어지는 방향으로 모드가 선택되는 경우가 발생하는 단점이 있었다.In the related art, since 8X8 DCT mode and 2X4X8 DCT mode are selected by simply comparing the accumulation of tooth values as shown in FIG. 1, a mode may be selected regardless of image quality on an actual screen. This is highly correlated with each other when the cumulative value of the compared values is small, but sometimes the mode is selected in a direction in which the image quality is poor when the image quality is compared when the data is restored by actual data compression.
따라서 본 발명의 목적은 학습되어진 계수를 이용하여 DCT 모드를 선택함으로서, DCT 모드 선택을 효율적으로 하는 장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide an apparatus for efficiently selecting a DCT mode by selecting a DCT mode using a learned coefficient.
본 발명의 다른 목적은 학습되어진 계수를 이용하여 DCT 모드를 선택함으로서, DCT 모드 선택을 효율적으로 하는 방법을 제공하는데 있다.Another object of the present invention is to provide a method of efficiently selecting DCT mode by selecting a DCT mode using a learned coefficient.
상기의 목적을 달성하기 위하여 본 발명은 프레임 메모리로 부터 입력되는 영상 신호의 홀수 필드와 짝수 필드의 두개의 필드 및 8X8 블럭으로 구성된 이산 코싸인 변환 블럭을 8X8 이산 코싸인 변환모드 및 2X4X8 이산 코싸인 변환 모드로 선택하는 장치에 있어서,In order to achieve the above object, the present invention provides a discrete cosine transform block composed of 8x8 blocks and two fields of odd and even fields of an image signal input from a frame memory, and an 8x8 discrete cosine transform mode and a 2x4x8 discrete cosine. In the device to select the conversion mode,
상기 프레임 메모리로 부터 입력되는 영상 신호를 이산 코싸인 변화하는 DCT 수단;DCT means for discrete cosine transforming the video signal input from the frame memory;
상기 DCT 수단에서 변환된 DCT 계수를 양자화하는 양자화 수단;Quantization means for quantizing the DCT coefficients transformed by the DCT means;
상기 양자화 수단에서 양자화된 계수를 가변 길이 부호화하는 가변장 부호화 수단;Variable length encoding means for variable length encoding the coefficient quantized by the quantization means;
상기 가변장 부호화 수단에서 출력되는 가변 길이 부호를 일시 저장하는 버퍼 수단;Buffer means for temporarily storing a variable length code output from said variable length encoding means;
상기 버퍼 수단에 저장되어 있는 가변 길이 부호를 가변 길이 복호화하는 가변장 복호 수단;Variable length decoding means for variable length decoding the variable length code stored in the buffer means;
상기 가변장 복호 수단에서 복호화된 계수를 역 양자화하는 역 양자화 수단;Inverse quantization means for inverse quantizing coefficients decoded by the variable length decoding means;
상기 역 양자화 수단에서 역 양자화된 계수를 역 DCT 하는 역 DCT 수단;Inverse DCT means for inverse DCT the inverse quantized coefficients in the inverse quantization means;
상기 프레임 메모리로 부터 입력되는 영상 신호를 지연 시키는 지연 수단;Delay means for delaying the video signal input from the frame memory;
상기 지연 수단에서 지연된 영상 신호와 상기 역 DCT 수단에서 압축 복원된 영상 신호 사이의 첨두 신호 대 잡신호비(PSNR)를 구하는 PSNR 수단;PSNR means for obtaining a peak signal to noise signal ratio (PSNR) between the video signal delayed in the delay means and the video signal decompressed in the inverse DCT means;
상기 PSNR 수단으로 부터 입력되는 PSNR이 가장 높아지도록 복수개의 계수 값을 조절하는 계수 조절 수단;Coefficient adjusting means for adjusting a plurality of coefficient values such that the PSNR input from the PSNR means is the highest;
상기 계수 조절 수단에서의 복수개의 계수 값과 상기 프레임 메모리로 부터 입력되는 영상 신호의 합에 의해 상기 DCT 수단을 상기 8X8 이산 코싸인 변환 모드 및 2X4X8 이산 코싸인 변환 모드로 선택 하는 모드 선택 수단을 포함하는 것을 특징으로 하며,And mode selection means for selecting the DCT means as the 8X8 discrete cosine transform mode and the 2X4X8 discrete cosine transform mode by the sum of the plurality of coefficient values in the coefficient adjusting means and the video signal input from the frame memory. Characterized in that,
상기 모드 선택 수단은 이산 코싸인 변환 블럭으로 부터 라인 단위로 같은 필드이면서 서로 인접한 라인의 화소간 차를 구하는 제1감산 수단;The mode selecting means comprises: first subtracting means for obtaining a difference between pixels of lines that are the same field and adjacent to each other from a discrete cosine transform block on a line basis;
상기 제1 감산 수단으로 부터 출력되는 차 값을 누적 합산하는 제1누적 수단;First accumulation means for accumulating and summing difference values output from the first subtraction means;
상기 이산 코싸인 변환 블럭으로 부터 라인 단위로 서로 다른 필드이면서 서로 인접한 라인의 화소간 차를 구하는 제2감산 수단;Second subtraction means for obtaining a difference between pixels of lines that are different from each other and are adjacent to each other in units of lines from the discrete cosine transform block;
상기 제2감산 수단으로 부터 출력되는 차 값을 누적 합산하는 제2누적 수단;Second cumulative means for accumulating and summing difference values output from the second subtracting means;
상기 제1누적 수단으로 부터 출력되는 누적된 값들에 각각 계수들을 곱하는 제1곱셈 수단;First multiplication means for multiplying coefficients by the accumulated values output from said first accumulation means;
상기 제2누적 수단으로 부터 출력되는 누적된 값들에 각각 계수들을 곱하는 제2곱셈 수단;Second multiplication means for multiplying coefficients by the accumulated values output from the second accumulation means;
상기 제1, 제2계수 조절 수단에서 출력되는 값들을 합사하여 상기 변환 모드 선택 신호를 출력하는 합산 수단을 포함하는 것을 특징으로 하는 이산코싸인 변화 모드 선택 장치이다.And a summation means for summing values output from the first and second coefficient adjusting means to output the conversion mode selection signal.
상기의 다른 목적을 달성하기 위하여 본 발명은 홀수 필드와 짝수 필드의 두개의 필드 및 8X8 블럭으로 구성된 이산 코싸인 변환 블럭을 8X8 이산 코싸인 변환 모드 및 2X4X8 이산 코싸인 변환 모드로 선택 하는 방법에 있어서,In order to achieve the above object, the present invention provides a method of selecting a discrete cosine transform block composed of two fields of odd and even fields and an 8X8 block as an 8X8 discrete cosine transform mode and a 2X4X8 discrete cosine transform mode. ,
상기 이산 코싸인 변환 블럭의 서로 같은 필드 및 서로 다른 필드에서 라인간의 차를 각각 구하여 합산 누적하는 합산 누적 단계:A summation accumulation step of obtaining and accumulating and accumulating differences between lines in the same field and different fields of the discrete cosine transform block:
상기 합산 누적 단계에서의 합산 누적 값에 입력되는 신호 대 잡음 신호비(PSNR) 값이 높아지도록 조절된 계수 값을 곱하는 곱셈 단계;A multiplication step of multiplying a coefficient value adjusted to increase a signal-to-noise signal ratio (PSNR) value input to the sum accumulation value in the sum accumulation step;
상기 서로 같은 필드 및 서로 다른 필드에서 상기 곱셈 단계의 곱셈된 계수 값을 합산하는 합산 단계;A summing step of summing multiplied coefficient values of the multiplication step in the same field and different fields;
상기 합산 단계에서 합산된 값이 양수이면 상기 8X8 이산 코싸인 변환 모드를 선택하고, 합산된 값이 음수이면 상기 2X4X8 이산 코싸인 변환 모드를 선택하는 모드 선택 단계를 포함하는것을 특징으로 하는 이산코싸인 변환 모드 선택 방법이다.And a mode selection step of selecting the 8X8 discrete cosine transform mode if the summed value is positive, and selecting the 2X4X8 discrete cosine transformed mode if the summed value is negative. How to select the conversion mode.
이하에서 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 8X8 DCT 모드와 2X4X8 DCT 모드의 선택 차이를 보이는 블럭도이다.Figure 2 is a block diagram showing the selection difference between the 8X8 DCT mode and the 2X4X8 DCT mode according to the present invention.
제2도는 백색으로 표시된 홀수 필드와 빗금으로 표시된 짝수 필드의 두개의 필드와 8X8 블럭로 구성되 DCT 블럭(210), 상기 DCT 블럭(210)으로 부터 라인 단위로 같은 필드이면서 서로 인접한 라인의 화소간 차를 구하는 제1감산기들(220), 상기 감산기(220)로 부터 차값을 누적 합산하는 제1누적기들(Acc)(240), 상기 DCT 블럭(210)으로 부터 라인 단위로 서로 다른 필드이면서 서로 인접한 라인의 화소간 차를 구하는 제2감산기들(230), 상기 제2감산기들(230)로 부터의 차 값을 누적 합산하는 제2누적기들(250), 상기 제1누적기들(Acc)(240)로 부터 출력되는 누적된 값들에 각각 계수(a0,a2,a,4,a6)들을 곱하는 제1곱셈기(260), 상기 제2누적기들(Acc)(250)로 부터 출력되는 누적된 값들에 각각 계수(a1,a3,a5,a7)들을 곱하는 제2곱셈기(270), 상기 제1, 제2곱셈기(260,270)에서 출력되는 값들을 합산하여 모드선택 값(290)을 출력하는 가산기(280)로 구성된다.2 is composed of two fields of an odd field shown in white and an even field shown in hatch, and an 8X8 block. The pixels of the same field and lines adjacent to each other from the DCT block 210 are line-by-line. The first subtractors 220 for obtaining a difference, the first accumulators (Acc) 240 for accumulating and summing the difference values from the subtractor 220, and are different fields on a line basis from the DCT block 210. Second subtractors 230 for obtaining a difference between pixels of lines adjacent to each other, second accumulators 250 for accumulating and summing difference values from the second subtractors 230, and the first accumulators ( The first multiplier 260 and the second accumulators Acc 250 that multiply the accumulated values output from the Acc 240 by the coefficients a0 , a2 , a,4 , a6 , respectively. the accumulated values outputted from each coefficient (a1, a3, a5, a7) are output from the second multiplier 270, a first, a second multiplier (260 270) for multiplying the It sums the value consists of an adder 280 for outputting a mode selection value 290.
제2도의 DCT 블럭(110)에서 DCT 블럭(110)은 8X8 블럭으로 구성되며, 백색으로 표시된 부분은 홀수 필드이며, 빗금친 부분은 짝수 필드를 표시한다. 하나의 프레임은 홀수, 짝수 두개의 필드로 구성되므로 DCT 블럭(110)도 번갈아 가면서 짝수 필드, 홀수 필드의 두개의 필드로 부터 데이타를 가져므로 두개의 필드가 존재한다.In the DCT block 110 of FIG. 2, the DCT block 110 is composed of 8 × 8 blocks, and the portions shown in white are odd fields, and the hatched portions represent even fields. Since one frame is composed of two odd and even fields, the DCT block 110 alternately takes data from two fields of even and odd fields so that there are two fields.
따라서 서로 인접한 라인은 서로 다른 필드로 부터 온 데이타로 구성되며, 같은 필드로 가장 인접한 라인은 한 라인의 다음 라인이다. 이들 라인들은 백색 부분의 서로 같은 필드에서 제1감산기(220)로 부터 차를 구하여 제1누적기(240)에 누적 합산하고, 백색 부분과 빗금 부분의 서로 다른 필드에서 제2감산기(230)로 부터 차를 구하여 제2누적기(250)에 누적 합산한다.Therefore, adjacent lines are composed of data from different fields, and the line adjacent to the same field is the next line of one line. These lines obtain the difference from the first subtractor 220 in the same fields of the white portion and accumulate and accumulate in the first accumulator 240, and the second subtractor 230 in the different fields of the white portion and the hatched portion. The difference is obtained from the cumulative sum to the second accumulator 250.
따라서 제1, 제2누적기(240,250)에서 누적 합산된 값은 제1,제2 곱셈기(260,270)에서 계수 a(a0,a2,a,4,a6,a1,a3,a5,a7)를 곱한다. 제1, 제2곱셈기(260,270)에서 곱하여 지는 계수(a0,a2,a,4,a6,a1,a3,a5,a7)는 미리 학습되어진 상수갑이다. 또한 제1, 제2곱셈기(260,270)에서의 계수들은 같은 인접한 필드간 차를 라인 단위로 누적한 값에 각각4개(a0,a2,a,4,a6)씩 존재하고, 다른 인접한 필드간의 차를 라인 단위로 누적한 값에 각각 4개(a1, a3, a5, a7)씩 존재한다. 제2도 곱셈기(260,270)의 a계수(a0,a2,a,4,a6,a1,a3,a5,a7)를 결정은 실제적으로 구현할 수도 있으나 소프트웨어 시뮬레이션만으로도 이루어 질수 있다.Therefore, the cumulative sum of the values of the first and second accumulators 240 and 250 is determined by the coefficients a (a0 , a2 , a,4 , a6, a1 , a3 , a in the first and second multipliers 260 and 270). Multiply by5 , a7) The coefficients multiplied by the first and second multipliers 260 and 270( a0 , a2 , a,4 , a6, a1 , a3 , a5 , a7) are previously learned constants. In addition, the coefficients of the first and second multipliers 260 and 270 are each 4 (a0 , a2 , a,4 , a6 ) in a value accumulated in line units of the same adjacent field difference, and the other adjacent There are four (a1 , a3 , a5 , and a7 ) values that are accumulated in line units. Determining the a coefficients (a0 , a2 , a,4 , a6, a1 , a3 , a5 , a7 ) of the second degree multipliers 260 and 270 may be practically implemented, but may be made by software simulation alone. .
제3도는 제2도의 곱셈기(260,270)에 계수(a0,a2,a,4,a6,a1,a3,a5,a7)를 결정하고 DCT모드를 선택하는 장치의 실시예를 보이는 불럭도이다.3 illustrates an embodiment of an apparatus for determining coefficients a0 , a2 , a,4 , a6, a1 , a3 , a5 , a7 , and selecting a DCT mode in the multipliers 260 and 270 of FIG.2 . It's a block of sight.
제3도는 프레임 메모리로 부터 인가되는 신호를 DCT 변환 하는 DCT부(310), 상기 DCT부(310)의 DCT 모드를 선택하여 주는 모드 선택부(312), 상기 DCT부(310)의 DCT 계수를 양자화하는 양자화부(314), 상기 양자화부(314)에서 양자화된 계수를 가변장 부호화하는 가변장부호화부(VLC)(316), 상기 가변장 부호화부(316)에서의 가변장 부호를 일시 저장하는 버퍼부(318), 싱기 버퍼부(318)에서의 가변장 부호를 복호화하는 가변장 복호부(VLC)(320), 상기 가변장 복호부(320)에서의 복호화된 계수를 역양자화하여 주는 역 양자화부(322), 상기 역 양자화부(322)에서 영양자화된 계수를 역 DCT하는 역 DCT부(324), 프레임 메모리로 부터 입력되는 신호를 지연시키는 딜레이부(326), 상기 딜레이부(326)로 부터 출력되는 신호와 상기 역 DCT부(324)에서 복원된 신호의 PSNR(Peak Siganl to NOise Ratio : 첨두 신호 대 잡신호비)를 구하는 PSNR부(328), 상기 PSNR부(328)의 PSNR을 참조하여 a 계수 값을 조절하는 a 계수 조절부(330)로 구성된다.3 illustrates a DCT unit 310 for DCT converting a signal applied from a frame memory, a mode selection unit 312 for selecting a DCT mode of the DCT unit 310, and a DCT coefficient of the DCT unit 310. Temporarily stores the variable length code in the quantization unit 314 for quantizing, the variable length coding unit (VLC) 316 for variable length coding the quantized coefficients in the quantization unit 314, and the variable length coding unit 316. Inverse quantization of the decoded coefficients in the variable length decoder (VLC) 320 and the variable length decoder 320 to decode the variable length code in the buffer buffer 318 An inverse quantizer 322, an inverse DCT unit 324 for inverse DCT the quantized coefficients in the inverse quantizer 322, a delay unit 326 for delaying a signal input from a frame memory, and the delay unit ( Peak Siganl to Noise Ratio (PSNR) of the signal output from 326 and the signal restored by the inverse DCT unit 324. A PSNR unit 328 for obtaining a call-to-noise signal ratio, and a coefficient adjusting unit 330 for adjusting a coefficient value with reference to the PSNR of the PSNR unit 328.
제3도에 도시된 바와 같이 프레임 메모리로 부터 DCT블럭 단위로 입력되는 데이타를 이용하여 모드를 선택해주는 모드 선택부(312)에 의해 DCT부(310)는 프레임 메모리로 부터 DCT 블럭 단위로 입력되는 값을 8X8 DCT 모드와 2X4X8 DCT 모드로 DCT 변환하여 준다. 다음 DCT부(310)에 의해 DCT 변환된 계수는 양자화부(314)에 의해 양자화되며, 양자화된 계수는 가변장 부호화부(316)에 의하여 가변 길이 부호화된다. 여기서 가변장 부호화는 각 부호의 발생 빈도에 의해 빈도가 많은 것을 짧은 길이의 부호로 부호화하고 빈도가 적은 것은 긴 길이의 부호로 표시되는 부호화 방법이다.As shown in FIG. 3, the DCT unit 310 is input in units of DCT blocks from the frame memory by the mode selecting unit 312 which selects a mode using data input in units of DCT blocks from the frame memory. DCT converts the value to 8X8 DCT mode and 2X4X8 DCT mode. Next, the DCT transformed coefficient by the DCT unit 310 is quantized by the quantization unit 314, and the quantized coefficient is variable length coded by the variable length encoder 316. The variable length coding is an encoding method in which a code having a high frequency is coded with a short length code according to the frequency of occurrence of each code, and a code with a long length code with a low frequency code.
따라서 가변장 부호화부(316)에서의 가변장 부호들은 버퍼부(318)에 일시 저장되며, 가변장 복호부(320)에 의하여 가변장 부호를 복호한다. 가변장 부호부(320)에 의하여 복호된 계수는 역 양자화부(322)에 의해 역 양자화되며, 역 양자화된 계수는 역 DCT부(324)에 의해 원래의 신호로 복구된다.Accordingly, the variable length codes in the variable length encoder 316 are temporarily stored in the buffer unit 318 and decoded by the variable length decoder 320. The coefficients decoded by the variable length coder 320 are inversely quantized by the inverse quantizer 322, and the inverse quantized coefficients are recovered by the inverse DCT portion 324 to the original signal.
한편 프레임으로 부터 입력되는 원래의 신호는 딜레이부(326)을 거쳐 지연된 신호로 되며, 딜레이부(326)에 의해 지연된 원래의 영상 신호와 역DCT부(324)에 의해 복고된 영상 신호의 차는 PSNR부(328)에 의하여 첨두 신호 대 잡신호비(PSNR)를 구한다. 여기서 첨두 신호 대 잡신호비(PSNR)는 양자화, 부호화등의 성능을 나타내기 위해, 또는 양자화, 부호화 과정에 의해 복구된 신호가 원래의 신호에 비해 신호잡음이 얼마나 섞여 있는가를 정량적으로 나타내기 위한 사용된다. 단위는 dB를 사용하며, PSNR = 10·log10((신호의 첨두치)2/ 평균 잡신호 전력)으로 계산된다. 원신호에 근접하도록 하기 위해 PSNR은 높은 쪽으로 선택된다.On the other hand, the original signal inputted from the frame becomes a delayed signal through the delay unit 326, and the difference between the original video signal delayed by the delay unit 326 and the video signal retrofitted by the inverse DCT unit 324 is PSNR. The unit 328 calculates the peak signal to noise signal ratio PSNR. Here, the peak signal-to-noise ratio (PSNR) is used to indicate the performance of quantization, encoding, or the like, or to quantitatively indicate how mixed the signal noise is by the quantization and encoding process compared to the original signal. . The unit uses the dB, is calculated by the PSNR =10 · log 10 ((peak-to-peak of the signal)2 / japsinho average power). The PSNR is chosen to be up close to the original signal.
a계수 조절부(330)는 최초에 a계수 값(a0,a2,a,4,a6,a1,a3,a5,a7을 임의로 지정하여 모드 선택부(312)에 전달한다. 그 다음 처리시에는 계수 a0값만을 변화 시키며 다른 계수 값은 고정 시켜서 PSNR이 가장 높아지도록 조절한다. 순차적으로 a0, a1,a,2,a3,a4, a5,a6,a7에 대해서도 PSNR부(328)의 PNSR이 가장 높아지도록 하나의 변수를 변화 시키고 다른 변수는 고정 시켜서 PNSR(328)부의 첨두 신호 대 잡신호비(PNSR)이 가장 높은 값을 갖도록 학습한다.The a-factor adjusting unit 330 initially assigns the a-factor values (a0 , a2 , a,4 , a6, a1 , a3 , a5 , a7) to the mode selector 312. In the next process, only the coefficient a0 is changed and the other coefficient values are fixed so that the PSNR is the highest.A0 , a1 , a,2 , a3, a4 , a5 , aFor 6 and a7 , one variable is changed so that the PNSR of the PSNR unit 328 is the highest and the other variable is fixed so that the peak signal-to-noise ratio (PNSR) of the PNSR 328 unit is learned to have the highest value.
마지막 변수에 대해서 이와 같이 과정을 마쳤을 때는 다시 a0값부터a7값까지 이와 같은 과정을 반복하여 수행하는데 PSNR부(328)의 PSNR이 더이상 올라가지 않을 때 까지 반복 수행하여서 최종적인 계수(a0,a1,a,2,a3,a4,a5,a6,a7)값을 선택한다.Hayeoseo when for the last variable has finished the process in this way the PSNR of again azero value a to the value of7 to carry out repeatedly the above process PSNR section 328 no longer performs be repeated until the rise final coefficients (a0, a1 , a,2 , a3, a4 , a5 , a6 , a7 )
따라서 제3도와 같은 학습 방식에 의해서 학습된 최적의 a(a0,a2,a,4,a6,a1,a3,a5,a7) 계수 값을 찾아서 제2도의 모드 선택(290)에 사용한다. 이렇게 선택하여 각각의 라인별로 누적된 값에 각각 a(a0,a2,a,4,a6,a1,a3,a5,a7)계수에 의해서 자중치를 곱하여 처리된 값은 함산기(280)에 의해서 합산되어 진다. 이때 합산된 값이 양수이면 8X8 DCT 모드로 되고, 합산된 값이 음수이면 2X4X8 DCT 모드로 된다.Therefore, the mode selection of FIG. 2 is found by finding the optimal a (a0 , a2 , a,4 , a6, a1 , a3 , a5 , a7 ) coefficient value learned by the learning method as shown in FIG. 290). This value is calculated by multiplying the value accumulated by each line by the weight value by a (a0 , a2 , a,4 , a6, a1 , a3 , a5 , a7 ) coefficient, respectively. It is added up by the diffuser 280. At this time, if the added value is a positive number, the 8X8 DCT mode is used.
상술한 바와 같이 본 발명에 의하면, 학습 방법에 의해서 학습되어진 계수를 이용하여 DCT 모드를 선택하기 때문에 종래 기술보다 잘못 선택되는 DCT 모드가 적으므로 화질을 개선 할 수 있다.As described above, according to the present invention, since the DCT mode is selected by using the coefficients learned by the learning method, there is less DCT mode that is incorrectly selected than the prior art, so that the image quality can be improved.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000310AKR100188680B1 (en) | 1996-01-09 | 1996-01-09 | Apparatus and method of selecting the dct mode |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000310AKR100188680B1 (en) | 1996-01-09 | 1996-01-09 | Apparatus and method of selecting the dct mode |
| Publication Number | Publication Date |
|---|---|
| KR970060950A KR970060950A (en) | 1997-08-12 |
| KR100188680B1true KR100188680B1 (en) | 1999-06-01 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960000310AExpired - Fee RelatedKR100188680B1 (en) | 1996-01-09 | 1996-01-09 | Apparatus and method of selecting the dct mode |
| Country | Link |
|---|---|
| KR (1) | KR100188680B1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771596B1 (en)* | 2001-01-05 | 2007-10-31 | 엘지전자 주식회사 | Method and apparatus for decoding digital camcorder format image |
| Publication number | Publication date |
|---|---|
| KR970060950A (en) | 1997-08-12 |
| Publication | Publication Date | Title |
|---|---|---|
| JP3888597B2 (en) | Motion compensation coding apparatus and motion compensation coding / decoding method | |
| US5767909A (en) | Apparatus for encoding a digital video signal using an adaptive scanning technique | |
| US6275527B1 (en) | Pre-quantization in motion compensated video coding | |
| KR960006762B1 (en) | Efficient 2D Scan Selection Circuit for Image Coding | |
| US20070104270A1 (en) | Method and apparatus for encoding and/or decoding moving pictures | |
| US7460597B2 (en) | Encoding apparatus and method | |
| JPH1051775A (en) | Method and device for removing block phenomenon for moving video decoder | |
| KR20040106364A (en) | System and method for providing single-layer video encoded bitstreams suitable for reduced-complexity decoding | |
| KR100961760B1 (en) | Motion estimation method and apparatus referencing discrete cosine transform coefficients | |
| JP2880051B2 (en) | Video signal encoding device using 1D / 2D DCT | |
| US5822462A (en) | Image processing apparatus | |
| KR100196838B1 (en) | Apparatus for encoding an image signal according to correlation of blocks | |
| KR19980017213A (en) | Image Decoding System with Compensation Function for Degraded Image | |
| US6574275B1 (en) | Decoding apparatus and decoding method | |
| KR100188680B1 (en) | Apparatus and method of selecting the dct mode | |
| JP2824222B2 (en) | Video data compensation method and compensation device | |
| US20060146932A1 (en) | Method and apparatus for providing motion estimation with weight prediction | |
| JP2702139B2 (en) | Video predictive coding | |
| EP1220546A2 (en) | Quantization step setting apparatus, quantization step setting method, coding apparatus, coding method, and information record medium | |
| JP3211989B2 (en) | Orthogonal transform encoding device and decoding device | |
| KR100230841B1 (en) | Block cancelation method and apparatus in moving picture decoder | |
| KR0130167B1 (en) | Mpeg apparatus | |
| KR100195692B1 (en) | An apparatus for calculating addresses by multi-loop | |
| JPH05336513A (en) | Video signal encoding device | |
| KR100230840B1 (en) | The block cancelation method and apparatus in moving picture decoder |
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application | St.27 status event code:A-0-1-A10-A12-nap-PA0109 | |
| PA0201 | Request for examination | St.27 status event code:A-1-2-D10-D11-exm-PA0201 | |
| R17-X000 | Change to representative recorded | St.27 status event code:A-3-3-R10-R17-oth-X000 | |
| PG1501 | Laying open of application | St.27 status event code:A-1-1-Q10-Q12-nap-PG1501 | |
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration | St.27 status event code:A-1-2-D10-D22-exm-PE0701 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-3-3-R10-R18-oth-X000 | |
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment | St.27 status event code:A-2-4-F10-F11-exm-PR0701 | |
| PR1002 | Payment of registration fee | St.27 status event code:A-2-2-U10-U11-oth-PR1002 Fee payment year number:1 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PG1601 | Publication of registration | St.27 status event code:A-4-4-Q10-Q13-nap-PG1601 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:4 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:5 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:6 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:7 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PN2301 | Change of applicant | St.27 status event code:A-5-5-R10-R13-asn-PN2301 St.27 status event code:A-5-5-R10-R11-asn-PN2301 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:8 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:9 | |
| FPAY | Annual fee payment | Payment date:20071221 Year of fee payment:10 | |
| PR1001 | Payment of annual fee | St.27 status event code:A-4-4-U10-U11-oth-PR1001 Fee payment year number:10 | |
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee | St.27 status event code:A-4-4-U10-U13-oth-PC1903 Not in force date:20090114 Payment event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE | |
| PC1903 | Unpaid annual fee | St.27 status event code:N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text:Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date:20090114 | |
| R18-X000 | Changes to party contact information recorded | St.27 status event code:A-5-5-R10-R18-oth-X000 | |
| P22-X000 | Classification modified | St.27 status event code:A-4-4-P10-P22-nap-X000 |