KR0141204B1 - Sync. signal detection apparatus of digital replay system and data convert apparatus - Google Patents

Abstract

Translated fromKorean

본 발명은 N비트로 이루어진 동기신호를 포함하는 직렬 디지탈 재생신호에서, 동기신호를 검출하기 위한 디지탈재생시스템의 동기신호검출장치에 있어서, 디지탈재생신호를 N비트 단위의 병렬데이타로 변환하기 위한 직병렬변환수단, N비트 병렬데이타와 연속되는 그 다음 N비트 병렬데이타를 저장하기 위한 저장수단, 저장수단에 저장된 2N비트의 병렬데이타를 순차적으로 N비트단위의 병렬데이타로 결합하여, 결합된 N비트 병렬데이타가 동기신호인지의 여부를 검출하기 위한 동기신호검출수단을 포함함을 특징으로 한다.The present invention provides a synchronizing signal detection apparatus of a digital reproducing system for detecting a synchronizing signal in a serial digital reproducing signal including a synchronizing signal composed of N bits, wherein the serial and / or parallel for converting the digital reproducing signal into parallel data in units of N bits. Converting means, storage means for storing the next N-bit parallel data consecutive to N-bit parallel data, 2N-bit parallel data stored in the storage means are sequentially combined into N-bit parallel data, and combined N-bit parallel And synchronizing signal detecting means for detecting whether or not the data is a synchronizing signal.

본 발명에 의하면, 병렬데이타 상태에서 동기신호를 검출하므로서, 사용 부품의 속도 제약에 관계없이 동기신호를 안정되게 검출할 수 있는 잇점이 있다.According to the present invention, the synchronization signal is detected in the state of parallel data, whereby the synchronization signal can be stably detected regardless of the speed constraint of the parts used.

Description

Translated fromKorean

디지탈재생시스템의 동기신호검출장치Synchronous signal detection device of digital reproduction system

제1도는 종래의 동기신호검출장치를 포함하는 데이타변환장치의 구성블럭도1 is a block diagram of a data conversion device including a conventional synchronization signal detection device.

제2도는 본 발명의 의한 동기신호검출장치를 포함하는 데이타변환장치의 구성블럭도2 is a block diagram of a data conversion device including a synchronization signal detection device according to the present invention.

제3도는 제2도에 관련되는 파형도3 is a waveform diagram relating to FIG. 2

제4도는 제2도에 관련되는 동기신호검출기의 구성블럭도4 is a block diagram of a synchronization signal detector according to FIG.

제5도는 제2도에 관련되는 데이타정정변환기의 구성블럭도FIG. 5 is a block diagram of a data correction converter related to FIG. 2. FIG.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21:N비트S-P변환기23:제1N비트 레지스터21: N-bit S-P converter 23: 1st N-bit register

25:제2N비트 레지스터27:동기신호검출기25: 2nd N bit register 27: Synchronous signal detector

29:데이타정정변환기29: data correction converter

본 발명은 디지탈 영상신호 기록재생시스템의 동기신호검출장치에 관한 것으로 특히 직렬형태의 디지탈 재생데이타에 포함된 동기신호를 안정되게 검출하고, 검출된 동기신호에 따라 영상신호 데이타를 병렬로 변환하여 출력하기 위한 동기신호검출장치를 구비한 데이타변환장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous signal detection apparatus of a digital video signal recording and reproducing system, and in particular, to stably detect a synchronous signal included in a serial type digital reproducing data, and to convert and output video signal data in parallel according to the detected synchronous signal It relates to a data conversion device having a synchronization signal detection device for.

디지탈영상신호 기록재생장치에 있어서 고화질을 실현하기 위하여 기록밀도를 높인다. 직렬 디지탈 재생데이타로부터 동기신호를 검출하여 데이타신호를 출력하기 위한 종래의 직렬방식의 동기신호 검출장치는 사용되는 부품의 속도 때문에 고밀도 기록시 채널당 50Mbps(Mega bit per second)정도가 한계이다.In the digital video signal recording and reproducing apparatus, the recording density is increased to realize high image quality. Conventional serial synchronization signal detection apparatus for detecting a synchronization signal from serial digital reproduction data and outputting a data signal has a limit of about 50 Mbps (mega bit per second) per channel during high density recording due to the speed of components used.

제1도는 종래의 직렬방식의 동기신호 검출장치를 구비한 데이타변환장치의 구성블럭도로서, N비트시프트레지스터(N bit Shift Register)(11), 동기신호검출기(13), M분주클럭방생기(15), M비트직병렬변환기(M bit Serial-Parallel Converter)(17)로 구성된다.FIG. 1 is a block diagram of a data conversion device including a conventional synchronous signal detection device. An N bit shift register 11, a synchronous signal detector 13, and an M frequency division clock generator are shown in FIG. (15), M bit serial-to-parallel converter (17).

기록매체로부터 독출된 디지탈 직렬데이타는 클럭(CLK)에 따라 N비트 시프트레지스터(11)에 입력된다. 여기서, N은 동기신호의 비트수이다.The digital serial data read out from the recording medium is input to the N-bit shift register 11 in accordance with the clock CLK. Here, N is the number of bits of the synchronization signal.

동기신호검출기(13)은 레지스터(11)에 저장된 N비트의 데이타를 동기신호와 비교하여 동기신호의 여부를 검출하고, M분주클러발생기(15)는 동기신호의 검출에 따라 클럭을 M분주하여, M비트직병렬변환기(17)로 출력한다. 여기서, M은 일반적으로 8비트로 이루어진 영상신호의 데이타 비트수이다.The synchronizing signal detector 13 compares the N bits of data stored in the register 11 with the synchronizing signal and detects whether the synchronizing signal is present, and the M division clock generator 15 divides the clock M according to the detection of the synchronizing signal. To the M-bit serial-parallel converter 17. Here, M is the number of data bits of a video signal which is generally composed of 8 bits.

M비트직병렬변환기(17)는 M분주클럭에 따라 입력되는 직렬데이타를 M비트의 병렬데이타로 변환하여 출력한다. 출력된 M비트 병렬데이타는 채널디코더에 의하여 디지탈신호처리된 다음 재생화면을 발생하다.The M-bit serial-to-parallel converter 17 converts serial data input in accordance with the M division clock into M-bit parallel data and outputs the parallel data. The output M bit parallel data is digital signal processed by the channel decoder to generate a playback screen.

종래의 동기신호검출장치는 클럭이 50㎒를 넘지않는 기록밀도에서는 효과적으로 동작하나, 채널당 기록밀도가 100Mbps가 넘는 고해상도 영상신호 기록재생장치의 고밀도 기록시에는 레지스터나 각종 게이트 등의 사용부품들이 고속으로 안정되게 동작하기 어려운 문제점이 있었다.Conventional synchronous signal detectors operate effectively at recording densities of clocks not exceeding 50 MHz, but high-density recording of high-resolution video signal recording and reproducing apparatuses with recording densities of more than 100 Mbps per channel allows the use of registers and gates at high speed. There was a problem that it is difficult to operate stably.

따라서, 본 발명의 목적은 고해상도 영상신호 기록재생장치에 있어서, 직렬형태의 디지탈 재생데이타에 포함된 동기신호를 안정되게 검출하기 위한 동기신호검출장치를 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a synchronization signal detection apparatus for stably detecting a synchronization signal included in a serial type digital reproduction data in a high resolution image signal recording and reproducing apparatus.

상기의 목적을 달성하기 위한 본 발명에 의한 디지탈재생시스템의 동기신호검출장치는, N비트로 이루어진 동기신호를 포함하는 직렬 디지탈 재생신호에서, 동기신호를 검출하기 위한 디지탈재생시스템의 동기신호검출장치에 있어서, 디지탈재생신호를 N비트 단위의 병렬데이타로 변환하기 위한 직병렬변환수단, N비트 병렬데이타와 연속되는 그 다음 N비트 병렬데이타를 저장하기 위한 저장수단, 저장수단에 저장된 2N비트의 병렬데이타를 순차적으로 N비트단위의 병렬데이타로 결합하여, 결합된 N비트 병렬데이타가 동기신호인지의 여부를 검출하기 위한 동기신호검출수단을 포함함을 특징으로 한다.The synchronization signal detection device of the digital reproduction system according to the present invention for achieving the above object is a synchronization signal detection device of the digital reproduction system for detecting the synchronization signal from the serial digital reproduction signal including the synchronization signal consisting of N bits. A serial-to-parallel conversion means for converting the digital reproduction signal into parallel data in units of N bits, storage means for storing the next N-bit parallel data subsequent to the N-bit parallel data, and 2N-bit parallel data stored in the storage means. Are sequentially combined with N-bit parallel data, and the synchronization signal detection means for detecting whether the combined N-bit parallel data is a synchronization signal is characterized in that it comprises.

이하에서 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 의한 동기신호검출장치를 포함하는 데이타변환장치의 구성블럭도로서, 병렬처리방식으로 동기신호를 검출하며, N비트직병렬변환기(21), 제1N비트레지스터(23), 제2N비트 레지스터(25), 동기신호검출기(27), 그리고 데이타 정정변환기(29)로 구성된다.2 is a block diagram of a data conversion apparatus including a synchronization signal detection apparatus according to the present invention, in which a synchronization signal is detected by a parallel processing method, and the N-bit serial-parallel converter 21, the first N-bit register 23, A second N bit register 25, a synchronization signal detector 27, and a data correction converter 29 are included.

N비트직병렬변환기(21)는 입력되는 직렬데이타를 N비트의 병렬데이타로 변환하여 출력한다. 변환된 N비트의 병렬데이타는 제1N비트레지스터(23)에 저장되고, 그 다음 주기에 N비트의 병렬데이타가 변환되면, 제1N비트레지스터(23)에 저장된 N비트데이타는 제2N비트레지스터(25)에 저장되고 제1N비트레지스터(23)에는 새로운 N비르데이타가 저장된다.The N-bit serial-to-parallel converter 21 converts the input serial data into N-bit parallel data and outputs the parallel data. The converted N-bit parallel data is stored in the first N-bit register 23, and when the N-bit parallel data is converted in the next period, the N-bit data stored in the first N-bit register 23 is converted to the second N-bit register. 25) and a new N bit data is stored in the first N bit register 23.

동기신호검출기(27)에는 제1N비트레지스터(23)의 N비트데이타(N∼2N-1)와 제2N비트레지스터(25)의 N비트데이타(0∼N-1)가 병렬로 입력된다. 동기신호검출기(27)는 입력된 2N비트의 병렬데이타를 순차적으로 N비트단위의 병렬데이타로 결합하여 동기신호인지의 여부를 검출하고, 몇번째 비트부터 시작하는 N비트에 동기신호가 위치하는가를 검출한다.The N bit data (N to 2N-1) of the first N bit register 23 and the N bit data (0 to N-1) of the second N bit register 25 are inputted in parallel to the synchronization signal detector 27. The synchronization signal detector 27 sequentially combines the input 2N bits of parallel data into N bits of parallel data to detect whether the synchronization signal is a synchronization signal, and from which bit, starting from which bit, the synchronization signal is located. Detect.

동기신호검출기(27)에서 검출한 동기신호의 위치에 대한 제어신호에따라, 데이타정정변환기(29)는 입력되는 N비트 병렬데이타를 비트이동시켜, M비트의 병렬데이타로 변환하여 출력한다.In accordance with the control signal for the position of the synchronization signal detected by the synchronization signal detector 27, the data correction converter 29 bit shifts the input N-bit parallel data, converts it into M-bit parallel data, and outputs it.

제3도는 제2도에 관련되는 데이타의 파형도로서, (3A)는 N비트직병렬변환기(21)에서 출력하는 N비트 병렬데이타, (3B)는 동기신호검출기(27)에 입력되는 N비트의 병렬데이타로서 동기신호의 검출형태를 도시한 파형도, (3C)는 동기신호검출기(27)의 출력신호로서 데이타정정변환기(29)로 입력되는 동기신호의 시작비트위치에 대한 제어신호를 도시한 파형도, 그리고 (3D)는 동기신호의 시작비트위치에 대한 제어신호에 따라 데이타정정변환기(29)에서 정정되어 출력되는 M비트 병렬데이타의 파형도이다.FIG. 3 is a waveform diagram of data related to FIG. 2, where 3A is N-bit parallel data output from the N-bit serial-to-parallel converter 21, and 3B is N-bit input to the synchronization signal detector 27. FIG. (3C) shows a control signal for the start bit position of the synchronization signal inputted to the data correction converter 29 as the output signal of the synchronization signal detector 27 as parallel data of FIG. One waveform diagram and 3D are waveform diagrams of M-bit parallel data that are corrected and output by the data correction converter 29 in accordance with the control signal for the start bit position of the synchronization signal.

동기신호검출기(27)는 동기신호를 검출하여 2위치신호를 데이타정정변환기(29)로 출력하고, 데이타정정변환기(29)는 2위치부터 M비트의 병렬데이타를 형성하여 출력한다.The synchronization signal detector 27 detects the synchronization signal and outputs the two-position signal to the data correction converter 29. The data correction converter 29 forms and outputs the parallel data of M bits from the two positions.

제4도는 제2도에 관련되는 본 발명의 의한 동기신호검출기(27)의 구성블럭도로서, 동기신호의 시작 위치를 검출하기 위한 검출기(45, 46, 47)는 제1 및 제2레지스터(41, 42)의 2N비트 병렬데이타를 소정비트위치에서 시작하여 N비트단위의 병렬데이타를 입력으로 하여, 입력되는 N비트 병렬데이타가 동기신호인지의 여부를 검출한다.4 is a block diagram of a synchronization signal detector 27 according to the present invention in relation to FIG. 2, wherein detectors 45, 46, and 47 for detecting the start position of the synchronization signal are formed in the first and second registers. 2N bit parallel data of (41, 42) is started at a predetermined bit position, and N bit parallel data is input, and it is detected whether or not the input N bit parallel data is a synchronization signal.

0위치동기신호검출기(45)는 N-1, N-2, ..... 1, 0데이타를 동기신호와 비교하여 일치하는 경우 0위치신호를 하이로 출력하고, 1위치동기신호검출기(46)는 N-2, ...... 1, 0, 2N-1 데이타를 동기신호와 비교하여 일치하는 경우 1위치신호를 하이로 출력한다. 같은 방법으로 2 ∼ N-1 위치동기신호검출기가 동작하며, 각 검출기의 출력은 항상 하나만 하이가 되고 나머지 출력은 모두 로우가 되어, 배타적인 출력을 가진다.The 0 position synchronous signal detector 45 compares the N-1, N-2, ..... 1, 0 data with the synchronous signal and outputs the 0 position signal high when it matches, and the 1 position synchronous signal detector ( 46) compares the N-2,... 1, 0, 2N-1 data with the synchronization signal and outputs a one-position signal high when it matches. In the same way, the 2 to N-1 position synchronization signal detectors operate, and only one output of each detector is always high and the remaining outputs are all low, thereby having an exclusive output.

제5도는 제2도에 관련되는 본 발명에 의한 데이타정정변환기(29)의 구성블럭도로서, 동기신호검출기(27)로부터 출력하는 동기신호의 시작비트에 대한 위치신호(0 ∼ N-1)는 각 위치별 데이타정정기(51, 52, 53)를 구동하는 인에이블(Enable)신호로써 동작한다.FIG. 5 is a block diagram of the data correction converter 29 according to the present invention related to FIG. 2, and shows the position signals 0 to N-1 for the start bits of the synchronization signal output from the synchronization signal detector 27. FIG. Is operated as an enable signal for driving the data correctors 51, 52, 53 for each position.

각 위치별 데이타정정기(51, 52, 53)는 동기신호검출기(27)의 위치신호(0 ∼ N-1)에 따라 데이타의 시작위치를 정정하여 N비트의 병렬데이타를 출력하고, N비트데이타를 M비트데이타로 변환하는 데이타변환기(55)는 데이타정정기(51, 52, 53)에서 출력하는 N비트 병렬데이타를 M비트단위의 병렬데이타로 변환하여 출력한다.The data correctors 51, 52, and 53 for each position correct the starting position of the data according to the position signals 0 to N-1 of the synchronization signal detector 27 to output N bits of parallel data, and to output N bits of data. The data converter 55 converting the M bit data into M bit data converts the N bit parallel data output from the data correctors 51, 52, and 53 into M bit parallel data.

상술한 바와 같이 본 발명에 의하면, 고해상도 영상신호 기록재생장치에서, 직렬신호 데이타를 병렬신호로 변환한 다음 병렬데이타 상태에서 동기신호를 검출하고, 그에 따라 신호데이타를 변환하므로서, 사용 부품의 속도 제약에 관계없이 안정되게 동기신호를 검출하고, 검출된 동기신호에 따라 데이타를 정정하여 병렬데이타를 출력할 수 있는 잇점이 있다.As described above, according to the present invention, in the high resolution video signal recording and reproducing apparatus, the serial signal data is converted into a parallel signal, and then the synchronization signal is detected in the parallel data state, and the signal data is converted accordingly, thereby limiting the speed of the parts used. Irrespective of this, there is an advantage in that it is possible to stably detect the sync signal, correct the data according to the detected sync signal, and output parallel data.

Claims (5)

Translated fromKorean

N비트로 이루어진 동기신호를 포함하는 직렬 디지탈 재생신호에서, 동기신호를 검출하기 위한 디지탈재생시스템의 동기신호검출장치에 있어서, 상기 디지탈재생신호를 N비트 단위의 병렬데이타로 변환하기 위한 적병렬변환수단, 상기 N비트 병렬데이타와 연속되는 그 다음 N비트 병렬데이타를 저장하기 위한 저장수단, 및 상기 저장수단에 저장된 2N비트의 병렬데이타를 순차적으로 N비트단위의 병렬데이타로 결합하여, 결합된 N비트 병렬데이타가 동기신호인지의 여부를 검출하기 위한 동기신호검출수단을 포함함을 특징으로 하는 디지탈재생시스템의 동기신호검출장치.A synchronizing signal detecting apparatus of a digital reproducing system for detecting a synchronizing signal in a serial digital reproducing signal including a synchronizing signal composed of N bits, the red and white conversion means for converting the digital reproducing signal into parallel data in units of N bits. Storage means for storing the next N-bit parallel data contiguous with the N-bit parallel data, and 2 N-bit parallel data stored in the storage means are sequentially combined into N-bit parallel data, and the combined N bits And a synchronizing signal detecting means for detecting whether or not the parallel data is a synchronizing signal.제1항에 있어서, 상기 저장수단은 N비트의 병렬데이타를 각각 저장할 수 있는 제 1 및 제2레지스터를 구비하여, 상기 직병렬변환수단에서 출력하는 N비트 병렬데이타와 연속되는 그 다음 N비트 병렬데이타를 순차적으로 저장함을 특징으로 하는 디지탈재생시스템의 동기신호검출장치.The data storage device of claim 1, wherein the storage means comprises first and second registers capable of storing N-bit parallel data, respectively, and the next N-bit parallel to the N-bit parallel data output from the serial-to-parallel conversion means. A synchronization signal detection apparatus of a digital reproduction system, characterized by storing data sequentially.제1항에 있어서, 상기 동기신호검출수단은 상기 저장수단의 2N비트의 병렬데이타를 0∼N-1비트위치부터 시작하여 각각 연속되는 N비트단위의 병렬데이타로 결합하여, 결합된 N비트 병렬데이타가 동기신호인지의 여부를 검출하기 위한 각 비트위치별 동기신호위치검출기를 N개 구비함을 특징으로 하는 디지탈재생시스템의 동기신호검출장치.2. The N-bit parallel of claim 1, wherein the synchronization signal detecting unit combines 2N-bit parallel data of the storage unit into contiguous N-bit parallel data starting from 0 to N-1 bit positions. A synchronization signal detection apparatus of a digital reproduction system, characterized by comprising N synchronization signal position detectors for each bit position for detecting whether data is a synchronization signal.N비트로 이루어진 동기신호와 M비트로 이루어진 데이타신호를 포함하는 직렬 디지탈 재생신호에서, 동기신호를 검출한 다음 M비트의 병렬데이타신호를 출력하기 위한 디지탈재생시스템의 데이타변환장치에 있어서, 상기 디지탈재생신호를 N비트 단위의 병렬데이타로 변환하기 위한 직병렬변환수단, 상기 N비트 병렬데이타와 연속되는 그 다음 N비트 병렬데이타를 저장하기 위한 저장수단, 상기 저장수단에 저장된 2N비트의 병렬데이타를 순차적으로 N비트단위의 병렬데이타로 결합하여, 결합된 N비트 병렬데이타가 동기신호인지의 여부를 판단하고, 동기신호가 시작되는 비트위치에 대한 제어신호를 발생하기 위한 동기신호검출수단, 및 상기 N비트 병렬데이타를 상기 제어신호에 따라 데이타의 위치를 정정하고, 상기 정정된 데이타를 M비트 단위의 병렬 신호데이타로 변환하기 위한 데이타정정변환수단을 포함함을 특징으로 하는 다지탈재생시스템의 데이타변환장치.A data conversion apparatus of a digital reproduction system for detecting a synchronization signal and then outputting a parallel data signal of M bits in a serial digital reproduction signal comprising a synchronization signal composed of N bits and a data signal composed of M bits. Serial-to-parallel conversion means for converting the data into N-bit parallel data, storage means for storing the next N-bit parallel data consecutive to the N-bit parallel data, and 2N-bit parallel data stored in the storage means sequentially. Synchronization signal detection means for determining whether or not the combined N-bit parallel data is a synchronization signal by combining the N-bit parallel data, and generating a control signal for the bit position at which the synchronization signal starts, and the N bits. Parallel data is corrected according to the control signal, and the corrected data is stored in units of M bits. A data conversion device for a digital reproduction system, comprising: data correction conversion means for converting into column signal data.제1항에 있어서, 상기 데이타정정변환수단은 상기 N비트 병렬데이타를 상기 제어신호에 따른 위치별로 정정하여 출력하기 위한 위치별 데이타 정정기를 N개 구비하고, 상기 위치별 데이타정정기에서 출력하는 N비트 병렬데이타를 M비트의 병렬데이타로 변환하여 출력하기 위한 데이타변환기를 구비함을 특징으로 하는 디지탈재생시스템의 데이타변환장치.2. The data correction converter of claim 1, wherein the data correction conversion means comprises N data correctors for each position for correcting and outputting the N-bit parallel data for each position according to the control signal, and N bits for outputting from the data corrector for each position. And a data converter for converting parallel data into M-bit parallel data and outputting the parallel data.