【発明の詳細な説明】産業上の利用分野本発明は、例えばファン／ミリ電送装置等のように、原
画像を一度走査分解した後、その走査分解された画素を
組立て原画像を再現する、所謂、画像走査・記録（表示
）装置に用いて好適な、画像信号処理方法及びその装置
に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is a method that once scans and decomposes an original image, and then assembles the scanned and decomposed pixels to reproduce the original image, such as in a fan/millimeter electric transmission device. The present invention relates to an image signal processing method and a device suitable for use in a so-called image scanning/recording (display) device.
従来の技術例えば、原画像を走査分解して得られた画素（以下、分
解画素という。）が印刷時に薄くなってしまうような形
状、大きさからなるもの、及び／又は、ある分解画素が
周シの分解画素より孤立した状態下にあってその孤立し
た分解画素が印刷時に忠実に再現されないようなもの（
以下、これらの分解画素群を孤立点の分解画素という。Conventional techniques For example, pixels obtained by scanning and decomposing an original image (hereinafter referred to as decomposed pixels) have such a shape and size that they become thin during printing, and/or a certain decomposed pixel is Items that are more isolated than the separated pixels of
Hereinafter, these decomposed pixel groups will be referred to as isolated point decomposed pixels.
）が、原画像全体に互ってあちこちに点在していて、印
刷時にその原画像の特徴的部分が充分に再現されない、
所謂再現性の悪い原画像があることは既知である。) are scattered here and there throughout the original image, and the characteristic parts of the original image cannot be reproduced satisfactorily when printed.
It is known that there are so-called original images with poor reproducibility.
そのような再現性の悪い原画像を走査分解して読取り、
その画像信号をプリンタに出力してこれを印刷再現する
場合、従来の画像信号処理方式では、その画像信号（前
記孤立点の分解画像を含む）をそのまま、つまり孤立点
の分解画素についての補正処理を行うことなく、逐次プ
リンタへ出力し印刷する手段を採っていた。Scanning and decomposing and reading such original images with poor reproducibility,
When outputting the image signal to a printer and reproducing it in print, conventional image signal processing methods process the image signal (including the decomposed image of the isolated point) as is, that is, perform correction processing on the decomposed pixels of the isolated point. The method used was to output the data to a printer and print it one after another without performing the following steps.
発明が解決しようとする問題点それがため、従来のこの種の画像信号処理方式では、前
記孤立点の分解画素は、印刷した時に薄れてしまうか、
甚だしい場合にはなくなってしまい、印刷した出力画像
に、原画像の特徴的部分が現われないという問題があっ
た。Problems to be Solved by the Invention Therefore, in the conventional image signal processing method of this type, the resolved pixels of the isolated point are either faded or faded when printed.
In extreme cases, the problem is that the characteristic parts of the original image do not appear in the printed output image.
そこで、本発明は、前記孤立点の分解画素を、印刷した
時に、印刷されるに十分な大きさと形状を持った画素に
変換（以下、画素確保という。）し、以て、原画像の特
徴的部分を忠実に再現し得るようにした画像信号処理方
法と、その方法を適切に実施することができる画像信号
処理装置を提供することを目的とする。Therefore, the present invention converts the separated pixels of the isolated point into pixels that have a size and shape sufficient to be printed when printed (hereinafter referred to as pixel reservation), thereby converting the characteristics of the original image. An object of the present invention is to provide an image signal processing method capable of faithfully reproducing a target portion, and an image signal processing device capable of appropriately implementing the method.
問題点を解決するだめの手段前記の問題点を解決する本発明の画像信号処理方法につ
いての技術的な手段は、原画像を走査分解して得られた
、所謂分解画素群のうちの互いに隣接する任意のＭ個（
Ｍは自然数）の分解画素を取り囲んでなる区画部（以下
、走査窓という。）内の各分解画素を、所定の分解画素
分ずつ前記分解画素群全体に亙り逐次入替えながら、前
記走査窓内における分解画素のうちから、孤立点の分解
画素を判定検出し、その判定検出された孤立点の分解画
素について画素確保を行うものである。Means for Solving the Problems The technical means for the image signal processing method of the present invention for solving the above-mentioned problems is to scan and decompose an original image so that mutually adjacent groups of decomposed pixels are Any M pieces (
M is a natural number) within the scanning window, while sequentially exchanging each decomposition pixel in a section (hereinafter referred to as a scanning window) surrounding the decomposition pixel by a predetermined number of decomposition pixels over the entire decomposition pixel group. Among the decomposed pixels, a decomposed pixel of an isolated point is determined and detected, and pixels are secured for the decomposed pixel of the determined and detected isolated point.
そのような画像信号処理方法を適切に実施することがで
きる本発明画像信号処理装置の技術的な手段は、前記走
査窓内の分解画素を分解画素群全体に亙り所定画素分ず
つ入替える手段と、その手段によって入替えられる走査
窓内の各分解画素を取出し、その取出された分解画素に
ついて画素確保の必要があるか否かを判定し、その判定
結果に基づき、画素確保の必要ある場合には、その分解
画素について画素確保を行った後これを前記走査窓内に
戻し、また、必要ない場合には、その分解画素を、画素
確保を行うことなくそのまま前記走査窓内に戻す手段と
を備えたものである。The technical means of the image signal processing apparatus of the present invention that can appropriately implement such an image signal processing method includes means for exchanging the decomposed pixels within the scanning window by a predetermined number of pixels over the entire decomposed pixel group. , extracts each decomposed pixel within the scanning window to be replaced by the means, determines whether or not it is necessary to secure a pixel for the extracted decomposed pixel, and, based on the determination result, determines whether or not it is necessary to secure a pixel. , a means for returning the decomposed pixel to the scanning window after pixel reservation is performed for the decomposed pixel, and, if unnecessary, returning the decomposed pixel as it is to the scanning window without performing pixel reservation. It is something that
作用前記の各技術的手段による作用は次のようになる。actionThe effects of each of the above technical means are as follows.
即ち、走査窓は分解画素群のうちの互いに隣接するＭ個
の分解画素を取り囲んでなるものであって、この走査窓
を構成しているＭ個の分解画素のうち所定の分解画素が
取出され、それぞれ孤立点の分解画素がないか否か、つ
まり画素確保の必要の有無が判定手段によって判定され
る。具体的には、実施例で述べるように、画素確保を必
要とする複数種のパターンを予め設定しておき、それら
のパターンのうちの何れか１つに当該分解画素が一致し
た場合に、当該分解画素は孤立点の分解画素である、つ
まり画素確保を必要とする分解画素であると判定される
。That is, the scanning window is formed by surrounding M adjacent resolved pixels of the resolved pixel group, and a predetermined resolved pixel is extracted from among the M resolved pixels constituting this scanning window. , the determination means determines whether or not there are any resolved pixels of isolated points, that is, whether or not it is necessary to secure pixels. Specifically, as described in the example, multiple types of patterns that require pixel reservation are set in advance, and when the relevant decomposed pixel matches any one of those patterns, the relevant pixel is The decomposed pixel is determined to be a decomposed pixel of an isolated point, that is, a decomposed pixel that requires pixel reservation.
しかして、画素確保の必要あシと判定された前記走査窓
内の分解画素は、画素確保され当該走査窓内に戻される
。Thus, the resolved pixels within the scanning window for which it is determined that pixel reservation is necessary are secured and returned to the scanning window.
以上の各処理動作が繰返えされながら、走査窓内のＭ個
の分解画素が、分解画素群全体に亙り所定画素分ずつ入
替え走査せしめられる。While the above-mentioned processing operations are repeated, the M decomposed pixels within the scanning window are scanned by replacing each predetermined number of pixels over the entire decomposed pixel group.
これにより、分解画素群に内在している全ての孤立点の
分解画素は画素確保される。その結果、印刷した時に、
原画像の特徴的部分は、出力画像上に忠実に現われるこ
ととなる。As a result, all the resolved pixels of the isolated points included in the resolved pixel group are secured. As a result, when printing,
Characteristic parts of the original image will appear faithfully on the output image.
実施例以下、本発明の一実施例を添付図面に基づいて説明する
。EXAMPLE Hereinafter, an example of the present invention will be described based on the accompanying drawings.
第１図は本発明画像信号処理装置を適切に実施すること
ができる本発明画像信号処理装置の−実流側を示す概略
構成ブロック図である。FIG. 1 is a schematic block diagram showing the actual flow side of the image signal processing apparatus of the present invention, which can appropriately implement the image signal processing apparatus of the present invention.
第１図において、１はランチ回路、２はこのラッチ回路
１内に設定された走査窓で、この走査窓２は、データ入
力端子３からバッファ４を経てラッチ回路１にシリアル
に１ライン分ずつ入力されその回路１内の記憶部に記憶
された互いに隣接する任意のＭ個（Ｍは自然数）の分解
画素（画信号）によって設定される。In FIG. 1, 1 is a launch circuit, and 2 is a scanning window set in this latch circuit 1. This scanning window 2 is serially connected to the latch circuit 1 by one line from the data input terminal 3 via the buffer 4. It is set by arbitrary M (M is a natural number) mutually adjacent decomposed pixels (picture signals) that are input and stored in the storage section in the circuit 1.
ここで、前記走査窓２が設定される具体的な一例を第５
図に基づき説明すると、第５図において、Ｇは前記ラッ
チ回路１内の画信号記憶部の一例であって、この画信号
記憶部Ｇに、画信号ＰＩ、Ｉ〜Ｐ！、Ｊまでの画信号系
列（分解画素群）全てが、主走査方向と副走査方向に従
い、記憶されるＯその画信号記憶部Ｇ内に、互いに隣接
する任意を取り囲んでなる走査窓２（第５図の例ではｍ
Ｘｎの大きさ）が設定される。Here, a specific example of how the scanning window 2 is set will be explained in the fifth section.
To explain based on the figure, in FIG. 5, G is an example of an image signal storage section in the latch circuit 1, and this image signal storage section G stores image signals PI, I to P! , J up to J are stored according to the main scanning direction and the sub-scanning direction. In the example in Figure 5, m
(size of Xn) is set.
尚、第６図は、第５図における走査窓２の大きさをｍ
＝ｎ ＝５としたときの、その走査窓２内の画信号ＰＬ
ｊ”’＝”ｉ＋□、ｊ＋ｎ を、具体的数値（データ
アドレス）で表わした場合の一例である。つ壕り、第６
図に示す走査窓２の分解画素（データアドレス）例えば
「４４」、「４０」、「０４」、「００」は第５図の走
査窓２の分解画素（画信号）の各ｒＰｉ、’ｊ Ｊ）「
Ｐ ｉ、ｊ＋ｎＪ ｓ ” ｉ＋ｍ、ｊ Ｊｔ 「Ｐｉ
＋ｍ、ｊ＋ｍＪにそれぞれ対応している。In addition, in FIG. 6, the size of the scanning window 2 in FIG. 5 is expressed as m.
Image signal PL within the scanning window 2 when =n = 5
This is an example of a case where j'''=''i+□, j+n is expressed by a specific numerical value (data address). trench, 6th
The resolved pixels (data addresses) of the scanning window 2 shown in the figure, for example "44", "40", "04", and "00", are each rPi,'j of the resolved pixels (image signals) of the scanning window 2 of FIG. J) "
P i,j+nJ s ”i+m,j Jt “Pi
+m and j+mJ, respectively.
そこで、前記第５図に基づき、本発明方法についての基
本原理を説明する。Therefore, the basic principle of the method of the present invention will be explained based on FIG. 5.
ここに、走査窓２を構成する画信号ＰＩｓ ｊ”’−Ｐ
１＋□、ｊ＋ｎ全体を仮りにＷｉ、 ｊで表わせば、こ
のＷｉ、 ｊ ７５”１画信号記憶部Ｇの画信号Ｐい、
からＰＩＪまでの画信号系列全体について変化せしめら
れる。Here, the image signal PIs j"'-P constituting the scanning window 2
If the entire 1+□, j+n is represented by Wi, j, then this Wi, j 75" The image signal P of the 1-image signal storage section G,
The entire image signal series from PIJ to PIJ is changed.
具体的には、例えば、先ず主走査方向に対して、走査窓
２を構成している画信号Ｗｉ、ｊのｉを１（但し１は画
信号ＰＩ）Ｉの１）からｒ−ｍ（但しＩハ画’Ｍ 号Ｐ
ｒ、 ｓの工）まで逐次変化させる。これが終了後、
次いで、副走査方向に対して、前記画信号Ｗｉ、 ｊの
ｊを１（但し１は画信号Ｐ１１．の１）から、ｙ−４（
但しＪは画信号ＰＩＸＪのＪ）まで逐次変化させる。Specifically, for example, first, in the main scanning direction, i of the image signal Wi, j constituting the scanning window 2 is changed from 1 (where 1 is the image signal PI) to r-m (where 1 is the image signal PI). Ihaga'M No.P
r, s). After this is finished,
Next, in the sub-scanning direction, j of the image signal Wi,j is changed from 1 (however, 1 is 1 of the image signal P11.) to y-4 (
However, J is successively changed up to J) of the image signal PIXJ.
ここにおいて、走査窓２を構成している画信号Ｗｉ、ｊ
は、画信号記憶部Ｇの画信号系列全体（馬、１〜ＰＩ、
、Ｊ）について入替え走査されたことになる。Here, the image signal Wi,j constituting the scanning window 2
is the entire image signal series in the image signal storage section G (horse, 1 to PI,
, J) are exchanged and scanned.
換言するに、第５図の例では、ｍＸｎの大きさの走査窓
２は、画信号記憶部Ｇの上端部より、左端から右端まで
主走査方向に移動しながら副走査方向に相対移動せしめ
られる態様となる。In other words, in the example of FIG. 5, the scanning window 2 having a size of mXn is relatively moved in the sub-scanning direction from the upper end of the image signal storage section G while moving in the main scanning direction from the left end to the right end. It becomes a mode.
一方、前記走査窓２の相対移動の度毎に、つまり走査窓
２を構成している前記画信号Ｗｉ、ｊが入替え走査され
る度毎に、走査窓２内の画信号（入替えられた前記画信
号Ｗｉ、ｊ、、）について、画素確保の必要性について
の判定と、その必要ある場合には画素確保の処理を行い
、その必要ない場合にはそのままにしておく信号処理を
繰返すものであるＱ尚、第５図の例では、走査窓（Ｗｉ
Ｘｊ）２の形状を、ｍｘｎの方形とした場合について述
べだが、これに限定されることなく、例えば、円形、橢
円形、あるいは三角形等任意の形状とすることが可能で
ある。On the other hand, each time the scanning window 2 is relatively moved, that is, each time the image signals Wi, j constituting the scanning window 2 are exchanged and scanned, the image signals within the scanning window 2 (the For the image signals Wi, j, , ), the signal processing is repeated to determine whether it is necessary to secure pixels, perform processing to secure pixels if necessary, and leave it as is if it is not necessary. QIn addition, in the example of Fig. 5, the scanning window (Wi
Although the case where the shape of Xj)2 is an mxn rectangle has been described, the shape is not limited to this, and can be any shape such as a circle, an oval shape, or a triangle.
また、前記基本原理の説明（第５図）では、画信号干列
（分解画素群）の全てを一旦うノチ回路１内の両信号記
憶部Ｇに格納し、そのうちの互いに隣接する任意のＭ個
の画信号（Ｗｉ、ｊ）を取り囲んで走査窓２を設定した
例について説明したが、これに限定されるものではなく
、例えば、ランチ回路１内の記憶部上に、走査窓２を構
成するに必要な任意のＭ個の画信号を記憶できる記憶領
域だけを予め設定しておき、その記憶領域に、画信号系
列のうちの互いに隣接する任意のＭ個の画信号だけを格
納し、つまり、走査窓２を構成するに必要な画信号列だ
けを記憶せしめ、その画信号列を走査に従りて逐次入替
えるようにした走査窓を設定することもできる。In addition, in the explanation of the basic principle (FIG. 5), all of the image signal arrays (resolved pixel groups) are once stored in both signal storage units G in the upper circuit 1, and any mutually adjacent arbitrary M Although an example has been described in which the scanning window 2 is set to surround each image signal (Wi, j), the present invention is not limited to this. For example, the scanning window 2 may be configured on the storage section in the launch circuit 1. A storage area that can store any M image signals necessary for the process is set in advance, and only M adjacent image signals of the image signal series are stored in that storage area, That is, it is also possible to set a scanning window in which only the image signal sequences necessary to constitute the scanning window 2 are stored, and the image signal sequences are sequentially replaced in accordance with scanning.
上述した本発明方法は、前記第１図に示す本発明装置に
よって適切に実施することができる。The method of the present invention described above can be suitably carried out by the apparatus of the present invention shown in FIG.
そこで、第１図について説明するに、この実施例（第１
図乃至第４図）では、走査窓２の形状を、前記第５図及
び第６図に示したと同様のｍＸｎの方形とし、その走査
窓２内の画信号の具体的数値（データアドレス）例につ
いても、前記第６図に示したものと一致せしめである。Therefore, to explain FIG. 1, this embodiment (first
4), the shape of the scanning window 2 is an mXn rectangle similar to that shown in FIGS. 5 and 6, and a specific numerical value (data address) example of the image signal within the scanning window 2 is shown. This also coincides with that shown in FIG. 6 above.
また、この実施例では、ラッチ回路１の記憶部に、走査
窓２を構成するに必要な画信号列だけを記憶せしめ、そ
の画信号列を走査に従って逐次入替える方式の走査窓を
代表例に採り説明する。Furthermore, in this embodiment, a typical example is a scanning window in which only the image signal strings necessary to configure the scanning window 2 are stored in the storage section of the latch circuit 1, and the image signal strings are sequentially replaced in accordance with scanning. Pick and explain.
従って、第１図において、ランチ回路１の走査窓２には
、その走査窓２を構成するに必要な、画信号系列（分解
画素群）のうちの互いに隣接するＭ個の画信号（分解画
素）だけが、シリアルにデータ入力端子３からバッファ
４を経て入力されラッチされる。Therefore, in FIG. 1, the scanning window 2 of the launch circuit 1 has M image signals (separated pixels ) is serially input from the data input terminal 3 via the buffer 4 and latched.
ラッチされた前記走査窓２内の各画信号は、画素確保の
必要がないか否かの判定がなされ、画素確保の必要なも
のについては、画素確保を行い、その必要のないものに
ついてはそのままの状態にしたうえで、バッファ５を介
してデータ出力端子６へ出力される。と同時に、前記画
信号列（図示しない別途メモリ部に格納されている）よ
シ新たな次の画信号が前記走査窓２内にシリアルに入力
される。Each pixel signal in the latched scanning window 2 is judged whether or not there is no need to secure pixels, and those that require pixel reservation are secured, and those that do not require pixel reservation are left as they are. The data is then output to the data output terminal 6 via the buffer 5. At the same time, a new next image signal from the image signal string (stored in a separate memory section, not shown) is serially input into the scanning window 2.
７は前記走査窓２内の各画信号について、それぞれ孤立
点の分解画素（画信号）がないか否か、つまり、画素確
保を必要とする画信号がないか否かの判定を行う判定手
段で、具体的には、例えば、黒画素確保用と白画素確保
用のそれぞれ１２個の条件パターンが予め設定されてい
て、前記走査窓２゜内の画信号がラッチ回路１よシ供給
されたとき、その画信号が、前記１２個の条件パターン
のうちの倒れか１つ以上のパターンと一致した場合にだ
け、その一致したパターン信号を、当該画信号の画素確
保用データとして出力するように構成された条件判定回
路より成る。Reference numeral 7 denotes a determining means for determining whether or not there is a resolved pixel (pixel signal) of an isolated point for each image signal within the scanning window 2, that is, whether or not there is a pixel signal that requires pixel reservation. Specifically, for example, 12 condition patterns for securing black pixels and 12 condition patterns for securing white pixels are set in advance, and the image signal within the scanning window 2° is supplied from the latch circuit 1. Then, only when the image signal matches one or more of the 12 condition patterns, the matched pattern signal is output as pixel securing data of the image signal. It consists of a condition judgment circuit.
８は前記判定手段（条件判定回路）７の判定結果情報に
基づいて、前記走査窓２内の画素確保の必要な画信号を
画素確保するだめの画素確保手段で、具体的には、例え
ば、前記条件判定回路７かものパターン信号（画素確保
用データ）が入力された時に、そのパターン信号のパタ
ーンに対応した画信号（画素確保を必要とする画信号）
データを前記画素確保用データと書替えることで、その
画信号の画素確保を行い、また、前記パターン信号の入
力がない場合には、入力された画信号はそのままとして
、これらの信号をそれぞれ前記ラッチ回路１の走査窓２
へ戻すように構成された書替え回路より成る。Reference numeral 8 denotes a pixel securing means for securing a pixel signal necessary for pixel securing within the scanning window 2 based on the determination result information of the determining means (condition determining circuit) 7. Specifically, for example, When a pattern signal (pixel reservation data) is input to the condition determination circuit 7, an image signal corresponding to the pattern of the pattern signal (pixel signal that requires pixel reservation) is input.
By rewriting the data with the pixel securing data, the pixels of the image signal are secured, and if the pattern signal is not input, the input image signal is left as is and these signals are Scanning window 2 of latch circuit 1
It consists of a rewriting circuit configured to return to.
９はメモリ回路で、このメモリ回路９には、前記画素確
保手段（書替え回路）８から前記ラッチ回路ｌの入力部
（Ｄｉｎ）に戻された画信号（画素確保された画信号又
はそのままの画信号）が、走査窓２にラッチされると、
その走査窓２内の各段の画信号は１段ずつシフトされる
が、そのシフトされたときの、走査窓２内の最終段の画
信号データ１ライン分が書込まれることとなる。Reference numeral 9 denotes a memory circuit, and this memory circuit 9 stores a pixel signal (a pixel secured pixel signal or an original image) returned from the pixel securing means (rewrite circuit) 8 to the input section (Din) of the latch circuit 1. signal) is latched into the scanning window 2,
The image signals at each stage within the scanning window 2 are shifted one stage at a time, and one line of image signal data at the final stage within the scanning window 2 when shifted is written.
１０は、前記メモリ回路９からランチ回路１の走“査窓
２への画信号データの書込みと、ランチ回路１ （走査
窓２）からメモリ回路９への画信号データの書込みをそ
れぞれ制御する例えばアドレス選定回路等から成る制御
回路（以下、アドレス選定回路という。）である。10, for example, controls writing of image signal data from the memory circuit 9 to the scanning window 2 of the launch circuit 1, and writing of image signal data from the launch circuit 1 (scanning window 2) to the memory circuit 9. This is a control circuit (hereinafter referred to as an address selection circuit) consisting of an address selection circuit and the like.
１１は前記ラッチ回路１（走査窓２を含む）への入出力
画信号のラッチを制御する例えばＯＲゲート等から成る
制御回（以下、ＯＲゲートという。）である。Reference numeral 11 denotes a control circuit (hereinafter referred to as "OR gate") comprising, for example, an OR gate, which controls the latch of the input/output image signal to the latch circuit 1 (including the scanning window 2).
１２は前記各回路の制御信号ｃ ＝ ｉを発生するタイ
ミング発生回路、１３はクロック入力端子、１４．１５
はバッファ、１６はクロック出力端子である。12 is a timing generation circuit that generates the control signal c=i for each circuit; 13 is a clock input terminal; 14.15
1 is a buffer, and 16 is a clock output terminal.
尚、図中のａはクロック、ｂは入力データ（画信号）ｊ
は出力データ（画信号）である。In addition, a in the figure is a clock, b is input data (image signal) j
is output data (image signal).
以上の如き構成から成る装置について、その動作を以下
に説明する。The operation of the apparatus having the above configuration will be explained below.
先ず、クロック入力端子１３よりクロックａが入力され
ると、そのクロックａはバッファ１４を経てタイミング
発生回路１２に入力される。First, when a clock a is input from the clock input terminal 13, the clock a is input to the timing generation circuit 12 via the buffer 14.
すると、そのタイミング発生回路１２において、第２図
に示す如きタイミングで前記各制御信号Ｃ〜ｉが生成さ
れる。尚、第２図に示す各信号ａ〜ｊは第１図に示す各
信号と対応している。Then, the timing generating circuit 12 generates each of the control signals C to i at the timing shown in FIG. Note that each signal a to j shown in FIG. 2 corresponds to each signal shown in FIG. 1.
そこで、先ず、タイミング発生回路］２において第２図
に示すタイミングで発生した信号Ｃが、アドレス選定回
路１０に入力する。First, the signal C generated in the timing generation circuit 2 at the timing shown in FIG. 2 is input to the address selection circuit 10.
その信号Ｃを受けたアドレス選定回路１０は、当該信号
ＣがＯＮの時に、メモリ回路９からラッチ回路１へ読出
すべき画信号（データ）のアドレスを選定し、そのアド
レスをメモリ回路９のアドレスラインに接続する。The address selection circuit 10 receiving the signal C selects the address of the image signal (data) to be read from the memory circuit 9 to the latch circuit 1 when the signal C is ON, and converts the address to the address of the memory circuit 9. Connect to line.
この時、ラッチ回路１は走査窓２内の所定の画信号を条
件判定回路７と書替え回路８へ同時に出力する。At this time, the latch circuit 1 simultaneously outputs a predetermined image signal within the scanning window 2 to the condition determination circuit 7 and the rewriting circuit 8.
条件判定回路７は、その入力されてきた画信号について
、パターンに基づく条件判定の処理を行い、条件が一致
した場合にはその画信号に対する画素確保用データを、
また、一致しない場合には、画素確保不要の旨の信号を
、それぞれ次段の書替え回路８へ出力する。The condition determination circuit 7 performs condition determination processing on the input image signal based on the pattern, and if the conditions match, pixel reservation data for the image signal is
If they do not match, a signal indicating that pixel reservation is not necessary is output to the rewriting circuit 8 at the next stage.
書替え回路８は、その制御信号りがＯＦＦの時、条件判
定回路７からの判定結果情報に基づいて、当該回路８内
に先に走査窓２より直接入力されてきた入力画信号（条
件判定の処理がなされたと同一の画信号）についての書
替え処理を行う。つまり、画素確保用データが入力され
てきた場合には、そのデータに基づき画信号データの書
替えを行うことで、当該入力画信号の画素確保を行う。When the control signal is OFF, the rewriting circuit 8 detects the input image signal that was previously input directly from the scanning window 2 into the circuit 8 based on the judgment result information from the condition judgment circuit 7 (for condition judgment). Rewriting processing is performed on the same image signal that has been processed. In other words, when pixel reservation data is input, the image signal data is rewritten based on the data, thereby securing the pixels of the input image signal.
画素確保不要の旨の信号が入力されてきた場合には、入
力画信号はそのままとしておく。If a signal indicating that pixel reservation is not required is input, the input image signal is left as is.
しかして、前記制御信号りがＯＮになると、書替え回路
８は、書替え処理後の画信号、部画素確保処理のなされ
た画信号又はラッチ回路１の走査窓２から直接入力され
てきたままの画信号の何れか一方の画信号を、ラッチ回
路１の入力部（Ｄｉｎ）へ出力する。When the control signal is turned ON, the rewriting circuit 8 receives the image signal after the rewriting process, the image signal after the partial pixel securing process, or the image signal directly input from the scanning window 2 of the latch circuit 1. One of the image signals is output to the input section (Din) of the latch circuit 1.
その入力部（Ｄｉｎ）へ出力されてきた前記書替え処理
後の画信号は、−旦信号ｆのＯＮによりその入力部（Ｄ
ｉｎ）にラッチされた後、信号ｇのＯＮによシ走査窓２
内にラッチされる。The image signal after the rewriting process that has been output to the input section (Din) is output to the input section (Din) by turning on the -d signal f.
in), the scanning window 2 is turned on by turning on the signal g.
latched inside.
ここで、前記ラッチ回路１の走査窓２内の所定の画信号
が、条件判定回路７と書替え回路８を経て、書替え処理
後の画信号として再び走査窓２内へ帰還する状態を、走
査窓２内における主走査方向１ライン分に関する画信号
（−例としてそのアドレスを１４〜１０とする）につい
て示すと、第３図のようになる。Here, a state in which a predetermined image signal within the scanning window 2 of the latch circuit 1 passes through the condition determination circuit 7 and the rewriting circuit 8 and returns to the scanning window 2 as an image signal after the rewriting process is defined as FIG. 3 shows an image signal for one line in the main scanning direction (for example, the addresses are 14 to 10) in 2.
第３図からも明らかなように、前記書替え処理後の画信
号がラッチ回路１の入力部（Ｄｉｎ）に入力され、これ
が走査窓２内にラッチされると、走査窓２内の各段の画
信号は図示の例では右方向へ１段シフトする。As is clear from FIG. 3, when the image signal after the rewriting process is input to the input section (Din) of the latch circuit 1 and latched into the scanning window 2, each stage within the scanning window 2 In the illustrated example, the image signal is shifted one step to the right.
そのシフトによって走査窓２の外部へ押出される走査窓
２の最終段（図面右端）の画信号（第３図の例ではアド
レス１０）は、後述するように、メモリ回路９に格納さ
れる。The image signal (address 10 in the example of FIG. 3) of the final stage (right end in the drawing) of the scanning window 2 pushed out of the scanning window 2 by the shift is stored in the memory circuit 9 as described later.
一方、第１図において前記走査窓２内の各段の画信号が
１段シフトすると同時に、メモリ回路９より、次の画信
号（第３図の例では１１４）が走査窓２の初段（図面左
端）に入力され、これが信号ｆのＯＮによシラッチされ
る（第３図のアドレス１４参照）。On the other hand, in FIG. 1, when the image signals of each stage in the scanning window 2 are shifted by one stage, the next image signal (114 in the example of FIG. 3) is transferred from the memory circuit 9 to the first stage of the scanning window 2 (114 in the example of FIG. (left end), and this is latched by turning on the signal f (see address 14 in FIG. 3).
このように、走査窓２内の各段の画信号が１段シフトさ
れ、次の画信号が走査窓２内にラッチされる時の、走査
窓２内における各段の画信号の一連の移動態様例を第４
図に示す。第４図において、ｉ４４〜ｉ０４は次の画信
号を示し、新旧〜新０４は走査窓２の初段に入力された
、次の画信号ｉ４４〜１０４のアドレスを示し、４４〜
０４は走査窓２内にラッチされた、次の画信号ｉ４４〜
ｉ０４のアドレスを示す。In this way, the series of movements of the image signals of each stage within the scanning window 2 when the image signals of each stage within the scanning window 2 are shifted by one stage and the next image signal is latched within the scanning window 2. Example of the fourth aspect
As shown in the figure. In FIG. 4, i44 to i04 indicate the next image signals, old and new to new 04 indicate the addresses of the next image signals i44 to i104 input to the first stage of the scanning window 2, and 44 to
04 is the next image signal i44~ latched in the scanning window 2
Indicates the address of i04.
次いで、前記アドレス選定回路１０に入力された信号Ｃ
がＯＦＦになる。すると、アドレス選定回路１０は、メ
モリ回路９の書込むべき画信号（データ）のアドレスを
選定し、そのアドレスをメモリ回路９のアドレスライン
に接続する。Next, the signal C input to the address selection circuit 10
turns off. Then, the address selection circuit 10 selects the address of the image signal (data) to be written in the memory circuit 9 and connects the address to the address line of the memory circuit 9.
その状態で、信号ｅがＯＮになることにより、ラッチ回
路１の走査窓２内の最終段の画信号（第３図の例ではア
ドレス１０）が、メモリ回路９に書込まれる。これと同
時に、前記信号ｅのＯＮにより、アドレス選定回路１０
は、そのアドレスを＋１して、次の処理に備える。In this state, by turning on the signal e, the final stage image signal (address 10 in the example of FIG. 3) in the scanning window 2 of the latch circuit 1 is written into the memory circuit 9. At the same time, by turning on the signal e, the address selection circuit 10
adds 1 to that address and prepares for the next process.
上述の各信号処理が、前記ラッチ回路１の走査窓２内の
各段の画信号について逐次繰返されることにより、画信
号系列（分解画素群）の全ての画信号（分解画素）につ
いての画素確保処理が実行される。By sequentially repeating each of the above-mentioned signal processing for the image signals of each stage within the scanning window 2 of the latch circuit 1, pixels are secured for all the image signals (separated pixels) of the image signal series (separated pixel group). Processing is executed.
尚、画素確保処理のなされた画信号は、逐次バッファ５
を経てデータ出力端子６へ出力されること前述した通υ
である。Note that the image signal that has been subjected to the pixel securing process is sequentially transferred to the buffer 5.
The above-mentioned communication υ is output to the data output terminal 6 through
It is.
まだ、上述した実施例では、条件判定回路７と書替え回
路８とを別々に設け、条件判定回路７からの判定結果情
報に基づき、書替え回路８において、走査窓２よシ直接
入力された画信号についての画素確保処理を行う例につ
いて説明したが、これに限定されることなく、例えば、
前記両回路７．８を一個にまとめた条件判定、書替え回
路等を設け、その回路内において、走査窓２より直接入
力された画信号について、条件判定の処理と、その処理
の結果により画素確保の必要ある場合は画素確保を行い
、必要ない場合はそのままとする画素確保の処理との画
処理を一挙に行い、その画処理後の画信号を、その回路
より前記走査窓２へ帰還せしめるようにすることもでき
る。However, in the embodiment described above, the condition determination circuit 7 and the rewriting circuit 8 are provided separately, and based on the determination result information from the condition determination circuit 7, the rewriting circuit 8 receives the image signal directly input from the scanning window 2. Although we have described an example of performing pixel reservation processing for
A condition judgment, rewriting circuit, etc., which combines both circuits 7 and 8 above, is provided, and within that circuit, conditions are judged for the image signal directly input from the scanning window 2, and pixels are secured based on the results of the processing. If necessary, the pixel is secured, and if it is not required, it is left as is.The pixel securing process and image processing are performed all at once, and the image signal after the image processing is returned from the circuit to the scanning window 2. It can also be done.
発明の効果以上詳述したところから明らかなように、本発明によれ
ば、走査窓内の各分解画素を、所定の分解画素分ずつ画
素確保の処理（条件判定の処理を含む）を行いながら、
分解画素群全体に亙り逐次入替え処理するようにしたも
のであるから、分解画素群全体について画素確保の処理
がなされる。Effects of the Invention As is clear from the detailed description above, according to the present invention, each decomposed pixel within the scanning window is secured while performing pixel reservation processing (including condition determination processing) for each predetermined decomposed pixel. ,
Since the entire decomposed pixel group is sequentially replaced, the pixel reservation process is performed for the entire decomposed pixel group.
その結果、その分解画素群を画信号として出力し、これ
を印刷した時、その分解画素群に係る原画像の特徴的部
分は、忠実に出力画像上に再現される。As a result, when the separated pixel group is output as an image signal and printed, the characteristic parts of the original image related to the separated pixel group are faithfully reproduced on the output image.
ひっきよう、本発明によれば、孤立点の分解画素を含ん
だ、所謂再現性の悪い原画像における再現性（特に、そ
の原画像の特徴的部分の再現性）の向上、延いては出力
画像の画値向上等に資する卓越した効果を奏するもので
ある。Specifically, according to the present invention, it is possible to improve the reproducibility (in particular, the reproducibility of characteristic parts of the original image) of an original image with so-called poor reproducibility, which includes separated pixels of isolated points, and to improve the output image. It has an outstanding effect that contributes to improving the image value of the image.
第１図は本発明方法を実施するための本発明画像信号処
理装置の一実施例を示す概略構成ブロック図、第２図は
第１図に示す装置の各部における信号のタイミングチャ
ート、第３図は第１図に示す装置のランチ回路の走査窓
内における主走査方向１ライン分に関する画信号につい
ての動きの態様を示す回路図、第４図は同じくランチ回
路の走査窓内に次の画信号がランチされる時の、走査窓
内における各段の画信号の一連の移動態様例を示す状態
図、第５図は本発明における走査窓の設定についての一
例を説明するだめの概念図、第６図は同じく走査窓の代
表例をその走査窓内における画信号のアドレスの一例と
共に示す概念図である。１・・・ラッチ回路、２・・・走査窓、７・・・条件判
定回路、８・・・書替え回路、９・・・メモリ回路、１
０・・・アドレス選定回路、１１・・・ＯＲゲート、１
２・・・タイミング発生回路。FIG. 1 is a schematic block diagram showing an embodiment of the image signal processing device of the present invention for carrying out the method of the present invention, FIG. 2 is a timing chart of signals in each part of the device shown in FIG. 1, and FIG. 1 is a circuit diagram showing the movement of an image signal for one line in the main scanning direction within the scanning window of the launch circuit of the device shown in FIG. 1, and FIG. FIG. 5 is a state diagram showing an example of a series of movement of image signals at each stage within the scanning window when the scanning window is launched; FIG. FIG. 6 is a conceptual diagram showing a typical example of a scanning window together with an example of an address of an image signal within the scanning window. DESCRIPTION OF SYMBOLS 1... Latch circuit, 2... Scanning window, 7... Condition determination circuit, 8... Rewriting circuit, 9... Memory circuit, 1
0... Address selection circuit, 11... OR gate, 1
2...Timing generation circuit.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224495AJPS6379472A (en) | 1986-09-22 | 1986-09-22 | Picture signal processing method and its device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224495AJPS6379472A (en) | 1986-09-22 | 1986-09-22 | Picture signal processing method and its device |
| Publication Number | Publication Date |
|---|---|
| JPS6379472Atrue JPS6379472A (en) | 1988-04-09 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61224495APendingJPS6379472A (en) | 1986-09-22 | 1986-09-22 | Picture signal processing method and its device |
| Country | Link |
|---|---|
| JP (1) | JPS6379472A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121865A (en)* | 1982-01-14 | 1983-07-20 | Murata Giken Kk | Picture processing system in facsimile device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121865A (en)* | 1982-01-14 | 1983-07-20 | Murata Giken Kk | Picture processing system in facsimile device |
| Publication | Publication Date | Title |
|---|---|---|
| US5696845A (en) | Method for design and implementation of an image resolution enhancement system that employs statistically generated look-up tables | |
| JPS6187471A (en) | image processing system | |
| JP4481343B2 (en) | Method and apparatus for enabling generation of FM grid points at high speed | |
| JPH04328956A (en) | Picture data read method | |
| JPS6379472A (en) | Picture signal processing method and its device | |
| EP1241868A1 (en) | Image processing apparatus | |
| JP2831390B2 (en) | Image processing device | |
| JP3512462B2 (en) | Black isolated point removal device | |
| JPS6188662A (en) | Method and device for selecting horizontal/vertical lines in facsimile | |
| JP2547716B2 (en) | Data processing system | |
| JP2921685B2 (en) | Image data correction device | |
| JP2000236451A (en) | Color printer | |
| JP2934971B2 (en) | Image binarization processing device | |
| JPS63240266A (en) | Picture signal processing method | |
| JP3684061B2 (en) | Image processing method and apparatus | |
| JP2903175B2 (en) | Image processing device | |
| JP2943591B2 (en) | Multi-tone whiteout data generation method and apparatus | |
| JPH0227369A (en) | Color picture processor | |
| JPH03275371A (en) | Image processor | |
| JP3092959B2 (en) | Image synthesis device | |
| JP2557481B2 (en) | Color image processor | |
| JPH09312763A (en) | Image processing device | |
| JPH0795810B2 (en) | Image signal processor | |
| JPH03117269A (en) | Halftone picture estimation device | |
| JPS6226632B2 (en) |