JPS6374033A - Formation of pattern - Google Patents

Abstract

Translated fromJapanese

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

Translated fromJapanese

【発明の詳細な説明】［産業上の利用分野］本発明は、液晶表示素子のパターン形成方法に関し、特
に工程の簡略化を計ったパターン形成方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a pattern forming method for a liquid crystal display element, and more particularly to a pattern forming method in which steps are simplified.

［従来の技術］従来より、ＩＴＯ［インジウム・チン・オキサイド（Ｉ
ｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）　］膜は透明導Ｎ、
膜として最もよく用いられ、そのパターン形成されたＩ
ＴＯ電極は液晶表示素子の電極として欠かせないものと
なっている。ＩＴＯｆｆｉ極のパターン形成は、基板上
にレジストを塗布し、露光、現像の後、エツチング、レ
ジスト剥離とし）うフォトリソグラフィーの技術を用い
て行なわれるのが一般的である。[Conventional technology] Conventionally, ITO [indium tin oxide (I
ndium-Tin-Oxide) ] film is transparent conductive N,
Most commonly used as a film, its patterned I
TO electrodes have become indispensable as electrodes for liquid crystal display elements. Pattern formation of the IToffi electrode is generally performed using a photolithography technique in which a resist is applied onto a substrate, exposed, developed, etched, and then the resist is peeled off.

また、最近、大基板に微細なパターンを形成する傾向が
高まると共に、ＩＴＯ電極の低抵抗化が必要とされてい
る。このために、ＩＴＯ電極の上にＣｒやＮｉ等の金属
を蒸着し、該ＩＴＯ’７１ｉ極の一部分に前記フォトリ
ソグラフィーの技術を用いてパターニングし、電極の配
線抵抗を低下させる方法が行われている。しかしながら
、このような金属配線を形成したＩＴＯの電極では、フ
ォトリソグラフィーの工程を２回経るため、現像後のシ
ョートやエツチング残が発生する可能性を高め、歩留り
低下の原因となっている。Furthermore, recently, there has been an increasing trend to form fine patterns on large substrates, and there is a need for lower resistance of ITO electrodes. For this purpose, a method has been used in which a metal such as Cr or Ni is vapor-deposited on the ITO electrode, and a portion of the ITO'71i electrode is patterned using the photolithography technique to lower the wiring resistance of the electrode. There is. However, since such ITO electrodes with metal wiring are subjected to two photolithography steps, there is an increased possibility that short circuits and etching residues will occur after development, resulting in a decrease in yield.

また、ＩＴＯ電極と金属配線とは段差を有し、液晶の多
くはこの段差によって配向が乱されることはあまりない
が、一部のスメクチック液晶、例えば強誘電性液晶など
では、このような僅かな段差によっても配向欠陥が生ず
ると考えられている。In addition, there is a step between the ITO electrode and the metal wiring, and although the alignment of most liquid crystals is not disturbed by this step, some smectic liquid crystals, such as ferroelectric liquid crystals, It is believed that alignment defects also occur due to differences in level.

したがって、このような段差に起因する配向欠陥は表示
素子として好ましくなく１この解決か求められていてい
る現状である。Therefore, alignment defects caused by such steps are not desirable for display elements, and a solution to this problem is currently being sought.

［発明が解決しようとする問題点］未発りｊは、上述の従来例の欠点を除去し、歩留りが良
好で配向欠陥が生ずることがないパターン形成方法を提
供すると共に液晶表示素子のパターン形成の工程を簡略
化することを目的とするものである。[Problems to be Solved by the Invention] The present invention provides a pattern forming method that eliminates the drawbacks of the above-mentioned conventional examples, has a good yield, and does not cause alignment defects, and also provides a pattern forming method for liquid crystal display elements. The purpose is to simplify the process.

［問題点を解決するための手段］即ち、本発明はＩＴＯ電極を有する２枚の基板と、その
間に挟持された液晶材を有する液晶素子のパターン形成
方法において、基板上にパターニングされたＩＴＯ電極
の一部を選択的に口元し、該ＩＴＯ電極を低抵抗化する
ことを特徴とするパターン形成方法である。[Means for Solving the Problems] That is, the present invention provides a pattern forming method for a liquid crystal element having two substrates having ITO electrodes and a liquid crystal material sandwiched between them. This pattern forming method is characterized by selectively forming a part of the ITO electrode around the mouth to lower the resistance of the ITO electrode.

以下、本発明を図面に基づいて詳細に説明する。Hereinafter, the present invention will be explained in detail based on the drawings.

第１図（ａ）〜（ｅ）は、本発明のパターン形成方法の
１例を示す工程図である。各図の順序に従って工程を説
明すると、まず第１図（ａ）に示される如く、ガラス基
板１上にＩＴＯｆｉ２をスパッタリング蒸着し、これに
レジスト３を塗布する１次にｐ５１図（ｂ）に示される
如く、マスク露光し、エツチングを行う。これを第１図
（Ｃ）に示される如く水素イオン４が存在する水素プラ
ズマ雰囲気下において、一定時間、例えば約３０分間曝
す。その結果第１図（ｄ）に示される如＜、ＩＴＯ露出
部５から還元が起こり、これを第１図（ｅ）に示される
如く、レジスト除去すると目的とする低抵抗化したＩＴ
Ｏ６のパターンが形成される。FIGS. 1(a) to 1(e) are process diagrams showing one example of the pattern forming method of the present invention. To explain the steps according to the order of each figure, first, as shown in Figure 1(a), ITOfi2 is sputter-deposited on the glass substrate 1, and then a resist 3 is applied thereto.Then, as shown in Figure 1(b), Mask exposure and etching are performed as shown. This is exposed for a certain period of time, for example, about 30 minutes, in a hydrogen plasma atmosphere in which hydrogen ions 4 are present, as shown in FIG. 1(C). As a result, as shown in FIG. 1(d), reduction occurs from the ITO exposed portion 5, and as shown in FIG. 1(e), when the resist is removed, the desired low-resistance IT
A pattern of O6 is formed.

次に第２図は本発明のパターン形成方法により形成され
たＩＴＯ電極の１例を示す断面図で、ＩＴＯ膜を酸化処
理してＩＴＯを高抵抗化して形成した電極パターンの例
を示すものである。すなわち、ガラス基板ｌ上にスパッ
タリングで蒸着されたＩＴＯ膜２を酸素プラズマ雰囲気
下に曝し、７で示す如く選択的に高抵抗化したＩＴＯの
絶縁層を形成し、ＩＴＯ電極をパターン形成する０次に
、これを水素プラズマ雰囲気中で処理し、該ＩＴＯ電極
を部分的に還元し、低抵抗化する。この方法ては、フォ
トリソグラフィーの工程は不用となる。Next, FIG. 2 is a cross-sectional view showing an example of an ITO electrode formed by the pattern forming method of the present invention, and shows an example of an electrode pattern formed by oxidizing an ITO film to increase the resistance of ITO. be. That is, an ITO film 2 deposited by sputtering on a glass substrate 1 is exposed to an oxygen plasma atmosphere, an insulating layer of ITO with a selectively increased resistance is formed as shown in 7, and an ITO electrode is patterned. Next, this is treated in a hydrogen plasma atmosphere to partially reduce the ITO electrode and lower its resistance. This method eliminates the need for a photolithography step.

上記の様に本発明は、液晶表示素子のＩＴＯ電極の低抵
抗化のため、該ＩＴｏ電極を水素プラズマ等の還元性雰
囲気中で選択的に還元し、配線抵抗を低下させることを
特徴とするものである。As described above, the present invention is characterized in that, in order to lower the resistance of the ITO electrode of a liquid crystal display element, the ITO electrode is selectively reduced in a reducing atmosphere such as hydrogen plasma to lower the wiring resistance. It is something.

一方、本発明において、基板上にパターニングされたＩ
ＴＯ電極の一部を選択的に還元する方法として、ＩＴＯ
電極を還元性雰囲気中においてビーム加熱することによ
り行うことがてきる。ビーム加熱の方法としてはレーザ
ー光の照射が好ましい。On the other hand, in the present invention, I patterned on the substrate
As a method for selectively reducing a part of the TO electrode, ITO
This can be done by beam heating the electrode in a reducing atmosphere. Laser light irradiation is preferred as the beam heating method.

その具体例を示すと、ルビレーザー、ＹＡＧレーザ−、
ヘリウム・ネオンレーザ−等が好ましい。Specific examples include ruby laser, YAG laser,
A helium/neon laser or the like is preferred.

本発明において用いられる液晶材としてはカイラルスメ
クチックＣ相を有する強誘電性液晶が好ましい。The liquid crystal material used in the present invention is preferably a ferroelectric liquid crystal having a chiral smectic C phase.

また、本発明の方法によりパターニングされたＩＴＯ電
極群を有するノ、（板は、対向する２枚の基板の間に挟
持された液晶材を有する液晶表示素子の少なくとも一方
の基板として使用することができる。Further, the plate having an ITO electrode group patterned by the method of the present invention can be used as at least one substrate of a liquid crystal display element having a liquid crystal material sandwiched between two opposing substrates. can.

［作　用］本発明は、基板上にパターニングされたＩＴＯ電極の一
部を選択的に還元し、該ＩＴＯＴＬ極を低抵抗化するの
で、従来技術に比べ、フォトリソグラフィーの工程が減
るため、現像後の’ｉｉ極のショート及びエツチング残
りによる形状の乱れを減少させ、歩留り良く製造する市
が可能であり、さらに液晶表示素子などに必要とされる
均一なセル厚を実現することが可能となる。[Function] The present invention selectively reduces a part of the ITO electrode patterned on the substrate and lowers the resistance of the ITOTL electrode, so compared to the conventional technology, the number of photolithography steps is reduced, and development is unnecessary. It is possible to reduce shape disturbances caused by short circuits and etching residues in the later electrodes, and to manufacture with high yields, and it is also possible to achieve uniform cell thickness required for liquid crystal display devices. .

また、本発明において、水素プラズマ等の還元性雰囲気
中でＩＴＯの抵抗が減少する理由は次のように考えられ
る。即ち、第３図に示されるように、本来ＩＴＯはＩｎ
、０３の約４ｅＶのバンドギャップの上端（コンダクシ
ョンバンド底端）ＥＣ付近に酸素欠陥やＳｎ’◆による
ドナー準位Ｅｏを有するハント構造になっている。ＩＴ
Ｏの導電性はこのドナー準位からの電子供給によるもの
である。上記の説明において、抵抗値が変化したのは、
酸素原子が水素と結合して、ＩＴＯから遊離し、ＩＴＯ
自体の酸素欠陥密度が大になるためと考えられる。実際
、実験によるとＩＴＯの抵抗値は約１桁低くなっている
。Further, in the present invention, the reason why the resistance of ITO decreases in a reducing atmosphere such as hydrogen plasma is considered to be as follows. That is, as shown in FIG. 3, ITO is originally In
, 03 of about 4 eV, and has a hunt structure with a donor level Eo due to oxygen vacancies and Sn'◆ near the top end of the band gap (bottom end of the conduction band) EC. IT
The conductivity of O is due to electron supply from this donor level. In the above explanation, the resistance value changed because
Oxygen atoms combine with hydrogen and are liberated from ITO, forming ITO
This is thought to be due to an increase in the oxygen defect density itself. In fact, according to experiments, the resistance value of ITO is about an order of magnitude lower.

したかって、］二記ＩＴＯ導電性の理由から考えて、Ｉ
ＴＯを酸素プラズマに曝すと酸素欠陥が埋められ、ドナ
ー準位及び電子密度が減少し、ＩＴＯの抵抗値が高めら
れ、絶縁層を形成するものと推定される。Therefore, considering the reason for the conductivity of ITO mentioned above, I
It is presumed that when TO is exposed to oxygen plasma, oxygen vacancies are filled, the donor level and electron density are reduced, the resistance value of ITO is increased, and an insulating layer is formed.

［実施例］以下、実施例を示し未発ＩＩをさらに具体的に説明する
。[Example] Hereinafter, Unreleased II will be explained in more detail with reference to Examples.

実施例１第１図（ａ）〜（ｅ）に示す方法てパターン形成を行っ
た。Example 1 A pattern was formed using the method shown in FIGS. 1(a) to 1(e).

ガラス基板上にスパッタリング蒸若法により厚さ１００
０人の［ＴＯ膜を戊！模した。100mm thick by sputtering vapor deposition method on glass substrate
0 people's [TO Membrane! Imitating.

次いで、前記ＩＴＯＩＩＱ上にフォトレジストをＰｐ、
布し、マスクを通して露光を行い、現像し、ＩＴＯ膜表
面にレジストパターンを形成した。Next, a photoresist is applied on the ITOIIQ with Pp,
A resist pattern was formed on the surface of the ITO film by exposing it to light through a mask and developing it.

次いで、該基板を水素プラズマ中に、約３０分間曝した
後１表面に残っているレジストを除去してｒＴｏ電極群
を得た。Next, the substrate was exposed to hydrogen plasma for about 30 minutes, and then the resist remaining on one surface was removed to obtain an rTo electrode group.

低抵抗化したＩＴＯの抵抗値は１０２Ω／口、また元の
ＩＴＯの抵抗値は１０６Ω／口てあった。The resistance value of the low-resistance ITO was 102Ω/unit, and the resistance value of the original ITO was 106Ω/unit.

次に、配向膜としてポリイミドを８００人の厚さに塗布
した。Next, polyimide was applied as an alignment film to a thickness of 800 mm.

得られた基板の配向膜にラビング処理を行った後、基板
を２枚−軸性配向軸が互に平行になる様に対向させて、
セル厚１．５μｍになる様に間隙を設けてシール材で貼
着し、強誘電性液晶であるチッソ社製のＣ３−１０１１
を注入したところ、均一なモノドメインの液晶素子を得
ることができた。After performing a rubbing treatment on the alignment film of the obtained substrate, the two substrates were placed facing each other so that their axial alignment axes were parallel to each other,
A gap was provided so that the cell thickness was 1.5 μm, and the ferroelectric liquid crystal, C3-1011 made by Chisso Corporation, was pasted with a sealant.
When injected with this material, a uniform monodomain liquid crystal device could be obtained.

また、得られた液晶素子を数週間使用しても両面は良好
で品質の低下は認められなかった。Further, even after using the obtained liquid crystal element for several weeks, both sides were good and no deterioration in quality was observed.

実施例２ガラス基板上にスパッタリング蒸若法により厚さ１００
０人のＩＴＯ１１ｍを成膜した。Example 2 Thickness of 100 mm was deposited on a glass substrate by sputtering vaporization method.
A film of 11 m of ITO was deposited.

次いで、前記基板を密閉容器に収容し、容器内に酸素：
窒素＝ｌ：１の混合気体を導入し、ＩＴＯ膜上にＹＡＧ
レーザー光を１分間照射したところ、被照射部分は抵抗
値１０″Ω／口の高抵抗の領域が形成された。尚、未照
射部分の抵抗値は１０４Ω／口であった。Next, the substrate is placed in a sealed container, and oxygen is added to the container.
A mixed gas of nitrogen = 1:1 is introduced, and YAG is deposited on the ITO film.
When the laser beam was irradiated for 1 minute, a high resistance region with a resistance value of 10''Ω/hole was formed in the irradiated portion.The resistance value of the non-irradiated portion was 104Ω/hole.

次いで、該基板を水素プラズマ中に約ＩＯ分間曝して、
低抵抗化したｆＴｏを前記高抵抗の領域に隣接して設け
た。低抵抗化したＩＴＯの抵抗値は１０２Ω／口であっ
た。then exposing the substrate to a hydrogen plasma for about IO minutes;
A low-resistance fTo was provided adjacent to the high-resistance region. The resistance value of the low-resistance ITO was 102Ω/mouth.

次いで、配向膜としてボッイミドを８００人の厚さに塗
布して、ストライブ状のＩＴＯの透明電極を形成した基
板を得た。Next, Boimide was applied as an alignment film to a thickness of 800 mm to obtain a substrate on which striped ITO transparent electrodes were formed.

Ｉすられた配向膜にラビング処理を行った後、基板を２
枚用いて一軸性配向軸が互に平行になる様に対抗させて
、セル厚　１．’Ｂ、ｍになる様に間隙を設けてシール
材で貼着し、実施例１と同様の液晶を注入したところ、
均一なモノドメインの液晶素子を得ることができた。After rubbing the rubbed alignment film, the substrate is
The cell thickness is 1. 'B, m was attached with a sealant with a gap, and the same liquid crystal as in Example 1 was injected.
A uniform monodomain liquid crystal device could be obtained.

［発明の効果］以上説明した通り、本発明のパターン形成方法によれば
、　ＩＴＯ電極のパターン形成において水素プラズマ等
の還元性雰囲気中でＩＴＯ電極の一部を選択的に還元し
、導電率を変えることにより、フォトリソグラフィーの
工程が不用となり、歩留りの向上するプロセスが実現で
きる。[Effects of the Invention] As explained above, according to the pattern forming method of the present invention, when forming an ITO electrode pattern, a part of the ITO electrode is selectively reduced in a reducing atmosphere such as hydrogen plasma, and the conductivity is increased. By changing the photolithography process, the photolithography process becomes unnecessary and a process with improved yield can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

ｆｆ１１図（ａ）〜（ｅ）は本発明のパターン形成方法
の１例を示す工程図、第２図は本発明の方法により形成
されたＩＴＯ電極の１例を示す断面図および第３図はＩ
ＴＯのエネルギーバンドを示す説明図である。ｌ・・・ガラス基板　　　２・・・ｒＴＯＭ３・・・レ
ジスト　　　　４・・・水素イオン５・・・ＩＴＯ露出
部　　　６・・・低抵抗化したＩＴＯ７・・・絶縁層Ｅｃ・・・コンダクションバント底端Ｅ、・・・トナー準位Ｅｖ・・・バレンスパント上端Ｅ６・・・エネルギーギャップff11 Figures (a) to (e) are process diagrams showing an example of the pattern forming method of the present invention, Figure 2 is a sectional view showing an example of an ITO electrode formed by the method of the present invention, and Figure 3 is a I
It is an explanatory view showing the energy band of TO. l...Glass substrate 2...rTOM3...Resist 4...Hydrogen ions 5...ITO exposed portion 6...ITO with reduced resistance 7...Insulating layer Ec...Conduction bunt bottom End E, ... Toner level Ev ... Valence pant upper end E6 ... Energy gap

Claims (7)

Translated fromJapanese

【特許請求の範囲】[Claims]（１）ＩＴＯ電極を有する２枚の基板と、その間に挟持
された液晶材を有する液晶素子のパターン形成方法にお
いて、基板上にパターニングされたＩＴＯ電極の一部を
選択的に還元し、該ＩＴＯ電極を低抵抗化することを特
徴とするパターン形成方法。(1) In a pattern forming method for a liquid crystal element having two substrates having ITO electrodes and a liquid crystal material sandwiched between them, a part of the ITO electrodes patterned on the substrates is selectively reduced, and the ITO A pattern forming method characterized by reducing the resistance of an electrode.（２）前記ＩＴＯ電極が基板上に蒸着されたＩＴＯ膜の
フォトレジストにより形成された電極パターンである特
許請求の範囲第１項記載のパターン形成方法。(2) The pattern forming method according to claim 1, wherein the ITO electrode is an electrode pattern formed from a photoresist of an ITO film deposited on a substrate.（３）前記ＩＴＯ電極が基板上に蒸着されたＩＴＯ膜を
選択的に酸化して形成された絶縁層により区画されてな
る電極パターンである特許請求の範囲第１項記載のパタ
ーン形成方法。(3) The pattern forming method according to claim 1, wherein the ITO electrode is an electrode pattern defined by an insulating layer formed by selectively oxidizing an ITO film deposited on a substrate.（４）前記ＩＴＯ電極を水素プラズマ中で選択的に還元
を行う特許請求の範囲第１項記載のパターン形成方法。(4) The pattern forming method according to claim 1, wherein the ITO electrode is selectively reduced in hydrogen plasma.（５）前記ＩＴＯ電極を還元雰囲気中においてビーム加
熱により選択的に還元を行う特許請求の範囲第１項記載
のパターン形成方法。(5) The pattern forming method according to claim 1, wherein the ITO electrode is selectively reduced by beam heating in a reducing atmosphere.（６）ビーム加熱がレーザー光の照射である特許請求の
範囲第１項記載のパターン形成方法。(6) The pattern forming method according to claim 1, wherein the beam heating is irradiation with laser light.（７）液晶材がカイラルスメクチックＣ相を有する強誘
電性液晶である特許請求の範囲第１項記載のパターン形
成方法。(7) The pattern forming method according to claim 1, wherein the liquid crystal material is a ferroelectric liquid crystal having a chiral smectic C phase.