【発明の詳細な説明】〔産業上の利用分野〕本発明は電気的に書き換え可能な半導体不揮発性メモリ
を含むメモリ装置に係り、例えば、マイクロコンピュー
タシステムに適用して有効な技術に関するものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a memory device including an electrically rewritable semiconductor non-volatile memory, and relates to a technique that is effective when applied to, for example, a microcomputer system. .
メモリセルがＭＮＯＳ （メタル・ナイトライド・オキ
サイド・セミコンダクタ）のような電気的に消去書き込
み可能な半導体不揮発性記憶素子から構成されるＥＥＰ
ＲＯＭ （エレクトリカリ・イレーザブル・プログラマ
ブル・リード・オンリ・メモリ）において、そのＭＮＯ
Ｓは、昭和５９年１１月３０日オーム社発行のｒＬＳＩ
ハンドブック」Ｐ５２０に記載されるように、ゲートに
書き込み電圧が印加されると、トンネル効果によって電
子のようなキャリアがそのゲート絶縁膜のトラップ部分
に注入され、そのしきい値電圧が比較的大きくされる。EEP whose memory cells are composed of electrically erasable and writable semiconductor non-volatile memory elements such as MNOS (Metal Nitride Oxide Semiconductor)
In ROM (Electrically Erasable Programmable Read Only Memory), its MNO
S is rLSI published by Ohmsha on November 30, 1980.
As described in "Handbook" P520, when a write voltage is applied to the gate, carriers such as electrons are injected into the trap part of the gate insulating film due to the tunnel effect, and the threshold voltage becomes relatively large. Ru.
また、そのゲートに消去電圧が印加されると、逆方向の
トンネル効果によってそのしきい値電圧は逆に小さな値
にされる。Furthermore, when an erase voltage is applied to the gate, the threshold voltage is conversely reduced to a small value due to the tunnel effect in the reverse direction.
このような消去書き込み動作が繰り返されると、電界に
よるストレスによって、ゲート絶縁膜近傍に界面準位が
形成され、この準位によるバックトンネリングが起こっ
て、データの保持特性が著しく劣化する。それにより、
ＥＥＰＲＯＭにおけるデータの書き換え回数は、通常１
０’回程度とされる。When such erase/write operations are repeated, an interface level is formed near the gate insulating film due to the stress caused by the electric field, and back tunneling occurs due to this level, resulting in a significant deterioration of data retention characteristics. Thereby,
The number of times data is rewritten in EEPROM is usually 1.
It is said to be about 0' times.
ところで、Ｅ Ｅ Ｐ ＲＯＭを用いるシステムによっ
ては、当該Ｅ Ｅ Ｐ ＲＯＭにおけるデータの書き換
え回数が、それにおいてデータ保持特性の劣化する回数
を越える場合がある。その場合、必要なデータが失われ
ないようにするには、当該データをバックアップするた
めの手段が別に必要になり、そうしなければ、ＥＥＰＲ
ＯＭを用いることができるシステムが制限されてしまう
。Incidentally, depending on the system using the EEPROM, the number of times data is rewritten in the EEPROM may exceed the number of times that data retention characteristics deteriorate. In that case, to ensure that the necessary data is not lost, a separate means of backing up the data will be required, otherwise the EEPR
This limits the systems that can use OM.
本発明の目的は、電気的に書き換え可能な半導体不揮発
性メモリにおけるデータ保持特性の劣化に従って必要な
データをバックアップすることができるメモリ装置を提
供することにある。An object of the present invention is to provide a memory device that can back up necessary data as the data retention characteristics of an electrically rewritable semiconductor nonvolatile memory deteriorates.
本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述及び添付図面から明らかになるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、必要させれる記憶容量を有する単位メモリブ
ロックを複数備える電気的に書き換え可能な半導体不揮
発性メモリと、上記単位メモリブロックに対するデータ
の書き換え消去回数を計数する計数手段と、この計数手
段による計数値が所定値に達したとき、使用すべき単位
メモリブロックを切り換えると共に、それに先立って、
必要なデータを新たに使用すべき単位メモリブロックに
書き込む制御手段とによって構成されるものである。That is, an electrically rewritable semiconductor non-volatile memory comprising a plurality of unit memory blocks having a required storage capacity, a counting means for counting the number of times data is rewritten and erased with respect to the unit memory block, and a count value by the counting means. When reaches a predetermined value, the unit memory block to be used is switched, and prior to that,
The control means writes necessary data into a new unit memory block to be used.
上記した手段によれば、１つの単位メモリブロックに対
する書き換え消去回数が、当該メモリブロックにおける
データ保持特性の劣化との関係において所定回数に達し
たとき、必要なデータが別のメモリブロックに書き込ま
れてそのメモリブロックが使用可能とされることにより
、データ保持特性の劣化に従って必要なデータのバック
アップが達成される。According to the above means, when the number of times of rewriting and erasing for one unit memory block reaches a predetermined number in relation to the deterioration of data retention characteristics in the memory block, necessary data is written to another memory block. By making the memory block available, necessary data backup is achieved as the data retention characteristics degrade.
第１図は本発明の１実施例を示すブロック図である。同
図に示されるメモリ装置は、データバスＤＢ及びアドレ
スバスＡＢにマイクロコンピュータユニットＭＣＵが結
合されて成るシステムに適用されるものである。FIG. 1 is a block diagram showing one embodiment of the present invention. The memory device shown in the figure is applied to a system in which a microcomputer unit MCU is coupled to a data bus DB and an address bus AB.
同図においてＥＥＰＲＯＭは、電気的に書き換え可能な
半導体不揮発性メモリである。断る半導体不揮発性メモ
リＥＥＰＲＯＭは、それが適用されるシステムにおいて
必要とされる記憶容量を夫々有する複数の単位メモリブ
ロックＭＢＩ乃至ＭＢｉを備える。各単位メモリブロッ
クＭ Ｂ １乃至Ｍ Ｂ ｉは、特に制限されないが、
図示しないＭＮＯＳを含む半導体不揮発性メモリセルが
マトリクス配置されて成るメモリセルアレイが概念的に
分割されて構成されるメモリ空間として位置ずけられる
ものである。したがって、夫々の単位メモリブロックＭ
ＢＩ乃至Ｍ Ｂ ｘには個別的なアドレス空間が設定さ
れている。斯る半導体不揮発性メモリＥＥＰＲＯＭは、
図示はしないが、通常のメモリとしての動作に必要な機
能ブロック、即ち、所定のメモリセルをアドレス信号に
基づいて選択するための選択回路、その選択回路によっ
て選択されたされたメモリセルに対してデータを入出力
させる入出力回路、リード・ライト動作の制御などに必
要とされる各種タイミング信号を外部制御信号に基づい
て形成するタイミング発生回路などが設けられている。In the figure, EEPROM is an electrically rewritable semiconductor nonvolatile memory. The semiconductor nonvolatile memory EEPROM includes a plurality of unit memory blocks MBI to MBi each having a storage capacity required in a system to which it is applied. Although each unit memory block M B 1 to M B i is not particularly limited,
A memory space is defined by conceptually dividing a memory cell array in which semiconductor nonvolatile memory cells including MNOS (not shown) are arranged in a matrix. Therefore, each unit memory block M
Individual address spaces are set for BI to M B x. Such semiconductor non-volatile memory EEPROM is
Although not shown, there are functional blocks necessary for normal memory operation, such as a selection circuit for selecting a predetermined memory cell based on an address signal, and a selection circuit for selecting a memory cell selected by the selection circuit. An input/output circuit that inputs and outputs data, a timing generation circuit that generates various timing signals required for controlling read/write operations, etc. based on external control signals, and the like are provided.
尚、本実施例においては、外部制御信号として、夫々上
記マイクロコンピュータユニットＭＣＵから供給される
チップイネーブル信号ＧＥと、リード・ライト制御信号
Ｒ／Ｗとが代表的に示されている。In this embodiment, a chip enable signal GE and a read/write control signal R/W respectively supplied from the microcomputer unit MCU are representatively shown as external control signals.
上記半導体不揮発性メモリＥ Ｅ Ｐ ＲＯＭは、上記
単位メモリブロックＭ Ｂ １乃至Ｍ Ｂ ｉに対する
データの書き換え消去回数を計数する計数手段ととして
、夫々の単位メモリブロックＭＢＩ乃至ＭＢｉに対応す
るカウンタＣＵＮＴＩ乃至ＣＵＮＴｉが内蔵される。カ
ウンタＣＵ Ｎ Ｔ １乃至ＣＵＮＴｉは、夫々基本的
に同一の構成を有し、その１つであるＣＵＮＴｌが代表
的に示される第２図のように、カウント値を格納可能な
カウンタレジスタＣＲと、カウンタレジスタＣＲから供
給されるカウント値に１を加算し、それによってカウン
タレジスタＣＲの格納データを更新するインクリメンタ
ＩＣＭとから構成される。尚、上記カウンタレジスタＣ
Ｒは、システム電源の遮断時においても格納データを保
持可能な構成を有し、例えば、システム電源遮断時にバ
ッテリーバックアップされ、或いはそれ自体電気的に書
き換え可能な不揮発性半導体記憶素子によって構成され
る。The semiconductor non-volatile memory EEPROM has counters CUNTI to MBI corresponding to each of the unit memory blocks MBI to MBi as counting means for counting the number of times data is rewritten and erased for the unit memory blocks MBI to MBi. CUNTi is built-in. Each of the counters CUNT1 to CUNTi has basically the same configuration, and as shown in FIG. 2, in which one of them, CUNT1, is representatively shown, a counter register CR capable of storing a count value; and an incrementer ICM that adds 1 to the count value supplied from the counter register CR and thereby updates the data stored in the counter register CR. In addition, the above counter register C
R has a configuration capable of retaining stored data even when the system power is cut off, and is configured, for example, by a battery backup when the system power is cut off, or by a nonvolatile semiconductor memory element that itself can be electrically rewritten.
ここで、上記夫々のカウンタＣＵＮＴ１乃至ＣＵ Ｎ
Ｔ ｉに含まれるカウンタレジスタＣＲは、マイクロコ
ンピュータユニットＭＣＵにおいて上記単位メモリブロ
ックＭＢＩ乃至ＭＢｉとは異なるアドレス空間が夫々設
定されている。所定のカウンタレジスタＣＲを選択可能
とするため、アドレスバスＡＢには第１デコーダ回路Ｄ
ＥＣ１が結合される。第１デコーダ回路ＤＥＣＩは、そ
れに供給されるアドレス信号に錫づいてｉ個の選択信号
Ｓｃｒ□乃至Ｓ ｃｒｉを形成し、供給されるアドレス
信号に対応するものを選択レベルとする。選択信号Ｓ
ｃｒｌ乃至Ｓ ｃｒｉの何れか１つが選択レベルにされ
ると、それによって選択されるカランレジスタＣＲに格
納されているカウントデータがデータバスＤＢに供給さ
れるようになっている。このようにしてデータバスＤＢ
に供給されるカウトデータは、マイクロコンピュータユ
ニットＭ ＣＵに取り込まれる６そわによって、マイク
ロコンピュータユニットＭＣＵは、当該カウンタレジス
タＣＲに対応する単位メモリブロックにおける消去書き
込み回数が、所定値に達しているか否かの判別を行なう
。Here, each of the above counters CUNT1 to CUNT
The counter register CR included in T i is set in an address space different from that of the unit memory blocks MBI to MBi in the microcomputer unit MCU. In order to enable selection of a predetermined counter register CR, a first decoder circuit D is connected to the address bus AB.
EC1 is coupled. The first decoder circuit DECI forms i selection signals Scr□ to Scri based on the address signal supplied thereto, and sets the one corresponding to the supplied address signal as a selection level. selection signal S
When any one of crl to Scri is set to a selection level, the count data stored in the selected run register CR is supplied to the data bus DB. In this way, the data bus DB
The count data supplied to the counter register CR is taken into the microcomputer unit MCU, and the microcomputer unit MCU determines whether the number of erase/write operations in the unit memory block corresponding to the counter register CR has reached a predetermined value. Make a judgment.
そのとき消去書き込み回数が、データの保持特性が劣化
するものとして予め定められた消去書き込みの繰り返し
数に達したと判断されたとき、マイクロコンピュータユ
ニットＭＣＵは、それ以降にアクセス対象とすべき単位
メモリブロックを変更すると共に、次のアクセスの前に
、データ保持特性の劣化した単位メモリブロックの格納
データを次に選択されるべき単位メモリブロックに順次
供給して格納させる。データの書き換え消去動作が指示
されたときにカウントデータが所定値に達していないと
判断されたとき、マイクロコンピュータユニットＭ Ｃ
Ｕは、カウントデータのインクリメント動作、及び所定
の単位メモリブロックに対するデータの書き換え消去動
作を実行させる。At that time, when it is determined that the number of times of erasing and writing has reached a predetermined number of times of erasing and writing that causes deterioration of data retention characteristics, the microcomputer unit MCU selects a unit memory to be accessed from then on. While changing the block, before the next access, the data stored in the unit memory block whose data retention characteristics have deteriorated is sequentially supplied to the unit memory block to be selected next and stored therein. When it is determined that the count data has not reached the predetermined value when a data rewrite/erase operation is instructed, the microcomputer unit MC
U causes count data to be incremented and data to be rewritten and erased for a predetermined unit memory block.
上記夫々のカウンタＣＵＮＴ１乃至ＣＵ Ｎ Ｔｉに含
まれるインクリメンタＩＣＭは、それに対応する単位メ
モリブロックに対する消去書き込み動作が行なわれる毎
に選択される。即ち、アドレスバスＡＢに結合された第
２デコーダ回路ＤＥＣ２が設けられ、その第２デコーダ
回路ＤＥＣ２は、所定の単位メモリブロックに含まれる
メモリセルをアドレシングするためのアドレス信号が供
給されると、そのアドレス信号に従って選択されるべき
メモリセルが含まれる単位メモリブロックに対応するイ
ンクリメンタＩＣＭを選択するためのｉ個の選択信号Ｓ
ｉｃｍ、乃至Ｓ １ｃｍ１を出力する。斯る選択信号
Ｓ ｉｃ＋ｎ、乃至Ｓ ｉｃ＋ｅｉによって選択された
所定のインクリメンタＩＣＭは、リード・ライト制御信
号Ｒ／Ｗによってデータの書き換え消去が指示れされた
とき、所定のタイミングに従ってカウントデータをカウ
ントレジスタＣＲから取り込み、そのカウントデータに
１を加算した後、所定のタイミングに従ってインクリメ
ントしたカウントデータを上記カウントレジスタＣＲに
供給する。The incrementer ICM included in each of the counters CUNT1 to CUNTi is selected every time an erase/write operation is performed on the corresponding unit memory block. That is, a second decoder circuit DEC2 coupled to the address bus AB is provided, and when an address signal for addressing a memory cell included in a predetermined unit memory block is supplied, the second decoder circuit DEC2 i selection signals S for selecting incrementers ICM corresponding to unit memory blocks containing memory cells to be selected according to address signals
icm to S 1cm1. When a predetermined incrementer ICM selected by the selection signals S ic+n to S ic+ei is instructed to rewrite or erase data by the read/write control signal R/W, the predetermined incrementer ICM transfers the count data to the count register according to a predetermined timing. After taking in the count data from CR and adding 1 to the count data, the incremented count data is supplied to the count register CR at a predetermined timing.
次に、上記実施例の動作を第３図に示されるフローチャ
ートをも参照しながら説明する。Next, the operation of the above embodiment will be explained with reference to the flowchart shown in FIG.
マイクロコンピュータユニットＭＣＵは、各動作サイク
ルにおいて、単位メモリブロックＭＢＩ乃至Ｍ Ｂ ｉ
に対するライト動作が否かを判別する（ステップ５ＴＥ
ＰＩ）。それによって、ライト動作であると判断された
とき、先ず、マイクロコンピュータユニットＭ ＣＵは
所定のカウンタレジスタＯＲからカウントデータをリー
ドする（ステップ５ＴＥＰ２）。例えば、マイクロコン
ピュータユニットＭ ＣＵが現在単位メモリブロックＭ
Ｂ１を利用しているなら、当該単位メモリブロックＭＢ
Ｉに対応するカウンタＣＵＮＴ１に含まれるカウンタレ
ジスタＣＲを選択するに必要なアドレス信号を出力し、
それによって、選択信号を５ｃｒ１を動作レベルにして
当該カウンタレジスタＣＲの格納データをデータバスＤ
Ｂに出力させる。ここで、上記カウントレジスタＣＲに
格納されているカウントデータは、本動作説明に従えば
、単位メモリブロックＭＢにおけるデータの書き換え消
去回数に等しくされている。The microcomputer unit MCU stores unit memory blocks MBI to MBi in each operation cycle.
Determine whether or not there is a write operation for (Step 5TE)
PI). As a result, when it is determined that it is a write operation, the microcomputer unit MCU first reads count data from a predetermined counter register OR (step 5TEP2). For example, the microcomputer unit M CU currently has a unit memory block M
If B1 is used, the unit memory block MB
outputs an address signal necessary to select the counter register CR included in the counter CUNT1 corresponding to I;
As a result, the selection signal is set to the operating level 5cr1 and the data stored in the corresponding counter register CR is transferred to the data bus D.
Output to B. Here, the count data stored in the count register CR is made equal to the number of times of rewriting and erasing data in the unit memory block MB, according to this operation description.
上記カウントデータを取り込んだマイクロコンピュータ
ユニットＭＣＵは、次に、そのカウントデータが予め設
定されている所定値に達しているか否かの判定を行なう
（ステップ５ＴＥＰ３）。The microcomputer unit MCU that has taken in the count data then determines whether or not the count data has reached a predetermined value set in advance (step 5TEP3).
ここで、カウントデータの所定値とは、メモリブロック
ＭＢにおけるデータの保持特性が劣化するものとして予
め定められた消去書き込み回数の限界値である。Here, the predetermined value of the count data is a predetermined limit value of the number of erasing/writing operations at which data retention characteristics in the memory block MB deteriorate.
ステップ５ＴＥＰ３における判定の結果、上記所定値に
達したと判断されたとき、マイクロコンピュータユニッ
トＭ ＣＵは、メモリブロックＭＢ１に格納されている
全てのデータを順次読み出すと共に、読み出されたデー
タを次のメモリブロックＭＢ２に順次格納させて必要な
データのバックアップ動作を実行する（ステップ５ＴＥ
Ｐ４）。As a result of the determination in step 5TEP3, when it is determined that the predetermined value has been reached, the microcomputer unit MCU sequentially reads out all the data stored in the memory block MB1, and transfers the read data to the next one. Perform backup operation of necessary data by sequentially storing it in memory block MB2 (Step 5TE)
P4).
上記ステップ５ＴＥＰ３における判定の結果、上記所定
値に達していないと判断されたとき、マイクロコンピュ
ータユニットＭＣＵは、カウントデータのインクリメン
ト動作、及び所定の単位メモリブロックに対するデータ
の書き込み動作を実行させる（ステップ５ＴＥＰ５）。As a result of the determination in step 5TEP3, when it is determined that the predetermined value has not been reached, the microcomputer unit MCU increments the count data and writes data to a predetermined unit memory block (step 5TEP5). ).
即ち、マイクロコンピュータユニットＭＣＵは、現在デ
ータの書き換え動作可能な単位メモリブロック、言い換
えるなら、カウントレジスタＣＲの格納データが書き換
え可能回数の限界値に達していないものに対応する単位
メモリブロック、の内で最も上位のメモリブロックに割
当てられているアドレス空間の範囲で所定のメモリセル
をアドレシングするためのアドレス信号を出力する。そ
れによって、半導体不揮発性メモリＥ Ｅ Ｐ ＲＯＭ
では、そのアドレス信号に対応するメモリセルのライト
動作が行なわれる。また、半導体不揮発性メモリＥＥＰ
ＲＯＭと同様のアドレス信号が供給される第２デコーダ
回路ＤＥＣ２は、当該アドレス信号によってアドレシン
グされるメモリセルが含まれる単位メモリブロックに対
応するインクリメンタＩＣＭを選択するための選択信号
Ｓ １ｃｍ１乃至Ｓ １ｃｍ１を出力する。斯る選択信
号Ｓ １ｃｍ１乃至Ｓ １ｃＩＩｌｉによって選択され
たインクリメンタＩＣＭは、リード・ライト制御信号Ｒ
／Ｗのレベル変化に基づく所定のタイミングに従ってカ
ウントデータをカウントレジスタＣＲから取り込み、そ
のカウントデータに１を加算した後、所定のタイミング
に従ってインクリメントしたカウントデータを上記カウ
ントレジスタＣＲに供給する。That is, the microcomputer unit MCU is a unit memory block that is currently capable of rewriting data, in other words, a unit memory block corresponding to a unit memory block in which the data stored in the count register CR has not reached the limit value of the number of times that it can be rewritten. It outputs an address signal for addressing a predetermined memory cell within the address space allocated to the highest memory block. Thereby, semiconductor non-volatile memory EEPROM
Then, a write operation of the memory cell corresponding to the address signal is performed. In addition, semiconductor non-volatile memory EEP
The second decoder circuit DEC2, which is supplied with an address signal similar to that of the ROM, receives selection signals S1cm1 to S1cm1 for selecting an incrementer ICM corresponding to a unit memory block that includes a memory cell addressed by the address signal. Output. The incrementers ICM selected by the selection signals S1cm1 to S1cIIli are controlled by the read/write control signal R.
Count data is fetched from the count register CR according to a predetermined timing based on the level change of /W, and after adding 1 to the count data, the count data incremented according to a predetermined timing is supplied to the count register CR.
上記動作シーケンスが順次繰り返されることにより、半
導体不揮発性メモリＥＥＦＲＯＭに含まれる単位メモリ
ブロックＭＢＩ乃至ＭＢｉは、必要な格納データが失わ
れることなく、順次書き換え消去特性の劣化に呼応して
上位のものから下位のものに逐次切り換えられてリード
・ライト動作可能とされる。By sequentially repeating the above operation sequence, the unit memory blocks MBI to MBi included in the semiconductor non-volatile memory EEFROM are sequentially updated from the upper one in response to the deterioration of the rewriting and erasing characteristics without losing necessary stored data. It is sequentially switched to the lower one to enable read/write operations.
以上の説明から明らかなように本実施例によれば以下の
効果を得るものである。As is clear from the above description, this embodiment provides the following effects.
（１）上位の単位メモリブロックにおける書き換え消去
回数が、当該メモリブロックにおけるデータ保持特性の
劣化との関係において所定回数に達する毎に、必要なデ
ータが次段における下位のメモリブロックに書き込まれ
てそのメモリブロックが次に使用されるから、半導体不
揮発性メモリＥＥ Ｐ ＲＯＭ自体の消去書き込み回数
は全体として著しく向上される。(1) Every time the number of rewrites and erases in the upper unit memory block reaches a predetermined number in relation to the deterioration of data retention characteristics in the memory block, the necessary data is written to the lower memory block in the next stage. Since the memory block is used next, the erasing/writing frequency of the semiconductor non-volatile memory EE P ROM itself is significantly improved as a whole.
（２）本実施例のメモリ装置が適用されるシステムに要
求される消去書き込み回数の上限値に応じてメモリブロ
ックの段数を決定することにより、如何なる要求に対し
ても無駄なく対応させることができる。(2) By determining the number of memory block stages according to the upper limit of the number of erase/write times required for the system to which the memory device of this embodiment is applied, it is possible to respond to any request without waste. .
（３）特に、中央における管理装置によって遠隔操作で
制御される券売機などの端末装置に、料金情報などの種
々の情報を与えるための電気的に書き換え可能な半導体
不揮発性メモリが用いられるシステムに本発明のメモリ
装置が適用される場合、その半４体不揮発性メモリの寿
命向上によって当該システムの信頼性を著しく向上させ
ることができる。(3) In particular, systems that use electrically rewritable semiconductor non-volatile memory to provide various information such as fare information to terminal devices such as ticket vending machines that are remotely controlled by a central management device. When the memory device of the present invention is applied, the reliability of the system can be significantly improved by increasing the lifespan of the semi-quartet nonvolatile memory.
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。Although the invention made by the present inventor has been specifically explained above based on examples, the present invention is not limited to the above-mentioned examples, and various changes can be made without departing from the gist thereof.
例えば、上記実施例において、単位メモリブロックにお
けるデータの書き換え消去回数を計数する計数手段とし
て特別にカウンタを設けた場合について説明したが、そ
れに限定されるものではなく、インクリメンタの機能を
マイクロコンピュータユニットの機能で起き換えてもよ
く、また、カウンタレジスタを当該メモリブロックにお
ける２バイト程度のメモリエリアに起き換えてもよい。For example, in the above embodiment, a case has been described in which a counter is specially provided as a counting means for counting the number of times data is rewritten/erased in a unit memory block, but the invention is not limited to this. Alternatively, the counter register may be replaced with a memory area of about 2 bytes in the memory block.
また、カウンタのような計数手段から計数値をマイクロ
コンピュータユニットに読み出す動作は、ライト動作毎
に行なわずに所定のタイミングで任意に行なってもよく
、また、その読み出し動作は、割込み処理によって実行
するようにしてもよい。Further, the operation of reading out the counted value from a counting means such as a counter to the microcomputer unit may not be performed every write operation, but may be performed at a predetermined timing arbitrarily, and the read operation may be performed by interrupt processing. You can do it like this.
また、計数手段による計数値が所定値に達したとき、使
用すべき単位メモリブロックを切り換えると共に、それ
に先立って、必要なデータを新たに使用すべき単位メモ
リブロックに書き込むための制御手段は、上記実施例の
ようなマイクロコンピュータユニットに限定されず、そ
の他プロセツサ機能を有するデータ処理装置に変更可能
である。Further, when the count value by the counting means reaches a predetermined value, the control means switches the unit memory block to be used and, prior to that, writes necessary data to the new unit memory block to be used. The present invention is not limited to the microcomputer unit as in the embodiment, but can be changed to other data processing devices having a processor function.
更に、メモリブロックは、１つの電気的に書き換え可能
な半導体不揮発性メモリにおける所定のメモリエリアに
限らず、夫々のメモリブロックを個別的なデバイスで構
成してもよい。その場合には、当該単位メモリブロック
としてのデバイスを選択的に動作させるためのチップイ
ネーブル信号のような選択信号によってメモリブロック
の切り換え制御を行なうことができる。また、単位メモ
リブロックのアドレス空間は上記実施例のように全て相
違させる構成に限定されず、例えば、上記実施例の構成
に従えば、少なくとも隣合う単位メモリブロックのアド
レス空間を相互に異なるようにしておけばよい。Furthermore, the memory block is not limited to a predetermined memory area in one electrically rewritable semiconductor nonvolatile memory, and each memory block may be configured with an individual device. In that case, switching of the memory blocks can be controlled by a selection signal such as a chip enable signal for selectively operating the device as the unit memory block. Furthermore, the address spaces of unit memory blocks are not limited to the configuration in which they are all different as in the above embodiment. For example, according to the configuration in the above embodiment, at least the address spaces of adjacent unit memory blocks are made to be different from each other. Just leave it there.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロコンピュー
タシステムに適用した場合について説明したが、それに
限定されるものではなく。In the above description, the invention made by the present inventor was mainly applied to a microcomputer system, which is the background field of application, but the invention is not limited thereto.
その他のシステムや、また、電気的に書き換え可能な半
導体不揮発性メモリを内蔵するマイクロコンピュータチ
ップなどにも適用することができる。It can also be applied to other systems and microcomputer chips containing electrically rewritable semiconductor nonvolatile memory.
本発明は、少なくとも電気的に書き換え可能な半導体不
揮発性メモリを含む条件のものに適用することができる
。The present invention can be applied to conditions including at least electrically rewritable semiconductor nonvolatile memory.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、必要させれる記憶容量を有する単位メモリブ
ロックを複数備える電気的に書き換え可能な半導体不揮
発性メモリと、上記単位メモリブロックに対するデータ
の書き換え消去回数を計数する計数手段と、この計数手
段による計数値が所定値に達したとき、使用すべき単位
メモリブロックを切り換えると共に、それに先立って、
必要なデータを新たに使用すべき単位メモリブロックに
書き込む制御手段とによって構成されるものであるから
、１つの単位メモリブロックに対する書き換え消去回数
が、当該メモリブロックにおけるデータ保持特性の劣化
との関係において所定回数に達したとき、必要なデータ
が別のメモリブロックに書き込まれてそのメモリブロッ
クが使用可能とされることにより、当該半導体不揮発性
メモリ自体の寿命を著しく向上させることができる。That is, an electrically rewritable semiconductor non-volatile memory comprising a plurality of unit memory blocks having a required storage capacity, a counting means for counting the number of times data is rewritten and erased with respect to the unit memory block, and a count value by the counting means. When reaches a predetermined value, the unit memory block to be used is switched, and prior to that,
and a control means for writing necessary data into a unit memory block to be newly used. Therefore, the number of rewrites and erases for one unit memory block is determined in relation to the deterioration of data retention characteristics in the memory block. When the predetermined number of times is reached, necessary data is written to another memory block and that memory block is made usable, thereby making it possible to significantly improve the lifespan of the semiconductor nonvolatile memory itself.
第１図は本発明の１実施例を示すブロック図、第２図は
カウンタの構成を示すブロック図、第３図は動作説明の
ためのフローチャートである。ＥＥＰＲＯＭ・・・半導体不揮発性メモリ、ＭＢＩ乃至
ＭＢｉ・・・単位メモリブロック、ＣＵＮＴＩ乃至ＣＵ
ＮＴｉ・・・カウンタ、ＭＣＵ・・・マイクロコンピュ
ータユニット、ＣＲ・・・カウンタレジスタ、工ＣＭ・
・・インクリメンタ。代理人 弁理士 小 川 勝 男、・−一・、第 ３ 図FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a counter, and FIG. 3 is a flow chart for explaining the operation. EEPROM...Semiconductor nonvolatile memory, MBI to MBi...Unit memory block, CUNTI to CU
NTi...Counter, MCU...Microcomputer unit, CR...Counter register, Engineering CM/
...Incrementer. Agent: Patent Attorney Katsuo Ogawa, ・-1・, Figure 3
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146977AJPS634498A (en) | 1986-06-25 | 1986-06-25 | Memory device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146977AJPS634498A (en) | 1986-06-25 | 1986-06-25 | Memory device |
| Publication Number | Publication Date |
|---|---|
| JPS634498Atrue JPS634498A (en) | 1988-01-09 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61146977APendingJPS634498A (en) | 1986-06-25 | 1986-06-25 | Memory device |
| Country | Link |
|---|---|
| JP (1) | JPS634498A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0266797A (en)* | 1988-08-31 | 1990-03-06 | Mita Ind Co Ltd | Nonvolatile memory write processing method |
| JPH0266796A (en)* | 1988-08-31 | 1990-03-06 | Mita Ind Co Ltd | Write processing method for nonvolatile memory |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0266797A (en)* | 1988-08-31 | 1990-03-06 | Mita Ind Co Ltd | Nonvolatile memory write processing method |
| JPH0266796A (en)* | 1988-08-31 | 1990-03-06 | Mita Ind Co Ltd | Write processing method for nonvolatile memory |
| Publication | Publication Date | Title |
|---|---|---|
| US4780855A (en) | System for controlling a nonvolatile memory having a data portion and a corresponding indicator portion | |
| US8250282B2 (en) | PCM memories for storage bus interfaces | |
| US5930167A (en) | Multi-state non-volatile flash memory capable of being its own two state write cache | |
| JP4750766B2 (en) | Partial block data programming and reading operations in non-volatile memory | |
| US20050055495A1 (en) | Memory wear leveling | |
| KR100300438B1 (en) | Multiple writes per a single erase for a nonvolatile memory | |
| US7184306B2 (en) | Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks | |
| KR101092011B1 (en) | Methods and systems for high performance write in multi-bit flash memory devices | |
| US6108236A (en) | Smart card comprising integrated circuitry including EPROM and error check and correction system | |
| WO2006074086A2 (en) | On-chip data grouping and alignment | |
| CA2161345A1 (en) | Flashmemory mass storage architecture | |
| KR960005355B1 (en) | Nonvolatile semiconductor storage and storage system using that | |
| JP4101535B2 (en) | Semiconductor memory device and data read method used therefor | |
| CN102870099B (en) | Analog electrical erasable (EEE) storer and method of operating thereof | |
| US6667903B2 (en) | Programming method for a multilevel memory cell | |
| CN109254723A (en) | It nullifies memory sectors in nonvolatile memory | |
| JPS634498A (en) | Memory device | |
| JPH0252894B2 (en) | ||
| EP1215679B1 (en) | Programming method for a multilevel memory cell | |
| JP2000260188A (en) | Control method of semiconductor memory device and semiconductor memory device | |
| CN111009274A (en) | Flash memory storage device and operation method thereof | |
| JP2660697B2 (en) | Writing method of nonvolatile storage element | |
| JP3525472B2 (en) | Semiconductor nonvolatile storage device | |
| JPH11120778A (en) | Microcomputer with built-in nonvolatile memory | |
| JPH0789439B2 (en) | Semiconductor integrated circuit device |