JPS63104026A - Manufacture of liquid crystal display device - Google Patents

Abstract

PURPOSE:To uniformly execute an orientation processing on a display electrode, and to eliminate an uneven display by flattening a passivation layer by an etchback method. CONSTITUTION:A gate electrode 2 and a gate insulating layer 3 are laminated on a transparent substrate 1, and a semiconductor layer 4 is provided thereon. Also, a source electrode 6, a drain electrode 5, and a display electrode 7 connected to the source electrode are provided, thereafter, silicon nitride is formed as a passivation layer 8 on the whole surface, and also, a resist 9 is applied, and a flat shape is obtained by relaxing a level difference by viscosity. Subsequently, plasma etching under the condition that etching speeds of the passivation layer 8 and the resist 9 become the same is executed up to the surface of a low part of the passivation layer 8, and by adopting such an etchback method, flattening is executed. It can be executed to apply an oriented film 10 onto the passivation layer 8, and to perform a uniform orientation processing to the whole surface on the display electrode 7.

Description

Translated fromJapanese

【発明の詳細な説明】〔産業上の利用分野〕本発明は液晶表示装置用電極基板の製造方法に関し、特
に電極基板の平坦化に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method of manufacturing an electrode substrate for a liquid crystal display device, and particularly to planarization of an electrode substrate.

〔従来の技術〕[Conventional technology]

従来、液晶表示装置用電極基板は第３図の断面図によっ
て示される工程にて作製される。まず透明基板１上にゲ
ート電極２を金属にて形成し、その上にゲート絶縁層３
、半導体層４を形成する。Conventionally, an electrode substrate for a liquid crystal display device is manufactured through the steps shown in the cross-sectional view of FIG. First, a gate electrode 2 is formed of metal on a transparent substrate 1, and a gate insulating layer 3 is formed on it.
, to form the semiconductor layer 4.

ゲート絶縁層３としては窒化シリコンを、半導体層４と
してはアモルファスシリコンをそれぞれプラズマＣＶＤ
法を用いて形成する。その後、ドレイン電極５、ソース
電極６を金属で形成し薄膜トランジスタが作製される（
第３図（ａ））。The gate insulating layer 3 is made of silicon nitride, and the semiconductor layer 4 is made of amorphous silicon by plasma CVD.
form using the law. Thereafter, a drain electrode 5 and a source electrode 6 are formed of metal to fabricate a thin film transistor (
Figure 3(a)).

次にソース電極と連なる表示電極７を透明電極膜で形成
し、パッシベーション層８を形成する（第３図（ｂ））
。Next, a display electrode 7 connected to the source electrode is formed of a transparent electrode film, and a passivation layer 8 is formed (FIG. 3(b)).
.

この後、全面を配向膜１０で被覆する。配向膜１０はポ
リイミドを塗布焼成したものが用いられる（第３図（Ｃ
））。Thereafter, the entire surface is covered with an alignment film 10. The alignment film 10 is made of polyimide coated and fired (see Fig. 3 (C)).
)).

その後、この様に作製された電極基板に配向処理を施す
。これは、この電極基板を用いて液晶表示装置を構成す
る場合、電極基板上に接して設けられる液晶の分子を一
方向に配向せしめる為のものである。実際には第４図（
ａ）に示される様に、回転している綿布ローラー１２で
配向膜１０表面をこすり、配向膜１０の表面に無数の微
細なキズ１３を作る。第４図（ｂ）は、電極基板の平面
図であるが、通常、液晶表示装置の視角依存性の点から
配向のキズ１３は斜めにつけられる。Thereafter, the electrode substrate produced in this manner is subjected to an alignment treatment. This is for aligning liquid crystal molecules provided in contact with the electrode substrate in one direction when a liquid crystal display device is constructed using this electrode substrate. Actually, Figure 4 (
As shown in a), the rotating cotton cloth roller 12 rubs the surface of the alignment film 10 to create countless fine scratches 13 on the surface of the alignment film 10. FIG. 4(b) is a plan view of the electrode substrate, and the alignment scratches 13 are usually formed obliquely from the viewpoint of viewing angle dependence of a liquid crystal display device.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ここで、通常各層の厚さはゲート電極２がｉ、ｏｏ。Here, the thickness of each layer is usually i and oo for the gate electrode 2.

パッシベーション層８が２，０ＯＯＡであシ、また配向
膜は８００Ａである。よって第３図（ｃ）よｐ明らかな
様に、ドレイン電極５及びソース電極６の上のパッシベ
ーション層８の表面と表示電極７の上のパッジベージ７
ン層８の表面との高低差は５，７００る。この上に配向
膜１０が被覆されるが、８００八程度ではほとんど段差
の緩和に役立たない。The passivation layer 8 has a thickness of 2,000A, and the alignment film has a thickness of 800A. Therefore, as is clear from FIG. 3(c), the surface of the passivation layer 8 on the drain electrode 5 and the source electrode 6 and the padding layer 7 on the display electrode 7 are
The difference in height from the surface of the layer 8 is 5,700. An alignment film 10 is coated on this, but the thickness of about 8008 is hardly useful for alleviating the difference in level.

この為、ドレイン電極５及びソース電極６の近傍では、
表示電極７上に綿布ローラー１２が落ち込まず、配向の
キズ１３は第４図（ｂ）の様になシ配向不良となる領域
１４が存在し、表示電極７上全面に一様にはつかない。Therefore, near the drain electrode 5 and source electrode 6,
The cotton cloth roller 12 does not fall onto the display electrode 7, and the alignment scratches 13 are not evenly applied to the entire surface of the display electrode 7 because there are regions 14 where the alignment is poor as shown in FIG. 4(b). .

この様な配向処理を施された電極基板を用いて液晶表示
装置を構成した場合、表示電極７上のキズ１３のない部
分が配向不良部となシ、目視上では表示ムラとして現わ
れる。When a liquid crystal display device is constructed using an electrode substrate subjected to such an alignment treatment, a portion without scratches 13 on the display electrode 7 becomes a defective alignment portion, which visually appears as display unevenness.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明の液晶表示装置用電極基板の製造方法においては
、薄膜トランジスタと表示電極とが形成された基板上に
パッシベーション層とレジスト層とを塗布し、プラズマ
エツチングによりレジスト層とパッシベーション層との
表面をエツチングして平坦なパッシベーション層を得る
ようにしている。In the method of manufacturing an electrode substrate for a liquid crystal display device of the present invention, a passivation layer and a resist layer are coated on a substrate on which a thin film transistor and a display electrode are formed, and the surfaces of the resist layer and the passivation layer are etched by plasma etching. to obtain a flat passivation layer.

〔実施例〕〔Example〕

以下、本発明について図面を参照して説明する。Hereinafter, the present invention will be explained with reference to the drawings.

第１図は本発明の一実施例の工程を示す断面図である。FIG. 1 is a sectional view showing the steps of an embodiment of the present invention.

第１図（ａ）に示される様に、透明基板１上にゲート電
極２とゲート絶縁層３とを積層し、その上に半導体層４
を設け、さらにソース電極・ドレイン電極５とソース電
極に連続する表示電極７を設けた後、全表面にパッシベ
ーション層８として窒化シリコンをプラズマＣＶＤにて
６０００Ａ形成し、更にレジスト９を約１μ塗布した。As shown in FIG. 1(a), a gate electrode 2 and a gate insulating layer 3 are laminated on a transparent substrate 1, and a semiconductor layer 4 is placed thereon.
After providing a source electrode/drain electrode 5 and a display electrode 7 continuous to the source electrode, a passivation layer 8 of silicon nitride of 6000 Å was formed on the entire surface by plasma CVD, and a resist 9 of about 1 μm was applied. .

レジスト９は粘性によシ段差を緩和して平坦な形状とな
程度となった。Resist 9 softened the step difference due to its viscosity and became a flat shape.

その後ＣＦ、＋０２　　ガス系による窒化シリコンのパ
ッシベーション層８とレジスト９とのエツチング速度が
同一となる条件でのプラズマエツチングをパッシベーシ
ョン層８の低い部分の表面まで行なう。この様なエッチ
バック法を採用することにより、レジスト９の表面プロ
ファイルがパッジベーン１フ層８のエツチング表面に再
現され高低差が１０００Ｘ程度の平坦化が実現される（
第１　！１（ｂ）　）。Thereafter, plasma etching is performed using a CF, +02 gas system under conditions such that the etching rate of the silicon nitride passivation layer 8 and the resist 9 are the same, up to the surface of the lower portion of the passivation layer 8. By employing such an etchback method, the surface profile of the resist 9 is reproduced on the etched surface of the padding vane 1f layer 8, and flattening with a height difference of about 1000X is achieved.
First! 1(b)).

この窒化シリコン膜のエッチバック法に関しては、ＬＳ
Ｉの多層配線における層間絶縁膜の平坦化技術として確
立されており容易に行なえる技術である。（例えば電子
材料１９８５年６月ｐ８６〜ｐ２１真弓、弁上）。Regarding the etchback method of this silicon nitride film, please refer to LS
This is an established and easy-to-perform technique for planarizing interlayer insulating films in multilayer wiring. (For example, Electronic Materials, June 1985, p.86-p.21, Mayumi, Bengami).

次に、第１図（Ｃ）に示すように、パッシベーション層
８上に配向膜１０を塗布した。電極基板の表面の段差は
高々１，０ＯＯＡであるが、８００Ａの配向膜１０の塗
布でこの段差はさらに緩和されている。Next, as shown in FIG. 1(C), an alignment film 10 was applied on the passivation layer 8. Although the level difference on the surface of the electrode substrate is at most 1,000 A, this level difference is further reduced by coating the alignment film 10 with a thickness of 800 A.

この後配向膜１０上を配向処理したところ表示電極７上
全面に均一な配向処理を施すことが出来た。After this, when the alignment film 10 was subjected to an alignment treatment, it was possible to uniformly align the entire surface of the display electrode 7.

第２図は本発明の他の実施例の断面図である。FIG. 2 is a sectional view of another embodiment of the invention.

第１図の実施例では表示電極７が、パッジページ璽ン層
８の下に位置している。この場合、パッシベーション層
８及び配向膜１０は、液晶層（配向膜の上に位置する。In the embodiment of FIG. 1, the display electrode 7 is located below the padding page marking layer 8. In the embodiment of FIG. In this case, the passivation layer 8 and the alignment film 10 are located on the liquid crystal layer (on the alignment film).

）に対し電気的に直列に接続された容量となシ、液晶層
に印加されるべき電圧がこれらの層で分圧される為１．
駆動電圧が高くなる。第２図に示す実施例はこれを改善
するために、表示電極７をパッシベーション層８の上に
設けている。まず、第２図（ａ）に示すように、透明基
板１上にゲート電極２とゲート絶、禄膜３を設け、ゲー
ト電極２上のゲート絶縁膜３上に半導体層４を設ｉ、ソ
ース電極およびドレイン電翫５を設はり後、パッシベー
ション層８とレジスト（図示せず）を設けて第１図の実
施例同様エッチバック法によシパッシペーション層８を
平坦にする。次にソース電極６上のパッシベーション層
にコンタクトホール１１をあけた。), the voltage to be applied to the liquid crystal layer is divided by these layers, so 1.
Drive voltage increases. In the embodiment shown in FIG. 2, the display electrode 7 is provided on the passivation layer 8 in order to improve this problem. First, as shown in FIG. 2(a), a gate electrode 2 and a gate insulating film 3 are provided on a transparent substrate 1, and a semiconductor layer 4 is provided on the gate insulating film 3 on the gate electrode 2. After the electrodes and drain wires 5 are provided, a passivation layer 8 and a resist (not shown) are provided, and the passivation layer 8 is flattened by an etch-back method similar to the embodiment shown in FIG. Next, a contact hole 11 was made in the passivation layer above the source electrode 6.

次に、第２図（ｂ）に示すように、一部分がコンタクト
ホール１１を被覆する様に表示電極７を形成した。Next, as shown in FIG. 2(b), the display electrode 7 was formed so as to partially cover the contact hole 11.

最後に配向膜１０を塗布しく第２図（ｃ）　）　、綿布
ローラー１２による配向処理を施した。かかる実施例に
おいては、表示電極７が配向膜１０の下に位置し液晶へ
の１Ｆｃ圧印加に対しパッシベーション層８の影響を受
けずにすみ、かつ第１図の実施例同様、表面段差が少な
い為、均一な配向処理が冥現出来た。Finally, an alignment film 10 was applied (FIG. 2(c)), and an alignment treatment was performed using a cotton cloth roller 12. In this embodiment, the display electrode 7 is located under the alignment film 10, so that it is not affected by the passivation layer 8 when 1Fc pressure is applied to the liquid crystal, and as in the embodiment shown in FIG. 1, the surface level difference is small. Therefore, a uniform alignment process was achieved.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明はパッシベーション層をエッ
チバック法により平坦化することにより表示電極上の配
向処理を均一に出来、表示ムラをなくすことが可能とな
った。As explained above, in the present invention, by flattening the passivation layer by an etch-back method, the alignment process on the display electrodes can be made uniform, and display unevenness can be eliminated.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図（ａ）〜（Ｃ）は本発明の一実施例を工程順に示
した断面図、第２図（ａ）〜（Ｃ）は本発明の他の実施
例を工程順に示した断面図、第３図（ａ）〜（Ｃ）は従
来方法を工程順に示した断面図、第４図は従来方法の配
向処理方法を示したもので、同図（ａ）は配向処理工程
の断面図、同図（ｂ）は配向処理後の基板の平面図であ
る。１・・・・・・透明基板、２・・・・・・ゲート電極、
３・・・・・・ゲート絶縁層、４・・・・・・半導体層
、５・・・・・・ドレイン電極、６・・・・・・ソース
電極、７・・・・・・表示電極、８・・・・・・パッシ
ベーション層、９・・・・・・レジスト層、１０・・・
・・・配向膜、１１・・・・・・コンタクトホール、１
２・・・・・・綿布ローラー、１３・・・・・・キズ、
１４・・・・・・配向不良となる領域。筋（図筋２目FIGS. 1(a) to (C) are cross-sectional views showing one embodiment of the present invention in the order of steps, and FIGS. 2(a) to (C) are cross-sectional views showing another embodiment of the present invention in the order of steps. , FIGS. 3(a) to (C) are cross-sectional views showing the conventional method in the order of steps, FIG. 4 is a cross-sectional view showing the conventional orientation treatment method, and FIG. 3(a) is a cross-sectional view of the orientation treatment step. , FIG. 2B is a plan view of the substrate after the alignment treatment. 1...Transparent substrate, 2...Gate electrode,
3... Gate insulating layer, 4... Semiconductor layer, 5... Drain electrode, 6... Source electrode, 7... Display electrode , 8... Passivation layer, 9... Resist layer, 10...
...Alignment film, 11...Contact hole, 1
2... Cotton cloth roller, 13... Scratches,
14...A region with poor orientation. Muscles (Figure 2nd muscle)

Claims (1)

Translated fromJapanese

【特許請求の範囲】[Claims]透明基板上に薄膜トランジスタを形成し、該薄膜トラン
ジスタをパッシベーション層で被覆した後、配向膜を塗
布し配向処理を施した液晶表示装置の製造方法において
、前記パッシベーション層形成後レジスト層を塗布しプ
ラズマエッチングにより該レジスト層と該パッシベーシ
ョン層表面とをエッチングして、前記パッシベーション
層の表面を平坦にしたことを特徴とする液晶表示装置の
製造方法。A method for manufacturing a liquid crystal display device in which a thin film transistor is formed on a transparent substrate, the thin film transistor is covered with a passivation layer, and then an alignment film is applied and an alignment treatment is performed.After forming the passivation layer, a resist layer is applied and plasma etching is performed. A method of manufacturing a liquid crystal display device, comprising etching the resist layer and the surface of the passivation layer to flatten the surface of the passivation layer.