【発明の詳細な説明】〔産業上の利用分野〕この発明は半導体集積回路における入力保護回路に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an input protection circuit in a semiconductor integrated circuit.
入力保護回路は一般に第３図の回路で構成され、これを
パターンレイアウトした従来の回路が第２図に示される
ものであり、第３図において、ＶＩＮはパッド入力、Ｎ
１はフィールドトランジスタＱ１のゲートとドレイン、
Ｒは抵抗、Ｎ２は内部ノードである。The input protection circuit generally consists of the circuit shown in Fig. 3, and a conventional circuit with a pattern layout of this is shown in Fig. 2. In Fig. 3, VIN is the pad input, N
1 is the gate and drain of the field transistor Q1,
R is a resistance and N2 is an internal node.
第２図において、１はＡβで形成されたパッド、２はフ
ィールドトランジスタＱ１のＮ土層より形成されたドレ
イン、３はフィールドトランジスタＱ１のチャネル領域
、４はフィールドトランジスタＱ１のソースで、Ｎ土層
より形成されていて、ＧＮＤレベルである。５はドレイ
ン２のＮ土層と内部ノードへの配線であるアルミ層８と
のコンタクト、６はソース４のＮ土層とＧＮＤノードで
あるアルミ層７との１ンタクトで予る・次５動作に９いて説明すう・第３図において・パッドＶ
ＴＮに正のサージが入力されるとフィールドトランジス
タＱ１はそのゲートがオンしてサージをそのドレイン、
ソース間を介してＧＮＤに逃すために、サージは内部ノ
ードＮ２に伝わらず、内部ノードＮ２の破壊を起こさな
い。In FIG. 2, 1 is a pad formed of Aβ, 2 is a drain formed from the N soil layer of the field transistor Q1, 3 is the channel region of the field transistor Q1, and 4 is the source of the field transistor Q1, which is formed from the N soil layer. It is formed at the GND level. 5 is the contact between the N soil layer of the drain 2 and the aluminum layer 8 which is the wiring to the internal node, and 6 is the contact between the N soil layer of the source 4 and the aluminum layer 7 which is the GND node. Next 5 operations Let me explain in Figure 3: Pad V
When a positive surge is input to TN, field transistor Q1 turns on its gate and transfers the surge to its drain.
Since the surge is dissipated to GND via the sources, the surge is not transmitted to the internal node N2 and does not cause destruction of the internal node N2.
第２図のパターンレイアウトにおいてはサージはＮ十層
２からチャネル領域３を通ってＧＮＤ ７へ逃がされる
。In the pattern layout of FIG. 2, the surge is released from the N+ layer 2 through the channel region 3 to the GND 7.
上記フィールドトランジスタＱ１はしきい値電圧がＶｃ
ｃ（電源電圧）よりかなり高く設定されているので、サ
ージパルスが入力した時のみオンする。The field transistor Q1 has a threshold voltage of Vc.
Since it is set much higher than c (power supply voltage), it turns on only when a surge pulse is input.
従来の入力保護回路は以上の様に形成されているが、こ
の回路において、フィールドトランジスタＱ１はサージ
が印加された時は素早くドレイン。The conventional input protection circuit is formed as described above, but in this circuit, the field transistor Q1 quickly drains when a surge is applied.
ソース間のチャネルをオンし、サージを逃すことが必要
で、フィールドトランジスタのチャネル域はできるだけ
大きくして内部へのサージの伝達をできるだけ防ぐこと
が必要である。しかるに、この入力保護回路は実際には
パターンレイアウト上大きな面積を必要とするために、
第２図に示す様にパッドの一辺部に相当する大きさのチ
ャネル３しか形成できなかった。またフィールドトラン
ジスタのゲートはすばやくオンする事が必要であるが、
実際にはドレイン２のＮ素層を通るためある時定数をも
っていた。It is necessary to turn on the channel between the sources and release the surge, and it is necessary to make the channel area of the field transistor as large as possible to prevent the transmission of the surge to the inside as much as possible. However, this input protection circuit actually requires a large area due to the pattern layout.
As shown in FIG. 2, only a channel 3 having a size corresponding to one side of the pad could be formed. Also, it is necessary for the gate of the field transistor to turn on quickly.
Actually, it had a certain time constant because it passed through the N layer of drain 2.
この発明は上記の問題点を解消するためになされたもの
で、フィールドトランジスタのチャネル長をパターンレ
イアウト上入力保護回路自体の面積を大きくすることな
く大きくとれ、さらにフィールドトランジスタのゲート
を素早くオンできてサージ破壊に対して有効な入力保護
回路を得ることを目的としている。This invention was made to solve the above problems, and it is possible to increase the channel length of the field transistor without increasing the area of the input protection circuit itself due to the pattern layout, and also to quickly turn on the gate of the field transistor. The purpose is to obtain an input protection circuit that is effective against surge damage.
Ｃ問題点を解決するための手段〕この発明に係る入力保護回路は、フィールドトランジス
タのチャネル領域をパッドの周囲に作成してパターンレ
イアウト上入力保護回路自体の面積増大を最小にしてチ
ャネル長を大きくでき、かつパッドの電極そのものをフ
ィールドトランジスタのゲート電極として使用できる構
造にしたものである。Means for Solving Problem C] In the input protection circuit according to the present invention, the channel region of the field transistor is formed around the pad, and the channel length is increased while minimizing the increase in area of the input protection circuit itself in terms of pattern layout. In addition, the pad electrode itself can be used as a gate electrode of a field transistor.
この発明による入力保護回路では、フィールドトランジ
スタのチャネルがパッドの周囲にあるために大きなチャ
ネル長を取ることができ、がっパッド電極そのものをト
ランスファーゲートに使用しているので、サージが印加
された時にすばやくＧＮＤに逃がし、内部ノードが破壊
するのを防止できる。In the input protection circuit according to the present invention, since the channel of the field transistor is located around the pad, it can take a large channel length, and the pad electrode itself is used as the transfer gate, so when a surge is applied, It can be quickly released to GND to prevent internal nodes from being destroyed.
以下この発明の一実施例を図について説明する。An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例による入力保護回路を示し、
図において、１はアルミニウムよりなる入−゛カパッド
、２はパッド１０周辺部に形成されたＮ＋層で、コンタ
クトホール５で入カパッドエに１１気的につながれてい
て、フィールドトランジスタのドレインでもある。３は
入力パッド１の直下に位置するフィールドトランジスタ
のチャネル部分で、パッドの周囲を囲む様に形成されて
いる。４はフィールドトランジスタのソース域であり、
Ｎ素層で形成されている。７はＧＮＤレベルのアルミ層
で、コンタクトホール６を介してソース４ＯＮ十層と電
気的につながっている。FIG. 1 shows an input protection circuit according to an embodiment of the present invention,
In the figure, 1 is an input pad made of aluminum, and 2 is an N+ layer formed around the pad 10, which is electrically connected to the input pad 11 through a contact hole 5, and is also the drain of a field transistor. Reference numeral 3 denotes a channel portion of a field transistor located directly below the input pad 1, and is formed so as to surround the pad. 4 is the source region of the field transistor;
It is formed of an N layer. Reference numeral 7 denotes an aluminum layer at the GND level, which is electrically connected to the source 4ON layer through a contact hole 6.
本実施例のパターンレイアウトでは、パッド１にサージ
が入力されるとすぐにフィールドトランジスタがオンし
、チャネル長が長く、従って面積も大きいチャネル￥ｉ
３を通してずばや（ＧＮＤ７に逃がされるので、内部ノ
ードの破壊を防止できる。In the pattern layout of this embodiment, as soon as a surge is input to pad 1, the field transistor is turned on, and the channel length is long and therefore the area is large.
3 to Zubaya (GND7), so the destruction of the internal nodes can be prevented.
このように本実施例では、入力保護回路のフィールドト
ランジスタのチャネル領域をパッドを囲む形状にしたの
で、従来のものに比べて入力保護回路自体に大きな面積
を使う事なく大きなチャネルを有するフィールドトラン
ジスタを形成でき、さらにフィールドトランジスタのゲ
ートにパッド電極そのものを利用することにより、サー
ジ入力の際すばやくフィールドトランジスタをオンする
ようにすることができ、サージ入力による内部ノードの
破壊を防止できる。In this way, in this embodiment, the channel region of the field transistor of the input protection circuit is shaped to surround the pad, so the field transistor with a large channel can be used without using a large area for the input protection circuit itself compared to the conventional one. Furthermore, by using the pad electrode itself for the gate of the field transistor, the field transistor can be quickly turned on when a surge is input, and damage to internal nodes due to surge input can be prevented.
なお上記実施例ではパッドを四角形のものとして説明し
たが、本発明はパッドが円形であってもよく、この場合
フィールドトランジスタ形状は、パッドの周囲を囲Ｌ・
円形ドーナツ状のチャネルを有する形状とすればよい。In the above embodiment, the pad is described as having a rectangular shape, but in the present invention, the pad may be circular. In this case, the field transistor shape is formed by surrounding the pad with an L.
It may have a shape having a circular donut-shaped channel.
また」二記実施例ではフィールドトランジスタのチャネ
ル領域を四角のパッドの４辺を囲む様に形成したが、こ
れば少なくとも２辺以上を囲む構造であればよく、この
場合でも従来のものと比ベサージ入力に対して大きな効
果がある。In addition, in the second embodiment, the channel region of the field transistor was formed so as to surround the four sides of the square pad, but it is sufficient if the channel region surrounds at least two sides. It has a big effect on the input.
以上のように、この発明によれば、入力保護回路のフィ
ールドトランジスタのチャネル領域をパッドを囲む形状
にしたので、大きな面積を使う事なく大きなチャネルを
有するフィールドトランジスタを形成でき、さらにフィ
ールドトランジスタのゲートにパッド電極そのものを利
用したので、サージ入力の際すばやくフィールドトラン
ジスタをオンすることができ、よってサージ入力により
内部ノードが破壊されることに対して有効な入力保護回
路を実現できる。As described above, according to the present invention, since the channel region of the field transistor of the input protection circuit is shaped to surround the pad, it is possible to form a field transistor having a large channel without using a large area. Since the pad electrode itself is used, the field transistor can be quickly turned on in the event of a surge input, thereby realizing an input protection circuit that is effective against damage to internal nodes due to surge input.
第１図はこの発明の一実施例による入力保護回路のパタ
ーンレイアウト図、第２図は従来の入力保護回路のパタ
ーンレイアウト図、第３図は入力保護回路の等価回路図
である。１は入力電極、２はフィールドトランジスタのドレイン
、３はフィールドトランジスタのチャネル、４はフィー
ルドトランジスタのソース、５゜６はコンタクトホール
、７はＧＮＤレベルの導電層。なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a pattern layout diagram of an input protection circuit according to an embodiment of the present invention, FIG. 2 is a pattern layout diagram of a conventional input protection circuit, and FIG. 3 is an equivalent circuit diagram of the input protection circuit. 1 is an input electrode, 2 is a drain of a field transistor, 3 is a channel of a field transistor, 4 is a source of a field transistor, 5°6 is a contact hole, and 7 is a conductive layer at GND level. Note that the same reference numerals in the figures indicate the same or equivalent parts.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176332AJPS6236867A (en) | 1985-08-09 | 1985-08-09 | Input protecting circuit |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176332AJPS6236867A (en) | 1985-08-09 | 1985-08-09 | Input protecting circuit |
| Publication Number | Publication Date |
|---|---|
| JPS6236867Atrue JPS6236867A (en) | 1987-02-17 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176332APendingJPS6236867A (en) | 1985-08-09 | 1985-08-09 | Input protecting circuit |
| Country | Link |
|---|---|
| JP (1) | JPS6236867A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63291470A (en)* | 1987-05-23 | 1988-11-29 | Ricoh Co Ltd | Protective circuit for semiconductor integrated circuit device |
| JPH0240960A (en)* | 1988-07-30 | 1990-02-09 | Nec Corp | Input protecting circuit device |
| US5272371A (en)* | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
| EP0590859A3 (en)* | 1992-09-28 | 1995-11-22 | Xerox Corp | Office environment level electrostatic discharge protection |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63291470A (en)* | 1987-05-23 | 1988-11-29 | Ricoh Co Ltd | Protective circuit for semiconductor integrated circuit device |
| JPH0240960A (en)* | 1988-07-30 | 1990-02-09 | Nec Corp | Input protecting circuit device |
| US5272371A (en)* | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
| EP0590859A3 (en)* | 1992-09-28 | 1995-11-22 | Xerox Corp | Office environment level electrostatic discharge protection |
| US5532901A (en)* | 1992-09-28 | 1996-07-02 | Xerox Corporation | Office environment level electrostatic discharge protection |
| Publication | Publication Date | Title |
|---|---|---|
| JPH0151070B2 (en) | ||
| JPS6236867A (en) | Input protecting circuit | |
| JPH0430190B2 (en) | ||
| JP2806532B2 (en) | Semiconductor integrated circuit device | |
| JPS61263254A (en) | input protection device | |
| JPH0379120A (en) | input protection circuit | |
| JPS61263255A (en) | Surge protecting circuit of semiconductor device | |
| JPH03248567A (en) | Transistor for protecting input | |
| JPS5815277A (en) | Input protecting circuit | |
| JPH0379874B2 (en) | ||
| JP3355651B2 (en) | Electrostatic protection circuit and semiconductor device | |
| JPS63104477A (en) | semiconductor equipment | |
| JPS63172468A (en) | input protection circuit | |
| JPH01149451A (en) | Protective device for cmos input stage gate | |
| JPH0964199A (en) | Input protective circuit | |
| JPH01125014A (en) | Protectve circuit | |
| JPS6290963A (en) | MOS semiconductor circuit | |
| JPH0314233B2 (en) | ||
| JPS627160A (en) | semiconductor equipment | |
| JPH02294075A (en) | Semiconductor protecting device | |
| JPH01111369A (en) | CMOS integrated circuit device | |
| JPH0553307B2 (en) | ||
| JPS61263253A (en) | semiconductor protection device | |
| JPS62111460A (en) | Input protecting circuit of mos transistor | |
| JPH0728007B2 (en) | Electrostatic protection device for semiconductor integrated devices |