【発明の詳細な説明】〔産業上の利用分野〕本発明は数値制御装置等に使用されるプラズマディスプ
レイの表示方式に関し、特に、表示データの転送とプラ
ズマディスプレイの表示を独立にするようにしたプラズ
マディスプレイの表示方式〔従来の技術〕プラズマディスプレイはＣＲＴ表示装置に比較して、そ
の厚さが薄く、その特徴を生かして広く使用されている
。特に、外形が薄く、キャビネット等が小さくユニット
全体の重量が小さいという利点がある。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a display method of a plasma display used in a numerical control device, etc., and in particular, to a method in which the transfer of display data and the display of the plasma display are made independent. Display method of plasma display (prior art) Plasma displays are thinner than CRT display devices, and are widely used to take advantage of this feature. In particular, it has the advantage of having a thin outer shape, a small cabinet, etc., and a small weight of the entire unit.
このようなプラズマディスプレイの表示方式として従来
第３図のような回路が使用されている。Conventionally, a circuit as shown in FIG. 3 has been used as a display method for such a plasma display.
図において、２０はＣＰＵ、２１は制御プログラムが記
憶されるＲＯＭ、２２はビデオ情報を記憶するビデオＲ
ＡＭ、２３はビデオＲＡＭ２２の情報を続出し、プラズ
マディスプレイ２５に書込むディスプレイ制御回路であ
り、２５はプラズマディスプレイ表示装置である。In the figure, 20 is a CPU, 21 is a ROM that stores a control program, and 22 is a video R that stores video information.
AM, 23 is a display control circuit that outputs information from the video RAM 22 and writes it to the plasma display 25, and 25 is a plasma display device.
ディスプレイ制御回路２４は一定周期でビデオＲＡＭ２
２の情報を読出し、これをプラズマディスプレイ２５に
書込むという動作を常に繰り返しおこなっていた。The display control circuit 24 controls the video RAM 2 at regular intervals.
The operation of reading out the information No. 2 and writing it onto the plasma display 25 was always repeated.
このため、ディスプレイ制御回路２４が常にビデオＲＡ
Ｍ２２をアクセスするのでＣＰＵ２０はビデオＲＡＭ２
２にアクセスするためにはディスプレイ制御回路２４と
相互に同期をとって同時に両者がビデオＲＡＭ２２をア
クセスしないように制御する必要があり、回路構成が複
雑になるという問題点があった。For this reason, the display control circuit 24 always controls the video RA.
M22 is accessed, so CPU20 uses video RAM2
In order to access the video RAM 22, it is necessary to synchronize with the display control circuit 24 and control the video RAM 22 so that both do not access the video RAM 22 at the same time, resulting in a complicated circuit configuration.
本発明の目的は上記問題点を解決し、プラズマディスプ
レイの記憶作用に着目して、回路構成が筒車なプラズマ
ディスプレイの表示方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide a display system for a plasma display whose circuit configuration is an hour wheel, focusing on the memory function of the plasma display.
Ｃ問題点を解決するための手段〕本発明では上記の問題点を解決するために、キャラクタ
やグラフィ・ツクを表示するプラズマディスプレイの表
示方式において、表示すべきデータが記憶されたＲＡＭからデータを転送
し、転送終了で転送終了信号を発生する手段と、該デー
タをシリアルに受け入れるシフトレジスタと、常時一定
周期毎に前記プラズマディスプレイへの書込タイミング
パルスを発生し、前記転送終了信号の次にくる該タイミ
ングパルスで前記プラズマディスプレイへ前記シフトレ
ジスタのデータを書込むようにしたタイミング発生回路
と、を有することを特徴とするプラズマディスプレイの
表示方式が、提供される。Means for Solving Problem C] In order to solve the above-mentioned problems, the present invention provides a method for displaying characters and graphics on a plasma display, in which data to be displayed is retrieved from the RAM in which it is stored. means for transmitting the data and generating a transfer end signal at the end of the transfer; a shift register for serially receiving the data; and a means for generating a writing timing pulse to the plasma display at regular intervals, and generating a signal after the transfer end signal. There is provided a display system for a plasma display, comprising: a timing generation circuit configured to write data in the shift register to the plasma display using the timing pulses that occur.
プラズマディスプレイは表示装置そのものに記憶作用が
あるので常に表示データを書込む必要はなく、表示デー
タが転送された次のタイミングで書込みを行えば、常に
新しいＲＡＭに記憶されたデータを表示することができ
る。Plasma displays have a memory function in the display device itself, so there is no need to always write display data.If you write at the next timing after display data is transferred, you can always display data stored in new RAM. can.
以下本発明の一実施例を図面に基すいて説明する。An embodiment of the present invention will be described below with reference to the drawings.
第１図に本発明の一実施例のブロック構成図を示す。図
において、１はＣＰＵ、２は制御プログラムが記憶され
るＲＯＭ、３はキャラクタ情報を記憶するキャラクタＲ
ＡＭ、４はキャラクタ情報を表示データに変換するキャ
ラクタジェネレータ、５はグラフィック情報を記憶する
グラフィックＲＡＭ、６はキャラクタデータとグラフィ
ックデータを合成する合成回路である。FIG. 1 shows a block diagram of an embodiment of the present invention. In the figure, 1 is a CPU, 2 is a ROM that stores a control program, and 3 is a character R that stores character information.
AM, 4 is a character generator that converts character information into display data, 5 is a graphic RAM that stores graphic information, and 6 is a synthesis circuit that synthesizes character data and graphic data.
１０はプラズマディスプレイでありＸ軸及びＹ軸方向の
ドライブ信号によって表示が行われる。10 is a plasma display, and display is performed by drive signals in the X-axis and Y-axis directions.
１１はシフトレジスタであり、表示データをシリアルに
受け入れ、同時にプラズマディスプレイのＸ軸方向のデ
ータ位置も同期して定められる。１２はシフトレジスタ
１１の表示データを受け、プラズマディスプレイを駆動
するためのドライバである。１３はプラズマディスプレ
イのＹ軸方向のアドレスジェネレイタであり、表示デー
タのシフトレジスタ１１への転送と同時にカウント信号
を受け、アドレスを１ビツトずつ進める。１４はドライ
バであり、アドレスジェネレイタ１３の信号をうけ該当
するＹ軸のラインをドライブする。１５はタイミング発
生回路であり、一定周期のタイミングパルスを発生させ
ており、人力信号Ｗ、 ＥＮＤが（ると、信号ＢＵＳＹ
をパスラインに出力し、次の夕・イミングパルスをプラ
ズマディスプレイのδ送信号ＩＩ Ｓ Ｙ Ｎ Ｃとし
て出力し、その後で信号ＢＵＳＹを落とす。Reference numeral 11 denotes a shift register which serially receives display data and simultaneously determines the data position in the X-axis direction of the plasma display. A driver 12 receives display data from the shift register 11 and drives the plasma display. 13 is an address generator in the Y-axis direction of the plasma display, which receives a count signal at the same time as the display data is transferred to the shift register 11, and advances the address one bit at a time. A driver 14 receives a signal from the address generator 13 and drives a corresponding Y-axis line. 15 is a timing generation circuit, which generates a timing pulse of a constant period, and when the human input signals W and END are ((), the signal BUSY
is outputted to the pass line, the next evening timing pulse is outputted as the δ transmission signal II SYNC of the plasma display, and then the signal BUSY is dropped.
次に本実施例の動作について説明する。第２図に本実施
例のタイムチャートを示す。図において、１３号ＨＴは
タイミング発生回路１５の内部で自動的に一定周期毎に
発生されるタイミングパルスである。信号ＨＳ Ｙ Ｎ
Ｃはシフトレジスタ１１の表示データをプラズマディ
スプレイ１０に書込むためのタイミング信号である。信
号ＤＡＴＡはＣＰＵＩが合成回路６から表示データ信号
を読み、シフトレジスタ１１に書込む動作を表す信号で
あり、Ｒの部分が読出し、Ｗの部分がシフトレジスタ１
１へのデータの書込み（シリアル入力）である。信号Ｗ
、ＥＮＤはＣＰＵ １が表示データをシフトレジスタ１
１へデータを書込んだあとに書込み終了をタイミング発
生回路に知らせる信号である。信号ＢＵＳＹはタイミン
グ発生回路１５がデータ転送完了信号Ｗ、ＥＮＤを受け
て書込信号を発生する迄の開成のデータ転送信号を受け
られないことを示す信号である。Next, the operation of this embodiment will be explained. FIG. 2 shows a time chart of this embodiment. In the figure, No. 13 HT is a timing pulse that is automatically generated within the timing generation circuit 15 at regular intervals. Signal HS YN
C is a timing signal for writing display data of the shift register 11 to the plasma display 10. The signal DATA is a signal representing an operation in which the CPUI reads the display data signal from the synthesis circuit 6 and writes it into the shift register 11.
1 (serial input). Signal W
, END, CPU 1 shifts display data to shift register 1.
This is a signal that notifies the timing generation circuit of the completion of writing after data is written to 1. The signal BUSY is a signal indicating that the timing generation circuit 15 cannot receive an open data transfer signal until it receives the data transfer completion signals W and END and generates a write signal.
時刻ｔ１において、ＣＰＵ ｌは表示データを読出し、
時刻ｔ２でこれをシフトレジスタエ１へ転送する。時刻
ｔ３で転送が終了し、転送終了信号Ｗ、ＥＮＤがタイミ
ング発生回路へ送られる。タイミング発生回路１５は時
刻ｔ４から次の書込信号ＨＳ Ｙ Ｎ Ｃを発生ずるま
でのあいだ信号ＢＵＳＹを出力する。この開成のデータ
転送があっても受け入れられないことを示す。時刻ｔ、
で次のタイミングパルスＨＴを書込み信号）！５ＹＮＣ
として出力し、ドライバ１２を信号Ｈ３ＹＮＣで駆動し
てシフトレジスタ１１の表示データをプラズマディスプ
レイ１２に表示する。そして、時刻ｔ。At time t1, CPU l reads display data,
At time t2, this is transferred to shift register E1. The transfer ends at time t3, and transfer end signals W and END are sent to the timing generation circuit. The timing generation circuit 15 outputs the signal BUSY from time t4 until it generates the next write signal HSYNC. Indicates that this open data transfer is not acceptable. Time t,
Then write the next timing pulse HT (write signal)! 5YNC
The display data of the shift register 11 is displayed on the plasma display 12 by driving the driver 12 with the signal H3YNC. And time t.
で信号ＢＵＳＹをオフにして次の表示データの転送を待
つことになる。Then, the signal BUSY is turned off to wait for the next display data to be transferred.
以上の実施例ではキャラクタ情報とグラフィック情報を
合成して表示するようにしたが、勿論いずれか一方のみ
の表示も可能である。又、シフトレジスタ１１への表示
データの転送はシフトレジスタの全ビフトヘー回に転送
するようにしたが、数ビツト毎に転送することもできる
。In the above embodiment, character information and graphic information are combined and displayed, but it is of course possible to display only one of them. Further, although the display data is transferred to the shift register 11 every bit of the shift register, it can also be transferred every few bits.
以上説明したように本発明ではプラズマディスプレイの
記憶作用に着目して表示データの転送と表示を別途に行
うように構成したから、ＣＰＵはプラズマディスプレイ
側の表示動作と無関係に表示データの転送ができるので
、ハードウェアの構成が簡単となり、ＣＰＵの処理速度
が向上し、ＣＰＵ側とプラズマディスプレイ側の互換性
をもたせることができる。As explained above, in the present invention, the display data is transferred and displayed separately by focusing on the memory function of the plasma display, so that the CPU can transfer the display data regardless of the display operation on the plasma display side. Therefore, the hardware configuration is simplified, the processing speed of the CPU is improved, and compatibility between the CPU side and the plasma display side can be achieved.
第１図は本発明の一実施例のブロック構成図、第２図は
本発明の一実施例のタイムチャートを示す図、第３図は従来のプラズマディスプレイ表示方式のブロッ
ク構成図である。１−・−−−−−ＣＰ Ｕ２・−・・−ＲＯＭ３−・−−一−−キャラクタ用ＲＡＭ５・・・−・・・グラフィック用ＲＡＭ１０・・−・プ
ラズマディスプレイ１１−ｍ−・・・シフトレジスタ１３・−・・アドレスジェネレイタ１５−・・・・・・タイミング発生回路出願人 フ
ァナック株式会社代理人 弁理士 服部毅巖FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a time chart of an embodiment of the present invention, and FIG. 3 is a block diagram of a conventional plasma display system. 1--------CPU 2--ROM 3--1-Character RAM 5--Graphic RAM 10--Plasma display 11-m--・・Shift register 13・・・・Address generator 15・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・to・ to G toGEGEGEGEGEGEGEGEGEGECGEGEGEGEGEGEGEGEGEGEPLEMGEGEGEPLEN RESIGN RESPONSOR RESPONSIBLY RESPONSOR AND RESPONSOR
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61095403AJPS62251792A (en) | 1986-04-24 | 1986-04-24 | Display system for plasma display |
| EP19870902718EP0266429A4 (en) | 1986-04-24 | 1987-04-10 | Display system of plasma display. |
| PCT/JP1987/000227WO1987006755A1 (en) | 1986-04-24 | 1987-04-10 | Display system of plasma display |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61095403AJPS62251792A (en) | 1986-04-24 | 1986-04-24 | Display system for plasma display |
| Publication Number | Publication Date |
|---|---|
| JPS62251792Atrue JPS62251792A (en) | 1987-11-02 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61095403APendingJPS62251792A (en) | 1986-04-24 | 1986-04-24 | Display system for plasma display |
| Country | Link |
|---|---|
| EP (1) | EP0266429A4 (en) |
| JP (1) | JPS62251792A (en) |
| WO (1) | WO1987006755A1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572089A (en)* | 1980-06-06 | 1982-01-07 | Nippon Electric Co | Plasma display information transfer control ststem |
| JPS581436A (en)* | 1981-05-07 | 1983-01-06 | マコ−ミツク・ラボラトリ−ズ・インコ−ポレ−テツド | Method and apparatus for detecting accurate position of device in organism tissue |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS557596B2 (en)* | 1973-11-15 | 1980-02-26 | ||
| JPS5260031A (en)* | 1975-11-12 | 1977-05-18 | Fujitsu Ltd | Graphic display system |
| JPS54162930A (en)* | 1978-06-14 | 1979-12-25 | Fujitsu Ltd | Display system for low-speed display unit |
| US4266225A (en)* | 1978-12-05 | 1981-05-05 | Burnett Bradley W | Display panel interface circuit |
| JPS58105191A (en)* | 1981-12-17 | 1983-06-22 | 富士通株式会社 | How to drive an AC type plasma display panel |
| US4639721A (en)* | 1982-10-09 | 1987-01-27 | Sharp Kabushiki Kaisha | Data selection circuit for the screen display of data from a personal computer |
| DE3484448D1 (en)* | 1983-03-07 | 1991-05-23 | Ibm | SYSTEM FOR CONTROLLING PLASMA SCREENS. |
| JPS6088666U (en)* | 1983-11-19 | 1985-06-18 | 三洋電機株式会社 | display device |
| JPS60225894A (en)* | 1984-04-25 | 1985-11-11 | ソニー株式会社 | Sequential selection circuit |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572089A (en)* | 1980-06-06 | 1982-01-07 | Nippon Electric Co | Plasma display information transfer control ststem |
| JPS581436A (en)* | 1981-05-07 | 1983-01-06 | マコ−ミツク・ラボラトリ−ズ・インコ−ポレ−テツド | Method and apparatus for detecting accurate position of device in organism tissue |
| Publication number | Publication date |
|---|---|
| WO1987006755A1 (en) | 1987-11-05 |
| EP0266429A1 (en) | 1988-05-11 |
| EP0266429A4 (en) | 1989-04-12 |
| Publication | Publication Date | Title |
|---|---|---|
| US4907086A (en) | Method and apparatus for overlaying a displayable image with a second image | |
| JPH0528838B2 (en) | ||
| US5258843A (en) | Method and apparatus for overlaying displayable information | |
| JPS63243989A (en) | memory controller | |
| US5642138A (en) | Display control system using a different clock in the graphics mode from that in the text mode in accessing an image memory | |
| JP2000122030A (en) | Driving method of matrix type liquid crystal display panel and apparatus for implementing the method | |
| JPS62251792A (en) | Display system for plasma display | |
| JPS61198293A (en) | Display signal conversion circuit | |
| JP3417204B2 (en) | Vehicle navigation system | |
| JPS62249186A (en) | display device | |
| JPS62637B2 (en) | ||
| JP3132414B2 (en) | FIFO memory | |
| KR960042513A (en) | Dual Panel Dual Drive Graphic Control Unit for Simultaneous Control of CRT and LCD | |
| JPH08146909A (en) | Driving circuit for fluorescent display tube | |
| SU1534454A1 (en) | Device for display of polygons on screw of graphic raster video monitor unit | |
| JPS63680A (en) | Multi-window display device | |
| JPS6350893A (en) | Display control circuit | |
| JPH0325226Y2 (en) | ||
| JPS61265680A (en) | System for display and controlling bit map picture | |
| JPS58102982A (en) | Image display unit | |
| JPS59155887A (en) | Display unit | |
| JPS606988A (en) | Image display | |
| JPS6198390A (en) | LCD drive device | |
| JPH0233622A (en) | display control device | |
| JPH0388022A (en) | image display device |