【発明の詳細な説明】 本発明は再生デイジタル変調波の信号欠如補償
装置に係り、磁気記録媒体より再生されたデイジ
タル変調波の一部欠落を、補助記憶回路の動作を
制御することにより補償しうる装置を提供するこ
とを目的とする。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a signal loss compensating device for a reproduced digital modulated wave, which compensates for a partial loss of a digital modulated wave reproduced from a magnetic recording medium by controlling the operation of an auxiliary storage circuit. The purpose is to provide a device that can
従来より音声信号等のアナログ信号を標本化し
た後量子化し更に符号化して得たデイジタル変調
波（例えばパルス符号変調波）を、複合同期信号
と共に存在せしめて映像信号に近似した信号形態
とし、それを例えばヘリカルスキヤン型磁気記録
再生装置にて磁気テープ上傾斜トラツクに記録
し、またこれを再生することが知られており、ヘ
ツド・テープ間の相対速度が従来のテープレコー
ダのそれよりもはるかに高いので高品質の再生ア
ナログ信号を得ることができる。かかるデイジタ
ル変調波を磁気記録媒体あるいはビデオデイスク
等から再生する場合、何らかの原因により再生デ
イジタル変調波に一部欠如が生ずる場合があり、
もしその信号欠如期間をそのままにしてアナログ
信号に変換すると大なる雑音が生じたりしてしま
う。 Conventionally, a digital modulated wave (for example, a pulse code modulated wave) obtained by sampling, quantizing, and encoding an analog signal such as an audio signal is made to exist together with a composite synchronization signal to create a signal form that approximates a video signal. For example, it is known that a helical scan type magnetic recording/reproducing device records data on an inclined track on a magnetic tape and then reproduces it, and the relative speed between the head and tape is much faster than that of a conventional tape recorder. Since it is expensive, it is possible to obtain a high-quality reproduced analog signal. When reproducing such digital modulated waves from a magnetic recording medium, video disk, etc., some parts of the reproduced digital modulated waves may be missing for some reason.
If the signal loss period is left as is and converted into an analog signal, a large amount of noise will occur.
そこで、従来は上記信号欠如の補償のために、
ミユーテイングや前値保持あるいは平均値補間な
どの方法を採つていた。しかし、上記の方法はい
ずれも情報ビツト以外に誤り検出のための検査ビ
ツトを必要とし、できるだけ少ないビツト数で伝
送した方がコストなどの点より有利であるデイジ
タル変調波の記録、再生において不利であり、更
に平均値補間の方法は回路構成が複雑となり、装
置が高価となるという欠点があつた。 Therefore, conventionally, to compensate for the lack of signal,
Methods such as mutating, previous value retention, and average value interpolation were used. However, all of the above methods require check bits for error detection in addition to information bits, which is disadvantageous in recording and reproducing digital modulated waves, where it is more advantageous to transmit as few bits as possible than in terms of cost. Furthermore, the mean value interpolation method has the disadvantage that the circuit configuration is complicated and the device is expensive.
本発明は上記欠点を除去したものであり、以下
図面と共にその一実施例について説明する。 The present invention eliminates the above-mentioned drawbacks, and an embodiment thereof will be described below with reference to the drawings.
図は本発明になる再生デイジタル変調波の信号
欠如補償装置の一実施例のブロツク系統図を示
す。ここでは説明の便宜上、１ワード、14ビツト
のパルス符号変調波（PCM信号）が複合同期信
号と共に磁気テープ上の傾斜トラツクに記録され
ており、それを回転ヘツドで再生して得た再生
PCM信号を補償する場合の動作につき説明す
る。図中、１は主記憶回路で、再生PCM信号が
１語あたり毎秒44.056kHzの速度で供給される。
この再生PCM信号は主記憶回路１と同時に、信
号欠如演算検出回路２に供給される。信号欠如演
算検出回路２は、入力再生PCM信号をアナログ
信号に換算し、20kHz以上の周波数にレベル低下
があつた場合にこれを信号欠如があつたものと検
出し、その検出信号を信号欠如メモリ番地記憶回
路３に出力してその信号欠如語番地を記憶させ
る。 The figure shows a block system diagram of an embodiment of the signal loss compensating device for reproduced digital modulated waves according to the present invention. For convenience of explanation, a 1-word, 14-bit pulse code modulated wave (PCM signal) is recorded along with a composite synchronization signal on a tilted track on a magnetic tape, and the reproduction obtained by reproducing it with a rotating head will be explained.
The operation when compensating the PCM signal will be explained. In the figure, 1 is the main memory circuit, to which a reproduced PCM signal is supplied at a rate of 44.056 kHz per second per word.
This reproduced PCM signal is supplied to the main memory circuit 1 and at the same time to the signal absence calculation detection circuit 2. The signal loss calculation detection circuit 2 converts the input reproduced PCM signal into an analog signal, detects a drop in level at a frequency of 20 kHz or higher as a signal loss, and stores the detected signal in the signal loss memory. The signal is output to the address storage circuit 3 to store the address of the signal missing word.
信号欠如演算検出回路２が20kHz以上の周波数
のレベル低下を信号欠如として検出するようにし
た理由は、20kHz以上の信号は可聴周波数帯域外
の信号であり、一般に、オーデイオ信号の記録再
生の周波数上限は20kHz以下であり、更にオーデ
イオ信号のレベル、スペクトラムは一様でなく絶
えず変化しているが、20kHz以上の信号はノイズ
等の信号と考えられ、レベル変化が通常では殆ど
起らないからである。 The reason why the signal loss calculation detection circuit 2 detects a drop in the level of a frequency of 20 kHz or more as a signal loss is because a signal of 20 kHz or more is a signal outside the audible frequency band, and is generally the upper frequency limit for recording and reproducing audio signals. is below 20kHz, and the level and spectrum of the audio signal are not uniform and constantly change, but signals above 20kHz are considered to be noise signals, and level changes rarely occur under normal circumstances. .
主記憶回路１にて入力端子４よりの書き込み用
クロツク（以下W.クロツクと記す）により書き
込まれた14ビツトの入力デイジタル変調波は、入
力端子５よりの読み出し用クロツク（以下R.ク
ロツクと記す）により順次読み出されて補助記憶
回路６に供給され、信号欠如メモリ番地記憶回路
３、２入力NANDゲート７を夫々経て印加される
上記R.クロツクに同期したパルスにより書き込
まれる。 The 14-bit input digital modulated wave written in the main memory circuit 1 by the write clock (hereinafter referred to as W. clock) from the input terminal 4 is transferred to the read clock (hereinafter referred to as R. clock) from the input terminal 5. ) are sequentially read out and supplied to the auxiliary storage circuit 6, and written by pulses synchronized with the R. clock applied through the signal missing memory address storage circuit 3 and the two-input NAND gate 7, respectively.
補助記憶回路６は上記R.クロツクに同期して
読み出されるよう構成されており、主記憶回路１
の読み出し出力を一定時間遅れてそのまま読み出
し、これを主記憶回路８に供給し、W.クロツク
の制御の下に記憶させる。この主記憶回路８は入
力端子５よりの安定なR.クロツクにより記憶信
号を読み出すことにより、信号記録再生に伴う時
間軸変動分を補正し、また補助記憶回路６の出力
信号を一旦記憶した後同時に出力するために設け
られている。但し、この主記憶回路８は必ずしも
設けなくてもよい。 The auxiliary memory circuit 6 is configured to be read out in synchronization with the R. clock, and the main memory circuit 1
The readout output is read out as it is after a certain time delay, and is supplied to the main memory circuit 8, where it is stored under the control of the W. clock. This main memory circuit 8 corrects the time axis fluctuations associated with signal recording and reproduction by reading out the stored signal using a stable R.clock from the input terminal 5, and also after temporarily storing the output signal of the auxiliary memory circuit 6. It is provided for simultaneous output. However, this main memory circuit 8 does not necessarily need to be provided.
いま、何らかの原因により再生PCM信号にＴD
なる時間だけ信号欠如が生じたものとすると、欠
如語数ＮXは記録再生速度をＴW（＝１／44056）
とすると ＮX＝ＴD／ＴWとなる。この信号欠如は信号欠如演算検出回路２
により検出され、信号欠如メモリ番地記憶回路３
により信号欠如語番地ＮX語ｍx，ｎy番地が記憶
される。この記憶信号欠如語番地出力はNANDゲ
ート７の一方の入力端子に印加され、入力端子５
よりNANDゲート７を通して補助記憶回路６に書
き込み用クロツクとして供給されるべきR.クロ
ツクの供給を遮断する。これにより、補助記憶回
路６はその書き込み動作が停止され、信号欠如期
間ＴDに等しい時間、欠如語数ＮXよりも前に出力
された語ＮX-1を引続いて再びR.クロツクに同期
して読み出される。従つて信号欠如語ＮXは語ＮX
−１で置換えられることとなり、主記憶回路８に供
給される。 Now, for some reason, the reproduced PCM signal has a TD
Assuming that signal loss occurs for a period of time,the number of missing wordsN
Then, NX = TD /TW. This lack of signal is detected by the signal lack calculation detection circuit 2.
Detected by the signal missing memory address storage circuit 3
The signal missing word address Nx word mx , ny address is stored. This storage signal missing word address output is applied to one input terminal of the NAND gate 7, and the input terminal 5
Therefore, the supply of the R. clock to be supplied as a write clock to the auxiliary memory circuit 6 through the NAND gate 7 is cut off. As a result, the write operation of the auxiliary memory circuit 6 is stopped, and for a time equal to the signal missing period TD ,the wordN is read out. Therefore, the signal missing word NX is the wordN
-1 , and is supplied to the main memory circuit 8.
なお、９はメモリ番地制御回路で、時間軸変動
分を含むW.クロツクを主記憶回路１，８、補助
記憶回路６の各アドレス分だけW.クロツクを計
数した後、クリアパルスを主記憶回路１，８、補
助記憶回路６、信号欠如メモリ番地記憶回路３へ
出力してこれらの記憶アドレスを同期させる。ま
た１０は再生デイジタル変調波と共に再生された
垂直同期信号の入力端子で、これより入来した再
生垂直同期信号（V.Sync）は入力端子４よりの
W.クロツクと共に２入力NANDゲート１１に供
給され、ここで否定論理積をとられた後メモリ番
地制御回路９にクリアパルスとして印加される。 In addition, 9 is a memory address control circuit, which counts the W. clock including the time axis fluctuation for each address of the main memory circuits 1, 8 and the auxiliary memory circuit 6, and then sends a clear pulse to the main memory circuit. 1, 8, the auxiliary storage circuit 6, and the signal missing memory address storage circuit 3 to synchronize these storage addresses. In addition, 10 is an input terminal for the vertical synchronization signal reproduced together with the reproduced digital modulation wave, and the reproduced vertical synchronization signal (V.Sync) input from this is input from input terminal 4.
The signal is supplied together with the W. clock to the two-input NAND gate 11, where it is NANDed and then applied to the memory address control circuit 9 as a clear pulse.
このようにして、上記ＮX語の信号欠如はＮX-1
語に置換されることにより補償され、ＮX+1語よ
り再び信号欠如の無い正常な入力があつたときは
再びNANDゲート７より補助記憶回路６を書き込
み動作させるためのクロツクが取り出され、補助
記憶回路６よりＮX+1語より通常通り書き込ま
れ、かつ、それが読み出される。本実施例によれ
ば、再生デイジタル変調波のアナログ信号換算速
度で20kHz以上の信号変化を信号欠如として検出
するようにしているから、従来のように信号欠如
を判定するための特別の検査ビツトは不要であ
り、よつてできるだけビツト数を少なくして記録
再生されることが要求されるデイジタル変調波の
記録、再生に適用して好適であり、また従来と同
じビツト数で記録、再生する場合はより細かな量
子化ができ、高品質、高忠実度の再生アナログ信
号を得ることができる。 In this way, the lack of signal for the above NX word is NX-1
When a normal input with no signal loss occurs again from wordN Words Nx +1 are written and read from the memory circuit 6 as usual. According to this embodiment, a signal change of 20 kHz or more at the analog signal conversion speed of the reproduced digital modulated wave is detected as a signal loss, so a special test bit for determining a signal loss as in the conventional method is not required. It is suitable for application to the recording and reproduction of digital modulated waves that are unnecessary and therefore require recording and reproduction with as few bits as possible, and when recording and reproducing with the same number of bits as before. Finer quantization is possible, and high-quality, high-fidelity reproduced analog signals can be obtained.
上述の如く、本発明になる再生デイジタル変調
波の信号欠如補償装置は、再生デイジタル変調波
を記憶しこれを読み出しクロツクに従つて読み出
される主記憶回路と、上記再生デイジタル変調波
が供給されそのアナログ換算信号レベルが可聴周
波数以上の周波数で低下したとき信号欠如として
検出する信号欠如演算検出回路と、上記主記憶回
路より読み出されたデイジタル変調波を書き込ん
だ後読み出しクロツクに従つてそれを読み出す補
助記憶回路と、上記信号欠如演算回路よりの信号
欠如検出信号が入来したとき信号欠如語番地を記
憶するメモリ番地記憶回路と、メモリ番地記憶回
路の出力と上記読み出しクロツクとより上記主記
憶回路より読み出された信号中上記信号欠如語の
補助記憶回路による書き込みを停止しその停止直
前の記憶信号を補助記憶回路より上記信号欠如語
の期間出力させる論理回路と、上記主及び補助記
憶回路、メモリ番地記憶回路の各記憶アドレスを
同期させる回路とよりなり、上記補助記憶回路よ
り信号欠如の補償された再生デイジタル変調波を
取り出すよう構成したため、信号欠如による雑音
の発生や、でたらめのアナログ信号に再生されて
しまうなどの現象を防止でき、アナログ換算信号
のレベル変化の周波数によつて信号欠如を検出し
ているから従来のように特別な検査ビツトを必要
とすることがなく、よつて従来に比し記録、再生
されるデイジタル変調波のビツト数を少なくする
ことができ、また従来と同一のビツト数とした場
合はより量子化ステツプ数を増すことができるの
で、より高品質の信号再生ができる等の特長を有
するものである。 As described above, the signal loss compensating device for a reproduced digital modulated wave according to the present invention includes a main memory circuit that stores the reproduced digital modulated wave and reads out the same in accordance with a readout clock, and a main memory circuit that stores the reproduced digital modulated wave and reads out the same in accordance with a readout clock, and a main memory circuit that stores the reproduced digital modulated wave and stores the analog A signal loss calculation detection circuit that detects a signal loss when the converted signal level decreases at a frequency higher than the audible frequency, and an auxiliary device that reads out the digital modulated wave read from the main memory circuit in accordance with the read clock after writing it. a memory circuit, a memory address memory circuit that stores the signal missing word address when the signal missing detection signal from the signal missing calculation circuit is received, and an output of the memory address memory circuit and the read clock from the main memory circuit. a logic circuit that stops writing of the signal missing word in the read signal by the auxiliary storage circuit and causes the auxiliary storage circuit to output the storage signal immediately before the stop for the period of the signal missing word, the main and auxiliary storage circuits, and the memory; It consists of a circuit that synchronizes each memory address of the address storage circuit, and is configured to take out the reproduced digital modulated wave whose signal loss is compensated for from the auxiliary memory circuit, so there is no possibility of generating noise due to signal loss or reproducing it as a random analog signal. Since signal loss is detected based on the frequency of the level change of the analog converted signal, there is no need for special test bits as in the past. The number of bits of the digitally modulated wave to be recorded and reproduced can be reduced, and if the number of bits is the same as before, the number of quantization steps can be increased, resulting in higher quality signal reproduction. It has the following features.
図は本発明装置の一実施例を示すブロツク系統
図である。 １，８……主記憶回路、２……信号欠如演算検
出回路、３……信号欠如メモリ番地記憶回路、６
……補助記憶回路、９……メモリ番地制御回路。 The figure is a block system diagram showing one embodiment of the device of the present invention. 1, 8...Main memory circuit, 2...Signal absence calculation detection circuit, 3...Signal absence memory address storage circuit, 6
...Auxiliary memory circuit, 9...Memory address control circuit.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17308179AJPS5694509A (en) | 1979-12-27 | 1979-12-27 | Compensator for signal missing for reproduced digital modulation wave |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17308179AJPS5694509A (en) | 1979-12-27 | 1979-12-27 | Compensator for signal missing for reproduced digital modulation wave |
| Publication Number | Publication Date |
|---|---|
| JPS5694509A JPS5694509A (en) | 1981-07-31 |
| JPS6213748B2true JPS6213748B2 (en) | 1987-03-28 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17308179AGrantedJPS5694509A (en) | 1979-12-27 | 1979-12-27 | Compensator for signal missing for reproduced digital modulation wave |
| Country | Link |
|---|---|
| JP (1) | JPS5694509A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357162U (en)* | 1989-10-11 | 1991-05-31 |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357162U (en)* | 1989-10-11 | 1991-05-31 |
| Publication number | Publication date |
|---|---|
| JPS5694509A (en) | 1981-07-31 |
| Publication | Publication Date | Title |
|---|---|---|
| SU1003774A3 (en) | Device for playing-back analog colour video signal from magnetic tape | |
| US4206476A (en) | Control circuit for use with a time-compression/time-expansion system in a pulse signal record/playback device | |
| US4758902A (en) | PCM signal recording and reproducing apparatus including simultaneous error detection/correction | |
| US4772959A (en) | Digital signal recording and reproducing apparatus | |
| US4903148A (en) | Digital signal editing apparatus | |
| JPH0547104A (en) | Magnetic recording and reproducing device | |
| JPS6213748B2 (en) | ||
| JPS6336049B2 (en) | ||
| US5784520A (en) | Audio signal reproducing apparatus | |
| JPS6267785A (en) | Information recording and reproducing device | |
| JPH0536215A (en) | Data recording device and method thereof | |
| JPH0471397B2 (en) | ||
| JPS6128290Y2 (en) | ||
| JPS62209711A (en) | Rotary head type magnetic recording and reproducing device | |
| JPH0644812B2 (en) | Digital signal regenerator | |
| JPS598882B2 (en) | Audio information recording method | |
| JPS6370966A (en) | Digital recording and playback device | |
| EP0641125B1 (en) | Reproduction apparatus of voice signals | |
| JP3496358B2 (en) | Digital signal recording device | |
| JP2940342B2 (en) | Data reproduction device | |
| JPH0557668B2 (en) | ||
| JPS6136305B2 (en) | ||
| JPS63234785A (en) | Time base correcting device | |
| JPS60201532A (en) | Signal dubbing method | |
| JPH01154306A (en) | Rotating head type magnetic recording and reproducing device |