【発明の詳細な説明】〔技術分野〕本発明は半導体装置に関し、特に、Ａｌ又はＡｌ系合金
又はＣｕ又はＣｕ系合金よりなる半導体装基板に関する
。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a semiconductor device, and particularly to a semiconductor substrate made of Al or an Al-based alloy, Cu or a Cu-based alloy.
半導体装置においてはセラミック基板が多用されている
。例えば、サーディツプ型半導体パッケージにおいては
、セラミック基板上に半導体素子を搭載し、ガラスで気
密封止する形態がとられている。しかるに、このセラミ
ック基板を使用する場合法のごとき問題がある。Ceramic substrates are often used in semiconductor devices. For example, in a cerdip type semiconductor package, a semiconductor element is mounted on a ceramic substrate and hermetically sealed with glass. However, there are problems when using this ceramic substrate.
第一に、セラミック基板は、一般に、その重量が重く当
該基板よりなるパッケージをモジュール基板（ボード）
などの実装基板に実装すると、大変な重量のものとなり
持ち運びに不便をきたすという問題がある。特に、近時
は高密度実装化の傾向にあり、これに伴ない、増々重く
なるという傾向にある。First, ceramic substrates are generally heavy and the package made of the substrate is called a module substrate (board).
When mounted on a mounting board such as the following, there is a problem in that it becomes very heavy and is inconvenient to carry. In particular, there is a recent trend toward higher density packaging, and with this trend, devices tend to become heavier and heavier.
第二に、セラミック基板は、他物との衝突により欠けた
り、割れたりするという問題がある。Second, ceramic substrates have the problem of chipping or cracking due to collisions with other objects.
重量が重いということもその原因の一つをなしているよ
うである。The heavy weight seems to be one of the reasons for this.
第三にセラミック基板は、一般に、多層配線を行う関係
から、セラミック多層配線基板が使用される。この多層
配線基板は、一般に、例えば、導体パターンを印刷した
アルミナのグリーンシ一トを複数順次積み重ね熱圧着後
１５００°Ｃ前後の高沢で焼結するという方法により作
られる。従って、その加工がめんどうであるばかりでな
く、焼結に多量のエネルギーを要したりしてコストも高
いものとなっている。Thirdly, a ceramic multilayer wiring board is generally used as the ceramic board because it performs multilayer wiring. This multilayer wiring board is generally made by, for example, a method in which a plurality of alumina green sheets on which conductive patterns are printed are stacked one after another, thermocompression bonded, and then sintered at Takasawa at about 1500°C. Therefore, the processing is not only troublesome, but also requires a large amount of energy for sintering, resulting in high costs.
又、セラミック基板にあっては、加工性に難点があり、
任意形状のものを作ろうとしても容易でないという問題
もある。Additionally, ceramic substrates have difficulties in processability.
There is also the problem that it is not easy to create something with an arbitrary shape.
第四に、セラミック基板は、Ｃｕ、Ａｌ等の金属材料に
較べてその熱抵抗が大で、熱放散性が悪いという問題が
あり、例えば、大電流を流す消費電力の大きい半導体装
置では放熱フィンを取付けなければならないなどの対策
をこうじなければならない。Fourth, ceramic substrates have a problem of higher thermal resistance and poor heat dissipation compared to metal materials such as Cu and Al. Measures must be taken, such as installing a
なお、半導体装置のパッケージに関する技術は、たとえ
ば工業調査会発行「ＩＣ化実装技術」 （日本マイクロ
エレクトロニクス協会編）のＰ１３５〜Ｐ１５０に示さ
れている。Note that techniques related to packaging of semiconductor devices are shown, for example, in pages 135 to 150 of "IC Mounting Technology" (edited by the Japan Microelectronics Association) published by the Kogyo Kenkyukai.
本発明の目的は金属材料をパッケージの一部として用い
た半導体装置を提供することにある。An object of the present invention is to provide a semiconductor device using a metal material as part of a package.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
即ち、上記金属材料として最適であるＡｌ又はＡｌ系合
金又はＣｕ又はＣｕ系合金を用いこれら金属（合金）の
例えばプレス加工により、一工程で、任意形状のものを
作り、その表面に化成処理などにより稠密な酸化膜を形
成することによって軽く、割れ欠けを生ぜず、熱抵抗が
小さい優れた半導体パッケージ月料を得る。That is, using Al or an Al-based alloy, or Cu or a Cu-based alloy, which are optimal as the above-mentioned metal materials, an arbitrary shape is made in one step by press working of these metals (alloys), and the surface is subjected to chemical conversion treatment, etc. To obtain an excellent semiconductor package which is light, does not cause cracking and chipping, and has low thermal resistance by forming a more dense oxide film.
次に、本発明の実施例を図面に基づいて説明する。Next, embodiments of the present invention will be described based on the drawings.
第１図は、本発明を適用したリードレス・チップ・キャ
リア（ＬＣＣ）タイプパッケージの断面図を示す。FIG. 1 shows a cross-sectional view of a leadless chip carrier (LCC) type package to which the present invention is applied.
第１図にて、１は半導体素子（半導体チップ）を搭載す
る底部基板である。該基板１は、例えば、Ａｌ金金属り
構成される。Ａｌ金金属、塑性変形能や延展性に優れ、
加工容易で任意の形状を作り易い。In FIG. 1, 1 is a bottom substrate on which a semiconductor element (semiconductor chip) is mounted. The substrate 1 is made of Al-gold metal, for example. Al gold metal has excellent plastic deformability and extensibility,
Easy to process and create any shape.
従って、プレス加工によるスタシピングにより、第１図
に示すような、半導体チップを搭載するための溝部（キ
ャビティ部）２や当該溝部周辺の凸凹形状を上面にもつ
基板１が、一工程で、簡単に作れる。Therefore, by stamping by pressing, a substrate 1 having a groove portion (cavity portion) 2 for mounting a semiconductor chip and an uneven shape around the groove portion on the upper surface as shown in Fig. 1 can be easily formed in one process. I can make it.
又、第１図にて、３は半導体チップであり、上記基板１
の溝部２上部に接合材料４により接合固着される。Further, in FIG. 1, 3 is a semiconductor chip, and the substrate 1 is
It is bonded and fixed to the upper part of the groove 2 by a bonding material 4.
半導体チップ３は、例えばシリコン（Ｓｉ）単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、１つの回路機能が与えられている
。The semiconductor chip 3 is made of, for example, a silicon (Si) single crystal substrate, and a large number of circuit elements are formed within this chip using well-known techniques to provide one circuit function.
回路素子の具体例は、例えばＭ ＯＳ （ｌｌ！ｅｔａ
ｌＯｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ） トラ
ンジスタから成り、これらの回路素子によって、例えば
メモリや論理回路の回路機能が形成されている。A specific example of the circuit element is, for example, MOS (ll!eta
These circuit elements form circuit functions such as memory and logic circuits.
接合材料４には、各種のものが使用できるが、半導体チ
ップ３と基板１との熱膨張係数差を吸収できるような、
例えば、Ａｇ粉末等を含むポリイミド系樹脂あるいはエ
ポキシ系樹脂の導電接着剤（銀ペースト）や半田を使用
することが好ましい。Various materials can be used for the bonding material 4, but a material that can absorb the difference in thermal expansion coefficient between the semiconductor chip 3 and the substrate 1 is used.
For example, it is preferable to use a conductive adhesive (silver paste) or solder made of polyimide resin or epoxy resin containing Ag powder or the like.
半導体チップ３は、第１図に示すように、配線部５と例
えばＡｌ線よりなるボンディングワイヤ６により例えば
周知の超音波ボンディング法によりワイヤボンディング
される。配線部５は、例えばＡｌ金金属蒸着することに
より形成することができる。As shown in FIG. 1, the semiconductor chip 3 is wire-bonded to the wiring portion 5 using, for example, a well-known ultrasonic bonding method using a bonding wire 6 made of, for example, an Al wire. The wiring portion 5 can be formed by, for example, Al gold metal vapor deposition.
本発明では半導体チップを搭載する基板１を前記のごと
く、Ａｌ金金属より構成したので、かかる配線部５と基
板ｌの表面との間に酸化物よりなる絶縁膜を介在させる
必要がある。In the present invention, since the substrate 1 on which the semiconductor chip is mounted is made of Al-gold metal as described above, it is necessary to interpose an insulating film made of oxide between the wiring portion 5 and the surface of the substrate 1.
第１図にて、７は絶縁膜であり、この絶縁膜は基板１に
使用したＡｌ金金属化成処理することにより容易に作る
ことができる。化成処理の好ましい例としては、酸処理
を行い、次いで熱処理することが挙げられる。In FIG. 1, reference numeral 7 denotes an insulating film, and this insulating film can be easily made by subjecting the Al used for the substrate 1 to gold metal chemical conversion treatment. A preferred example of the chemical conversion treatment includes acid treatment followed by heat treatment.
即ち、硫酸等の酸を使用して基板１の表面処理を行い、
次いで、加熱して熱処理すると、Ａｌ金金属表面に稠密
な酸化被膜を形成することができる。酸処理を例えば過
酸化水素（）１２０２ ）等の過酸化物により行っても
よい。酸処理と熱処理を併行して行うことが稠密な酸化
膜を形成する」−で好ましいが、いずれか一方の処理で
も差支えず、本発明基板は容易に酸化膜を形成すること
ができる特定の金属素材を使用していることを特長とし
ており、必要に応じて酸化膜を容易に作ることができる
。That is, the surface of the substrate 1 is treated using an acid such as sulfuric acid,
Next, by heating and heat treatment, a dense oxide film can be formed on the Al gold metal surface. The acid treatment may be carried out with a peroxide such as hydrogen peroxide ( ) 1202 ). It is preferable to perform acid treatment and heat treatment in parallel to form a dense oxide film, but either one of the treatments may be used, and the substrate of the present invention is made of a specific metal that can easily form an oxide film. It is characterized by the fact that it uses a material that allows it to easily create an oxide film if necessary.
次に、主として、半導体チップ３を外的環境から保護す
るために、第１図に示すように、封着材料８を使用して
、基板１上にキャップ９を取付する。Next, as shown in FIG. 1, a cap 9 is attached onto the substrate 1 using a sealing material 8, mainly to protect the semiconductor chip 3 from the external environment.
封着材料８には、低融点ガラスや樹脂接着剤などが用い
られる。Ｌ ＣＣ実装時にはパッケージを倒置して電極
５を用いてモジュール基板等の実装基板に半田付けすれ
ばよい。As the sealing material 8, low melting point glass, resin adhesive, or the like is used. When mounting the LCC, the package may be inverted and soldered to a mounting board such as a module board using the electrodes 5.
キャップ９は、基Ｆｉ、１と同様にＡｆｌ金属により構
成することが、軽量化等の観点から好ましい。It is preferable that the cap 9 is made of Afl metal like the base Fi, 1 from the viewpoint of weight reduction and the like.
更に、第１図にて、１０は外部コンタク１〜部であり、
金属により構成され、モジュール基板などの実装基板に
、この外部コンタクト部ＩＯの基板底面部（下部電極）
１１を半田付けすることにより、第１図に示すＬ ＣＣ
パッケージを倒置せずに、実装することもできる。この
外部コンタクト部１０は第１図ではその図示が省略され
ているが、配線部５と接続され、更に前記のごとくこの
配線部５は半導体チップ３とワイヤボンディングされて
いるので、外部コンタクト部１０を介して半導体チップ
３内に信号の入出力が可能となっている。Furthermore, in FIG. 1, 10 represents external contacts 1 to 1,
It is made of metal and is attached to the bottom surface (lower electrode) of this external contact part IO on a mounting board such as a module board.
By soldering 11, the LCC shown in FIG.
It is also possible to mount the package without inverting it. Although the external contact section 10 is not shown in FIG. It is possible to input and output signals into and out of the semiconductor chip 3 via the semiconductor chip 3.
次に、本発明の他の実施例を第２図に基づき説明する６第２図は、半導体素子を搭載する底部基板、キャップ及
び金属リードフレームを組合せ、ガラスで気密封止した
半導体装置（サーディツプ型パッケージ）の断面図を示
す。Next, another embodiment of the present invention will be explained based on FIG. A cross-sectional view of the mold package) is shown.
第１図に示すパッケージと同様に、半導体素子を搭載す
る底部基板１２をＡｌ金金属より構成する。半導体チッ
プ１３を接合月料１４により当該基板１２上にダイボン
ディングする。Similar to the package shown in FIG. 1, the bottom substrate 12 on which the semiconductor element is mounted is made of Al gold metal. A semiconductor chip 13 is die-bonded onto the substrate 12 using a bonding charge 14.
半導体チップ１３及び接合材料１４には、第１図に示す
チップ３及び接合材料４と同様のものが例示される。Examples of the semiconductor chip 13 and bonding material 14 include those similar to the chip 3 and bonding material 4 shown in FIG.
第２図に示すパッケージでは、キャップ１５と基板１２
との間に金属リードフレーム１６を介在させ、封止材料
１７により封止する。又、半導体チップ１３とリードフ
レーム１６とを例えばＡｌ。In the package shown in FIG.
A metal lead frame 16 is interposed between the two and sealed with a sealing material 17. Further, the semiconductor chip 13 and lead frame 16 are made of Al, for example.
線より成るボンディングワイヤ１８によりワイヤボンデ
ィングする。Wire bonding is performed using a bonding wire 18 made of a wire.
キャップ１５は、第１図に示すキャップ８と同様に、基
板ｌと同様の材質により構成することが好ましい。即ち
、Ａｌ金金属より構成することが好ましい。封止材料１
７は例えば低融点ガラスを使用することが好ましい。Like the cap 8 shown in FIG. 1, the cap 15 is preferably made of the same material as the substrate l. That is, it is preferably made of Al gold metal. Sealing material 1
For example, it is preferable to use low melting point glass for the material 7.
尚第２図にて、１９はＡ（１２０３よりなる酸化膜（絶
縁膜）である。In FIG. 2, 19 is an oxide film (insulating film) made of A (1203).
（１）本発明によれば、半導体装置用部材特に半導体素
子を搭載する基板をＡｌ金金属より構成したので、これ
により、基板は軽量化され、セラミック基板に比して熱
抵抗を低減でき又、他物と衝突しても割れたり欠けたり
することがない。キャップも同様にＡｆｌ金属により構
成することにより軽量化、熱抵抗の低減２割れ欠けの防
止に役立つ。(1) According to the present invention, the semiconductor device member, especially the substrate on which the semiconductor element is mounted, is made of Al gold metal, so that the substrate can be made lighter and have lower thermal resistance than a ceramic substrate. , will not crack or chip even if it collides with other objects. Similarly, the cap is made of Afl metal, which helps to reduce weight, reduce heat resistance, and prevent cracking and chipping.
（２）又、Ａｌ金金属塑性変形や延展性に優れ加工が極
めて容易なので、第１図に示すような複雑な形状面を有
する基板を一工程で容易に製造することができ、任意の
形状のものを用途に応じて適宜作り出すことができる。(2) In addition, since Al-gold metal has excellent plastic deformation and ductility and is extremely easy to process, it is possible to easily manufacture a substrate with a complex shape as shown in Figure 1 in one step, and it can be made into any shape. It can be made as appropriate depending on the purpose.
セラミック多層配線基板にあっては、グリーンシー１〜
を多層に積層し、焼結する必要があるが、本発明によれ
ば、工程が簡素化され、コス１−の安い半導体装置が提
供できる。For ceramic multilayer wiring boards, Green Sea 1~
However, according to the present invention, the process is simplified and a semiconductor device with low cost can be provided.
（３）本発明半導体装置用部材は、稠密な酸化膜を形成
しゃすいＡｌ金金属りなるので、必要に応じて絶縁膜を
容易に形成できる。(3) Since the member for a semiconductor device of the present invention is made of Al-gold metal that does not easily form a dense oxide film, an insulating film can be easily formed as required.
以−Ｌ本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。Hereinafter, the invention made by the present inventor has been specifically explained based on examples, but the present invention is not limited to the above-mentioned examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say.
例えば、前記実施例では基板やキャップをＡｌ金金属よ
り構成する例を示したが、Ａｌ金金属代えてＡｌを主成
分としたＡｌ系合金やＣｕやＣｕを主成分としたＣｕ系
合金であってもよい。合金化することにより熱膨張係数
をコントロールすることも可能で、その製品に適した熱
膨張係数のものを供給することができる。For example, in the above embodiment, an example was shown in which the substrate and the cap were made of Al gold metal, but instead of Al gold metal, an Al alloy containing Al as a main component, Cu or a Cu alloy containing Cu as a main component may be used. It's okay. It is also possible to control the thermal expansion coefficient by alloying, and it is possible to supply a material with a thermal expansion coefficient suitable for the product.
又、前記第１図に示す実施例では基板やキャップの略全
面に酸化膜を被覆して成る例を示したが、一部であって
もよく、本発明では必要に応じて酸化膜を被覆すればよ
い。Further, in the embodiment shown in FIG. 1, the oxide film is coated on substantially the entire surface of the substrate and the cap, but it may be partially covered with the oxide film, and in the present invention, the oxide film may be coated as necessary. do it.
この酸化膜の形成は化成処理によることが好ましいこと
は前記実施例に示す通りであるが、スパッタリング等の
方法によってもよい。Although it is preferable to form this oxide film by a chemical conversion treatment, as shown in the above embodiment, a method such as sputtering may also be used.
本発明は気密封止型半導体装置のみならず、半導体素子
を搭載する底部基板、キャップよンよび金属リードフレ
ームを組合せ、樹脂で封止するような樹脂封止型半導体
装置についても適用することができ、例えば次のような
分野の半導体装置に有用である。The present invention can be applied not only to hermetically sealed semiconductor devices, but also to resin-sealed semiconductor devices in which a bottom substrate on which a semiconductor element is mounted, a cap, and a metal lead frame are combined and sealed with resin. For example, it is useful for semiconductor devices in the following fields.
（１）サーディツプおよびフラットパックパッケージ並
びにそれらの樹脂封止型パッケージ（２）ガラス封止お
よび樹脂封止型Ｌ ＣＣ（３）ＰＬＣＣ（リードを底面
に折曲げして成る樹脂封止型ｒ、 ｃ ｃ ）図面の簡ｔｌｔな説明第１図は本発明部月を使用して成るＬ ＣＣパッケージ
の継面図、第２図は同サーディツプ型パッケージの断面図である。(1) Surdip and flat pack packages and their resin-sealed packages (2) Glass-sealed and resin-sealed LCC (3) PLCC (resin-sealed type r, c with leads bent to the bottom) c) Brief explanation of the drawings Fig. 1 is a cross-sectional view of an LCC package using the parts of the present invention, and Fig. 2 is a sectional view of the same cerdip type package.
１・・・基板、２・・・キャビティ部、３・・・半導体
チップ、４・・・接合材料、５・・・配線部、６・・・
ボンディングワイヤ、７・・・絶縁膜、８・・・封着月
料、９・・・キャップ、１０・・・外部コンタクト部、
１１・・・基板底面部（下部電極）、１２・・・底部基
板、１３・・・半導体チップ、１４・・・接合材料、１
５・・・キャップ、】６・・・金属リードフレーム、１
７・・・封止材料、１８・・・ボンディングワイヤ、１
９・・・酸化膜（絶縁膜）。DESCRIPTION OF SYMBOLS 1... Substrate, 2... Cavity part, 3... Semiconductor chip, 4... Bonding material, 5... Wiring part, 6...
Bonding wire, 7... Insulating film, 8... Sealing charge, 9... Cap, 10... External contact part,
DESCRIPTION OF SYMBOLS 11... Substrate bottom part (lower electrode), 12... Bottom substrate, 13... Semiconductor chip, 14... Bonding material, 1
5... Cap, ]6... Metal lead frame, 1
7... Sealing material, 18... Bonding wire, 1
9... Oxide film (insulating film).
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196679AJPS6175548A (en) | 1984-09-21 | 1984-09-21 | semiconductor equipment |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59196679AJPS6175548A (en) | 1984-09-21 | 1984-09-21 | semiconductor equipment |
| Publication Number | Publication Date |
|---|---|
| JPS6175548Atrue JPS6175548A (en) | 1986-04-17 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59196679APendingJPS6175548A (en) | 1984-09-21 | 1984-09-21 | semiconductor equipment |
| Country | Link |
|---|---|
| JP (1) | JPS6175548A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214052A (en)* | 1988-02-22 | 1989-08-28 | Toshiba Corp | Semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214052A (en)* | 1988-02-22 | 1989-08-28 | Toshiba Corp | Semiconductor device |
| Publication | Publication Date | Title |
|---|---|---|
| US4577056A (en) | Hermetically sealed metal package | |
| US5504372A (en) | Adhesively sealed metal electronic package incorporating a multi-chip module | |
| US4656499A (en) | Hermetically sealed semiconductor casing | |
| US4542259A (en) | High density packages | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US4784974A (en) | Method of making a hermetically sealed semiconductor casing | |
| JP2592308B2 (en) | Semiconductor package and computer using the same | |
| EP0132849A2 (en) | Clad metal lead frame substrates | |
| EP0114917A2 (en) | Semiconductor packages | |
| JPH0445981B2 (en) | ||
| US5841183A (en) | Chip resistor having insulating body with a continuous resistance layer and semiconductor device | |
| EP0100817B1 (en) | A hermetically sealed casing of an electrical device and process of manufacturing | |
| JPS6175548A (en) | semiconductor equipment | |
| JPH03278451A (en) | Resin-sealed type semiconductor device | |
| JPH0196952A (en) | Hermetically sealed chip carrier | |
| JPS6153746A (en) | Semiconductor device | |
| JP2737332B2 (en) | Integrated circuit device | |
| JPH06216492A (en) | Electronic device | |
| KR19980025877A (en) | Ball grid array package with a heat sink attached to the chip | |
| JPH04144162A (en) | semiconductor equipment | |
| JPS6292354A (en) | Hybrid IC | |
| KR100525452B1 (en) | Semiconductor package & PCB mounted with the same | |
| JPS6236385B2 (en) | ||
| JPH01276658A (en) | Package for storing semiconductor elements | |
| EP0719453A1 (en) | Flip chip in metal electronic packages |