JPS61147352A - computer equipment - Google Patents

Abstract

PURPOSE:To expands the address space of a central processor and to utilize a bus effectively by providing an address conversion part which converts addresses of part of the address space of the central processor and makes them to correspond to the address space of the central processor. CONSTITUTION:When the central processor 1 accesses some address, a bus selection part 2 selects a system bus 3 or local bus 4. When the local bus 4 is selected, nothing changes as before, but when the system bus 3 is selected, the address conversion part 11 replaces address data that the central processor 1 accesses including the three high-order bits with the contents of the address conversion register 12 of an address conversion part 11 which is written by the central processor 1 previously. Thus, the contents of this register 12 are rewritten to access an optional area obtained by dividing the address space L of the 1st memory by 2<3>. When the unit of access is made minute, the number of the replaced bits is only increased.

Description

Translated fromJapanese

【発明の詳細な説明】〔産業上の利用分野〕本発明はコンピュータ装置に係り、特に、中央処理装置
のアドレス空間を拡張したコンピュータ装置に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a computer device, and particularly to a computer device in which the address space of a central processing unit is expanded.

〔従来の技術〕[Conventional technology]

従来、中央処理装置と、該中央処理装置にシステムバス
により結合された第１メモリと、上記中央処理装置にロ
ーカルバスにより結合された第２メモリとを備え、上記
中央処理装置のアドレス空間を両メモリのアドレス空間
に対応させてなるコンピュータ装置が知られている。Conventionally, a central processing unit is provided, a first memory coupled to the central processing unit by a system bus, and a second memory coupled to the central processing unit by a local bus, and the address space of the central processing unit is shared between both addresses. 2. Description of the Related Art Computer devices that correspond to memory address spaces are known.

第４図及び第５図は従来技術によるこの種コンピュータ
装置を示す。FIGS. 4 and 5 show a computer system of this type according to the prior art.

１は中央処理装置、２はバス選択部、３はシステムバス
で、該システムバス３は上記中央処理装置１を第１メモ
リ（図示せず）に結合させている。1 is a central processing unit, 2 is a bus selection unit, and 3 is a system bus, which connects the central processing unit 1 to a first memory (not shown).

４は上記中央処理装置１が搭載された印刷配線板Ｐ内の
ローカルバスで、該ローカルバス４は上記中央処理装置
ｌを第２メモリ（図示せず）に結合させている。Reference numeral 4 denotes a local bus within the printed wiring board P on which the central processing unit 1 is mounted, and the local bus 4 couples the central processing unit 1 to a second memory (not shown).

次にその作用について説明する。中央処理装置ｌがシス
テムバス３をアクセスするか、ローカルバス４をアクセ
スするかはアドレスによって決定される。中央処理装置
ｌがあるアドレスをアクセスすると、ハス選択部２は、
あらかじめ割り付けられたアドレスにより、システムバ
ス３か、ローカルハス４を選択する。上記中央処理装置
１のアドレス空間Ａの割り付は例を第５図に示し、当該
アドレス空間Ａはシステムバス用領域Ｂとローカルバス
用領域Ｃとに割り付けられている。Next, its effect will be explained. Whether the central processing unit l accesses the system bus 3 or the local bus 4 is determined by the address. When the central processing unit l accesses a certain address, the lotus selection unit 2
Either the system bus 3 or the local bus 4 is selected depending on the address assigned in advance. An example of the allocation of the address space A of the central processing unit 1 is shown in FIG. 5, where the address space A is allocated to a system bus area B and a local bus area C.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、このように構成された従来技術によるコンピ
ュータ装置においては、アドレス空間Ａをシステムバス
３とローカルバス４で分割しているので、あるバスに割
り付けられたアドレス空間Ｂ又はＣは、他のバスで使用
できない。このため、アドレス空間の不足、及びバスの
使用効率の低下などの問題点があった。By the way, in the conventional computer device configured as described above, the address space A is divided into the system bus 3 and the local bus 4, so that the address space B or C allocated to one bus is not used for other buses. cannot be used in Therefore, there are problems such as a shortage of address space and a decrease in bus usage efficiency.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、中央処理装置のアドレス空間の一部をアドレ
ス変換して、第１メモリのアドレス空間に対応させるア
ドレス変換部を設けたものである。The present invention is provided with an address converter that converts a part of the address space of the central processing unit to correspond to the address space of the first memory.

〔作用〕[Effect]

中央処理装置のアドレス空間の一部をアドレス変換して
、第１メモリのアドレス空間に対応させるため、上記中
央処理装置のアドレス空間が拡張する。The address space of the central processing unit is expanded by converting a part of the address space of the central processing unit to correspond to the address space of the first memory.

〔実施例〕〔Example〕

以下に、本発明の実施例を第１図乃至第３図に基づき説
明する。なお、従来技術と同一構成要素には同一符号を
付して説明を省略するものとする。Embodiments of the present invention will be described below with reference to FIGS. 1 to 3. Note that the same components as those in the prior art are given the same reference numerals, and the description thereof will be omitted.

然るに、１１はアドレス変換部で、該アドレス変換部１
１はアドレス変換用レジスタ１２を内ムしており、第２
図に示す如く、中央処理装置ｌのアドレス空間Ａの特定
領域りをシステムバス３で結合された第１メモリのアド
レス空間りにアドレス変換部するようになっている。However, 11 is an address translation section, and the address translation section 1
1 contains the address conversion register 12, and the second
As shown in the figure, an address translation section converts a specific area of the address space A of the central processing unit 1 into the address space of a first memory connected via a system bus 3.

次にその作用について説明する。Next, its effect will be explained.

中央処理装置１があるアドレスをアクセスすると、バス
選択部２が、システムバス３かローカルバス４を選択す
る。ローカルバス４が選択された場合は、従来と変わら
ないが、システムバス３が選択された場合は、アドレス
変換部１１は、中央処理装置１がアクセスしたアドレス
データのうち、上位３ビツトを、予め、中央処理装置１
が書き込んだアドレス変換部１１のアドレス変換用レジ
スタ１２の内容と交換する。このレジスタ１２の内容を
書きかえることにより、第１メモリのアドレス空間りを
１／２３に分割した任意の領域をアクセスすることが可
能となる。アドレス空間の割付けと、アドレス変換の例
を第３図に示す。また、上記実施例では、アドレスデー
タのうち上位３ビツトを交換したが、第１メモリのアド
レス空間りをアクセスする単位を細かくしたい時は、交
換するビット数を増やすだけで簡単に実現できる。When the central processing unit 1 accesses a certain address, the bus selection section 2 selects either the system bus 3 or the local bus 4. When the local bus 4 is selected, it is the same as before, but when the system bus 3 is selected, the address conversion unit 11 converts the upper 3 bits of the address data accessed by the central processing unit 1 in advance. , central processing unit 1
The contents of the address conversion register 12 of the address conversion unit 11 written by the address conversion section 12 are exchanged. By rewriting the contents of this register 12, it becomes possible to access any area obtained by dividing the address space of the first memory into 1/23. FIG. 3 shows an example of address space allocation and address conversion. Further, in the above embodiment, the upper three bits of the address data are exchanged, but if it is desired to access the address space of the first memory in smaller units, this can be easily achieved by simply increasing the number of bits to be exchanged.

（ｎビット交換でも良い）〔効果〕以上説明したように本発明によれば、中央処理装置のア
ドレス空間の一部をアドレス変換して、第１メモリのア
ドレス空間に対応させるアドレス変換部を設けたので、
上記中央処理装置のアドレス空間を拡張でき、しかも、
システムバス及びローカルバスを有効に活用できる。(N-bit exchange may also be possible.) [Effects] As explained above, according to the present invention, an address conversion unit is provided which converts a part of the address space of the central processing unit to correspond to the address space of the first memory. So,
The address space of the central processing unit can be expanded, and
The system bus and local bus can be used effectively.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例を示す構成図、第２図は本発
明を実施した場合のアドレス空間の割付けを説明する説
明図、第３図はアドレス変換の例を示す説明図、第４図
は従来技術による構成図、第５図は従来のアドレス空間
の割付は例を示す説明図である。１・・・中央処理装置、２・・・バス選択部、３・・・
システムバス、４・・・ローカルバス、１１・・・アド
レス変換部。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is an explanatory diagram illustrating address space allocation when the present invention is implemented, FIG. 3 is an explanatory diagram showing an example of address conversion, and FIG. FIG. 4 is a configuration diagram according to the prior art, and FIG. 5 is an explanatory diagram showing an example of the conventional address space allocation. 1... Central processing unit, 2... Bus selection unit, 3...
System bus, 4...local bus, 11...address translation unit.

Claims (1)

Translated fromJapanese

【特許請求の範囲】[Claims]中央処理装置と、該中央処理装置にシステムバスにより
結合された第１メモリと、該中央処理装置にローカルバ
スにより結合された第２メモリとを備え、上記中央処理
装置のアドレス空間を両メモリのアドレス空間に対応さ
せて両メモリへのデータの書込み又は読出しが可能とな
るようにしたコンピュータ装置において、上記中央処理
装置のアドレス空間の一部をアドレス変換して、上記第
１メモリのアドレス空間に対応させるアドレス変換部を
設けることにより、上記中央処理装置のアドレス空間を
拡張したことを特徴とするコンピュータ装置。a central processing unit; a first memory coupled to the central processing unit by a system bus; and a second memory coupled to the central processing unit by a local bus; In a computer device capable of writing or reading data to and from both memories in correspondence with address spaces, a part of the address space of the central processing unit is converted into an address space of the first memory. A computer device characterized in that the address space of the central processing unit is expanded by providing a corresponding address conversion section.