【発明の詳細な説明】（ａ）、発明の技術分野本発明は複数のディジタル加入者回線を収容する回線イ
ンタフェイス部、加入者回線より受信したデータを保存
加工するデータ処理部及び主処理制御部を有するディジ
タル回線データ処理装置に係り、特に回線インタフェイ
ス部及び回線データ処理部から主処理制御部に対する処
理要求を受付け、整理格納する為に設けられた処理要求
情報制御回路に関するものである。Detailed Description of the Invention (a) Technical Field of the Invention The present invention relates to a line interface unit that accommodates a plurality of digital subscriber lines, a data processing unit that stores and processes data received from the subscriber lines, and a main processing control unit. The present invention relates to a digital line data processing device having a circuit interface section and a line data processing section, and particularly to a processing request information control circuit provided to receive and organize processing requests from a line interface section and a line data processing section to a main processing control section.
（ｂ）、従来技術の問題点従来技術に依ると電子交換機のディジタル加入者回線イ
ンタフェイス部及び回線データ処理部から主処理制御部
に対する処理要求を受付け、整理格納する為に設けられ
た処理要求情報制御回路には、フリンジ・フロツグ等を
用意し、主処理制御部に対する処理要求を時系列的に格
納し、此れ等を一様に順次読み出して処理する形式を採
っていノこ。(b) Problems with the prior art According to the prior art, processing requests are provided to receive and organize processing requests from the digital subscriber line interface section and line data processing section of the electronic exchange to the main processing control section. The information control circuit is equipped with a fringe frog, etc., stores processing requests to the main processing control section in chronological order, and uniformly reads and processes these requests sequentially.
ディジタル加入者回線インタフェイス部及び回線データ
処理部から主処理制御部に対する処理要求には障害情報
の様に緊急を要するものからイン・チャンネルの制御情
報の様に緊急度の低いものが混在するが、此れ等を一様
に時系列的に配列して順次処理することは障害情報等の
緊急度の高いものを疎かにすると云う欠点があった。Processing requests from the digital subscriber line interface unit and line data processing unit to the main processing control unit include a mixture of urgent requests such as failure information and less urgent requests such as in-channel control information. , etc., uniformly arranging them in chronological order and processing them sequentially has the disadvantage that highly urgent items such as failure information are neglected.
（Ｃ）９発明の目的本発明の目的は従来技術の有する上記の欠点を除去し、
ディジタル加入者回線インクフェイス部、回線データ処
理部等の回線対応部から主処理制御部に対し送出される
複数種類の処理要求を優先度に応じて時系列的に処理出
来る処理要求情報制御回路を提供することである。(C)9 Purpose of the Invention The purpose of the present invention is to eliminate the above-mentioned drawbacks of the prior art;
The processing request information control circuit is capable of processing multiple types of processing requests sent to the main processing control section from the line corresponding sections such as the digital subscriber line ink face section and the line data processing section in chronological order according to the priority. It is to provide.
（ｄ）０発明の構成上記の目的は本発明によれば、複数のディジタル加入者
回線を収容する回線インクフェイス部、前記ディジタル
加入者回線より受信した情報を保存加工する回線データ
処理部、及び前記回線インクフェイス部と前記回線デー
タ処理部とを制御するマイクロ・プロセッサを含む前記
主処理制御部とから構成されるディジタル回線データ処
理装置に於いて、前記回線インクフェイス部及び前記回
線データ処理部から送出される複数種類の処理要求情報
を受信して整理格納した後、前記処理要求情報をキュー
・バッファ形式で且つ処理要求に優先度を持たせて前記
主処理制御部に送出する処理要求情報キューを具備し、
前記処理要求情報を時系列的に再編集することを特徴と
する請求報制御回路を提供することにより達成される。(d)0 Structure of the Invention According to the present invention, the above objects include: a line ink face section for accommodating a plurality of digital subscriber lines; a line data processing section for storing and processing information received from the digital subscriber lines; In a digital line data processing device comprising the line ink face unit and the main processing control unit including a microprocessor that controls the line data processing unit, the line ink face unit and the line data processing unit Processing request information that receives and organizes and stores a plurality of types of processing request information sent from the main processing controller, and then sends the processing request information to the main processing control unit in a queue buffer format and with priority given to the processing requests. Equipped with a cue,
This is achieved by providing a billing control circuit characterized by re-editing the processing request information in chronological order.
（ｅ）、発明の実施例本発明の要点は処理要求情報制御回路をキュー・バッフ
ァ形式で構成している点である。(e) Embodiments of the Invention The key point of the present invention is that the processing request information control circuit is constructed in the form of a queue buffer.
図は本発明に依る通信データ処理装置の一実施例を示す
ブロフク図である。The figure is a block diagram showing an embodiment of a communication data processing device according to the present invention.
図中、１は主処理制御部、２は回線データ処理部、３は
複数のディジタル加入者回線を収容する回線インクフェ
イス部、４は処理要求情報キュー、５は制御バス、６は
データ・バス、７は割り込み線、８は処理要求データ線
、９はデータ・キューである。In the figure, 1 is a main processing control unit, 2 is a line data processing unit, 3 is a line ink face unit that accommodates multiple digital subscriber lines, 4 is a processing request information queue, 5 is a control bus, and 6 is a data bus. , 7 is an interrupt line, 8 is a processing request data line, and 9 is a data queue.
以下図に従って本発明の詳細を説明する。The details of the present invention will be explained below with reference to the drawings.
ディジタル加入者回線インクフェイス部３に於いて受信
された有意情報【よデータ・バス６を経由して回線デー
タ処理部２に送られ、回線データ処理部２内のデータ・
キュー９に格納され、場合に依っては処理された上デー
タ・キュー９に格納される。Significant information received in the digital subscriber line ink face unit 3 is sent to the line data processing unit 2 via the data bus 6, and the data in the line data processing unit 2
The data is stored in the queue 9 and, as the case may be, processed and stored in the upper data queue 9.
有意情報がデータ・キュー９に格納されると、回線デー
タ処理部２は処理要求データ線８を介して処理要求情報
キュー４に処理要求を通知する。When the significant information is stored in the data queue 9, the line data processing section 2 notifies the processing request information queue 4 of a processing request via the processing request data line 8.
前記のキューには、有意情報の受信の通知だけでなく内
部処理のみの要求も受理される。The queue receives not only notifications of reception of significant information but also requests for internal processing only.
処理要求情報キュー４に対しては優先度の高い処理要求
から順次割り込み線７が動作して主処理制御部１に割り
込み要求が入る。For the processing request information queue 4, the interrupt line 7 is operated in order from the processing request with the highest priority, and an interrupt request is input to the main processing control section 1.
同一の優先度の場合は時系列的に早いものから順々に割
り込み線７が動作して主処理制御部１に割り込み要求が
入る。In the case of the same priority, the interrupt lines 7 are activated in order from the earliest in chronological order, and an interrupt request is input to the main processing control unit 1.
此の様にして順次入力される要求に基づき主処理制御部
１ば処理要求情報キュー４の内容を読み取り、此の情報
内容により回線データ処理部２及ひディジタル加入者回
線インクフェイス部３を制御する。Based on the requests sequentially input in this manner, the main processing control section 1 reads the contents of the processing request information queue 4, and controls the line data processing section 2 and digital subscriber line ink face section 3 based on the information contents. do.
（ｆ）、発明の効果以上詳細に説明した様に本発明によれば、ディジタル加
入者回線インタフェイス部、回線データ処理部等の回線
対応部から主処理制御部に対し送出される複数個の処理
要求を優先度に応じて時系列的に処理出来る処理要求情
報制御回路を実現出来ると云う大きい効果がある。(f) Effects of the Invention As explained in detail above, according to the present invention, a plurality of data signals sent to the main processing control section from the line corresponding section such as the digital subscriber line interface section and the line data processing section are provided. This has the great effect of realizing a processing request information control circuit that can process processing requests in chronological order according to their priorities.
図は本発明に依る通信データ処理装置の一実施例を示す
図である。図中、１は主処理制御部、２は回線データ処
理部、３は複数のディジタル加入者回線を収容する回線
インクフェイス部、４は処理要求情報キュー、５は制御
ノ＼゛ス、６はデータ・ハス〜７は割り込み線、８は処
理要求データ線、９ばデータ・キューである。The figure is a diagram showing an embodiment of a communication data processing device according to the present invention. In the figure, 1 is a main processing control unit, 2 is a line data processing unit, 3 is a line ink face unit that accommodates a plurality of digital subscriber lines, 4 is a processing request information queue, 5 is a control node, and 6 is a Data line 7 is an interrupt line, 8 is a processing request data line, and 9 is a data queue.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17722583AJPS6069771A (en) | 1983-09-26 | 1983-09-26 | Processing request information control circuit |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17722583AJPS6069771A (en) | 1983-09-26 | 1983-09-26 | Processing request information control circuit |
| Publication Number | Publication Date |
|---|---|
| JPS6069771Atrue JPS6069771A (en) | 1985-04-20 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17722583APendingJPS6069771A (en) | 1983-09-26 | 1983-09-26 | Processing request information control circuit |
| Country | Link |
|---|---|
| JP (1) | JPS6069771A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366693A (en)* | 1986-09-09 | 1988-03-25 | カシオ計算機株式会社 | Data processing device with time processing function |
| US7010389B2 (en) | 2001-11-30 | 2006-03-07 | Mckesson Automation, Inc. | Restocking system using a carousel |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366693A (en)* | 1986-09-09 | 1988-03-25 | カシオ計算機株式会社 | Data processing device with time processing function |
| US7010389B2 (en) | 2001-11-30 | 2006-03-07 | Mckesson Automation, Inc. | Restocking system using a carousel |
| US7072737B2 (en) | 2001-11-30 | 2006-07-04 | Mckesson Automation, Inc. | Filling a restocking package using a carousel |
| Publication | Publication Date | Title |
|---|---|---|
| US4523055A (en) | Voice/text storage and retrieval system | |
| GB1316807A (en) | Data processing system input-output | |
| JPS5897944A (en) | Data transfer system among microprocessors | |
| JPS6069771A (en) | Processing request information control circuit | |
| JPS62182957A (en) | Communication tracing system | |
| JPS615361A (en) | Communication interface circuit | |
| JPS60201453A (en) | Memory access controlling system | |
| JPS6051346A (en) | Data transfer system | |
| JP2539517B2 (en) | Communication control method | |
| JPS6198469A (en) | Inter-microprocessor communications system | |
| JPH01145745A (en) | Exclusive control method for file access | |
| JPS6115450B2 (en) | ||
| JPH0573484A (en) | Information processing system | |
| JPS6141198B2 (en) | ||
| JPS6151256A (en) | Receiving data transfer control system | |
| JPS63227149A (en) | Communication control method in loop communication system | |
| JPS6371723A (en) | Terminal device screen display method | |
| JPS59218545A (en) | Screen switching device for workstation equipment | |
| JPH0728750A (en) | Interface conversion device | |
| JPS58161033A (en) | Analog scan system | |
| JPH03202922A (en) | Protocol processor | |
| JPH04372042A (en) | Input/output interrupt processing management system | |
| JPH0644258B2 (en) | DMA transfer destination buffer setting method | |
| JPH03160546A (en) | Bus conversion computer system | |
| JPH0298764A (en) | File data transfer control method |