JPS6038033B2 - semiconductor equipment - Google Patents

Description

Translated fromJapanese

【発明の詳細な説明】本発明は、半導体装置の不純物分布構造、特に電子なだ
れを利用する半導体装置の不純物分布構造に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an impurity distribution structure of a semiconductor device, and particularly to an impurity distribution structure of a semiconductor device that utilizes electron avalanche.

ＧａＡｓレーザやＹＡＧレーザ等の近赤外光を信号源と
する光通信方式が最も有望なものとして最近、研究開発
が活発に進められている。Optical communication systems using near-infrared light such as GaAs lasers and YAG lasers as signal sources are considered to be the most promising, and research and development have recently been actively carried out.

一方光通信用受光素子としては電子なだれフオトダィオ
ード（以下ＡＰＢと呼ぶ）が最も適していると考えられ
てるが、このような近赤外光をシリコンＡＰＢで受けた
とき、効率良くしかも高速で光電流を発生せしめるため
には、数１０ｈ一以上の長い空乏層を有するＡＰＤを用
意する必要がある。しかし、単純なｐｎ接合でこのよう
な長に空乏層を形成しようとすれば数１００ボルト以上
の高い動作バイアス電圧となってしまうため、この高い
動作バイアス電圧を回避するために、電子なだれを起す
領域のみで高電界が発生し光吸収領域は低電界となる構
造が探られている。この懐合横造は超階段型と呼ばれる
ｎ＋−ｐ−ｍ−ｐ十構造で、基板、又は高低抗ェピタキ
シャル層を動作バイアス電圧を印加した時に空乏層化す
るのでリーチ・スルー型とも呼ばれ、その具体的な一例
は、アィ・ィー・イー・イートランザクシヨンズ オン
ヱレクトロンデパィシィーズ誌ＥＤ−１４萱第５号２
３９一２５１頁（ｌＥＥＥ Ｔｒａｎｓａｃｔｏｎｓ
ｏｎ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ，ｖｏｌ．ＥＤ
−１４，Ｎ０５，ｐｐ．２３９−２５１，１９６７）所
載のェィツチ・ダブリュー・ルェツグ（日．Ｗ．Ｒｕｅ
難）氏の論文に記載されている。このｎ＋−ｐ−汀−〆
構造は、多層ェピタキシャル成長法や不純物の熱拡散法
によって得ることも可能である。一方、一般にＡＰＤと
して良好な特性を得るためには、不純物濃度むらが少な
く且つ導入欠陥の少ないイオン注入法でｐｎ接合部分を
形成する方が好結果が得られている。そこで、このｎ十
−ｐ−ｍ−〆構造をイオン注入法で形成することが考え
られる。しかしｎ十層の形成の為シリコンに隣等の第Ｖ
族原子イオンを注入すると、注入イオンの分布はガウス
分布とはならずに指数関係的に伸びるすそ引きが生じる
ため、低濃度で形成されているｐ層を覆ってしまい所望
の超階段型不純物分布が得られなくなる。また、ｎ十一
ｐ接合ではｎ＋側の最大電界強度が大きくなるため雑音
が大きくなる。On the other hand, an avalanche photodiode (hereinafter referred to as APB) is considered to be the most suitable photodetector for optical communication, but when near-infrared light is received by a silicon APB, it can efficiently and rapidly generate a photocurrent. In order to generate this, it is necessary to prepare an APD having a long depletion layer of several tens of h or more. However, if we try to form a depletion layer with such a length with a simple pn junction, the operating bias voltage will be high, over several hundred volts, so in order to avoid this high operating bias voltage, we need to create an electron avalanche. A structure is being explored in which a high electric field is generated only in the region and a low electric field is generated in the light absorption region. This kaiai horizontal structure has an n+-p-m-p ten structure called a super-step type, and is also called a reach-through type because it becomes a depletion layer when the substrate or the anti-epitaxial layer is applied with an operating bias voltage. , a specific example is EI Transactions on Electronic Devices Magazine ED-14 萱 No. 5 2
Pages 39-251 (1EEE Transactons
on ElectronDevices, vol. ED
-14, N05, pp. 239-251, 1967)
It is described in a paper by Mr. This n+-p-layer structure can also be obtained by a multilayer epitaxial growth method or an impurity thermal diffusion method. On the other hand, in general, in order to obtain good characteristics as an APD, it is better to form a pn junction portion by an ion implantation method with less unevenness in impurity concentration and fewer introduced defects. Therefore, it is conceivable to form this n0-p-m-〆 structure by ion implantation. However, due to the formation of n10 layers, Vth layer next to silicon, etc.
When group atom ions are implanted, the distribution of the implanted ions does not become a Gaussian distribution, but an exponentially extending skirt occurs, which covers the p-layer formed at a low concentration, resulting in the desired super-step impurity distribution. will not be obtained. Further, in the n11p junction, the maximum electric field strength on the n+ side increases, so noise increases.

本発明は、上述の問題点を解決し、低雑音で高増倍率の
ＡＰＤを提供することを目的として、ｎ十（もしくは金
属）−ｎ−ｐ−ｍ−ｐ十構造を有し、このｎ型層の不純
物濃度分布が指数関数的であることを特徴とした構成と
なっている。The present invention aims to solve the above-mentioned problems and provide an APD with low noise and high multiplication factor. The structure is characterized in that the impurity concentration distribution of the mold layer is exponential.

図は、本発明の一実施例を説明する不純物分布である。The figure is an impurity distribution explaining one embodiment of the present invention.

この図に示される礎造は例えば次のようにして得られる
。棚素を約１ぴ９弧‐３合むｐ＋シリコン基板上に、同
じく棚素を約１び４肌‐３含む中型ェピタキシャル層を
成長させたゥェハーに、棚素イオンを３００ｋｅＶのエ
ネルギーで約１び２肌‐２注入してｐ層が形成される。
次いで燐イオンを５０ｋｅＶのエネルギーで約１び４ｃ
の‐２注入すれば燐の最大濃度位置は表面から０．１仏
ｍ以下になるが指数関数に近いすそ引き分布により燐が
ｐ層に到達してｎ層が形成される。最後にオーミック接
触層として燐を表面濃度が１ぴ９弧‐３以上になるよう
に熱拡散して０．１山肌程度の深さのｎ＋を形成して望
みのｎ十一ｎ−ｐ−ｍ−〆構造が得られる。ｎ＋層は金
属に置換してもよい。このようにして得られた本発明の
ｎ十一ｎ−ｐ−ｍ−ｐ＋構造のＡＰＤにおいては、逆バ
イアスを印加したときｐおよびｍ層が空乏層となると同
時に、従来のｎ＋−ｐ−汀−ｐ＋構造のＡＰＤとは異な
り、ｎ層がほぼ空乏層となる。また本発明のｎ層は指数
関数的に表面に近いほどドナー濃度が高いため、ｎ層の
うちｎ＋際までは空乏層が拡がることはない。この空乏
層の拡がる大きさはｎ層を形成するときのイオン注入量
で容易に決定し得る。本発明のこのようなｎ層の性質に
よって次のような効果がもたらされる。即ち、ｎ十層及
びその境界近傍には、動作状態で高電界が印加すること
がないため、ｎ十層形成の時に導入された熱拡散による
欠陥が露呈することがなく、欠陥と不純物むらの少ない
イオン注入法によって形成されたｎ層とｐ層とによりｐ
ｎ接合が構成されているため、マイクロプラズマ雑音が
少なく、増倍率の高い、均一な薮合が得られる。また、
この本発明によるｎ層のもたらす別の効果としては、ｐ
ｎ接合近傍の不純物分布が、従来のｎ＋−ｐ吏造に比し
て、本発明の如くｎ十一ｎ−ｐ構造とした方が最大電界
強度が小さくなる点に有る。The foundation shown in this figure can be obtained, for example, as follows. On a wafer on which a medium-sized epitaxial layer containing about 1 and 4 arc-3 shelf elements was grown on a p+ silicon substrate containing about 1 and 9 arc-3 shelf elements, shelf element ions were applied at an energy of about 300 keV. 1 and 2 Skin-2 is injected to form the p layer.
Next, phosphorus ions were irradiated with about 1 and 4 c at an energy of 50 keV.
If -2 is implanted, the maximum concentration of phosphorus will be less than 0.1 m from the surface, but due to the skirting distribution close to an exponential function, phosphorus will reach the p layer and form the n layer. Finally, as an ohmic contact layer, phosphorus is thermally diffused to a surface concentration of 1p9arc-3 or more to form an n+ layer with a depth of about 0.1 mountain surface to form the desired n11np-m. − A closing structure is obtained. The n+ layer may be replaced with metal. In the thus obtained APD having the n11n-p-m-p+ structure of the present invention, when a reverse bias is applied, the p and m layers become depletion layers, and at the same time, the conventional n+-p- Unlike the -p+ structure APD, the n layer almost becomes a depletion layer. Further, in the n-layer of the present invention, the donor concentration is exponentially higher as it approaches the surface, so the depletion layer does not expand to the n+ region of the n-layer. The extent to which this depletion layer expands can be easily determined by the amount of ions implanted when forming the n-layer. The properties of the n-layer of the present invention bring about the following effects. In other words, since a high electric field is not applied to the n-layers and their boundaries during operation, defects caused by thermal diffusion introduced during the formation of the n-layers are not exposed, and defects and impurity unevenness are prevented. The n layer and p layer formed by a small amount of ion implantation make the p
Since an n-junction is configured, a uniform cross-section with low microplasma noise and a high multiplication factor can be obtained. Also,
Another effect brought about by the n-layer according to the present invention is that p
The impurity distribution near the n-junction is such that the maximum electric field strength is smaller when the n11 n-p structure of the present invention is used, compared to the conventional n+-p structure.

シリコンＡＰＤでは、周知の如く、最大電界強度が低い
ほど電子と正孔のイオン化率に差が生じて電子なだれ雑
音が低くなるので、本発明のｎ十一ｎ−ｐ−汀−ｐ十構
造は、雑音が少なく、増倍率が高い、優れた特性を有す
るＡＰＤを供給するために極めて好ましい不純物分布構
造であるといえる。図面の簡単な説明図は本発明の一実
施例を説明する不純物分布を示す。In silicon APDs, as is well known, the lower the maximum electric field strength, the greater the difference in ionization rate between electrons and holes, and the lower the electron avalanche noise. This can be said to be an extremely preferable impurity distribution structure in order to provide an APD with excellent characteristics such as low noise and high multiplication factor. A simplified illustration of the drawing shows an impurity distribution illustrating one embodiment of the invention.

Claims (1)

Translated fromJapanese

【特許請求の範囲】[Claims]１ ｎ＾＋（もしくは金属）−ｎ−ｐ−π−ｐ＾＋構造
を有し、しかもこのｎ型層の不純物濃度分布が指数関数
的であることを特徴とする半導体装置。1. A semiconductor device having an n^+ (or metal)-n-p-π-p^+ structure and characterized in that the impurity concentration distribution of this n-type layer is exponential.