【発明の詳細な説明】〔技術分野〕本発明は１、調律装置付電子時計の表示方法に関する。[Detailed description of the invention]〔Technical field〕The present invention relates to 1. a display method for an electronic timepiece with a tuning device;
従来の調律装置付電子時計の表示方法では、現在表示装
置に表示している被測定周波数のデータが瞬時にして大
きく変化した場合表示は瞬時にして変化してしまう。そ
のため斜式表示の場合針が大きく振れ、また液晶、ＬＥ
Ｄ等の数字表示においては、数字が一定せず読み取るの
に非常に困難で、微妙な調律ができないという問題点が
あった〔目 的〕本発明は、このような問題点を解決するもので、その目
的とするところは、被測定データが瞬時にして変化した
場合でも演算手段の演算速度を遅らせることで、表示を
ゆっくり変化させて行くことができゆらぎのない表示を
し、容易に調律ができるようにすることを提供すること
にある。In the conventional display method of an electronic watch with a tuning device, if the data of the measured frequency currently displayed on the display device changes instantaneously and greatly, the display changes instantaneously. Therefore, in the case of slanted display, the needle swings significantly, and the LCD, LE
When displaying numbers such as D, there is a problem that the numbers are not consistent and are very difficult to read, making it impossible to perform delicate tuning. [Purpose] The present invention is intended to solve these problems. The purpose of this is to slow down the calculation speed of the calculation means even when the data to be measured changes instantaneously, so that the display can be changed slowly, the display can be displayed without fluctuation, and tuning can be easily performed. Our mission is to provide what we can do.
本発明の調律装置刊電子詩話において、マイクロホンか
らの入力信号の周波波を測定する周波数測定手段と、前
記周波数測定手段からの周波数データと、現在表示して
いるデータとを比較した結果により、加算、減算の信号
を出力する比較手段と、前記比較手段からの加算、減算
信号により現在表示しているデータに加計、減算を行う
演算手段と、前記演算手段の演算速度を制御する演ｎ速
度制御手段によって構成したことを特徴とする。In the electronic poem published by the tuning device of the present invention, the frequency measurement means for measuring the frequency wave of the input signal from the microphone performs addition based on the result of comparing the frequency data from the frequency measurement means and the currently displayed data. , a comparison means that outputs a subtraction signal, an arithmetic means that performs addition and subtraction on the currently displayed data based on the addition and subtraction signals from the comparison means, and an operation speed control that controls the arithmetic speed of the arithmetic means. It is characterized by being constructed by means.
以下、本発明について実施例に基づき詳細に説明する。Hereinafter, the present invention will be described in detail based on examples.
第１図は、本発明における調律装置付電子時用の一構成
輿１であり構成を説明すると１ａの部分は演算速度制御
手段、１ｂの部分は演算手段である。まず１αの部分の
構成を説明すると、１は、３２７６８Ｈ２の原振を発振
させるための発振回路である。２は、１からの信号を分
周して３２Ｈｚにする為の分周回路である。６は、２の
分周信号を計数して１０Ｈ２のクロック信号を作り出す
計数回路である。次に１ｂの分野の構成を説明すると、
４は、３の計数回路からの信号をクロックとしてラッチ
動作をするラッチ回路である。６は、５の周波数測定回
路からの信号と、４のラッチ回路からの出力信号とを比
較してその結果を出力する比較回路であり、７は、乙の
比較回路からの信号により１加算、１減算をする全加算
器である。FIG. 1 shows one configuration of the electronic tuning device 1 according to the present invention, and to explain the structure, a portion 1a is a calculation speed control means, and a portion 1b is a calculation means. First, the configuration of the part 1α will be explained. 1 is an oscillation circuit for oscillating the original oscillation of 32768H2. 2 is a frequency dividing circuit for frequency dividing the signal from 1 to 32 Hz. 6 is a counting circuit that counts the frequency-divided signal of 2 to generate a 10H2 clock signal. Next, to explain the structure of field 1b,
4 is a latch circuit that performs a latch operation using the signal from the counting circuit 3 as a clock. 6 is a comparison circuit that compares the signal from the frequency measurement circuit 5 with the output signal from the latch circuit 4 and outputs the result; 7 adds 1 with the signal from the comparison circuit B; This is a full adder that subtracts by 1.
また５は、マイクロホンからの入力信号をデジタル変換
して周波数を測定する周波数測定回路であり、９は、４
のラッチ回路の出力を表示する表示回路である。Further, 5 is a frequency measurement circuit that digitally converts the input signal from the microphone and measures the frequency;
This is a display circuit that displays the output of the latch circuit.
第２図は、本発明における表示の１１３ｉｌｌである。FIG. 2 is 113ill of the display according to the present invention.
９はシャープ表示であり１０に示す音程より半音高い場
合に点灯する。１０は音名表示であり常時点灯している
。１１は、測定音がどの音名かを示すものでこの表示が
点灯している所が現在の音名となる。１２は現在のレベ
ルが高低いずれにず・れているかを示すものである。１
３はレベル表示であり、１３α、１３ｉがそれぞれ−５
０，＋５０セント（１セントは半音を／１００”た比率
）のずれを示し以下１０セントきざみになっておりレベ
ルが±２セントになると１３６が点灯する。9 is a sharp display, which lights up when the pitch is a semitone higher than the pitch shown at 10. 10 is a pitch name display, which is always lit. Reference numeral 11 indicates the note name of the measured note, and the place where this display is lit is the current note name. 12 indicates whether the current level is high or low. 1
3 is the level display, 13α and 13i are each -5
It indicates a deviation of 0, +50 cents (1 cent is a semitone/100"), and is in increments of 10 cents. When the level reaches ±2 cents, 136 lights up.
第３図は、第１図における１ｈは演算手段の部分を取り
出し、説明するためのものである。In FIG. 3, 1h in FIG. 1 is for extracting and explaining the calculation means.
第３図において動作を説明すると、まず５の周波数測定
回路で、マイクロホンからの入力信号は、デジタル変換
され周波数測定された後、７の全加算器と６の比較回路
に送られる。比較回路では現在表示されているデータ３
２と比較し、ろ６が３２より大きい場合、全加算器に１
加算信号３４（３３）５２の場合だけ“°Ｈ″になる）
を出力する、全加算器では１加算を実行して３６として
ラッチ回路に出力する。ラッチ回路では、クロック６１
のパルスの立ちＦがりで６６をそのまま出力する。ここ
で出力は再び３１が立ち下がるまで保持される。この動
作を３２と３６が一致するまで繰り返す。また３３が３
２より小さかった場合比軸回路は１減算信号３５を出力
する（ ３３（３２の場合だけＨ″′になる。）。以下
は前記と同じ動作をする。各信号のタイミングは第４図
に示す。尚、本発明において、ＣＰＵと、各種の記憶手
段を用いてソフトウェア的に構成することも可能である
。To explain the operation in FIG. 3, first, in the frequency measuring circuit 5, the input signal from the microphone is digitally converted and frequency measured, and then sent to the full adder 7 and the comparison circuit 6. Data 3 currently displayed in the comparison circuit
2, if 6 is larger than 32, 1 is added to the full adder.
Only when the addition signal is 34 (33) 52, it becomes “°H”)
The full adder performs 1 addition and outputs the result as 36 to the latch circuit. In the latch circuit, the clock 61
66 is output as is at the rising edge of the pulse F. Here, the output is held until 31 falls again. This operation is repeated until 32 and 36 match. Also 33 is 3
If it is smaller than 2, the ratio axis circuit outputs a 1 subtraction signal 35 (33 (it becomes H'' only in the case of 32). The following operation is the same as above. The timing of each signal is shown in Figure 4. Incidentally, in the present invention, it is also possible to configure it in terms of software using a CPU and various storage means.
以上述べたように、本発明は、測定データの瞬時の変化
に対しても表示は少しづつ変化するように構成したもの
で、これにより、表示面が大きくとれず、表示の安定度
も厳しく要求される時計のような場合であっても、表示
は非常に安定させることができる、また、表示が安定し
ているために、調律がしやすく、初めての人であっても
容易Ｇこ調律ができる。また、従来の技術では、アジ−
ログ表示の方が視覚的に勝っているが、本発明Ｏこよれ
ば、演算手段の演算速度な、演算速度制御手段をこより
変化させることができるように構成したので、他のデジ
タル表示よりも、格段な安定感と高級感を有し、アナロ
グ表示よりも良好な視覚特性を有するという効果がある
。As described above, the present invention is configured so that the display changes little by little even in response to instantaneous changes in measurement data, which prevents the display from taking up a large area and requires strict display stability. The display can be made very stable even when the watch is being used for a long time, and because the display is stable, it is easy to tune, even for first-time users. can. In addition, with conventional technology,
The log display is visually superior, but according to the present invention, the calculation speed of the calculation means and the calculation speed control means can be changed, so it is better than other digital displays. , it has the effect of having a much more stable and luxurious feel, and better visual characteristics than analog displays.
【図面の簡単な説明】第１図は、本発明の構成図、第２図は、本発明における
表示の１例を示す図、第６図は、第１図の１ｈの部分を
取り出しくわしく≠ｔいた図、第４図はタイムチャート
である。１・・・・・・・・・発振回路２・・・・・・・ 分周回路ろ・・・・・・・・・語数回路４・・・・・・・・・ラッチ回路５・・・・・・・・・周波数測定回路６・・・・・・・・・比較回路７・・・・・・・・・全加算器８・・・・・・・・表示回路９・・・・・・・・シャープ表示部１０・・・・・・音名表示部１１１・・・・・・音名表示ｆｆ１（２１２・・・・・・レベル高低表示部[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a block diagram of the present invention, FIG. 2 is a diagram showing an example of a display in the present invention, and FIG. 6 is a detailed explanation of the portion 1h in FIG. 1. Figure 4 is a time chart. 1...Oscillator circuit 2...Divider circuit...Word count circuit 4...Latch circuit 5... ......Frequency measurement circuit 6...Comparison circuit 7...Full adder 8...Display circuit 9... ... Sharp display section 10 ... Pitch name display section 1 11 ... Pitch name display ff1 (2 12 ... Level high/low display section
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002478AJPS60146176A (en) | 1984-01-10 | 1984-01-10 | Electronic clock with tuning device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002478AJPS60146176A (en) | 1984-01-10 | 1984-01-10 | Electronic clock with tuning device |
| Publication Number | Publication Date |
|---|---|
| JPS60146176Atrue JPS60146176A (en) | 1985-08-01 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59002478APendingJPS60146176A (en) | 1984-01-10 | 1984-01-10 | Electronic clock with tuning device |
| Country | Link |
|---|---|
| JP (1) | JPS60146176A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013504096A (en)* | 2009-09-07 | 2013-02-04 | ウーテーアー・エス・アー・マニファクチュール・オロロジェール・スイス | A watch with an integrated semitone gradation |
| JP2014035494A (en)* | 2012-08-09 | 2014-02-24 | Roland Corp | Tuning device |
| US9500515B2 (en) | 2013-10-21 | 2016-11-22 | Mass Moment LLC | Multifunctional wearable audio-sensing electronic device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013504096A (en)* | 2009-09-07 | 2013-02-04 | ウーテーアー・エス・アー・マニファクチュール・オロロジェール・スイス | A watch with an integrated semitone gradation |
| JP2014035494A (en)* | 2012-08-09 | 2014-02-24 | Roland Corp | Tuning device |
| US9500515B2 (en) | 2013-10-21 | 2016-11-22 | Mass Moment LLC | Multifunctional wearable audio-sensing electronic device |
| Publication | Publication Date | Title |
|---|---|---|
| Moore | Table lookup noise for sinusoidal digital oscillators | |
| JPS60146176A (en) | Electronic clock with tuning device | |
| US4163408A (en) | Musical tuning device | |
| JP3160137B2 (en) | Radio-controlled clock | |
| US4508000A (en) | Frequency-selectable signal generator | |
| JPS6115364B2 (en) | ||
| US4128003A (en) | Acoustic couplers for horological calibration instruments | |
| JPH0136237Y2 (en) | ||
| JPH0723758Y2 (en) | Zero-zero switch mechanism | |
| JP3284145B2 (en) | PLL synchronous measuring device | |
| JPS60239693A (en) | Electronic time piece with tuning function | |
| JPS58148923A (en) | Electronic tuning device | |
| CA1075916A (en) | Electronic timepiece with designation of various displays | |
| JPS6142154Y2 (en) | ||
| JPS59225383A (en) | Electronic timepiece | |
| KR0165052B1 (en) | Digital ring back tone generating circuit | |
| JPS6111759Y2 (en) | ||
| JPH0560564A (en) | Optical fiber gyroscope | |
| JPS60114786A (en) | Electronic clock with melody function | |
| JPH0119117Y2 (en) | ||
| JPS5837759A (en) | Electronic desk top calculator with melody | |
| JPS62235855A (en) | Dial tone generator | |
| JPH0153753B2 (en) | ||
| JPS627991B2 (en) | ||
| JPS6140354B2 (en) |