【発明の詳細な説明】産業上の利用分野本発明は、内燃機関のノッキングを検出し、ノンキング
を回避するノッキング制御装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a knocking control device that detects knocking in an internal combustion engine and avoids non-king.
従来例の構成とその問題点自動車等のエンジンがノッキングを起すと、ノッキング
特有の振動が発生する。このエンジンの振動をノッキン
グセンサで検出し、ノッキングセンサの出力信号を観測
することによりエンジンのノッキングを検知できる。ノ
ッキング制御装置は、ノッキングの有無、程度を検知し
、点火のタイミングを変えてノッキングを回避するだめ
の装置である。Conventional configuration and its problems When the engine of an automobile or the like causes knocking, vibrations peculiar to knocking occur. Engine knocking can be detected by detecting this engine vibration with a knocking sensor and observing the output signal of the knocking sensor. A knocking control device is a device that detects the presence and extent of knocking and changes the ignition timing to avoid knocking.
ノッキングは、一定のクランク角範囲（以下ノックゲー
トと称する）で発生し、このノックゲートで得たノンク
センサ信号レベル（Ｖｋ）と、ノッキングが発生しにく
い一定のクランク角範囲（以下ノイズゲートと称する）
で得た信号を基にして得たノック判定レベル（ｖｔｈ）
とを比較し、■に′＞ Ｖｔｈ ・・・・・・・・・・
・印・・・・・・・ （１１であれば、ノッキングであ
ると判定できる。Knocking occurs within a certain crank angle range (hereinafter referred to as knock gate), and the non-knock sensor signal level (Vk) obtained at this knock gate and a certain crank angle range in which knocking is less likely to occur (hereinafter referred to as noise gate)
Knock judgment level (vth) obtained based on the signal obtained from
Compare with, and find that ■'＞Vth ・・・・・・・・・・・・
- Mark... (If it is 11, it can be determined that it is knocking.
第１図は従来のノッキング制御装置の構成を示している
。第１図において、１はエンジンブロック等に取付けら
れたノッキングセンサであシ、このノッキングセンサ１
はエンジンの振動を電気信号に変換する。第３図（ｂ）
の実線Ｂｌはノッキングセンサ１の出力信号を示してい
る。２は帯域フィルタであり、この帯域フィルタ２はノ
ッキングセンサ１の出力信号中より雑音成分を除去し、
ノンキングの特徴周波数近傍の周波数成分を抽出する。FIG. 1 shows the configuration of a conventional knocking control device. In Fig. 1, 1 is a knocking sensor installed on the engine block, etc., and this knocking sensor 1
converts engine vibrations into electrical signals. Figure 3(b)
A solid line Bl indicates the output signal of the knocking sensor 1. 2 is a bandpass filter, and this bandpass filter 2 removes noise components from the output signal of the knocking sensor 1;
Extract frequency components near the non-king characteristic frequency.
３は帯域フィルタ２の出力を整流する整流器、４は整流
器３の出力を積分する積分器であり、帯域フィルタ２の
出力は上記整流器３、積分器４を介して整流・積分され
て平均化される。第３図（ｂ）の破線Ｂ２は積分器４よ
り出力される平均化出力を示している。５はアナログス
イッチ５Ａ、５Ｂからなるアナログスイッチ回路であり
、アナログスイッチ５Ａ、５Ｂはマイクロコンピュータ
９よシ出力されるノックゲート信号、ノイズゲート信号
によりオン“、オフ制御される。６は比較器、７はディ
ジタル・アナログ（Ｄ／Ａ ’）変換器で６り、Ｄ／Ａ
変換器７はマイクロコンピュータ９より出力されるディ
ジタル信号をアナログ信号に変換して比較器６の一方の
入力端子に印加する。比較器６の他方の入力端子にはア
ナログスイッチ５Ａを介して帯域フィルタ２の出力、又
はアナログスイッチ５Ｂを介して積分器４の出力が印加
され、Ｄ／Ａ変換器７の出力と比較される。比較器７か
らは、第３図（ｅ）に示すように、ノイズゲート信号（
第３図（Ｃ１における”ＨＩ＋の期間）において、帯域
フィルタ２の出力（第３図（ｂｌのＢｌ）がＤ／Ａ変換
器７より出力されるノック判定レベルよシ大きくなる毎
にノックパルスを発生する。８はカウンタであり、この
カウンタ８は点火から次の点火までの期間における比較
器７の出力パルス数を計数する。カウンタ８で計数され
た計数値はマイクロコンピュータ９に入力され、この計
数値に基づいてノンキングの有無、程度が判定される。3 is a rectifier that rectifies the output of the bandpass filter 2, and 4 is an integrator that integrates the output of the rectifier 3.The output of the bandpass filter 2 is rectified and integrated through the rectifier 3 and the integrator 4, and then averaged. Ru. A broken line B2 in FIG. 3(b) indicates the averaged output output from the integrator 4. 5 is an analog switch circuit consisting of analog switches 5A and 5B, and the analog switches 5A and 5B are controlled to be turned on and off by a knock gate signal and a noise gate signal output from the microcomputer 9. 6 is a comparator; 7 is a digital to analog (D/A') converter;
The converter 7 converts the digital signal output from the microcomputer 9 into an analog signal and applies it to one input terminal of the comparator 6. The output of the bandpass filter 2 via the analog switch 5A or the output of the integrator 4 via the analog switch 5B is applied to the other input terminal of the comparator 6, and is compared with the output of the D/A converter 7. . From the comparator 7, as shown in FIG. 3(e), the noise gate signal (
In FIG. 3 ("HI+ period in C1"), a knock pulse is generated every time the output of the bandpass filter 2 (Bl in FIG. 3 (bl) becomes larger than the knock judgment level output from the D/A converter 7). 8 is a counter, and this counter 8 counts the number of output pulses of the comparator 7 during the period from ignition to the next ignition.The count value counted by the counter 8 is input to the microcomputer 9, The presence or absence and degree of non-king is determined based on the counted value.
また比較器６の出力もマイクロコンピータ９に入力され
、ノッキング判定レベルが算出される。上記マイクロコ
ンピュータ９は入出力ポート１０１中央処理装置（ＣＰ
Ｕ）１１、ランダムアクセスメモリ（ＲＡＭ）１２．
リードオンリーメモリ（ＲＯＭ）１３等から構成されて
いる。The output of the comparator 6 is also input to the microcomputer 9, and a knocking determination level is calculated. The microcomputer 9 has an input/output port 101 central processing unit (CP).
U) 11, Random Access Memory (RAM) 12.
It is composed of a read only memory (ROM) 13 and the like.
１４はディストリビュータ内に設けられたピックアップ
コイルでアシ、このピックアップコイル１４からは、エ
ンジンの各気筒の特定クランク角に対応した信号が出力
される。１５はピックアップコイル１４の出力を波形整
形して第３図（ａ）に示す矩形状の点火タイミング信号
を出力する波形整形回路である。なお第３図（ａｌにお
ける矢印は点火タイミングを示す。１６はノンキングの
有無、程度に応じて点火タイミング信号を遅角した信号
を増幅する増幅器、１７はイグナイタである。Reference numeral 14 denotes a pickup coil provided in the distributor. This pickup coil 14 outputs a signal corresponding to a specific crank angle of each cylinder of the engine. 15 is a waveform shaping circuit that shapes the waveform of the output of the pickup coil 14 and outputs a rectangular ignition timing signal shown in FIG. 3(a). Note that the arrow in FIG. 3 (al) indicates the ignition timing. 16 is an amplifier that amplifies a signal obtained by retarding the ignition timing signal depending on the presence or absence of non-king, and the degree of non-king, and 17 is an igniter.
第七図は第１図におけるマイクロコンピータ９の機能を
ブロックで示している。FIG. 7 shows the functions of the microcomputer 9 in FIG. 1 in blocks.
第２図において、１８はノッキング判定手段であシ、こ
のノッキング判定手段１８はカウンタ８で計数された一
点火中のノックパルス数に基づいて、ノンキングの有無
、程度が判定される。１９はノッキング判定レベル算出
手段であり、このノッキング判定レベル算出手段１９は
、ノイズゲート信号（第２図（ｄ））のＨ１１の期間に
おける積分器４の出力を、例えば遂次比較法によりＡ／
Ｄ変換し、とのＡ／Ｄ変換された値Ｖａｄを、例えば次
式によシなまし計算することによって平均化して平均レ
ベルＶｍをめる。In FIG. 2, reference numeral 18 denotes knocking determination means, which determines the presence or absence and degree of non-king based on the number of knock pulses during one ignition counted by the counter 8. Reference numeral 19 denotes a knocking judgment level calculating means, and this knocking judgment level calculating means 19 converts the output of the integrator 4 in the period H11 of the noise gate signal (FIG. 2(d)) into A/
The A/D converted value Vad is averaged to obtain an average level Vm by, for example, annealing the following equation.
Ｖｍｉ −Ｖｍ（ｉ−１）＋（Ｖａｄ−Ｖｍ（ｉ−１）
）／Ｗ −・１２）ここで、Ｖｍｉは今回の演算結果、
Ｖｍ（１ｔ）は前回の演算結果、Ｗはなまじ係数である
。さらに、ノッキング判定レベル算出手段１９では、演
算結果Ｖｍｉを用いて、次式によりノッキング判定レベ
ルｖｔｈを算出する。Vmi - Vm (i-1) + (Vad - Vm (i-1)
)/W −・12) Here, Vmi is the current calculation result,
Vm(1t) is the previous calculation result, and W is the rough coefficient. Furthermore, the knocking determination level calculation means 19 uses the calculation result Vmi to calculate the knocking determination level vth according to the following equation.
Ｖｔｈ ＝ Ｖｍｉ Ｘ Ｋ ＋ ０８ ・・・・・・
・・・・・・・・・・・・・・（３）ここで、に、Ｏ８
はそれぞれ定数である。このノッキング判定レベル算出
手段１９でめられたノッキング判定レベルがＤ／Ａ変換
器７でアナログ信号に変換され、比較器６に入力される
ものである。Vth = Vmi x K + 08...
・・・・・・・・・・・・・・・(3) Here, O8
are constants. The knocking determination level determined by the knocking determination level calculating means 19 is converted into an analog signal by the D/A converter 7 and input to the comparator 6.
２０は周期演算手段であり、この周期演算手段２０は、
波形整形回路１５の出力信号（点火タイミング信号）に
基づいて、点火から次の点火までの周期が算出される。20 is a period calculation means, and this period calculation means 20 is
Based on the output signal (ignition timing signal) of the waveform shaping circuit 15, the period from one ignition to the next ignition is calculated.
この周期演算手段２０は、クロックパルス発生器と点火
タイミング信号の立上りタイミングでリセットされるカ
ウンタとから構成され、点火から次の点火までの間にク
ロックパルス発生器から出力されるクロックパルス数を
カウンタで計数するものである。２１は周期演算手段２
０でめられた周期を基にして単位クランク角度（例えば
１°ＣＡ、）当りの時間を算出する単位クランク角度時
間演算手段である。This period calculation means 20 is composed of a clock pulse generator and a counter that is reset at the rising timing of the ignition timing signal, and counts the number of clock pulses output from the clock pulse generator between one ignition and the next ignition. It is counted by . 21 is period calculation means 2
This unit crank angle time calculation means calculates the time per unit crank angle (for example, 1° CA) based on the period determined by 0.
２２．２３はそれぞれノックゲート信号発生手段、ノイ
ズゲート信号発生手段であり、ノックゲート信号発生手
段２２からは、点火タイミングより予め設定された開始
クランク角度（例えば１０゜ＣＡ）に相当する時間経過
後に立上り、点火タイミングよシ予め設定された終了ク
ランク角度（例えば７０°ＣＡ）に相当する時間経過後
に立下るノックゲート信号（第３図（Ｃ））を発生する
。このノックゲート信号はアナログスイッチ５Ａの制御
端子に印加される。一方、ノイズゲート信号発生手段２
３からは、点火タイミングより予め設定された開始クラ
ンク角度（例えば９０°ＣＡ）に相当する時間経過後に
立上り、点火タイミングより予め設定された終了クラン
ク角度（例えば１．５００ＣＡ）に相当する時間経過後
に立下るノイズゲート信号（第３図（ｄ））を発生する
。このノイズゲート信号はアナログスイッチ５Ｂの制御
端子に印加される。22 and 23 are a knock gate signal generating means and a noise gate signal generating means, respectively, and the knock gate signal generating means 22 generates a signal after a time corresponding to a preset starting crank angle (for example, 10° CA) has elapsed from the ignition timing. A knock gate signal (FIG. 3(C)) that rises and falls after a time period corresponding to a preset end crank angle (for example, 70° CA) of the ignition timing is generated. This knock gate signal is applied to the control terminal of analog switch 5A. On the other hand, the noise gate signal generating means 2
From No. 3, the engine rises after a time corresponding to a preset starting crank angle (for example, 90° CA) from the ignition timing has elapsed, and after a time corresponding to a preset ending crank angle (for example, 1.500 CA) from the ignition timing has elapsed. A falling noise gate signal (FIG. 3(d)) is generated. This noise gate signal is applied to the control terminal of analog switch 5B.
２４は遅角制御手段であり、との遅角制御手段２４はノ
ンキング判定手段１８の判定結果に応じたクランク角度
だけ点火タイミング信号（第３図（ａ））を遅角する。24 is a retard control means, and the retard control means 24 retards the ignition timing signal (FIG. 3(a)) by the crank angle according to the determination result of the non-king determination means 18.
このように、上記従来例ではカウンター８の計数値に基
づき、ノッキングの有無、程度を判定し、この判定結果
に基づいて点火タイミング信号を遅角してノッキングを
回避するものである。In this manner, in the conventional example described above, the existence and degree of knocking is determined based on the count value of the counter 8, and the ignition timing signal is retarded based on the result of this determination to avoid knocking.
しかしながら、上記従来例においては、ノックパルスヲ
計数するカウンタ８をマイクロコンピ−タ９の外部に設
けるため、コストアンプになる欠点があった。However, in the above conventional example, since the counter 8 for counting knock pulses is provided outside the microcomputer 9, there is a drawback that it becomes a cost amplifier.
第４図は第２の従来例を示し、また第５図は第２の従来
例のマイクロコンピュータ９の機能をブロックで示して
いる。FIG. 4 shows a second conventional example, and FIG. 5 shows the functions of the microcomputer 9 of the second conventional example in blocks.
第２の従来例は第１図、第２図に示す第１０従来例に対
してカウンタ８を除去した構成である。The second conventional example has a configuration in which the counter 8 is removed from the tenth conventional example shown in FIGS. 1 and 2.
第２の従来例では、比較器６より出力されるノックパル
スを、マイクロコンピュータ９の割込端子２５に印加し
、ノックパルスが印加される毎にメインルーチンから割
込みサブルーチンに移行し、この割込みサブルーチンに
おいてＲＡＭ１２の所定領域に「１」を加算して第１の
従来例におけるカウンタ８の機能を達成している。In the second conventional example, a knock pulse output from a comparator 6 is applied to an interrupt terminal 25 of a microcomputer 9, and each time a knock pulse is applied, a transition is made from a main routine to an interrupt subroutine. The function of the counter 8 in the first conventional example is achieved by adding "1" to a predetermined area of the RAM 12.
第６図はマイクロコンピュータ９の処理７ｏ−の概略を
示している。第６図（ａ）はメインルーチン、第６図（
ｂ）は割込みサブルーチンを示している。FIG. 6 shows an outline of the processing 7o- of the microcomputer 9. Figure 6(a) shows the main routine; Figure 6(a) shows the main routine;
b) shows an interrupt subroutine.
第６図において、６０１はＲＡＭ１２をクリアするステ
ップ、６０２はＲＡＭ１２に初期値を設定するステップ
、６０３は回転数演算ステップ、６０４は点火時期演算
ステップ、６ｏ５は割込許可ステップであシ、ここで比
較器６よジノツクパルスが発生していると、第６図（ｂ
）に示す割込みサブルーチン°に移行する。割込みザブ
ルーチンでは、各種レジスタの内容をＲＡＭ１２に退避
させ（ステップ６０６）、、ＲＡＭ１２の所定領域の内
容に「１」を加算しくステップ６０７）、レジスタを復
帰させ（ステップ６０８）、リターンステップ６０９を
経てメインルーチンに戻る。６１０は割込禁止ステップ
、６１１はノック判定ステップである。In FIG. 6, 601 is a step for clearing the RAM 12, 602 is a step for setting an initial value in the RAM 12, 603 is a rotation speed calculation step, 604 is an ignition timing calculation step, and 6o5 is an interrupt permission step. If the comparator 6 generates a voltage pulse, the signal shown in Fig. 6 (b
) The process moves to the interrupt subroutine ° shown in ). In the interrupt subroutine, the contents of various registers are saved to the RAM 12 (step 606), ``1'' is added to the contents of a predetermined area of the RAM 12 (step 607), the registers are restored (step 608), and the process goes through the return step 609. Return to main routine. 610 is an interrupt prohibition step, and 611 is a knock determination step.
このように、第２の従来例ではノックパルス発生毎に割
込みサブルーチンに移行するものであった〇一般に、ノックパルスの周波数は６〜８ＫＨｚでされる
。またマイクロコンピータ９の一命令処理時間は一般に
２〜４μ（８）で金り、ノックパルスの周期１２５〜１
７０μ方は決して長くない。したがって、第２の従来例
のように、ノックパルス発生毎に割込みサブルーチンを
実行する場合、マイクロコンピュータ９のメインプログ
ラムの進行が円滑に行なわれない欠点がある。As described above, in the second conventional example, the interrupt subroutine is entered every time a knock pulse occurs.Generally, the frequency of the knock pulse is 6 to 8 KHz. In addition, the processing time for one command of the microcomputer 9 is generally 2 to 4 μ(8), and the period of the knock pulse is 125 to 1.
70μ is not long at all. Therefore, when the interrupt subroutine is executed every time a knock pulse occurs as in the second conventional example, there is a drawback that the main program of the microcomputer 9 cannot proceed smoothly.
発明の目的本発明は、上記第１の従来例のようにマイクロコンピー
タ外にカウンタを設ける必要がなく、かつ第２の従来例
のように、割込みサブルーチンの発生頻度が少なくメイ
ンルーチンの進行を円滑に行うことができるノッキング
制御装置を提供することを目的とするものである。Purpose of the Invention The present invention eliminates the need to provide a counter outside the microcomputer as in the first conventional example, and reduces the frequency of occurrence of interrupt subroutines as in the second conventional example, allowing the main routine to proceed smoothly. The object of the present invention is to provide a knocking control device that can perform the following steps.
発明の構成本発明は上記目的を達成するために、マイクロコンピー
タに内蔵されたシフトレジスタを用い、・ノックパルス
によってこのシフトレジスタを動作させ、シフトレジス
タのオーバーフロー信号によって内部割込みを発生させ
て、ノッキング判定処理を実行するものである。Structure of the Invention In order to achieve the above object, the present invention uses a shift register built into a microcomputer, operates the shift register by a knock pulse, and generates an internal interrupt by an overflow signal of the shift register to prevent knocking. This is for executing determination processing.
実施例の説明以下に本発明の一実施例について第７図、第８図ととも
に説明する。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 7 and 8.
第７図において、９はマイクロコンピータ（松下電子工
業株式会社製、品番ＭＮ−１５４４）、２６はマイクロ
コンピュータ９に内蔵された８ビツトのシフトレジスタ
であり、このシフトレジスタ２６には、比較器６より出
力されるノックパルスが印加され、このノックパルスに
より順次シフトされるものである。In FIG. 7, 9 is a microcomputer (manufactured by Matsushita Electronics Co., Ltd., product number MN-1544), 26 is an 8-bit shift register built into the microcomputer 9, and this shift register 26 includes a comparator 6. A knock pulse outputted from the knock pulse is applied, and the knock pulse is sequentially shifted by the knock pulse.
第８図は第７図のマイクロコンピュータの機能をブロッ
クで示している。第８図において、２７は計数手段であ
り、この計数手段２７はシフ）Ｌ／レジスタ６よシ出力
されるオーバーフロー信号を計数する。すなわち、ノッ
クパルスがシフトレジスタ２６に８個入力される毎にシ
フトレジスタ２７よジオ−バーフロー信号が出力される
。このオーバーフロー信号によシ割込みが発生し、割込
みサブルーチンに移行する。２８は計数手段２７の計数
値を８倍する乗算手段、２９は乗算手段２８０乗算結果
と、シフトレジスタ２６の保持値とを加算する加算手段
であり、この加算手段２９による加算結果は、点火から
次の点火までの期間において比較器６よシ出力されたノ
ックパルス数となる。加算手段２９の加算結果がノッキ
ング判定手段２２に入力されてノッキングの有無、程度
が判定される。FIG. 8 shows the functions of the microcomputer shown in FIG. 7 in blocks. In FIG. 8, reference numeral 27 denotes a counting means, and this counting means 27 counts the overflow signal output from the shift/L/register 6. That is, every time eight knock pulses are input to the shift register 26, the shift register 27 outputs a geobar flow signal. This overflow signal generates an interrupt, and the process moves to an interrupt subroutine. 28 is a multiplication means for multiplying the count value of the counting means 27 by 8; 29 is an addition means for adding the multiplication result of the multiplication means 280 and the value held in the shift register 26; the addition result by this addition means 29 is This is the number of knock pulses output by the comparator 6 during the period until the next ignition. The addition result of the addition means 29 is input to the knocking determination means 22, and the presence or absence and degree of knocking is determined.
第９図（ａ）、 （ｂ）は上記実施例におけるマイクロ
コンピュータ９の処理フローの概略を示している。FIGS. 9(a) and 9(b) schematically show the processing flow of the microcomputer 9 in the above embodiment.
なお、第９図（ａ）はメインルーチン、第９図（ｂ）は
割込みサブルーチンを示している。Note that FIG. 9(a) shows the main routine, and FIG. 9(b) shows the interrupt subroutine.
第９図において、９０１はＲＡＭクリアステップ９０２
は初期値設定ステップ、９０３は回転数演算ステップ、
９０４は点火時期演算ステップ、９０５はシフトレジス
タ２６をリセットするステップ、９０６は割込許可ステ
ップであシ、このステップ９０６よシ割込みサブルーチ
ンに移行する。すなわち、本実施例では、シフトレジス
タ２６にノックパルスが８個入力されて、初めて割込み
サブル−チンに移行する。割込みサブルーチンでは、レ
ジスタ退避ステップ９０７を経過した後に、計数手段２
７に「１」を加算しくステップ９０８）、レジスタ復帰
ステップ９０９、リターンステップ９１０ を経スタ２
６の内容をＲＡＭ１２の所定領域に記憶するステップ、
９１３は計数手段２７の計数値を８倍し、さラニシフト
レジスタ２６の保持値を加算するステップ、９１４はノ
ッキング判定ステップである。加算手段２９の加算結果
がノッキング判定手段１８に入力され、加算結果に応じ
てノッキングの有無、程度が判定さ′れる。In FIG. 9, 901 is a RAM clear step 902
903 is an initial value setting step, 903 is a rotation speed calculation step,
904 is an ignition timing calculation step, 905 is a step for resetting the shift register 26, and 906 is an interrupt permission step. After step 906, the program proceeds to an interrupt subroutine. That is, in this embodiment, the interrupt subroutine is entered only after eight knock pulses are input to the shift register 26. In the interrupt subroutine, after the register saving step 907, the counting means 2
Add "1" to 7 (step 908), register return step 909, return step 910
storing the contents of 6 in a predetermined area of the RAM 12;
913 is a step of multiplying the count value of the counting means 27 by 8 and adding the value held in the Sarani shift register 26, and 914 is a knocking determination step. The addition result of the addition means 29 is input to the knocking determination means 18, and the presence or absence and degree of knocking is determined according to the addition result.
以上のように本実施例では、マイクロコンピュータ内蔵
のシフトレジスタを利用し、ノックパルスが８個入力さ
れて初めて割込みサブルーチンに移行するものであシ、
上記第２の従来例に比較して割込みサブルーチンに移行
する頻度が少なくなシ、メインルーチンが円滑に行なわ
れる利点がある。まだ、本実施例ではマイクロコンピー
タ外にカウンタを必要としないため、安価な装置が提供
できるものである。As described above, in this embodiment, a shift register built into the microcomputer is used, and the transition to the interrupt subroutine is made only after eight knock pulses are input.
Compared to the second conventional example, there is an advantage that the frequency of transition to the interrupt subroutine is lower and the main routine is executed more smoothly. However, since this embodiment does not require a counter outside the microcomputer, an inexpensive device can be provided.
発明の効果（ａ）マイクロコンピュータ外にカウンタを必要としな
いため、安価に製造できる○（ｂ） 内部割込みの頻度が少なくなるため、メインプ
ログラムの進行が円滑に行なえる０Effects of the invention (a) No counter is required outside the microcomputer, so it can be manufactured at low cost. (b) The frequency of internal interrupts is reduced, so the main program can run smoothly.
第１図は従来のノッキング制御装置のブロック図、第２
図は第１図におけるマイクロコンビ一タを機能ブロック
で示す図、第３図は同装置の動作説明図、第４図は従来
の他のノッキング制御装置のブロック図、第５図は第４
図におけるマイクロコンビーータを機能ブロックで示す
図、第６図（ａ）、 （ｂ）は同装置の処理フローの概
略を示す図、第７図は本発明の一実施例におけるノッキ
ング制御装置のブロック図、第８図は第７図におけるマ
イクロコンビーータを機能ブロックで示す図、第９図（
ａ）、 （ｂ）は同装置の処理フローの概略を示す図で
ある。１・・・ノンキングセンサ、２・・・帯域フィルタ１．
３・・・整流器、４・・・積分器、５・・・アナログス
イッチ回路、６・・・比較器、７・・ディジタルアナロ
グ変換器、９・・・マイクロコンビーータ、１０・・・
入出力ポート、１１・・・中央処理装置（ＣＰＵ）、１
２・・・ランダムアクセスメモリ（ＲＡＭ）、１３・・
・リードオンリーメモリ（ＦＬＯＭ）、１４・・・ピッ
クアップコイル、１５：・・波形整形回路、１６・・・
増幅器、１７・・・イグナイタ、１８・・・ノッキング
判定手段、１９・・・ノッキング判定レベル算出手段、
２０・・・周期演算手段、２１・・・単位クランク角度
時間演算手段、２２・・・ノックゲート信号発生手段、
２３・・・ノイズゲート信号発生手段、２４・・・遅角
制御手段、２６・・・シフトレジスタ、２７・・・計数
手段、２８・・・乗算手段、２９・・加算手段。代理人の氏名 弁理士 中 尾 敏 男 ほか１名第６
図（ＤＪ）（炉第９図（Ｉｌｌ、）Figure 1 is a block diagram of a conventional knocking control device, Figure 2 is a block diagram of a conventional knocking control device.
The figure is a functional block diagram of the microcombinator shown in Fig. 1, Fig. 3 is an explanatory diagram of the operation of the same device, Fig. 4 is a block diagram of another conventional knocking control device, and Fig.
6(a) and 6(b) are diagrams showing an outline of the processing flow of the device, and FIG. 7 is a diagram showing a knocking control device according to an embodiment of the present invention. The block diagram, Fig. 8, is a functional block diagram of the microconbeater in Fig. 7, and Fig. 9 (
Figures a) and (b) are diagrams schematically showing the processing flow of the device. 1... Non-king sensor, 2... Bandpass filter 1.
3... Rectifier, 4... Integrator, 5... Analog switch circuit, 6... Comparator, 7... Digital to analog converter, 9... Micro combeater, 10...
Input/output port, 11...Central processing unit (CPU), 1
2... Random access memory (RAM), 13...
・Read-only memory (FLOM), 14:... Pickup coil, 15:... Waveform shaping circuit, 16...
amplifier, 17... igniter, 18... knocking determination means, 19... knocking determination level calculation means,
20... Period calculating means, 21... Unit crank angle time calculating means, 22... Knock gate signal generating means,
23... Noise gate signal generating means, 24... Retard control means, 26... Shift register, 27... Counting means, 28... Multiplying means, 29... Adding means. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 6
Figure (DJ) (Furnace Figure 9 (Ill,)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22366683AJPS60114737A (en) | 1983-11-28 | 1983-11-28 | Knocking controller |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22366683AJPS60114737A (en) | 1983-11-28 | 1983-11-28 | Knocking controller |
| Publication Number | Publication Date |
|---|---|
| JPS60114737Atrue JPS60114737A (en) | 1985-06-21 |
| JPH0327057B2 JPH0327057B2 (en) | 1991-04-12 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22366683AGrantedJPS60114737A (en) | 1983-11-28 | 1983-11-28 | Knocking controller |
| Country | Link |
|---|---|
| JP (1) | JPS60114737A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202702A (en)* | 1985-04-08 | 1993-04-13 | Canon Kabushiki Kaisha | Ink jet recording apparatus and a method of cleaning a recording head used in the apparatus |
| US5552811A (en)* | 1992-06-26 | 1996-09-03 | Canon Kabushiki Kaisha | Liquid discharging apparatus and printing method using such an apparatus |
| US6082846A (en)* | 1985-04-08 | 2000-07-04 | Canon Kabushiki Kaisha | Ink jet recording with recovery operation and associated test printing |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202702A (en)* | 1985-04-08 | 1993-04-13 | Canon Kabushiki Kaisha | Ink jet recording apparatus and a method of cleaning a recording head used in the apparatus |
| US6082846A (en)* | 1985-04-08 | 2000-07-04 | Canon Kabushiki Kaisha | Ink jet recording with recovery operation and associated test printing |
| US5552811A (en)* | 1992-06-26 | 1996-09-03 | Canon Kabushiki Kaisha | Liquid discharging apparatus and printing method using such an apparatus |
| Publication number | Publication date |
|---|---|
| JPH0327057B2 (en) | 1991-04-12 |
| Publication | Publication Date | Title |
|---|---|---|
| JPS6337336B2 (en) | ||
| US4676212A (en) | Ignition timing control apparatus for an internal combustion engine having a plurality of cylinders | |
| JPS628737B2 (en) | ||
| US5038735A (en) | Knock suppression apparatus and method for a multi-cylinder internal combustion engine | |
| US4539957A (en) | Ignition timing control system for internal combustion engines | |
| JPH03134266A (en) | Knocking control device for engine | |
| US4445479A (en) | Ignition timing control apparatus with knock sensor | |
| US4428344A (en) | Engine knock anticipation | |
| JPS60114737A (en) | Knocking controller | |
| US4452206A (en) | Ignition timing control system for internal combustion engines | |
| JPS60249654A (en) | Knocking controller | |
| JP2639184B2 (en) | Sensor fail detection method for knock control device | |
| JP2639183B2 (en) | Sensor fail detection method for knock control device | |
| JPS61108873A (en) | Knocking control device | |
| JPS60116865A (en) | Apparatus for controlling engine knocking | |
| JPS5896174A (en) | Ignition timing controller for internal-combustion engine | |
| JPS60247058A (en) | Knocking controller | |
| JPS635169A (en) | Knocking control device for internal combustion engine | |
| JP2639181B2 (en) | Sensor fail detection method for knock control device | |
| JPH0460156A (en) | Sensor fail detecting method for knocking control device | |
| JPS6019964A (en) | Trouble discriminating method in knocking controller | |
| JP2696453B2 (en) | Knocking control device | |
| JPS61200379A (en) | Internal combustion engine ignition timing control device | |
| JP2507515B2 (en) | Control device for internal combustion engine | |
| JPH05321746A (en) | Knocking control device |