【発明の詳細な説明】〔発明の技術分野〕本発明は半導体装置の製造方法に関し、より具体的には
絶縁体上に形成された半導体層を有する半導体装置の製
造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a method for manufacturing a semiconductor device, and more specifically to a method for manufacturing a semiconductor device having a semiconductor layer formed on an insulator.
絶縁体上に半導体層を形成したものとしては従来からＩ
Ｃの分野において、シリコン単結晶基板の表面に形成し
た５ｉｎ２膜の上に更にＣＶＤ法によってＳｉ層を一被
着し、このＳｔ膜をゲート電極あるいは配線として利用
した半導体装置が知られている。また、その他にもサフ
ァイア基板上にＳ１層をエピタキシャル成長させ、この
エピタキシャル８１層に素子を形成した所謂ＳＯ８構造
の半導体装置も知られている。しかし、ＣＶＤ法等によ
りてＳｉＯ２膜上に被着されたＳｔ層は、単結晶ではな
くて抵抗値のかなり高い多結晶８１層になるため、これ
をダート電極あるいは配線として利用した前記半導体装
置では動作速度が低下するという問題があった。また、
前記ＳＯＳ型半導体装置でも、使用するサファイア基板
の表面が不完全な結晶面を有する場合には、その上に成
長させたエピタキシャル８１層にも結晶欠陥を生じると
いう問題があり、従って高品質のサファイア基板しか使
用できないという問題があっだ〇一方、８１０□膜等の上に堆積された多結晶８１層を単
結晶化することによって上述の問題を解決しようとする
試みもなされておシ、その−例として次のようなグラフ
オエピタキシー法が知られている。この方法は、予めＳ
１０□等の絶縁膜表面の全面に該膜面に対して例えば９
０°の角度をなす端面を有する多数の溝を形成しておき
１この絶縁膜上に堆積した多結晶８１層にレーザー等の
エネルギービームを照射することによって多結晶ｓｉを
短時間に溶融−再固化させるものである。このように５
ｉｏ２膜上に堆積した多結晶８１層にエネルギービーム
を照射して溶融−再固化した場合に、再固化したＳｔは
５ＩＯ２膜面に対して垂直方向に（１００）面を配向し
て成長する傾向のあることが知られていた。しかし、こ
の場合にはｓｉｏ□面と平行な方向への結晶成長が指向
されないために、結局は５ＩＯ２膜に対して垂直な方向
に（１００）面を向けた多数の結晶から成る多結晶Ｓｔ
層が形成されるにすぎない。Conventionally, I
In the field of C, a semiconductor device is known in which a Si layer is further deposited by CVD on a 5in2 film formed on the surface of a silicon single crystal substrate, and this St film is used as a gate electrode or wiring. In addition, there is also known a semiconductor device having a so-called SO8 structure in which an S1 layer is epitaxially grown on a sapphire substrate and elements are formed in this epitaxial 81 layer. However, the St layer deposited on the SiO2 film by CVD method etc. is not a single crystal but a polycrystalline layer with a considerably high resistance value, so the above semiconductor device using this as a dirt electrode or wiring There was a problem that the operating speed decreased. Also,
Even in the above-mentioned SOS type semiconductor device, if the surface of the sapphire substrate used has an imperfect crystal plane, there is a problem that crystal defects will also occur in the epitaxial layer 81 grown on it. There was the problem that only a substrate could be used. On the other hand, attempts have been made to solve the above problem by converting the polycrystalline 81 layer deposited on the 810□ film etc. into a single crystal. - For example, the following grapho-epitaxy method is known. In this method, S
On the entire surface of the insulating film such as 10□, for example 9
A large number of grooves with end faces forming an angle of 0° are formed, and the polycrystalline 81 layer deposited on this insulating film is irradiated with an energy beam such as a laser to melt and re-melt the polycrystalline Si in a short time. It solidifies. Like this 5
When the polycrystalline 81 layer deposited on the IO2 film is melted and resolidified by irradiating an energy beam, the resolidified St tends to grow with the (100) plane oriented perpendicular to the 5IO2 film surface. It was known that there was However, in this case, since the crystal growth is not directed in the direction parallel to the sio□ plane, the result is a polycrystalline St.
Only layers are formed.
そこで、グラフオエピタキシー法では５ＩＯ２膜上に形
成した前記多数の溝によって再固化するＳｌの結晶成長
の方向を水平方向（８１０２Ｍと平行方向）にも指向性
を与え、これによって全体が一体化した単結晶を形成す
るものである。この場合、溝方向には（０１０）面が配
向し、溝と直交する方向には（００１）面が配向して結
晶が成長する。Therefore, in the graphoepitaxy method, the many grooves formed on the 5IO2 film give directionality to the direction of crystal growth of the resolidified Sl in the horizontal direction (parallel to 8102M), thereby integrating the whole. It forms a single crystal. In this case, the crystal grows with the (010) plane oriented in the groove direction and the (001) plane oriented in the direction perpendicular to the groove.
しかし、上記グラフオエピタキシー法によって単結晶化
されたｓｉ層表面にはＳｔＯ□膜表面の多数の溝が再現
された凹凸が形成されることになり、この８１層を・臂
ターニングして電極や配線を形成し、あるいはこのＳｔ
層に半導体素子を形成する上で大きな障害となる。即ち
、写真蝕刻法を行なう上で、このような凹凸の存在は結
像距離の差によるパターン寸法の不均一を生じ、また凹
凸部端面からの反射による異常感光部の存在によって精
度を著しく低下させる原因となっていた。However, the surface of the Si layer single-crystalized by the above-mentioned grapho-epitaxy method has unevenness that reproduces the many grooves on the surface of the StO□ film. Form wiring or use this St.
This poses a major obstacle in forming semiconductor elements in the layer. In other words, when performing photolithography, the presence of such unevenness causes non-uniform pattern dimensions due to differences in imaging distance, and the presence of abnormally exposed areas due to reflections from the end surfaces of the uneven parts significantly reduces accuracy. It was the cause.
このようなことから、本出願人は次のような方法を開発
した。即ち、まず絶縁体（例えば５１０２膜）１０所定
領域に帯状の溝部２を形成し、つづいて非単結晶半導体
層（例えば多結晶Ｓｔ層）３を少なくとも前記溝２を覆
うように形成する。For this reason, the applicant has developed the following method. That is, first, a band-shaped groove 2 is formed in a predetermined region of an insulator (for example, 5102 film) 10, and then a non-single crystal semiconductor layer (for example, polycrystalline St layer) 3 is formed so as to cover at least the groove 2.
つづいて、前記ＳｔＯ□膜１の溝２に対応する多結晶８
１層３にエネルギービーム（例えばレーザビーム）４を
照射して該部分を単結晶化して単結晶８１３１’とする
（第１図（ａ）図示）。次いで、レーザビーム４を前記
単結晶Ｓｉ ３１／に隣接する多結晶Ｓｉ層２の領域に
移動させながら照射して前記単結晶５１３ｍ’を成長核
として単結晶化して単結晶５ｉＪｚ’としく第１図（ｂ
）図示）、最終的には５ＩＯ２膜１上に単結晶Ｓｉ層（
図示せず）を形成する。こうした方法によれば、ＳｉＯ
２膜上に形成された単結晶Ｓｔ層を有し、かつ該単結晶
Ｓｔ層表面の大部分が平坦であ゛る半導体装置を得るこ
とができる。Next, the polycrystalline 8 corresponding to the groove 2 of the StO□ film 1
One layer 3 is irradiated with an energy beam (for example, a laser beam) 4 to crystallize the portion into a single crystal 8131' (as shown in FIG. 1(a)). Next, the laser beam 4 is moved and irradiated to a region of the polycrystalline Si layer 2 adjacent to the single crystal Si 31/ to crystallize the single crystal 513m' as a growth nucleus to form a single crystal 5iJz'. Figure (b
) shown), and finally a single crystal Si layer (
(not shown). According to this method, SiO
It is possible to obtain a semiconductor device having a single-crystal St layer formed on two films, and in which most of the surface of the single-crystal St layer is flat.
しかしながら、上記方法では絶縁体の溝に対応する非単
結晶半導体層にエネルギービームを照射して単結晶核を
形成し、次に該単結晶核に隣接する非単結晶半導体層の
領域にエネルギービームを移動、照射して単結晶の成長
を行なう操作を順次繰り返すことによって、前記溝部分
の単結晶核を成長核として半導体層の全域を単結晶化す
る方法であるため、照射すべきエネルギービームを精密
に制御する必要がある。その結果、計算機制御等の方法
を採用しなければならず、高価な装置を必要とし、しか
も前記溝の位置及び形状に応じて制御手段の変更等煩雑
な操作を必要とする。また、非単結晶半導体層の全域を
単結晶化するためには、エネルギービームによシ全域を
走査しなければならず、多大な時間を必要とし、生産性
が低いという欠点がありた０〔発明の目的〕本発明はエネルギービーム照射時における精密な制御を
行なう必要がなく、かつ非単結晶半導体層の全域を単結
晶化するための時間を大幅に短縮し得る半導体装置の製
造方法を提供しようとするものである。However, in the above method, an energy beam is irradiated to the non-single crystal semiconductor layer corresponding to the groove of the insulator to form a single crystal nucleus, and then the energy beam is applied to a region of the non-single crystal semiconductor layer adjacent to the single crystal nucleus. By sequentially repeating the operation of moving and irradiating a single crystal to grow a single crystal, the entire area of the semiconductor layer is made into a single crystal by using the single crystal nucleus in the groove portion as a growth nucleus, so the energy beam to be irradiated is It needs to be precisely controlled. As a result, methods such as computer control must be employed, expensive equipment is required, and complicated operations such as changing the control means depending on the position and shape of the groove are required. Furthermore, in order to make the entire area of a non-single crystal semiconductor layer into a single crystal, the entire area must be scanned with an energy beam, which has the disadvantage of requiring a large amount of time and low productivity. Purpose of the Invention The present invention provides a method for manufacturing a semiconductor device that does not require precise control during energy beam irradiation and can significantly shorten the time required to monocrystallize the entire area of a non-single crystal semiconductor layer. This is what I am trying to do.
本発明は絶縁体表面の一部に溝を形成する工程と、この
絶縁体上に非単結晶半導体層を少なくとも前記溝を覆う
ように形成する工程と、帯状のエネルギービームを、前
記絶縁体の溝に対応する半導体層を含み、かつ走査方向
に対して該帯状のエネルギービームが斜行するように走
査して照射することによシ前記非単結晶半導体層を単結
晶化する工程とを具備したことを特徴とするものである
。こうした本発明によれば１既述の如くエネルギービー
ム照射時における精密な制御を行なう必要がなく、かつ
非単結晶半導体層の全域を単結晶化するだめの時間を大
幅に短縮し得る半導体装置の製造方法を提供できる。The present invention includes a step of forming a groove in a part of the surface of the insulator, a step of forming a non-single crystal semiconductor layer on the insulator so as to cover at least the groove, and a step of applying a band-shaped energy beam to the insulator. a step of monocrystallizing the non-single-crystal semiconductor layer by scanning and irradiating the band-shaped energy beam obliquely with respect to the scanning direction, including a semiconductor layer corresponding to the groove; It is characterized by the fact that According to the present invention, (1) as described above, there is no need for precise control during energy beam irradiation, and the time required to turn the entire area of a non-single crystal semiconductor layer into a single crystal can be significantly shortened. We can provide manufacturing methods.
次に、本発明を５ＩＯ２基板上に形成した単結晶Ｓ１層
を有する半導体装置の製造に適用した例について第２図
（、）〜（、）を参照して説明する・（ｉ） まず−８
ｉＯ□基板１１表面にリアクティブイオンエツチング（
ＲＩＥ ）を用いたフォトエツチング技術により深さ１
００ＯＸの線状の溝１２を形成した（第２図（、）図示
）。この際、ＲＩＥを用いることにより形成された溝１
２の内壁１２＆は５ＩＯ２基板１１表面に対して略９０
’の角度をなすようになる。Next, an example in which the present invention is applied to the manufacture of a semiconductor device having a single crystal S1 layer formed on a 5IO2 substrate will be explained with reference to FIGS.
Reactive ion etching (
depth 1 by photo-etching technology using RIE).
A linear groove 12 of 00OX was formed (as shown in FIG. 2(, )). At this time, the groove 1 formed by using RIE
The inner wall 12& of 2 is approximately 90mm with respect to the surface of 5IO2 substrate 11
' will form an angle.
（１１）次いで、ＳｌＯ□基板１１上にＣＶＤ法により
厚さ４０００１の多結晶Ｓｉ層１３を堆積した（第２図
（ｂ）図示）。この時、多結晶８１層１３にも５ＩＯ２
基板１３に設けた溝１２が投影された。(11) Next, a polycrystalline Si layer 13 having a thickness of 40,001 mm was deposited on the SlO□ substrate 11 by the CVD method (as shown in FIG. 2(b)). At this time, 5IO2 is also added to the polycrystalline 81 layer 13.
The groove 12 provided in the substrate 13 was projected.
つづいて、多結晶Ｓｔ層１３全面にＳｉイオン１４を加
速電圧２００ ｋａＶ、ドーズ量３ Ｘ １０ ”７ｃ
ｍ２の条件でイオン打込みを行なった（紀２図（Ｃ）図
示）。Next, Si ions 14 are applied to the entire surface of the polycrystalline St layer 13 at an accelerating voltage of 200 kaV and a dose of 3×10”7c.
Ion implantation was performed under conditions of m2 (as shown in Figure 2 (C)).
（ｉｉｉ） 次いで、第２図（ｄ）に示す如く多結晶ｓ
ｉ層１３上に細い帯状にコリメートしたレーザビーム１
５を形成し、このレーザビーム１５を前記溝１２に対応
する多結晶Ｓｔ層１３を含み、かつ走査方向（Ｓ）に対
して帯状のレーザビームがθ角（例えば４０°）で斜行
するように溝１３方向に沿って走査して照射することに
より多結晶Ｓｔ層１３の大部分に単結晶Ｓｔ層１６を形
成した（第２図（ｅ）図示）。(iii) Next, as shown in FIG. 2(d), polycrystalline s
Laser beam 1 collimated into a thin strip on the i-layer 13
5, and the laser beam 15 is formed so that the laser beam 15 includes the polycrystalline St layer 13 corresponding to the groove 12, and the belt-shaped laser beam obliquely travels at an angle of θ (for example, 40°) with respect to the scanning direction (S). By scanning and irradiating along the direction of the groove 13, a single crystal St layer 16 was formed in most of the polycrystalline St layer 13 (as shown in FIG. 2(e)).
しかして、本発明は帯状のレーザビーム１５を％ ５ｉ
０２基板１ノの溝１２に対応する多結晶Ｓｔ層１３を含
み、かつ走査方向に対して該レーザビーム１５がθ角で
斜行するように走査して照射するので、第３図に示す如
くＳ方向に帯状のレーザビームを１５１ ｅ１５２ ｔ
１５３と走査した場合、該帯状のレーザビーム１５！と
溝１２に対応する多結晶８１層１３との交点Ａ１で溶融
−再固化が起こるとすると、次のレーザビーム１５２は
前記Ａ１０点から走査方向Ｓに対して直交する方向Ｓ′
においてＡ２点の位置で次のレーザビーム１５３はＡ３
点の位置で夫々僅かに遅れて溶融−再固化が起こる。こ
の時、溝１２上のＡ１点で溶融した多結晶ｓｉ層１３は
溝１２の壁面によって指定された結晶方位にならって結
晶化するので、Ａ２の点ではＡｌにならって単結晶化し
て一体化する。同様にＡ３の点ではＡ２の点にならって
単結晶化が起こり、以下順次走査方向と直角な方向の部
分の溶融−再固化によって一体化した単結晶部分が拡が
っていく。なお、前記溝１２上のＡ１点では、再固化す
る際に得られる結晶面の配向性は既述の如く溝１２の壁
面によって指定される。即ち、例えばＳｔ等のダイヤモ
ンド型の結晶構造を有する半導体物質では、溝の壁面に
対して垂直な方向（ｏ、ｏ、ｉ）面が配合する。この場
合、前記溝１２の壁面とｓｉｏ□基板１１表面とが９０
’の角度をなすと、ｓｉ層の表面には（ｉ 、ｏ 、ｏ
）の結晶面が表われ、−芳酵の壁面と５ｌｏ２基板表面
との角度が４５°の場合にはＳｔ層の表面に（１，１，
０）の結晶面が露出することになる。したがって、上記
実施例のような帯状のレーデビーム１５の１回走査によ
って第２図（ｅ）に示す如く溝１２の長手方向に対して
右側に直角な方向に延びる領域に（１，０，０）の結晶
面が露出した単結晶８１層１６を形成できる。Therefore, the present invention provides a band-shaped laser beam 15 of % 5i
The laser beam 15 includes a polycrystalline St layer 13 corresponding to the groove 12 of the 02 substrate 1, and the laser beam 15 scans and irradiates obliquely at an angle of θ with respect to the scanning direction, as shown in FIG. A belt-shaped laser beam in the S direction is 151 e152 t
153, the band-shaped laser beam 15! Assuming that melting-resolidification occurs at the intersection A1 of the polycrystalline 81 layer 13 corresponding to the groove 12, the next laser beam 152 is emitted from the point A10 in the direction S' perpendicular to the scanning direction S.
At the position of point A2, the next laser beam 153 is at point A3.
Melting-resolidification occurs at each point with a slight delay. At this time, the polycrystalline Si layer 13 melted at point A1 on the groove 12 crystallizes following the crystal orientation specified by the wall surface of the groove 12, so at point A2 it becomes a single crystal following Al and is integrated. do. Similarly, at point A3, single crystallization occurs following point A2, and thereafter, the integrated single crystal portion expands by sequential melting and resolidification of the portion in the direction perpendicular to the scanning direction. At point A1 on the groove 12, the orientation of the crystal plane obtained during resolidification is specified by the wall surface of the groove 12, as described above. That is, in a semiconductor material having a diamond-shaped crystal structure, such as St, for example, the (o, o, i) plane perpendicular to the wall surface of the groove is mixed. In this case, the wall surface of the groove 12 and the surface of the sio□ substrate 11 are
', the surface of the si layer has (i, o, o
) appears on the surface of the St layer when the angle between the fermentation wall and the 5lo2 substrate surface is 45°.
0) will be exposed. Therefore, by one scan of the band-shaped Lede beam 15 as in the above embodiment, a region (1, 0, 0) extending in a direction perpendicular to the right side with respect to the longitudinal direction of the groove 12, as shown in FIG. A single crystal 81 layer 16 with exposed crystal planes can be formed.
上述した実施例では第２図（、）に示す如く５ＩＯ２基
板１１上の一部に多結晶Ｓｔ層１３が残存するが、こう
した残存多結晶８１層１３は次に示す方法により全て単
結晶Ｓ１にできる。即ち、第４図（、）〜（ｆ）に示す
如く帯状のレーザビーム１５により、そのレーザビーム
１５が既に単結晶化した領域を含むようにしながら残存
多結晶Ｓｔ層を走査させることによって、その部分の多
結晶Ｓｌを溶融−再固化させ、前記単結晶部分にならっ
た配合性をもつ単結晶を形成できる。In the embodiment described above, the polycrystalline St layer 13 remains on a part of the 5IO2 substrate 11 as shown in FIG. can. That is, by scanning the remaining polycrystalline St layer with a band-shaped laser beam 15, as shown in FIGS. By melting and resolidifying the polycrystalline Sl in the portion, it is possible to form a single crystal having a blending property similar to that of the single crystal portion.
以上の如く、帯状にコリメートされたレーザビーム１５
を用い、かつ走査方向に対してビームを斜行させて走査
することにより、単結晶部及びその隣接部分の溶融−再
固化条件は第１図（ａ） 、 （ｂ）に示す従来法の如
き条件が自動的に満される。従って、レーザビームの照
射に際し、精密な制御をせずに広範囲な面積を単結晶化
できるもので、単結晶化に要する時間を著しく短縮でき
る。As described above, the laser beam 15 collimated into a band shape
By scanning the beam obliquely with respect to the scanning direction, the conditions for melting and resolidifying the single crystal part and its adjacent parts are as shown in the conventional method shown in Figures 1(a) and (b). The condition is automatically met. Therefore, during laser beam irradiation, a wide area can be made into a single crystal without precise control, and the time required for single crystallization can be significantly shortened.
尚、本発明における絶縁体とし２てはシリコン基板表面
に形成された５ＩＯ２膜、Ｓｌ、Ｎ４膜等を用いること
ができ、またサファイア、スピネル。As the insulator 2 in the present invention, a 5IO2 film, Sl, N4 film, etc. formed on the surface of a silicon substrate can be used, and sapphire, spinel, etc. can be used.
ガラス等の絶縁性基板を用いることもできる。An insulating substrate such as glass may also be used.
本発明では、エツチングによってこの絶縁体表面の一部
限定された領域に溝を形成するが、この際、例えばＲＩ
Ｅ法（リアクティブイオンエツチング法）或いは異方性
エツチング等によって溝壁が絶縁体表面と一定の角度を
なすようにする。また、前述のグラフオエピタキシー法
の場合とは異なシ、本発明においては溝は一本のみで充
分であり、この溝は絶縁体の周縁部領域に形成するのが
好ましい。In the present invention, grooves are formed in a limited area on the surface of the insulator by etching.
The trench wall is made to form a certain angle with the insulator surface by E method (reactive ion etching method) or anisotropic etching. Also, unlike the grapho-epitaxy method described above, in the present invention only one groove is sufficient, and this groove is preferably formed in the peripheral region of the insulator.
本発明において、上記絶縁体上に堆積する半導体層とし
ては、エネルギービーム照射によって短時間に溶融−再
固化し、これによって単結晶化し得る多結晶まだは非晶
質の半導体物質であれば全て使用することができるが、
多結晶シリコン、捷たは非晶質シリコンが最も、好まし
い。In the present invention, the semiconductor layer deposited on the insulator may be any polycrystalline or amorphous semiconductor material that can be melted and resolidified in a short time by energy beam irradiation and thereby become a single crystal. You can, but
Polycrystalline silicon, crystalline silicon, or amorphous silicon is most preferred.
なお、この半導体物質をＣＶＤ法、またはＰＶＤ法等に
よって前記絶縁体上に被着、堆積して多結晶または非晶
質の半導体層を形成した後、エネルギービームを照射す
る前に、上記半導体層の全面にイオン打込みを行なうの
が好ましい。このようにイオン打込みを行なうと、上記
半導体層内部に欠陥が生じ、これがその後のエネルギー
ビーム照射に際してエネルギーの吸収効率を高めるから
である。このとき打込まれたイオンは半導体層の内部に
残留するから、イオン打込みに使用するイオン種は半導
体層内部に残留しても不都合のないものでなければなら
ない。即ち、上記半導体層と同一元素のイオン種、ある
いはＡｒ等の不活性元素イオンを使用する。また上記半
導体層を将来ｎ導電型あるいはｐ導電型とする場合には
、夫々対応する導電型を与える不純物元素、例えばｎ導
電型の不純物元素であるＰ 、 Ａｓ等、ｐ導電型の不
純物元素であるＢ等のイオンを使用してもよい。Note that after forming a polycrystalline or amorphous semiconductor layer by depositing this semiconductor material on the insulator by a CVD method, a PVD method, etc., and before irradiating the energy beam, the semiconductor layer is It is preferable to perform ion implantation on the entire surface. This is because when ion implantation is performed in this manner, defects are generated inside the semiconductor layer, which increases energy absorption efficiency during subsequent energy beam irradiation. Since the ions implanted at this time remain inside the semiconductor layer, the ion species used for ion implantation must be of a type that does not cause any problems even if they remain inside the semiconductor layer. That is, ion species of the same element as the semiconductor layer or ions of an inert element such as Ar are used. In addition, if the semiconductor layer is to be made into an n-conductivity type or a p-conductivity type in the future, an impurity element that provides the corresponding conductivity type, such as P or As, which is an n-conductivity type impurity element, is used. Certain ions such as B may also be used.
本発明におけるエネルギービームとしては、レーザビー
ムの他に、電子線、Ｘ線等を使用することができる。As the energy beam in the present invention, in addition to laser beams, electron beams, X-rays, etc. can be used.
上記実施例では多結晶Ｓｔ層の全てを単結晶Ｓｔ層にせ
ずに、多結晶ｓｉ層の所定領域上にエネルギービームを
反射又は吸収する物質（例えばＡｒ、などの金属）をマ
スクし、エネルギービームが多結晶８１層に達しないよ
うにして所定領域に多結晶Ｓｔを残存させてもよい。こ
うして残存させた多結晶Ｓｔ部分は例えば高抵抗の素子
部として利用することができる。In the above embodiment, instead of making the entire polycrystalline St layer a single crystal St layer, a substance that reflects or absorbs the energy beam (for example, a metal such as Ar) is masked on a predetermined region of the polycrystalline Si layer, and the energy beam is The polycrystalline St may be left in a predetermined region so that it does not reach the polycrystalline 81 layer. The polycrystalline St portion thus left can be used, for example, as a high-resistance element portion.
以上詳述した如く、本発明によればエネルギービーム照
射時における精密な制御を行なう必要なく、かつ非単結
晶半導体層の全域を単結晶化するための時間を大幅に短
縮し得る半導体装置の製造方法を提供できる。As detailed above, according to the present invention, a semiconductor device can be manufactured that does not require precise control during energy beam irradiation and can significantly shorten the time it takes to make the entire area of a non-single crystal semiconductor layer into a single crystal. I can provide a method.
第１図（ａ） 、 （ｂ）は従来法による半導体装置の
製造工程を示す断面図、第２図（、）〜（、）は本発明
の実施例における半導体装置の製造工程を示すもので、
同図（、）〜（ｃ）は断面図、同図（ｄ） 、 （ｅ）
は平面図、第３図は本発明曵作用を説明するだめの平面
図、第４図（、）〜（ｆ）は本発明の他の実施例を示す
半導体装置の製造工程の平面図である。１１・・・５ＩＯ２基板、１２・・・溝、１３・・・多
結晶Ｓｔ層、１４・・・Ｓｔイオン、１５，１５１〜１
５３・・・帯状のレーザビーム、′１６・・・単結晶８
１層。出願人代理人 弁理士 鈴 江 武 彦第２図２第２図第３図第４図３（ｃ）（ｄ）（ｅ） （ｆ）FIGS. 1(a) and 1(b) are cross-sectional views showing the manufacturing process of a semiconductor device according to a conventional method, and FIGS. ,
Figures (,) to (c) are cross-sectional views, and Figures (d) and (e).
is a plan view, FIG. 3 is a plan view for explaining the pulling action of the present invention, and FIGS. 4(a) to (f) are plan views of the manufacturing process of a semiconductor device showing other embodiments of the present invention. . 11...5 IO2 substrate, 12... Groove, 13... Polycrystalline St layer, 14... St ion, 15,151-1
53... Band-shaped laser beam, '16... Single crystal 8
1 layer. Applicant's Representative Patent Attorney Takehiko Suzue Figure 2 Figure 2 Figure 3 Figure 4 Figure 3 (c) (d) (e) (f)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211883AJPS60105217A (en) | 1983-11-11 | 1983-11-11 | Manufacture of semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58211883AJPS60105217A (en) | 1983-11-11 | 1983-11-11 | Manufacture of semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JPS60105217Atrue JPS60105217A (en) | 1985-06-10 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58211883APendingJPS60105217A (en) | 1983-11-11 | 1983-11-11 | Manufacture of semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JPS60105217A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006728A (en)* | 2002-03-26 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006728A (en)* | 2002-03-26 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
| Publication | Publication Date | Title |
|---|---|---|
| US4383883A (en) | Method for fabricating semiconductor device | |
| JPS643045B2 (en) | ||
| JPH10289876A (en) | Laser crystallization method, semiconductor device using the same, and applied equipment | |
| JPS60105217A (en) | Manufacture of semiconductor device | |
| JPH06140321A (en) | Method of crystallizing of semiconductor film | |
| JPH0652712B2 (en) | Semiconductor device | |
| JPS5856316A (en) | Manufacture of semiconductor device | |
| JPS643046B2 (en) | ||
| JPS59184517A (en) | Manufacture of lamination-type semiconductor device | |
| JPS58132919A (en) | Manufacture of semiconductor device | |
| US5338388A (en) | Method of forming single-crystal semiconductor films | |
| JPH0461491B2 (en) | ||
| JPH0236051B2 (en) | ||
| JPS643047B2 (en) | ||
| JPS5946021A (en) | Semiconductor device and its manufacture | |
| JPH0523492B2 (en) | ||
| JPS63151013A (en) | Manufacture of soi substrate | |
| JPS63151014A (en) | Manufacture of soi substrate | |
| JPH0368532B2 (en) | ||
| JPS63150911A (en) | Manufacture of semiconductor device | |
| JPH0799734B2 (en) | Single crystal growth method | |
| JPS63151015A (en) | Manufacture of soi substrate | |
| JPS5893217A (en) | Method for manufacturing semiconductor crystal film | |
| JPS629212B2 (en) | ||
| JPH0693428B2 (en) | Method for manufacturing multilayer semiconductor substrate |