【発明の詳細な説明】本発明は、半導体装置、特に、半導体チップの改良に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvements in semiconductor devices, particularly semiconductor chips.
従来、集積回路技術によ−て完成された所定の回路機能
な持つ集積回路および外部入出力端子（ポンディングパ
ッド）を有する半導体チップ（以下、単に半導体チップ
という）を形成するには、一枚のシリコン単結晶からな
るウェーノー上にホトエツチング（Ｐｈｏｔｏ Ｅｔｃ
ｈｉｎｇ）によるノ（ターン形成技術等の集積回路技術
を用いて、複数個の半導体チップに分離されるべき回路
）くターンを反復して前記ウエーノ・上に形成し、電気
特性等の検査をして、ダイシング（Ｄｉｃｉｎｇ ）技
術により切断し、前記検査を合格した半導体チップだけ
な選択して個々の半導体チップを形成していた。Conventionally, in order to form a semiconductor chip (hereinafter simply referred to as a semiconductor chip) having an integrated circuit with a predetermined circuit function and external input/output terminals (ponding pads) completed using integrated circuit technology, a single sheet is used. Photo etching is performed on a wafer made of silicon single crystal.
(a circuit to be separated into multiple semiconductor chips using integrated circuit technology such as turn forming technology) is formed on the wafer by repeating turns, and the electrical characteristics etc. are inspected. Then, the semiconductor chips are cut using a dicing technique, and only semiconductor chips that pass the above inspection are selected to form individual semiconductor chips.
このようにして形成された半導体チップは、ワイヤーボ
ンディング、バックージイング等の処理を諦し、半導体
装置と七で製品となる。しかしながら、前記製品となっ
た半導体装置な製品用性前に行なわれる電気特性等の検
査において、または。The semiconductor chip formed in this way is processed into a semiconductor device and a product without undergoing any processes such as wire bonding or backing. However, in the inspection of the electrical characteristics, etc. of the semiconductor device that has become the product, or before it is ready for use as a product.
製品使用時における電気特性等の検査において。For testing electrical properties, etc. during product use.
特性上の不良が発生することがあった。このような原因
を調査、解析するには、不良が発生した半導体装置内の
半導体チップの製造工程を知る必要があるが、半導体チ
ップの製品種類は判別できても、どのウェーハで形成し
た半導体チップであるのか、さらには、ウェーハのどの
位置で形成された半導体チップであるのか等、半導体チ
ップの製造工程上の欠陥、バラツキな解析するのは極め
て困難であり、半導体チップ、延いては半導体装置の品
質向上のための不良解析が行ない難いという欠点があ−
た。Characteristic defects may occur. In order to investigate and analyze such causes, it is necessary to know the manufacturing process of the semiconductor chip in the semiconductor device where the defect occurred, but even if the product type of the semiconductor chip can be determined, it is difficult to know which wafer the semiconductor chip was formed on. It is extremely difficult to analyze defects and variations in the semiconductor chip manufacturing process, such as whether the semiconductor chip is formed on the wafer or where on the wafer the semiconductor chip was formed. The drawback is that it is difficult to perform defect analysis to improve quality.
Ta.
本発明の目的は、前記欠点な除去し、どのウェーハで形
成した半導体チップであるのか、ウェー・・のどの位置
で形成された半導体チップであるのかな識別できる半導
体チップな提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks and to provide a semiconductor chip that can identify which wafer the semiconductor chip was formed on and where on the wafer the semiconductor chip was formed.
本発明の特徴は、半導体チップの所定の部分に。The feature of the present invention is that it can be applied to a predetermined portion of a semiconductor chip.
前記半導体チップが形成されたウエーノ・の識別記号と
該ウェー・・上での前記半導体チップ位置表示記号のう
ち少な（ともどちらか１つを備えたことにある。The wafer is provided with at least one of an identification symbol of the wafer on which the semiconductor chip is formed and a symbol indicating the position of the semiconductor chip on the wafer.
以下、実施例とともに１本発明の詳細な説明するう第１図は５本発明の半導体チップを複数個有するウェー
ハの一実施例の概要を示す構成図である。Hereinafter, the present invention will be described in detail together with an embodiment. Fig. 1 is a block diagram showing an outline of an embodiment of a wafer having a plurality of semiconductor chips according to the present invention.
第１図においで、１はシリコン単結晶からなり。In Fig. 1, 1 is made of silicon single crystal.
複数個の半導体チップとして分離されるべき反復パター
ンを有するウエーノ蔦である。１００は前記ウェーハ１
上の２１の位置に配設された半導体チップとして分離さ
れる部分（以下、半導体チップ部という）であり、各々
の半導体チップ部は規則的に配設されている。It is a vine with a repeating pattern that is to be separated into multiple semiconductor chips. 100 is the wafer 1
This is a portion separated as a semiconductor chip (hereinafter referred to as a semiconductor chip portion) disposed at position 21 above, and each semiconductor chip portion is regularly disposed.
第２図は、第１図に示すウェーハ１上の２１の位置に配
設された１個の半導体チップ部の一実施例の構成を示す
図である。FIG. 2 is a diagram showing the structure of one embodiment of one semiconductor chip section disposed at position 21 on the wafer 1 shown in FIG. 1.
第２図において、２は前記ウェーハ１からダイシング技
術により切断されたウェーハ１上の２１の位置で形成さ
れた半導体チップ部であり、該半導体チク１６２０表面
上には、複数の機能な有する回路な配設した集積回路２
００と該集積回路２００への入力信号ならびに前記集積
回路２００からの出力信号の受授な行なう外部入出力端
子２０１（ポンディングパッド）な有している。In FIG. 2, reference numeral 2 denotes a semiconductor chip portion formed at a position 21 on the wafer 1 cut from the wafer 1 by a dicing technique, and on the surface of the semiconductor chip 1620, there are circuits having multiple functions. Integrated circuit 2 installed
00 and an external input/output terminal 201 (ponding pad) for receiving and receiving input signals to the integrated circuit 200 and output signals from the integrated circuit 200.
２０２は前記半導体チップ部２の集積回路２００および
外部入出力端子２０１等の他の使用していない部分に設
けられた半導体チップ部２の識別記号であり、該識別記
号２０２は、前記ウェーハ１ノ種類１例えば、何年何月
にどこの工場で製造されたものかの表示（第２図におい
てはＶ−１で表示）および前記ウェーハ１上のどこの位
置で形成されたものかの表示（第２図においては２１）
を文字、記号および図形等によって表示したものである
。Reference numeral 202 is an identification symbol of the semiconductor chip section 2 provided in other unused portions of the semiconductor chip section 2, such as the integrated circuit 200 and external input/output terminals 201. Type 1 For example, an indication of what year and month the item was manufactured in which factory (indicated by V-1 in FIG. 2) and an indication of where on the wafer 1 it was formed ( In Figure 2, 21)
is expressed using characters, symbols, figures, etc.
以上説明した如く１字溝体チップの所定の部分に前記半
導体チップが形成されたウェーハの識別記号と該ウェー
ハ上での前記半導体チップ位置表示記号のうち少なくと
もどちらか１つな備えたことによ−て、前記欠点を除去
し、どのウェーハで形成した半導体チップであるのか、
ウェーハ上のどの位置で形成された半導体チップである
のかを識別でき、前記目的な達成することができる。As explained above, at least one of the identification symbol of the wafer on which the semiconductor chip is formed and the symbol indicating the semiconductor chip position on the wafer is provided in a predetermined portion of the single-groove chip. - Which wafer is the semiconductor chip made from, with the above defects removed?
It is possible to identify the position on the wafer at which a semiconductor chip is formed, thereby achieving the above-mentioned objective.
次に、前記本実施例の形成方法な説明する。Next, the formation method of this embodiment will be explained.
第３図は１本実施例の半導体チップの形成方法を説明す
るための概要図である。FIG. 3 is a schematic diagram for explaining the method of forming a semiconductor chip of this embodiment.
第３図において、３００は第１図に示すシリコン単結晶
からなるウェーハであり、集積回路等の形成ななすホト
エツチング等による製造工程中のウェーハ３００である
。３１０は前記製造工程中のある段階の製造工程で使用
するマスクであり。In FIG. 3, reference numeral 300 is a wafer made of silicon single crystal shown in FIG. 1, and is in the process of being manufactured by photoetching or the like to form an integrated circuit or the like. 310 is a mask used in a certain stage of the manufacturing process.
該マスク３１０には集積回路等のパターンを形成するパ
ターン形成部３１１と前記第２図に示す識別記号２０２
な形成する識別記号形成部３１２を設けである。前記識
別記号形成部３１２は、ウェーハ３０００種類とウェー
ハ上での位置（第３図においては２１の位置）を表示す
る記号のうち少なくともどちらか１つな形成するための
パターンを設けである。このようなマスク３１０を、集
積回路等の製造工程終了後に、または製造工程と別に矢
印の如くウェーハ３００上に配置することによって、半
導体チップに容易に識別記号を形成することができる。The mask 310 includes a pattern forming section 311 for forming a pattern of an integrated circuit, etc., and an identification symbol 202 shown in FIG.
An identification symbol forming section 312 is provided to form an identification symbol. The identification symbol forming section 312 is provided with a pattern for forming at least one of the 3000 types of wafers and a symbol indicating the position on the wafer (position 21 in FIG. 3). By placing such a mask 310 on the wafer 300 as shown by the arrow after the manufacturing process of integrated circuits or the like or separately from the manufacturing process, identification symbols can be easily formed on semiconductor chips.
第４図は、他の方法により識別記号な形成するための主
要な部分な示す図である。FIG. 4 is a diagram showing the main parts for forming an identification symbol by another method.
第４図において、４はウェーハ４００上の１２の位置に
配設された半導体チップ部であり、ホトエツチング等に
よる製造工程中、または該製造工程終了後等に、電子ビ
ーム加工技術、レーザビーム加工技術等の加工ビーム（
Ｂｅｅｍ） ４０１によって識別記号４０２を形成する
ことが容易にできる。In FIG. 4, reference numeral 4 denotes a semiconductor chip section disposed at 12 positions on the wafer 400, and is processed by electron beam processing technology, laser beam processing technology, etc. during the manufacturing process by photo etching or after the completion of the manufacturing process. Processing beams such as (
The identification symbol 402 can be easily formed by the identification symbol 401 (Beem) 401.
なお１本発明は、前記実施例に限定されることなく、そ
の要旨な変更しない範囲において種々変更し得ることは
勿論である。Note that the present invention is not limited to the above-mentioned embodiments, but can of course be modified in various ways without changing the gist thereof.
第１図および第２図は５本発明の一実施例の構成を示す
図。第３図は１本発明の一実施例の製造方法な示す概略図。第４図は１本発明の他の製造方法を示す一実施例の主要
部を示す図である。１．３００．４００・・・ウェーハ、２，４，１００・
・・半導体チップ部、２０２，４０２・・・識別記号、
２００・・・集積回路、２０１・・・外部入出力端子。３１０・・・マスク、３１１・・・パターン形成ｕ、
３１２・・・識別記号形成部、４・・・加エビ〜ム。（・２．−第 １ 図第 ２ 図FIG. 1 and FIG. 2 are diagrams showing the configuration of an embodiment of the present invention. FIG. 3 is a schematic diagram showing a manufacturing method according to an embodiment of the present invention. FIG. 4 is a diagram showing the main parts of an embodiment showing another manufacturing method of the present invention. 1.300.400...wafer, 2,4,100.
...Semiconductor chip part, 202,402...Identification symbol,
200... integrated circuit, 201... external input/output terminal. 310... Mask, 311... Pattern formation u,
312... Identification symbol forming section, 4... Added image. (・2.- Figure 1 Figure 2
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176166AJPS5966112A (en) | 1982-10-08 | 1982-10-08 | Semiconductor chip |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176166AJPS5966112A (en) | 1982-10-08 | 1982-10-08 | Semiconductor chip |
| Publication Number | Publication Date |
|---|---|
| JPS5966112Atrue JPS5966112A (en) | 1984-04-14 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57176166APendingJPS5966112A (en) | 1982-10-08 | 1982-10-08 | Semiconductor chip |
| Country | Link |
|---|---|
| JP (1) | JPS5966112A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123417A (en)* | 1990-09-14 | 1992-04-23 | Toshiba Corp | Semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123417A (en)* | 1990-09-14 | 1992-04-23 | Toshiba Corp | Semiconductor device |
| Publication | Publication Date | Title |
|---|---|---|
| JP4359576B2 (en) | Method for disposing chip of first substrate on second substrate | |
| JP2000003889A (en) | Semiconductor wafer and semiconductor device manufacturing method | |
| CN1080927C (en) | Method for detecting wafer defect | |
| JP2005277337A (en) | Semiconductor device and its manufacturing method | |
| JPH044525B2 (en) | ||
| JPH02211648A (en) | Semiconductor device | |
| JP2004336055A (en) | Method for wafer dicing | |
| US3304594A (en) | Method of making integrated circuit by controlled process | |
| JP3732100B2 (en) | Method for the manufacture and inspection of electronic circuit structures on semiconductor substrates | |
| JPS5966112A (en) | Semiconductor chip | |
| US6969620B2 (en) | Semiconductor device inspection system | |
| JPH05299484A (en) | Semiconductor wafer | |
| JP2964522B2 (en) | Semiconductor wafer, method of manufacturing the same, and method of selecting semiconductor chips | |
| JP3730106B2 (en) | Semiconductor sorting method | |
| JP2990134B2 (en) | Semiconductor chip, semiconductor testing device, and semiconductor device testing method | |
| JP2008053474A (en) | Wafer and semiconductor device manufacturing method using the same | |
| JPH03228345A (en) | Semiconductor chip and inspection of the chip | |
| JP4632659B2 (en) | Manufacturing method of semiconductor device | |
| JPS61112149A (en) | Mask for semiconductor integrated circuit exposure | |
| JP2002083784A (en) | Manufacturing method for semiconductor device | |
| JPH03154329A (en) | Manufacturing method of semiconductor device | |
| JPH02148823A (en) | Manufacture of semiconductor device | |
| JPH04288811A (en) | Manufacture of semiconductor device | |
| JPH10178072A (en) | Semiconductor inspection method | |
| JPS6328036A (en) | Manufacture of semiconductor device |