JPS5852374B2 - frequency synthesizer receiver - Google Patents

Description

Translated fromJapanese

【発明の詳細な説明】本発明は、いわゆるＰＬＬ （フェイズ・ロック・ルー
プ）による周波数シンセサイザ方式を用いた周波数シン
セサイザ受信機に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frequency synthesizer receiver using a so-called PLL (phase locked loop) frequency synthesizer method.

近年、電圧制御発振器（以下「ｖＣＯ」と称する）の出
力を局部発振出力として用い、このＶＣＯの発振出力を
プログラマフル分周器により分周し、これと例えば水晶
発振器等の正確な周波数の基準発振器の基準周波数出力
とを位相比較して、これらの位相差に応じて前記■ＣＯ
を制御するＰＬＬを構成し、前記プログラマブル分周器
による分周比を変化させる事によって前記■ＣＯの発振
周波数を一定周波数間隔で正確にロックさせ、段階的に
且つ正確に周波数同調をとる様にしたＰＬＬによる周波
数シンセサイザ方式を用いた周波数シンセサイザ受信機
が開発されている。In recent years, the output of a voltage controlled oscillator (hereinafter referred to as "vCO") is used as a local oscillation output, and the oscillation output of this VCO is divided by a programmer full frequency divider. Compare the phase with the reference frequency output of the oscillator, and adjust the above CO according to the phase difference.
A PLL is configured to control the oscillation frequency of the CO by changing the division ratio of the programmable frequency divider to accurately lock the oscillation frequency of the CO at constant frequency intervals and to perform frequency tuning step by step and accurately. A frequency synthesizer receiver using a frequency synthesizer method using a PLL has been developed.

従来、この様なＰＬＬ方式の周波数シンセサイザ受信機
において、ＡＭ放送（中波帯、短波帯）、ＦＭ放送（超
短波帯）等の複数の周波数バンドを受信し得る様にする
ためには、ＰＰＬ部分を第１図に示す様な構成が考えら
れていた。Conventionally, in such a PLL type frequency synthesizer receiver, in order to be able to receive multiple frequency bands such as AM broadcasting (medium wave band, shortwave band) and FM broadcasting (very high frequency band), the PPL part was A configuration as shown in Figure 1 was considered.

即ち、ＶＣｏは出力可能な周波数帯域を極端に広帯域と
する事が容易ではないので、各受信バンドに適したＶＣ
Ｏを複数個設けて、所望の受信バンドに応じてこれを切
換える構成としている。In other words, it is not easy to make the frequency band that can be output by VCo extremely wide, so it is necessary to select a VC suitable for each receiving band.
The configuration is such that a plurality of O's are provided and these are switched depending on the desired reception band.

図において、１１．１２．・・・・・・・・・１ｎはそ
れぞれ第１、第２、・・・・・・・・・第ｎの受信バン
ドに適した第１、第２、・・・・・・・・・第ｎの■Ｃ
Ｏ１２は可動接点２０によって前記第１〜第ｎのＶＣＯ
ｌｌ、１２．・・・・・・・・・１ｎからそれぞれ各固
定接点２Ｌ２２．・・・・・・・・・２ｎに与えられる
出力から任意の１出力を選択して、所望の受信バンドに
適したｖＣＯのみをＰＬＬ 系に挿入するための切換ス
イッチ、３は前記切換スイッチ２で選択されたＶＣｏ
１１〜１ｎの出力を外部信号に応じた分周比で分周す
るプログラマブル分周器、４は例えば水晶等を用いて構
成し前記切換スイッチ２で選択された受信バンドに応じ
て予め受信バンド毎に設定された正確な基準周波数信号
を出力する基準発振器、５は前記プログラマブル分周器
３の圧力信号と基準発振器４の出力信号の位相を比較し
てその位相差に応じた直流電圧信号を出力する位相比較
器、６は前記位相比較器５の出力信号からリップル成分
、高調波成分等を除去して前記各ＶＣ０１１〜１ｎに与
え良好なＰＬＬの応答特性を得るための時定−ｍ有する
ループフィルタである。In the figure, 11.12. . . . 1n are the first, second, . . . , suitable for the first, second, . . . nth reception bands, respectively nth ■C
O12 connects the first to nth VCOs by the movable contact 20.
ll, 12. . . . 1n to each fixed contact 2L22. . . . A changeover switch for selecting any one output from the outputs given to 2n and inserting only the vCO suitable for the desired reception band into the PLL system; 3 is the changeover switch 2; VCo selected by
A programmable frequency divider 4 divides the outputs of 11 to 1n at a division ratio according to an external signal, and 4 is configured using, for example, a crystal, and is preset for each reception band according to the reception band selected by the changeover switch 2. a reference oscillator 5 that outputs an accurate reference frequency signal set to A phase comparator 6 is a loop having a time constant -m for removing ripple components, harmonic components, etc. from the output signal of the phase comparator 5 and applying it to each of the VC011 to 1n to obtain good PLL response characteristics. It's a filter.

この様な構成により、所望の受信バンドに応じて第１〜
第ｎのＶＣｏ １１〜１ｎ及び基準発振器４の出力基準
周波数を切換えて、複数バンドの受信を行う様にしてい
る。With such a configuration, the first to
The output reference frequencies of the n-th VCos 11 to 1n and the reference oscillator 4 are switched to perform reception of a plurality of bands.

しかしながら、前記ループフィルタの時定数はＰＬＬ系
の応答特性を決定する重要なファクタの１つであり、基
準発振器４から出力される基準周波数、プログラマブル
分周器３の分周比等が変われば、最適な応答特性を得る
ための時定数の最適値が異なった値となるものである。However, the time constant of the loop filter is one of the important factors that determines the response characteristics of the PLL system, and if the reference frequency output from the reference oscillator 4, the division ratio of the programmable frequency divider 3, etc. change, The optimum value of the time constant for obtaining the optimum response characteristic is different.

このため、ループフィルタは受信バンドが異なる場合に
も、それぞれ最適の時定数が異なるものであり、上記構
成では１個のループフィルタ６によって時定数を固定し
ているため、受信バンドによって最適な応答特性を得る
事ができない場合が生ずる。For this reason, the loop filter has a different optimal time constant even when the reception band is different. In the above configuration, the time constant is fixed by one loop filter 6, so the optimal response depends on the reception band. There may be cases where the characteristics cannot be obtained.

また、この様な問題に対処するため、ループフィルタ６
自体の各部定数をスイッチ等で切換える様にして時定数
を変化させる事が考えられるが、そうするためには通常
の場合インピーダンスが高い点を切換える必要があり、
この様にすると各部雑音（ハム等）の影響を受は易くな
るので、良好な結果を得る事は困難である。In addition, in order to deal with such problems, loop filter 6
It is conceivable to change the time constant by changing the constants of each part of itself with a switch etc., but in order to do so, it is usually necessary to change the point where the impedance is high.
If this is done, it will be more susceptible to the effects of noise (such as hum) in various parts, making it difficult to obtain good results.

本発明は上記した事情に基いてなされたもので、受信バ
ンド毎に異なる最適の時定数を有する複数個のループフ
ィルタをそれぞれ位相比較器と各■ＣＯとの間に設け、
フィルタの定数をスイッチ等で切換えることなく、各受
信バンド毎に最適の応答特性を得てＰＬＬを構成する周
波数シンセサイザ受信機を提供する事を目的とする。The present invention has been made based on the above-mentioned circumstances, and includes providing a plurality of loop filters having different optimal time constants for each receiving band between the phase comparator and each CO,
It is an object of the present invention to provide a frequency synthesizer receiver that configures a PLL by obtaining optimal response characteristics for each receiving band without changing filter constants using a switch or the like.

以下図面を参照して本発明の一実施例を説明する。An embodiment of the present invention will be described below with reference to the drawings.

第２図において、ｌＬ１２・・・・・・・・・１ｎはそ
れぞれ第１、第２・・・・・・・・・第ｎのｖＣＯ１２
は切換スイッチ、３はプログラマブル分周器、４は基準
発振器、５は位相比較器であり、それぞれ第１図と同様
の構成及び機能とする。In FIG. 2, lL12...1n is the first, second......nth vCO12, respectively.
3 is a changeover switch, 3 is a programmable frequency divider, 4 is a reference oscillator, and 5 is a phase comparator, each of which has the same structure and function as in FIG. 1.

７Ｌ７２・・・間・・７ｎはそれぞれ前述の第１、第２
・・・・・・・・・第ｎの受信バンドにおいて最適な応
答特性を得る様に各受信バンド毎に各別に時定数を設定
した第１、第２・・・・・・・・・第ｎのループフィル
タである。7L72...7n is the first and second
......The first, second, etc. time constants were set separately for each receiving band so as to obtain the optimal response characteristics in the n-th receiving band. n loop filter.

これら第１〜第ｎのループフィルタ７１〜Ｉｎは入力側
を前記位相比較器の出力端に共通に接続し且つそれぞれ
の出力側を前記第１〜第ｎのＶＣｏの入力端に各別に接
続する。These first to nth loop filters 71 to In have their input sides commonly connected to the output end of the phase comparator, and their respective output sides to the input ends of the first to nth VCos, respectively. .

この様な構成とすれば、各受信バンドに応じて、第１〜
第ｎのＶＣ０１１〜１ｎに対して、それぞれ第１〜第ｎ
のループフィルタ７１〜Ｉｎを設けるので、各ループフ
ィルタ７１〜Ｉｎの時定数をそれぞれ各ＶＣ０１１〜１
ｎに応じて最適の値に任意に設定する事ができ、各受信
バンド毎にそれぞれ最適の応答特性を得る事ができる。With such a configuration, the first to
For the n-th VC011 to 1n, the first to n-th
Since the loop filters 71-In are provided, the time constant of each loop filter 71-In is set to each VC011-1.
It is possible to arbitrarily set the optimal value according to n, and it is possible to obtain the optimal response characteristic for each receiving band.

また、切換スイッチ２で所望の受信バンドに応じてｖｃ
。Also, with the changeover switch 2, the vc
.

１１〜１ｎを切換える事によってループフィルタ７１〜
Ｉｎを同時に切換え、接続しているＶｃ。By switching 11 to 1n, the loop filter 71 to
Vc is switched and connected to In at the same time.

（例えば図示の状態では切換スイッチ２が固定接点２２
に折換えられているので、第２のＶｃ。(For example, in the illustrated state, the changeover switch 2 is connected to the fixed contact 22.
Therefore, the second Vc.

１２）及びループフィルタ（第２のループフィルタγ２
）以外のＶＣｏ及びループフィルタはすべて位相同期ル
ープ（ＰＬＬ） から外れるため、切換スイッチ２で
指定した受信バンド（第２の受信バンド）に対応したｖ
ＣＯ及びループフィルタ１２及び７２以外のｖＣＯ及び
ループフィルタはＰＬＬの動作に全く影響を及ぼさない
。12) and a loop filter (second loop filter γ2
) and loop filters are all removed from the phase-locked loop (PLL), so the VCo and loop filters other than
vCO and loop filters other than CO and loop filters 12 and 72 have no effect on the operation of the PLL.

更にループフィルタ７１〜？ｎを直接切換えたり、ルー
プフィルタの各部定数を直接切換えたりしないので、ハ
ム等の外部雑音の影響を受けにくい。Furthermore, loop filter 71~? Since n is not directly switched or constants of each part of the loop filter are not directly switched, it is less susceptible to external noise such as hum.

第３図に上記本発明の一実施例を用いた具体的な構成の
１例を示す。FIG. 3 shows an example of a specific configuration using the above embodiment of the present invention.

同図はＦＭ放送とＡＭ放送（中波）の２バンド受信機と
した場合を示し、プログラマブル分周器３及び基準発振
器４の出力が与えられる位相比較器５は９個のナンド回
路及び１個のインバータで構成され、位相比較機能に加
えて周波数検知能力をも有する。The figure shows the case of a two-band receiver for FM broadcasting and AM broadcasting (medium wave), and the phase comparator 5 to which the outputs of the programmable frequency divider 3 and reference oscillator 4 are given is composed of nine NAND circuits and one NAND circuit. In addition to the phase comparison function, it also has frequency detection capability.

この軟和比較器５の出力は二個の出力端Ｕ及びＤ力ちそ
れぞれ基準周波数信号に対する遅れ位相分及び進み位相
分に対応するアップ指令出力及びダウン指令出力として
出力され、２個のＦＥＴ、ＦＥＴ１ 、ＦＥＴ２ から
なりインターフェイス機能を有すＦＥＴバッファ回路８
により位相の進み、遅れに応じた直流電圧信号に変換さ
れる。The output of this softening comparator 5 is output as an up command output and a down command output corresponding to a delayed phase and an advanced phase with respect to the reference frequency signal, respectively, at the two output terminals U and D. FET buffer circuit 8 consisting of FET1 and FET2 and having an interface function
It is converted into a DC voltage signal according to the phase lead or lag.

このＦＥＴバッファ回路８の出力端にそれぞれの入力端
を共通に接続して各々能動フィルタとして構成したトラ
ンジスタＴＲ１０，ＴＲ１２、抵抗Ｒ１、。Transistors TR10, TR12 and resistor R1 are configured as active filters by having their respective input terminals commonly connected to the output terminal of this FET buffer circuit 8.

Ｒ１２、コンデンサＣ１からなるＦＭ用の第１のループ
フィルタ７１及びトランジスタＴＲ２□、 ＴＲ２□、
コンデンサＣ２かもなる個用の第２のループフィルタ７
２を設ける。R12, a first loop filter 71 for FM consisting of a capacitor C1, and transistors TR2□, TR2□,
A separate second loop filter 7 which also serves as a capacitor C2
2 will be provided.

これら第１及び第２のループフィルタ７１及び７２０時
定数はそれぞれ抵抗Ｒ１□、Ｒ１２、コンデンサｃ２の
値とトランジスタＴＲ１０，ＴＲ１□による利得及び抵
抗Ｒ２０，Ｒ２２、コンデンサＣ２の値とトランジスタ
ＴＲ２１，ＴＲ２□による利得によって、任意に最適の
時定数に設定できる。The time constants of these first and second loop filters 71 and 720 are the values of resistors R1□, R12 and capacitor c2, the gains due to transistors TR10 and TR1□, the values of resistors R20 and R22, capacitor C2, and transistors TR21 and TR2□, respectively. The optimal time constant can be arbitrarily set by adjusting the gain.

前記第１のループフィルタ７１の出力側は例えばバリキ
ャップダイオードＤ１ を用いて発振周波数可変とした
発振回路０８Ｃ１からなるＦＭ用の第１のｖｃｏｉｉ
に接続する。The output side of the first loop filter 71 is a first VCOII for FM consisting of an oscillation circuit 08C1 whose oscillation frequency is variable using, for example, a varicap diode D1.
Connect to.

前記第２のループフィルタ７２の出力側は例えば上記同
様バリキャップダイオードＤ２を用いて発振周波数可変
とした発振回路０８Ｃ２かもなる訓用の第２のＶＣＯ１
２に接続する。The output side of the second loop filter 72 is connected to a second VCO 1 which may be an oscillation circuit 08C2 whose oscillation frequency is variable using a varicap diode D2 as described above.
Connect to 2.

前記第１のＶＣＯｌｌ の出力は、この周波数が非常
に高く（６５〜８０ＭＨｚ 程度）このままではプログ
ラマ分周器３に大きな負担となるのでプログラマ分周器
３の分周動作を助けるために予め適宜分周するプリスケ
ーラ９を介して切換スイッチ２の固定接点２１に与える
様にしている。The output of the first VCOll has a very high frequency (approximately 65 to 80 MHz) and would place a large burden on the programmer frequency divider 3 if left as is, so it should be divided appropriately in advance to aid the frequency division operation of the programmer frequency divider 3. The signal is applied to the fixed contact 21 of the changeover switch 2 via the rotating prescaler 9.

前記第２のＶＣＯｌ ２ の出力は、周波数が低いので
そのまま切換スイッチ２の固定接点２２に入力している
。Since the output of the second VCOl 2 has a low frequency, it is directly input to the fixed contact 22 of the changeover switch 2 .

切換スイッチ２は前記プリスケーラ９及び第２のＶＣＯ
ｌ ２ の出力の一方を可動接点２０により、所望の受
信バンドに応じて選択して切換プログラマブル分周器３
に与える。The changeover switch 2 is connected to the prescaler 9 and the second VCO.
A programmable frequency divider 3 selects and switches one of the outputs of l 2 according to a desired reception band using a movable contact 20.
give to

この様に各受信バンド毎にループフィルタ７１及び７２
０時定数を最適値に設定するので、各バンド毎に最適な
応答特性を得る事ができる。In this way, loop filters 71 and 72 are provided for each reception band.
Since the zero time constant is set to the optimum value, the optimum response characteristic can be obtained for each band.

また各ループフィルタ７１，７２の切換えは、ＶＣＯ１
１ｔ１２をこれらの出力側で切換える切換スイッチ２に
より、ＰＬＬ系に挿入する事により行われるので、各ル
ープフィルタ７１．７２を直接切換える事もない。In addition, the switching of each loop filter 71, 72 is performed using VCO1.
Since this is done by inserting 1t12 into the PLL system using the changeover switch 2 that switches 1t12 on these output sides, there is no need to directly switch each of the loop filters 71 and 72.

すなわち、高インピーダンス部分を切換える必要がない
為、外部雑音（・・ム等）の影響を受けにくくなる。That is, since there is no need to switch the high impedance portion, it is less susceptible to external noise (such as . . . ).

以上述べた様に本発明によれば、受信バンド毎に異なる
最適の時定数を有する複数個のループフィルタをそれぞ
れ位相比較器と各■ＣＯとの間に設け、フィルタの定数
或いはフィルタそのものを直接スイッチ等で切換えるこ
となく、各■ＣＯ出力の切換によってそれぞれ対応する
ループフィルタをＰＬＬ系に挿入する様にして各受信バ
ンド毎に最適の応答特性を得てＰＬＬを構成する様にし
た周波数シンセサイザ受信機を提供できる。As described above, according to the present invention, a plurality of loop filters having different optimal time constants for each receiving band are provided between the phase comparator and each CO, and the constants of the filters or the filters themselves are directly controlled. Frequency synthesizer reception that configures a PLL by inserting corresponding loop filters into the PLL system by switching each CO output to obtain the optimal response characteristics for each reception band, without switching with switches etc. We can provide equipment.

尚、本発明は上記し且つ図面に示す実施例にのみ限定さ
れず、その要旨を変更しない範囲内で種種変形して実施
できるものである。It should be noted that the present invention is not limited to the embodiments described above and shown in the drawings, but can be implemented with various modifications without changing the gist thereof.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来の複数バンド受信可能な周波数シンセサイ
ザ受信機のＰＬＬ部分の構成を示すブロック図、第２図
は本発明の一実施例の構成を示すブロック図、第３図は
同実施例を用いた具体回路の１例を示す回路図である。１１〜１ｎ・・・・・・電圧制御発振器、２・・・・・
・切換スイッチ（スイッチング回路）、３・・・・・・
フログラマプル分周器、４・・・・・・基準発振器、５
・・・・・・位相比較器、７１ゝ７ｎ゛°°°°゛ルー
プフイルり。FIG. 1 is a block diagram showing the configuration of the PLL portion of a conventional frequency synthesizer receiver capable of receiving multiple bands, FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention, and FIG. FIG. 2 is a circuit diagram showing an example of a specific circuit used. 11-1n... Voltage controlled oscillator, 2...
・Choice switch (switching circuit), 3...
Frogram pull frequency divider, 4...Reference oscillator, 5
・・・・・・Phase comparator, 71ゝ7n゛°°°°゛loop filter.

Claims (1)

Translated fromJapanese

【特許請求の範囲】[Claims]１ 受信バンド毎に設けられた複数個の電圧制御発振器
と、これら電圧制御発振器から任意の１発振出力を選択
するスイッチング回路と、このスイッチング回路により
選択された発振出力を所望の分周率で分周するプログラ
マブル分周器と、基準周波数信号を出力する基準発振器
と、複数の受信バンドで共用し前記プログラマブル分周
器及び基準発振器の両出力を位相比較する位相比較器と
、前記各電圧制御発振器に対応しそれぞれ前記各受信バ
ンド毎に異なる時定数を有して複数個設けられ、前記位
相比較器の出力から不要な信号を除去して前記両出力の
位相差に応じた電圧信号を前記各電圧制御発振器に与え
るループフィルタとを備えてなることを特徴とする周波
数シンセサイザ受信機。1 A plurality of voltage controlled oscillators provided for each reception band, a switching circuit that selects any one oscillation output from these voltage controlled oscillators, and a switching circuit that divides the oscillation output selected by this switching circuit at a desired frequency division ratio. a reference oscillator that outputs a reference frequency signal, a phase comparator that is shared by a plurality of reception bands and that compares the phases of both outputs of the programmable frequency divider and the reference oscillator, and each of the voltage controlled oscillators. A plurality of them are provided each having a different time constant for each of the receiving bands, and unnecessary signals are removed from the output of the phase comparator to generate a voltage signal corresponding to the phase difference between the two outputs. A frequency synthesizer receiver comprising: a loop filter for feeding a voltage controlled oscillator.