【０００１】[0001]
【発明の属する技術分野】本発明は、液晶装置及びその
駆動方法、並びにそれを用いた投写型表示装置及び電子
機器に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a liquid crystal device and a driving method thereof, and a projection display device and an electronic apparatus using the same.
【０００２】[0002]
【背景技術】例えば、アクティブマトリクス型の液晶装
置では、一走査信号線に複数接続されたＴＦＴ（薄膜ト
ランジスタ）等のスイッチング素子を介して、各画素の
液晶層にデータを書き込む動作を点順次駆動により実施
している。2. Description of the Related Art For example, in an active matrix type liquid crystal device, an operation of writing data in a liquid crystal layer of each pixel through switching elements such as TFTs (thin film transistors) connected to one scanning signal line by dot sequential driving. We are implementing.
【０００３】また、液晶にかかる電圧の偏りによる表示
むらをなくし、液晶にかかる直流電流による液晶の劣化
などを防ぐために、液晶に印加される電圧の極性を所定
のタイミングで反転させる極性反転駆動が行われてい
る。Further, in order to eliminate display unevenness due to bias of the voltage applied to the liquid crystal and to prevent deterioration of the liquid crystal due to a DC current applied to the liquid crystal, a polarity inversion drive for inverting the polarity of the voltage applied to the liquid crystal at a predetermined timing is known. Is being done.
【０００４】極性反転駆動とは、液晶の一端に、液晶の
他端に印加される電位を基準として異なる極性（正また
は負の極性）の電圧を印加する駆動である。尚、本明細
書における「極性」とは、液晶の両端に印加される電圧
の極性を意味する。極性反転駆動するには、アクティブ
マトリクス型では、液晶を挟んで画素電極と対向する共
通電極に印加する電位を変化させるか、あるいは、画素
電極に印加される画像データ信号の電圧振幅の中間電位
を基準として画像データ信号の電位レベルを変化させて
いる。The polarity inversion drive is a drive in which a voltage of a different polarity (positive or negative polarity) is applied to one end of a liquid crystal with reference to a potential applied to the other end of the liquid crystal. It should be noted that the “polarity” in the present specification means the polarity of a voltage applied to both ends of the liquid crystal. To perform the polarity inversion drive, in the active matrix type, the potential applied to the common electrode facing the pixel electrode across the liquid crystal is changed, or the intermediate potential of the voltage amplitude of the image data signal applied to the pixel electrode is changed. The potential level of the image data signal is changed as a reference.
【０００５】ここで、前記極性反転においては、走査信
号線を選択するごとに極性反転を行ういわゆるライン毎
の反転、あるいはこれに、一走査信号線に接続された画
素毎に極性反転を行ういわゆるドット毎の反転を組み合
わせた極性反転駆動方式が知られている。Here, in the polarity inversion, a so-called line-by-line inversion in which the polarity is inverted every time a scanning signal line is selected, or a so-called inversion of the polarity in each pixel connected to one scanning signal line. There is known a polarity inversion driving method that combines inversion for each dot.
【０００６】図１３、図１４に、極性反転駆動方式につ
いて説明するための模式図を示す。従来のアクティブマ
トリクス型の液晶装置では、点順次駆動でかつ画素毎
（ライン毎も含む）の極性反転駆動方式を採用し、ま
た、データ信号線のプリチャージは直前のブランキング
期間に一括して行う方式を採用している。FIGS. 13 and 14 are schematic diagrams for explaining the polarity inversion driving method. A conventional active matrix type liquid crystal device employs a point-sequential drive and a polarity inversion drive method for each pixel (including each line), and precharges data signal lines collectively in the immediately preceding blanking period. We adopt the method of doing.
【０００７】図１３、図１４において、Ｓ１〜Ｓ４はデ
ータ信号線を示し、Ｈ１〜Ｈ４は走査信号線を示してい
る。各画素の「＋」，「−」は、該画素の液晶に印加さ
れる電圧およびその直前にデータ信号線に供給されるプ
リチャージ電位の極性を示している。図１３はＮフィー
ルドでの各画素の電圧極性を、図１４はＮ＋１フィール
ドでの各画素の電圧極性を示している。画素毎及びライ
ン毎の極性反転駆動においては、同一データ信号線と接
続された隣合う画素毎（図１３，図１４で縦方向にて隣
接する画素毎）に、異なる極性にて電圧が印加されるよ
うになっている。In FIGS. 13 and 14, S1 to S4 indicate data signal lines, and H1 to H4 indicate scanning signal lines. “+” And “−” of each pixel indicate the polarity of the voltage applied to the liquid crystal of the pixel and the polarity of the precharge potential supplied to the data signal line immediately before. FIG. 13 shows the voltage polarity of each pixel in the N field, and FIG. 14 shows the voltage polarity of each pixel in the N + 1 field. In the polarity inversion driving for each pixel and each line, a voltage having a different polarity is applied to each adjacent pixel connected to the same data signal line (each adjacent pixel in the vertical direction in FIGS. 13 and 14). It has become so.
【０００８】この場合、同一データ信号線に接続され、
かつ、異なる走査信号線に接続された隣り合う２つの画
素に、表示上で例えば同じ黒データを書き込む場合で
も、極性反転駆動のために各々の黒データの信号レベル
は異なっている。このとき、データ信号線自体が寄生容
量を持つため、データ信号線の電位を、正極性側の黒レ
ベル電位から負極性側の黒レベル電位に変化させるのに
時間を要する。In this case, they are connected to the same data signal line,
In addition, even when, for example, the same black data is written on two adjacent pixels connected to different scanning signal lines on display, the signal level of each black data is different due to polarity inversion driving. At this time, since the data signal line itself has a parasitic capacitance, it takes time to change the potential of the data signal line from the black level potential on the positive polarity side to the black level potential on the negative polarity side.
【０００９】図１５、図１６を参照して、同一のデータ
信号線に接続された隣り合う２つの画素に、それぞれ同
じ黒を書き込む動作を場合のデータ信号線の電位の変化
について説明する。Referring to FIGS. 15 and 16, a description will be given of a change in potential of a data signal line in an operation of writing the same black to two adjacent pixels connected to the same data signal line.
【００１０】図１５において、Ｃ１０はデータ信号線Ｓ
１に寄生する容量（つまり、データ信号線Ｓ１の等価容
量）を示す。また、図１５の左側に記載の「−」，
「＋」は、画素２２，２４に書き込まれる電圧の極性を
示している。なお、画素２２，２４は共に「黒」を表示
するものとする。画素はスイッチング素子を介してデー
タ信号が供給される蓄積容量及び画素電極と、画素電極
と共通電極の間で電圧印加される液晶層とからなる。In FIG. 15, C10 is a data signal line S
1 indicates a parasitic capacitance (that is, an equivalent capacitance of the data signal line S1). In addition, "-", described on the left side of FIG.
“+” Indicates the polarity of the voltage written to the pixels 22 and 24. Note that both the pixels 22 and 24 display "black". Each pixel includes a storage capacitor and a pixel electrode to which a data signal is supplied via a switching element, and a liquid crystal layer to which a voltage is applied between the pixel electrode and the common electrode.
【００１１】図１６に示すように、水平走査期間Ｔ１に
おいて、画素２２の一端に黒レベル電位Ｂ１を印加して
黒表示し、次の水平走査期間Ｔ２において、画素２４の
一端に黒レベル電位Ｂ２を印加して同様に黒表示する。
この場合、画素２２，２４の他端には、各黒レベル電位
Ｂ１，Ｂ２間に設定された共通電位が印加されているた
め、画素２２には負極性の電圧が印加され、画素２４に
は正極性の電圧が印加され、同じ黒表示でも液晶への印
加電圧の極性が反転されている。しかも、上記のような
ノーマリホワイトの表示では、それぞれの黒レベル電位
Ｂ１とＢ２との電位差が、他の階調表示の場合と比較し
て最も大きくなる。よって、プリチャージを行わなけれ
ば、画像データ信号自体によってデータ信号線Ｓ１の寄
生容量Ｃ１０を充電（あるいは放電）して、図中「Ｒ
１」で示すようにデータ信号線の電位を黒レベル電位Ｂ
１からＢ２へと変化させなければならない。As shown in FIG. 16, in a horizontal scanning period T1, a black level potential B1 is applied to one end of a pixel 22 to perform black display, and in a next horizontal scanning period T2, a black level potential B2 is applied to one end of a pixel 24. And black display is similarly performed.
In this case, since a common potential set between the black level potentials B1 and B2 is applied to the other ends of the pixels 22 and 24, a negative voltage is applied to the pixel 22 and a negative voltage is applied to the pixel 24. A positive voltage is applied, and the polarity of the voltage applied to the liquid crystal is inverted even in the same black display. Moreover, in the normally white display as described above, the potential difference between the respective black level potentials B1 and B2 is the largest as compared with the case of other gray scale displays. Therefore, if the precharge is not performed, the parasitic capacitance C10 of the data signal line S1 is charged (or discharged) by the image data signal itself, and “R
As shown by “1”, the potential of the data signal line is changed to the black level potential B.
It must be changed from 1 to B2.
【００１２】これに対し、データ信号の供給に先立ち、
データ信号の極性と同じ極性のプリチャージを行ってお
けば、つまり、水平走査期間Ｔ２の前にプリチャージを
行ってデータ信号線Ｓ１を高電位の第２のプリチャージ
電位ＰＶ２に保持しておけば、図中「Ｒ２」で示すよう
に、データ信号線の電位を第２のプリチャージ電位ＰＶ
２から黒レベル電位Ｂ２へと変化させるだけで良く、デ
ータ信号線Ｓ１の寄生容量Ｃ１０の充電（放電）の量が
小さくて良い。ゆえに、液晶の駆動が高速化される。On the other hand, prior to the supply of the data signal,
If the precharge having the same polarity as the data signal is performed, that is, the precharge is performed before the horizontal scanning period T2, and the data signal line S1 is held at the high second precharge potential PV2. For example, as shown by “R2” in the figure, the potential of the data signal line is changed to the second precharge potential PV.
2 only to the black level potential B2, and the amount of charge (discharge) of the parasitic capacitance C10 of the data signal line S1 may be small. Therefore, the driving speed of the liquid crystal is increased.
【００１３】ところで、従来の液晶装置においては、黒
レベル電位Ｂ１，Ｂ２をそれぞれ１Ｖ，１１Ｖとし、白
レベル電位Ｗ１，Ｗ２をそれぞれ５Ｖ，７Ｖとし、プリ
チャージ電位ＰＶ１，ＰＶ２をそれぞれ４Ｖ，８Ｖに設
定していた。すなわち、プリチャージ電位ＰＶ１，ＰＶ
２は、ビデオ振幅である黒レベル電位Ｂ１，Ｂ２間の中
心電位（６Ｖ）に対して対称に設定していた。In the conventional liquid crystal device, the black level potentials B1 and B2 are set to 1V and 11V, the white level potentials W1 and W2 are set to 5V and 7V, and the precharge potentials PV1 and PV2 are set to 4V and 8V, respectively. Was set. That is, the precharge potentials PV1, PV
2 is set symmetrically with respect to the center potential (6 V) between the black level potentials B1 and B2, which is the video amplitude.
【００１４】この４Ｖ，８Ｖは、中間調表示レベルの時
に液晶の一端にスイッチング素子を介して印加される電
圧であり、液晶印加電圧（Ｖ）と液晶装置の透過率
（Ｔ）との関係を示すＴ−Ｖカーブが最も急峻となる時
の電位レベルに相当している。換言すれば、この４Ｖ，
８Ｖは、液晶への印加電圧の変化に対する透過率変化が
最も大きい時の電位レベルに相当している。プリチャー
ジ電位ＰＶ１，ＰＶ２をこのように設定すると、プリチ
ャージ電位から中間調表示のための電位になるまでデー
タ信号線を短時間で充放電でき、サンプリング期間が短
くなっても正確な中間調表示が可能となる。These 4V and 8V are voltages applied to one end of the liquid crystal through the switching element at the halftone display level, and indicate the relationship between the liquid crystal applied voltage (V) and the transmittance (T) of the liquid crystal device. This corresponds to the potential level when the TV curve shown is the steepest. In other words, this 4V,
8V corresponds to the potential level when the change in transmittance with respect to the change in the voltage applied to the liquid crystal is the largest. When the precharge potentials PV1 and PV2 are set in this manner, the data signal line can be charged and discharged in a short time from the precharge potential to the potential for halftone display, and accurate halftone display can be performed even if the sampling period is short. Becomes possible.
【００１５】[0015]
【発明が解決しようとする課題】本願発明者が検討した
液晶装置の駆動方法について、液晶装置のプリチャージ
回路部及び液晶パネル部を局部的に表わした図１７を使
用して説明する。The driving method of the liquid crystal device studied by the inventor of the present invention will be described with reference to FIG. 17 which shows a precharge circuit portion and a liquid crystal panel portion of the liquid crystal device locally.
【００１６】この液晶装置においては、前述した理由に
よりプリチャージ動作を行うために、第１／第２のプリ
チャージ電源供給ライン１７４ａ，１７４ｂが設けられ
ている。第１／第２のプリチャージ電源供給ライン１７
４ａ，１７４ｂは、プリチャージ電源切り換えスイッチ
１９０を介して、第１のプリチャージ電圧ＰＶ１（例え
ば４Ｖ）を供給する第１のプリチャージ電源と、第２の
プリチャージ電圧ＰＶ２（例えば８Ｖ）を供給する第２
のプリチャージ電源と接続されている。In this liquid crystal device, first and second precharge power supply lines 174a and 174b are provided for performing a precharge operation for the above-described reason. First / second precharge power supply line 17
4a and 174b supply a first precharge power supply for supplying a first precharge voltage PV1 (for example, 4V) and a second precharge voltage PV2 (for example, 8V) via a precharge power supply changeover switch 190. Second
Are connected to the precharge power supply.
【００１７】プリチャージ電源切り換えスイッチ１９０
は水平走査毎に切り換えられる。また、プリチャージ駆
動回路１７０からのプリチャージ信号ＰＣに基づいて、
全てのプリチャージスイッチ１７２が一括してオン状態
とされ、全てのデータ信号ライン１１２に対して電圧Ｐ
Ｖ１またはＰＶ２のプリチャージが行われる。Precharge power supply changeover switch 190
Is switched every horizontal scanning. Further, based on a precharge signal PC from the precharge drive circuit 170,
All the precharge switches 172 are turned on collectively, and the voltage P is applied to all the data signal lines 112.
Precharge of V1 or PV2 is performed.
【００１８】このプリチャージ動作においては、データ
信号ライン１１２の電位がプリチャージ電位（ＰＶ１ま
たはＰＶ２）に達するまでに時間を要していた。すなわ
ち、プリチャージ動作を行う電流パスにおいて、寄生容
量，寄生抵抗が負荷として形成されてしまうため、デー
タ信号ライン１１２のプリチャージを行うのに時間を費
やしていた。以下、その理由について説明する。In this precharge operation, it takes time until the potential of the data signal line 112 reaches the precharge potential (PV1 or PV2). That is, in the current path for performing the precharge operation, since the parasitic capacitance and the parasitic resistance are formed as loads, it takes time to precharge the data signal line 112. Hereinafter, the reason will be described.
【００１９】本願発明者は、本願発明の検討に先立っ
て、プリチャージスイッチ１７２に着目し、このプリチ
ャージスイッチ１７２のソースにおける電位変化につい
て考察を行った。図１７において、一例として、プリチ
ャージスイッチＱnに着目し、ノードａにおける電位変
化を模式的に表わす概略図を図１８に示す。Prior to the study of the present invention, the present inventor paid attention to the precharge switch 172 and considered the potential change at the source of the precharge switch 172. 17, as an example, paying attention to the precharge switch Qn, shows a schematic diagram showing a potential change at the node a schematically in Figure 18.
【００２０】ここで、本実施の形態の液晶装置において
は、図１３または図１４に示すような極性反転駆動が行
われている。Here, in the liquid crystal device of the present embodiment, a polarity inversion drive as shown in FIG. 13 or FIG. 14 is performed.
【００２１】図１７においては、例えば、共通のデータ
信号ラインＳnと接続されている画素Ａ(m-1,n)が正極性
駆動で黒表示が行われており，画素Ａ(m,n)が負極性駆
動で黒表示が行われるものとして説明する。[0021] In FIG. 17, for example, the pixels are connected to a common data signal lineS n A (m-1, n) has black display is performed in positive drive, the pixel A(m, n ) Will be described assuming that black display is performed by negative polarity driving.
【００２２】走査信号ラインＨm-1と接続されたすべて
の画素へ各画素データを供給した後、図１８に示すｍ番
目のプリチャージ信号ＰＣによりプリチャージスイッチ
Ｑnがオンされる前に、プリチャージ電源切り換えスイ
ッチ１９０が切り換えられる。そして、第１のプリチャ
ージ電源供給ライン１７４ａへ第１のプリチャージ電圧
ＰＶ１（４Ｖ）を、２のプリチャージ電源供給ライン１
７４ｂへ第２のプリチャージ電圧ＰＶ２（８Ｖ）をそれ
ぞれ供給する。[0022] After supplying the pixel data to all the pixels connected to the scanning signal lines Hm-1, before the pre-charge switch Qn is turned on by the m-th precharge signal PC shown in FIG. 18, The precharge power switch 190 is switched. Then, the first precharge voltage PV1 (4 V) is applied to the first precharge power supply line 174a.
The second precharge voltage PV2 (8 V) is supplied to each of the transistors 74b.
【００２３】図１７における前記プリチャージスイッチ
Ｑnは、第１のプリチャージ電源供給ライン１７４ａと
接続されているため、図１８における時間ｔ１のタイミ
ングでのプリチャージ電源切り換えスイッチ１９０の切
り換えにより、第１のプリチャージ電源供給ライン１７
４ａに第１のプリチャージ電位ＰＶ１（４Ｖ）が供給さ
れる。[0023] The pre-charge switch Qn in FIG. 17, because it is connected to the first pre-charge power supply line 174a, by switching the pre-charge power supply changeover switch 190 at a timing of time t1 in FIG. 18, the 1 precharge power supply line 17
The first precharge potential PV1 (4V) is supplied to 4a.
【００２４】一方、時間ｔ１以前には、ｍ−１番目の水
平走査期間にて、第１のプリチャージ電源供給ライン１
７４ａは、第２のプリチャージ電位ＰＶ２（８Ｖ）にチ
ャージされていた。このため、プリチャージ電源切り換
えスイッチ１９０の切り換えにより、第２のプリチャー
ジ電位ＰＶ２（８Ｖ）にチャージされていたノードａの
電位が徐々に放電されて下降し、第１のプリチャージ電
位ＰＶ１（４Ｖ）に到達する（図１８参照）。On the other hand, before the time t1, the first precharge power supply line 1 is supplied in the (m-1) -th horizontal scanning period.
74a has been charged to the second precharge potential PV2 (8V). For this reason, the potential of the node a charged to the second precharge potential PV2 (8 V) is gradually discharged and falls by the switching of the precharge power supply switch 190, and the first precharge potential PV1 (4 V) ) (See FIG. 18).
【００２５】そして、時間ｔ２のタイミングで、プリチ
ャージ駆動回路１７０にて生成されたプリチャージ信号
ＰＣが全てのプリチャージスイッチ１７２に同時に供給
される。よって、プリチャージスイッチ１７２がすべて
オン状態とされるので、プリチャージスイッチＱnのデ
ータ信号ライン側における電位（ＰＶ１＝４Ｖ）と、プ
リチャージ電源供給ライン１７４ａ側における電位（例
えば黒表示のデータ電位１１Ｖ）とが競合してしまう。
従って、プリチャージスイッチＱnを介して、データ信
号ライン側からプリチャージ電源供給ライン側に向かっ
て電流が流れ、ノードａの電位が一時的に（時間ｔ２か
らｔ３の間）電圧β分上昇する。Then, at the timing of time t2, the precharge signal PC generated by the precharge drive circuit 170 is simultaneously supplied to all the precharge switches 172. Therefore, since the precharge switch 172 is all turned on, the potential in the data signal line side of the precharge switches Qn (PV1 = 4V), the data potential of the potential (e.g., a black display in the precharging power supply line 174a side 11V).
Thus, through the pre-charge switch Qn, a current flows from the data signal line side to the precharging power supply line side, the potential of the node a is temporarily (during the time t2 t3) increase voltage β min .
【００２６】この電圧βは、データ信号ラインＳnがチ
ャージされていた電位（１１Ｖ）と、ノードａの電位で
ある第１のプリチャージ電位ＰＶ１（４Ｖ）との差電圧
である。This voltage β is a voltage difference between the potential (11 V) at which the data signal lineSn is charged and the first precharge potential PV1 (4 V) which is the potential of the node a.
【００２７】そして、ノードａにおいては、プリチャー
ジスイッチＱnにおけるラインＳ及びこれが接続された
プリチャージ電源供給ライン１７４ａの有する寄生容
量，寄生抵抗に基づく時定数に基づいて電圧βを時間を
かけて放電して、時間ｔ３の時点で第１のプリチャージ
電位ＰＶ１（４Ｖ）に到達する。[0027] Then, in the node a, the parasitic capacitance is multiplied by a voltage β time based on the time constant based on the parasitic resistances possessed by the pre-charge power supply line 174a to line S, and which in the pre-charge switch Qn is connected It discharges and reaches the first precharge potential PV1 (4 V) at time t3.
【００２８】図１８における期間αは、前述したデータ
の競合による電位の上昇期間及びプリチャージスイッチ
ＱnにおけるソースラインＳ及びそれと接続された前記
第１のプリチャージ電源供給ライン１７４ａによる放電
時間を含む。ここで、プリチャージスイッチ１７２全て
が同時にオン状態となるため、プリチャージ電源供給ラ
イン１７４ａ及びそれに接続されたラインの寄生容量，
寄生抵抗が負荷となり、それに基づき充放電の時定数も
かなり大きくなる。従って、この期間αも比較的長くな
る。The period α in FIG. 18 includes a discharge time due to the source line S and therewith connected to said first precharging power supply line 174a in the rising period and the precharge switch Qn of potential by competition data described above . Here, since all of the precharge switches 172 are simultaneously turned on, the parasitic capacitance of the precharge power supply line 174a and the line connected thereto is reduced.
The parasitic resistance becomes a load, and the time constant of charging and discharging also becomes considerably large based on the load. Therefore, this period α is also relatively long.
【００２９】ここで、図１８に示すように、期間αがプ
リチャージ期間より長くなると、ノードａにおける電位
が第１のプリチャージ電位ＰＶ１（４Ｖ）になる前に、
プリチャージスイッチＱnがオフ状態となってしまう。
ゆえに、液晶装置におけるプリチャージスイッチを高速
スイッチングさせることが難しく、プリチャージに時間
がかかってしまう。また、高速スイッチングを実行すれ
ば、プリチャージ期間中に所望のプリチャージ電位に到
達させることができない。結果としてデータサンプリン
グが遅くなり、データ転送の高速化に限界が生じ、画質
の信頼性も低下してしまう。Here, as shown in FIG. 18, when the period α becomes longer than the precharge period, before the potential at the node a becomes the first precharge potential PV1 (4V),
The pre-charge switch Qn becomes the off state.
Therefore, it is difficult to perform high-speed switching of the precharge switch in the liquid crystal device, and it takes time to precharge. Further, if high-speed switching is performed, a desired precharge potential cannot be reached during the precharge period. As a result, the data sampling is slowed, the speed of data transfer is limited, and the reliability of the image quality is reduced.
【００３０】本発明の目的は、液晶装置におけるプリチ
ャージ電圧の供給経路における寄生容量，寄生抵抗等の
負荷の低減によるプリチャージ動作の高速化にある。ま
た、本発明の目的は、各画素へのデータ転送を高速化さ
せても、データの書き込み不良を抑え、画質を向上する
ことができる液晶装置及びその駆動方法、並びにそれを
用いた投写型表示装置及び電子機器を提供することにあ
る。An object of the present invention is to increase the speed of a precharge operation by reducing loads such as a parasitic capacitance and a parasitic resistance in a supply path of a precharge voltage in a liquid crystal device. Further, an object of the present invention is to provide a liquid crystal device and a driving method thereof capable of suppressing a data writing defect and improving image quality even when data transfer to each pixel is accelerated, and a projection display using the same. It is to provide an apparatus and an electronic device.
【００３１】[0031]
【課題を解決するための手段】請求項１の発明は、複数
のデータ信号線と複数の走査信号線の交差により形成さ
れる複数の画素の各々に、液晶層に電気的に接続された
第１のスイッチング手段を配置して成り、前記液晶層に
印加される電圧の極性を所定期間毎に反転させて駆動す
る液晶装置において、前記複数の走査信号線の少なくと
も１本を選択する走査信号を、前記複数の走査信号線に
供給する走査側駆動手段と、前記複数のデータ信号線の
各々にデータ信号を供給し、かつ、隣り合う前記データ
信号線には所定の基準電位に対して互いに逆極性のデー
タ信号を供給するデータ側駆動手段と、各々の前記デー
タ信号線に前記データ信号を供給する前に、互いに逆極
性の前記データ信号が供給された前記データ信号線同士
をショートさせる複数の第２のスイッチング手段と、を
有することを特徴とする。また、請求項１２の発明は、
その液晶装置の駆動方法を定義している。According to a first aspect of the present invention, each of a plurality of pixels formed by the intersection of a plurality of data signal lines and a plurality of scanning signal lines is electrically connected to a liquid crystal layer. In a liquid crystal device comprising one switching means arranged and driving by inverting the polarity of the voltage applied to the liquid crystal layer every predetermined period, a scanning signal for selecting at least one of the plurality of scanning signal lines is provided. Scanning-side driving means for supplying the plurality of scanning signal lines, supplying a data signal to each of the plurality of data signal lines, and inverting a predetermined reference potential to the adjacent data signal lines. Data-side driving means for supplying a data signal of a polarity, and before supplying the data signal to each of the data signal lines, short-circuit the data signal lines to which the data signals of opposite polarities are supplied. And having a second switching means having a. The invention of claim 12 is
The driving method of the liquid crystal device is defined.
【００３２】本発明の液晶装置及びその駆動方法によれ
ば、画素単位あるいはデータ信号線単位の極性反転駆動
の結果、隣接するデータ信号線の電圧の極性が異なるこ
とを利用して、データ信号線を速やかにプリチャージし
ている。すなわち、互いに異なる極性のデータ信号が供
給され、反対極性にあるデータ信号線同士、特には隣り
合うデータ信号線同士をショートすることによって、各
データ信号線はそれら電位差をなくすように充放電さ
れ、その中間電位に向けて収束する。この収束した電位
をプリチャージ電位としている。このプリチャージの際
の負荷は、データ信号線間の短絡経路の負荷のみとな
り、寄生抵抗、寄生容量が少なくなるため、高速でプリ
チャージすることが可能となる。According to the liquid crystal device and the method of driving the same of the present invention, the fact that the polarity of the voltage of the adjacent data signal line is different as a result of the polarity inversion drive of the pixel unit or the data signal line unit makes use of the data signal line. Is quickly precharged. That is, data signals of different polarities are supplied, and by shorting data signal lines having opposite polarities, in particular, adjacent data signal lines, each data signal line is charged and discharged so as to eliminate the potential difference, It converges toward the intermediate potential. This converged potential is defined as a precharge potential. The load at the time of this precharge is only a load of the short-circuit path between the data signal lines, and the parasitic resistance and the parasitic capacitance are reduced, so that the precharge can be performed at a high speed.
【００３３】また、請求項２に示すように、ショートさ
れたデータ信号線に、所定のプリチャージ電位を供給す
るプリチャージ電位供給手段をさらに設けることができ
る。Further, as set forth in claim 2, a precharge potential supply means for supplying a predetermined precharge potential to the shorted data signal line can be further provided.
【００３４】こうすると、プリチャージ期間内にて、全
データ信号線を一定のプリチャージ電位に設定できる。Thus, all data signal lines can be set to a constant precharge potential during the precharge period.
【００３５】請求項３に示すように、このプリチャージ
電位供給手段は、一端が複数の第２のスイッチング手段
と接続され、他端がプリチャージ電位供給端子と接続さ
れたプリチャージ電位供給線とすることができる。According to a third aspect of the present invention, the precharge potential supply means includes a precharge potential supply line having one end connected to the plurality of second switching means and the other end connected to the precharge potential supply terminal. can do.
【００３６】この場合、請求項３に示すように、各々の
第２のスイッチング手段は、複数のデータ信号線と、プ
リチャージ電位供給線との間にそれぞれ設けられる。こ
の第２のスイッチング手段は、互いに逆極性のデータ信
号が供給された例えば隣り合うデータ信号線間をショー
トさせる機能と、ショートされたデータ信号線にプリチ
ャージ電位を供給する機能とを有する。In this case, each second switching means is provided between a plurality of data signal lines and a precharge potential supply line. The second switching means has a function of short-circuiting, for example, adjacent data signal lines to which data signals of opposite polarities have been supplied, and a function of supplying a precharge potential to the shorted data signal line.
【００３７】第２のスイッチング手段は、請求項４に示
すように、隣り合うデータ信号線間に設けるのが、最も
短絡経路が短くなる。If the second switching means is provided between adjacent data signal lines, the short-circuit path is shortest.
【００３８】請求項５に示すように、互いに逆極性のデ
ータ信号が供給されたデータ信号線間に設けられた第２
のスイッチング手段に加えて、複数のデータ信号線とプ
リチャージ電位供給線との間に第３のスイッチング手段
をさらに設けることもできる。According to a fifth aspect of the present invention, the second signal line is provided between data signal lines to which data signals of opposite polarities are supplied.
In addition to the above switching means, a third switching means may be further provided between the plurality of data signal lines and the precharge potential supply line.
【００３９】この場合、第２のスイッチング手段は主と
して異なる極性の電位にあるデータ信号間での充放電の
ための短絡経路の形成に寄与し、第３のスイッチング手
段は主としてデータ信号線へのプリチャージ電位の供給
経路を形成するのに寄与する。In this case, the second switching means mainly contributes to the formation of a short-circuit path for charging / discharging between data signals having potentials of different polarities, and the third switching means mainly performs pre-connection to the data signal line. This contributes to forming a charge potential supply path.
【００４０】これのら場合のプリチャージ電位として
は、請求項６，１３に示すように、データ信号線に印加
される電圧振幅の略中間の電位とされることが好まし
い。In these cases, it is preferable that the precharge potential is a potential substantially intermediate between the voltage amplitudes applied to the data signal lines.
【００４１】この電圧振幅の略中間電位は、異なる極性
の電位にあるデータ信号線のプリチャージ前の各電位の
間の電位にて、ショート時に収束する電位として好まし
い。電圧振幅の略中間値であるプリチャージ電位から、
その電圧振幅の最大または最小電位までデータ信号線を
充放電させる時間がほぼ均等となる。The substantially intermediate potential of the voltage amplitude is preferably a potential between the respective potentials before the precharge of the data signal line having different polarities and converging at the time of short circuit. From the precharge potential, which is approximately the intermediate value of the voltage amplitude,
The time for charging and discharging the data signal line to the maximum or minimum potential of the voltage amplitude becomes substantially equal.
【００４２】請求項７，１４に示すように、データ信号
線にデータ信号を供給する複数のサンプリング用スイッ
チング手段がｎ型トランジスタにより形成される場合に
は、プリチャージ電位を、データ信号線に印加される電
圧振幅の中間電位よりも低い電位に設定することが好ま
しい。データ信号線に重畳するサンプリングリノイズ
は、データ信号線を放電させる際の障害となることを考
慮したものである。When a plurality of sampling switching means for supplying a data signal to a data signal line are formed by n-type transistors, a precharge potential is applied to the data signal line. It is preferable to set the potential to be lower than the intermediate potential of the applied voltage amplitude. The sampling re-noise superimposed on the data signal line is considered to be an obstacle when discharging the data signal line.
【００４３】請求項８，１５に示すように、複数のサン
プリング用スイッチング手段がｐ型トランジスタにより
形成される場合には、プリチャージ電位を、データ信号
線に印加される電圧振幅の中間電位よりも高い電位に設
定することが好ましい。データ信号線に重畳するサンプ
リングリノイズは、データ信号線を充電させる際の障害
となることを考慮したものである。In the case where the plurality of sampling switching means are formed by p-type transistors, the precharge potential is set higher than the intermediate potential of the voltage amplitude applied to the data signal line. It is preferable to set a high potential. The sampling re-noise superimposed on the data signal line is taken into consideration as an obstacle to charging the data signal line.
【００４４】プリチャージ電位としては、請求項９，１
６に示すように設定しても良い。すなわち、プリチャー
ジ電位を、複数の画素電極と液晶層を挟んで対向する共
通電極に印加される電圧と略等しい値とすることもでき
る。この共通電極に印加される電位は、電圧振幅の中間
値に近い電位であり、しかも共通電極に印加される電位
をプリチャージ電位として共用できる。As the precharge potential, the ninth and first aspects of the present invention are described.
6 may be set. That is, the precharge potential can be set to a value substantially equal to the voltage applied to the common electrode opposed to the plurality of pixel electrodes with the liquid crystal layer interposed therebetween. The potential applied to the common electrode is a potential close to an intermediate value of the voltage amplitude, and the potential applied to the common electrode can be shared as a precharge potential.
【００４５】[0045]
【発明の実施の形態】以下、本発明をアクティブマトリ
クス型液晶装置に適用した実施の形態を具体的に説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to an active matrix type liquid crystal device will be specifically described below.
【００４６】＜実施の形態１＞ （装置の概略構成）図１に、実施の形態１に係る液晶装
置の全体概要が示されている。同図に示すように、この
液晶装置は、電子機器例えば液晶プロジェクタのライト
バルブとして用いる小型液晶装置であり、液晶パネルブ
ロック１０と、タイミング回路ブロック２０と、データ
処理ブロック３０とに大別される。<First Embodiment> (Schematic Configuration of Device) FIG. 1 shows an overall outline of a liquid crystal device according to a first embodiment. As shown in FIG. 1, the liquid crystal device is a small liquid crystal device used as a light valve of an electronic device such as a liquid crystal projector, and is roughly divided into a liquid crystal panel block 10, a timing circuit block 20, and a data processing block 30. .
【００４７】タイミング回路ブロック２０は、クロック
信号ＣＬＫと水平同期信号ＳＹＮＣとが入力され、走査
信号、サンプリング信号、プリフャージ信号ＰＣなど、
所定のタイミング信号を出力するものである。The timing circuit block 20 receives the clock signal CLK and the horizontal synchronizing signal SYNC, and outputs a scanning signal, a sampling signal, a precharge signal PC, and the like.
It outputs a predetermined timing signal.
【００４８】データ処理回路ブロック３０は、液晶表示
に適するようにデータの増幅，反転等によりデータを処
理する回路ブロックである。なお、このデータ処理ブロ
ック３０において、各画素に対応するデータ信号を、極
性反転基準電位を基準として一画素ごとに極性反転して
いる。また、このデータ信号は、垂直走査期間毎（フィ
ールド毎あるいはフレーム毎）でも反転される。The data processing circuit block 30 is a circuit block for processing data by amplifying or inverting data so as to be suitable for a liquid crystal display. In the data processing block 30, the polarity of the data signal corresponding to each pixel is inverted for each pixel with reference to the polarity inversion reference potential. This data signal is also inverted every vertical scanning period (each field or each frame).
【００４９】液晶パネルブロック１０は、一対の基板間
に液晶が封入され、一方の基板上に画素領域１００と、
走査側駆動回路１０２と、データ側駆動回路１０４とを
備え、これと対向する他方の基板上に共通電極を備えて
構成される。一対の液晶パネル基板の外側には偏光板が
配置される。なお、これらの駆動回路は、液晶パネル基
板とは分離して、外付けＩＣとして構成しても良い。In the liquid crystal panel block 10, liquid crystal is sealed between a pair of substrates, and a pixel region 100 is formed on one of the substrates.
It includes a scanning side driving circuit 102 and a data side driving circuit 104, and is provided with a common electrode on the other substrate facing the scanning side driving circuit 102 and the data side driving circuit 104. A polarizing plate is arranged outside the pair of liquid crystal panel substrates. Note that these driving circuits may be configured as an external IC separately from the liquid crystal panel substrate.
【００５０】画素領域１００上には、例えば、図１の行
方向に沿って延びる複数の走査信号線１１０と、例え
ば、列方向に沿って延びる複数のデータ信号線１１２と
が形成されている。なお、本実施の形態では、走査信号
線１１０の総数を４９２本とし、データ信号線１１２の
総数を６５２本として説明するが、前記走査信号線およ
びデータ信号線の本数は特に限定されない。On the pixel region 100, for example, a plurality of scanning signal lines 110 extending in the row direction in FIG. 1 and a plurality of data signal lines 112 extending in the column direction are formed. In this embodiment, the total number of the scanning signal lines 110 is 492 and the total number of the data signal lines 112 is 652. However, the numbers of the scanning signal lines and the data signal lines are not particularly limited.
【００５１】この各走査信号線１１０，データ信号線１
１２が交差する各位置には、スイッチング素子１１４と
画素１２０とが直列に接続されて表示要素が構成されて
いる。各画素１２０は、一方の基板上に共に形成され
る、スイッチング素子１１４と接続される画素電極、及
び各画素電極と隣接する走査信号線や容量線との間に形
成される蓄積容量１１７と、対向する他方の基板上に形
成される共通電極と、両電極の間に挟持される液晶層１
１６とから構成される。Each scanning signal line 110 and data signal line 1
At each position where 12 intersects, a switching element 114 and a pixel 120 are connected in series to form a display element. Each pixel 120 includes a pixel electrode connected to the switching element 114 and a storage capacitor 117 formed between a scanning signal line and a capacitor line adjacent to the pixel electrode, which are formed together on one substrate; A common electrode formed on the other opposing substrate, and a liquid crystal layer 1 sandwiched between the two electrodes.
16.
【００５２】各画素１２０のスイッチング素子１１４が
オンする期間を選択期間と称し、オフする期間を非選択
期間と称する。選択期間にスイッチング素子１１４を介
して画素１２０に供給された電圧を、非選択期間にて蓄
積する蓄積容量１１７が画素１２０に接続されている。A period during which the switching element 114 of each pixel 120 is turned on is referred to as a selection period, and a period during which the switching element 114 is turned off is referred to as a non-selection period. The storage capacitor 117 that stores the voltage supplied to the pixel 120 via the switching element 114 during the selection period during the non-selection period is connected to the pixel 120.
【００５３】本実施の形態では、スイッチング素子１１
４を、例えば、３端子型スイッチング素子としており、
例えばＴＦＴ（薄膜トランジスタ）にて構成している。
これに限らず、他の３端子型スイッチング素子であるＭ
ＯＳトランジスタ、あるいは２端子型スイッチング素子
例えば、ＭＩＭ（金属−絶縁−金属）素子、ＭＩＳ（金
属−絶縁−半導体）素子などを用いることができる。な
お、本実施の形態の画素領域１００は、２端子型または
３端子型のスイッチングを用いたアクティブマトリクス
型の液晶表示パネルに限らず、単純マトリクス型の液晶
表示パネルなど、他の種々の液晶パネルであってもよ
い。In this embodiment, the switching element 11
4 is, for example, a three-terminal switching element,
For example, it is configured by a TFT (thin film transistor).
However, the present invention is not limited to this.
An OS transistor or a two-terminal switching element such as a MIM (metal-insulation-metal) element or a MIS (metal-insulation-semiconductor) element can be used. Note that the pixel region 100 of the present embodiment is not limited to an active matrix liquid crystal display panel using two-terminal or three-terminal switching, but may be any of various other liquid crystal panels such as a simple matrix liquid crystal display panel. It may be.
【００５４】走査側駆動回路１０２は、複数の走査信号
線１１０の中から少なくとも１本の走査信号線１１０を
順次選択するための選択期間が設定された走査信号を出
力するものである。The scanning drive circuit 102 outputs a scanning signal in which a selection period for sequentially selecting at least one scanning signal line 110 from a plurality of scanning signal lines 110 is set.
【００５５】データ側駆動回路１０４は、データ処理回
路ブロック３０の出力線である例えば１本の信号ライン
と、画素領域１００のデータ信号線１１２ａ，１１２
ｂ，・・・との間にそれぞれ配置されたサンプリングス
イッチ１０６に対して、画素領域１００を点順次駆動す
るためのサンプリング信号を出力するものである。な
お、データ処理回路ブロック３０が、公知の相展開回路
を有する場合には、データ出力回路ブロック３０からの
画像信号の出力線は、その相展開数と同じ本数の出力線
となる。ここで、相展開回路とは、シリアルデータとし
ての画像データ信号を、基準クロックに基づいて設定さ
れたサンプリング期間に従ってサンプルホールドし、か
つ、一定の画素毎に前記シリアルデータを展開して、デ
ータ処理回路ブロック３０からの１データ出力期間が基
準クロックの整数倍に変換された複数のデータ信号をパ
ラレル出力するものである。The data driving circuit 104 includes, for example, one signal line which is an output line of the data processing circuit block 30 and the data signal lines 112 a and 112 of the pixel region 100.
b,... output a sampling signal for driving the pixel area 100 in a dot-sequential manner to the sampling switches 106 respectively arranged between. When the data processing circuit block 30 has a known phase expansion circuit, the number of output lines of the image signals from the data output circuit block 30 is the same as the number of the phase expansion circuits. Here, the phase expansion circuit samples and holds an image data signal as serial data in accordance with a sampling period set based on a reference clock, and expands the serial data for each fixed pixel to perform data processing. A plurality of data signals obtained by converting one data output period from the circuit block 30 to an integral multiple of the reference clock are output in parallel.
【００５６】隣り合うデータ信号線間をショートさせる
スイッチとして兼用されるプリチャージスイッチ１７２
ａ，１７２ｂ，・・・は、プリチャージ信号ＰＣに基づ
いて所定のタイミングにてオンし、１本のプリチャージ
電源供給ライン１７４を、各データ信号ライン１１２
ａ，１１２ｂ・・・に接続するものである。この結果、
隣り合うデータ信号ライン間はショートされる。このプ
リチャージ電源供給ライン１７４には、１種類のプリチ
ャージ電圧ＰＶ（例えば６Ｖ）が供給される。A precharge switch 172 used also as a switch for short-circuiting adjacent data signal lines
, a, 172b,... turn on at a predetermined timing based on the precharge signal PC, and connect one precharge power supply line 174 to each data signal line 112.
a, 112b... As a result,
Adjacent data signal lines are short-circuited. One type of precharge voltage PV (for example, 6 V) is supplied to the precharge power supply line 174.
【００５７】本実施の形態では、極性反転駆動を実施す
ることから、例えば奇数番目のデータ信号ライン１７２
ａ，１７２ｃ，・・・と接続された各画素と、偶数番目
のデータ信号ライン１７２ｂ，１７２ｄ，・・・と接続
された各画素とにチャージされた電圧の極性が異なって
いる。そして、偶数番目及び奇数番目のデータ信号ライ
ン１７２ａ，１７２ｂ，・・・は、プリチャージ時に１
本のプリチャージ電源供給用ライン１７４に接続され、
同一のプリチャージ電位ＰＶ（６Ｖ）が供給されてい
る。なお、このプリチャージ動作の詳細については後述
する。In this embodiment, since the polarity inversion drive is performed, for example, the odd-numbered data signal lines 172 are used.
, and the pixels connected to the even-numbered data signal lines 172b, 172d,... have different polarities of voltages charged to the pixels connected to the even-numbered data signal lines 172b, 172d,. The even-numbered and odd-numbered data signal lines 172a, 172b,.
Connected to the precharge power supply line 174,
The same precharge potential PV (6 V) is supplied. The details of the precharge operation will be described later.
【００５８】本実施の形態では、走査信号線の延びる方
向での１画素ごとに極性反転駆動し、かつ、データ信号
線の延びる方向で１ラインごと（一走査信号線毎）に極
性反転駆動しており、これに合うように極性反転タイミ
ングが定められている。すなわち、各データ信号線と各
画素へ印加するプリチャージ電位とデータ信号の極性
は、走査信号線毎あるいは画素毎、だけでなく垂直走査
期間毎でも反転されている。なお、プリチャージが必要
な場合とは、少なくとも１ラインごとに極性反転駆動し
ている場合であり、１画素毎の極性反転に限定されるも
のではない。In this embodiment, the polarity inversion driving is performed for each pixel in the direction in which the scanning signal line extends, and the polarity inversion driving is performed for each line (each scanning signal line) in the direction in which the data signal line extends. The polarity inversion timing is determined so as to match this. In other words, the precharge potential applied to each data signal line and each pixel and the polarity of the data signal are inverted not only for each scanning signal line or pixel, but also for each vertical scanning period. The case where the precharge is necessary is a case where the polarity inversion driving is performed at least for each line, and is not limited to the polarity inversion for each pixel.
【００５９】そして、クロックＣＬＫ，同期信号ＳＹＮ
Ｃに基づいて形成されたシフトスタート信号がデータ側
駆動回路１０４のシフトレジスタに入力され、データ側
駆動回路１０４はサンプリング信号を生成する。このサ
ンプリング信号に基づいて、順にサンプリングスイッチ
１０６ａ〜１０６ｇがオンされることにより、データ信
号のサンプリングが行われている。Then, the clock CLK and the synchronizing signal SYN
The shift start signal formed based on C is input to the shift register of the data side driving circuit 104, and the data side driving circuit 104 generates a sampling signal. The sampling of the data signal is performed by sequentially turning on the sampling switches 106a to 106g based on the sampling signal.
【００６０】（プリチャージの全体動作）図２に本実施
の形態１の液晶装置におけるプリチャージ回路部と液晶
パネル部１００を局部的に表わした模式図を示す。図３
は、図１におけるすべてのサンプリングスイッチ１０６
及びスイッチング素子１１４がｎ型トランジスタにて形
成されていた場合の、本発明の液晶装置のタイミングチ
ャートである。ここで図３は、図２に示される画素Ａ
（ｍ−１，ｎ）の画素と画素Ａ（ｍ，ｎ）の画素にて、
共に黒表示し、そのときのデータ信号線における電位の
変化を説明するものである。(Overall Operation of Precharge) FIG. 2 is a schematic diagram partially showing the precharge circuit portion and the liquid crystal panel portion 100 in the liquid crystal device of the first embodiment. FIG.
Are all sampling switches 106 in FIG.
9 is a timing chart of the liquid crystal device of the present invention when the switching element 114 is formed of an n-type transistor. Here, FIG. 3 shows the pixel A shown in FIG.
At the pixel of (m-1, n) and the pixel of pixel A (m, n),
Both of them are displayed in black to explain the change in the potential of the data signal line at that time.
【００６１】ｍ−１番目の水平同期信号ＳＹＮＣが入力
されることによって、水平走査信号（ｍ−１）がハイに
なる。このため、走査信号線Ｈm-1に接続された全ての
スイッチング素子１１４がオンする。この後、プリチャ
ージ信号ＰＣがハイとなり、全てのプリチャージスイッ
チ１７２がオンされる。隣り合うデータ信号ラインペア
が、プリチャージ電源供給ライン１７４を介してショー
トされる。The horizontal scanning signal (m-1) becomes high by inputting the (m-1) th horizontal synchronizing signal SYNC. Therefore, all the switching elements 114 connected to the scanning signal line Hm-1 are turned on. Thereafter, the precharge signal PC becomes high, and all the precharge switches 172 are turned on. Adjacent data signal line pairs are short-circuited via the precharge power supply line 174.
【００６２】前述したように、本実施の形態１の液晶装
置は極性反転駆動を行っているため、このとき、ショー
トされたデータ信号ラインペア上のそれぞれの電位は、
互いにその電位差を打ち消しあうように充電または放電
を行う。As described above, since the liquid crystal device according to the first embodiment performs the polarity inversion drive, at this time, each potential on the shorted data signal line pair is:
Charging or discharging is performed so as to cancel out the potential difference therebetween.
【００６３】図４は、図３に示すノードａにおける電位
変化を示している。ノードａの電位は、プリチャージ信
号ＰＣがハイとなる前は、プリチャージ電位ＰＣ（６
Ｖ）で一定である。プリチャージ信号ＰＣがハイになる
と、隣り合うデータ信号ラインペアで充放電が行われ、
ついにはプリチャージ電位ＰＶ（６Ｖ）におちつく。FIG. 4 shows a potential change at the node a shown in FIG. Before the precharge signal PC goes high, the potential of the node a is the precharge potential PC (6
V) is constant. When the precharge signal PC becomes high, charging and discharging are performed in adjacent data signal line pairs,
Eventually, it falls to the precharge potential PV (6 V).
【００６４】さらに詳しくは、高電位側のデータ信号ラ
インＳnにおける電位は徐々に低下し、逆に、低電位側
のデータ信号ラインＳn-1は徐々に上昇し、それらの電
位差を打ち消すように電位変化が起こり、それらの略中
間電位に向けて収束しようとする。[0064] More specifically, the potential in the data signal line Sn on the high potential side is gradually decreased, and conversely, the data signal line Sn-1 on the low potential side is gradually increased, so that cancels their potential , And attempts to converge toward a substantially intermediate potential between them.
【００６５】このように、隣り合うデータ信号ラインペ
アにおいては、一方が正極性側，他方が負極性側の電位
にチャージされているために、隣り合うデータ信号ライ
ンペアのみで充電または放電が速やかに行われる。従っ
て、図４にて充放電される電圧の波高β１は、図１８に
て充放電される電圧の波高βよりも低くなる場合が多
い。しかも、本実施の形態では、隣り合うデータ信号ラ
インペアをショートするので、最短の経路でプリチャー
ジを行うことが可能となる。このため、プリチャージ電
源供給ライン１７４における寄生抵抗による負荷をなく
すことができる。As described above, in one of the adjacent data signal line pairs, one is charged to the potential on the positive polarity side and the other is charged to the potential on the negative polarity side. Done in Therefore, the peak height β1 of the voltage charged / discharged in FIG. 4 is often lower than the peak height β of the charged / discharged voltage in FIG. Moreover, in the present embodiment, adjacent data signal line pairs are short-circuited, so that precharge can be performed with the shortest path. For this reason, the load due to the parasitic resistance in the precharge power supply line 174 can be eliminated.
【００６６】以上の理由から、図４に示す充放電期間α
１は図１８の充放電期間αよりも短くなる。従って、プ
リチャージ期間内にデータ信号ラインを確実にプリチャ
ージ電位ＰＶに設定することができる。よって、高速に
プリチャージを行うことが可能となる。したがって、特
に高精細の液晶装置に本発明を適用することによって、
高速動作が可能となる。For the above reasons, the charge / discharge period α shown in FIG.
1 is shorter than the charge / discharge period α in FIG. Therefore, the data signal line can be reliably set to the precharge potential PV within the precharge period. Therefore, precharge can be performed at high speed. Therefore, by applying the present invention particularly to a high-definition liquid crystal device,
High-speed operation becomes possible.
【００６７】ここで図３に戻って説明すると、図３に示
すデータ信号線Ｓｎの電位は、このプリチャージ動作以
前に、画素Ａ（ｍ−２，ｎ）にて黒表示を行っていたと
すると、黒レベル電位Ｂ１（１Ｖ）の付近となってい
る。その後、上述したプリチャージ動作が開始されるた
め、データ信号線Ｓnはプリチャージ電位ＰＶ（６Ｖ）
にプリチャージされる。なお、データ信号線Ｓｎは寄生
容量を有するため、プリチャージ期間が終了した後もデ
ータ信号線Ｓｎはプリチャージ電位ＰＶを維持する。Returning to FIG. 3, assume that the potential of the data signal line Sn shown in FIG. 3 is set to a black display in the pixel A (m−2, n) before the precharge operation. , Black level potential B1 (1 V). Thereafter, the above-described precharge operation is started, so that the data signal line Sn is set to the precharge potential PV (6 V).
Precharged. Since the data signal line Sn has a parasitic capacitance, the data signal line Sn maintains the precharge potential PV even after the precharge period ends.
【００６８】さらにその後、図３の走査信号線Ｈm-1と
接続された全ての画素に対し、データ信号のサンプリン
グが開始される。データ信号のサンプリングは、たとえ
ばデータ信号線１１２の総数が６５２本であれば、例え
ば左端のデータ信号線から順に、サンプリング信号に応
じてデータ信号線毎にデータ信号を順次サンプリングす
る点順次方式によって行われる。そして、画素Ａ（ｍ−
１，ｎ）には黒を表示するため、サンプリング期間に亘
ってサンプリングスイッチ１０６を介してデータ信号線
Ｓnに正極性側の黒レベル電位Ｂ２（１１Ｖ）が供給さ
れる。そして、画素Ａ（ｍ−１，ｎ）における蓄積容量
１１７及び液晶層１１６に電荷を充電させ、黒表示が行
われる。Thereafter, the sampling of the data signal is started for all the pixels connected to the scanning signal line Hm-1 in FIG. For example, if the total number of the data signal lines 112 is 652, the data signals are sampled by a dot sequential method in which the data signals are sequentially sampled for each data signal line in accordance with the sampling signal in order from the leftmost data signal line, for example. Will be Then, the pixel A (m−
In order to display black in (1, n), a black level potential B2 (11 V) on the positive polarity side is supplied to the data signal line Sn via the sampling switch 106 over a sampling period. Then, the storage capacitor 117 and the liquid crystal layer 116 in the pixel A (m-1, n) are charged with electric charges, and black display is performed.
【００６９】このとき、図３のタイミングチャートに示
されるように、サンプリング信号の立ち上がりにてサン
プリングスイッチ１０６をオンする時に、スイッチング
ノイズが発生し、それがデータ信号線Ｓｎに重畳され
る。このサンプリングスイッチ１０６のオン時に発生す
るスイッチングノイズは、データ信号線Ｓｎの電位を一
時的に増加させる方向に作用する。At this time, as shown in the timing chart of FIG. 3, when the sampling switch 106 is turned on at the rising edge of the sampling signal, switching noise is generated and is superimposed on the data signal line Sn. The switching noise generated when the sampling switch 106 is turned on acts in a direction to temporarily increase the potential of the data signal line Sn.
【００７０】このように、サンプリングスイッチ１０６
にｎ型トランジスタを用いると、プリチャージ電位ＰＶ
からデータ信号電位にデータ信号線Ｓｎを充電させると
きに、スイッチングノイズはその充電を早める方向に作
用する。As described above, the sampling switch 106
When an n-type transistor is used, the precharge potential PV
When the data signal line Sn is charged to the data signal potential from the switching noise, the switching noise acts to accelerate the charging.
【００７１】このサンプリング信号が立ち下がると、サ
ンプリングスイッチ１０６がオフされるが、このときサ
ンプリングスイッチ１０６のゲート−ドレイン間容量に
基づく電圧降下△Ｖが生じ、図３に示すようにデータ信
号線Ｓｎの電位が降下する。さらに画素においても、ス
イッチング素子（ＴＦＴ）１１４の寄生容量に基づく降
下電圧が発生する。ただし、これらの降下電圧を見込ん
で対向基板に形成した共通電極に印加する共通電極電位
を低くしておけば、画素の液晶層には該画素の黒表示に
必要な電圧を印加できる。When the sampling signal falls, the sampling switch 106 is turned off. At this time, a voltage drop ΔV based on the gate-drain capacitance of the sampling switch 106 occurs, and the data signal line Sn as shown in FIG. Potential drops. Further, a voltage drop occurs in the pixel based on the parasitic capacitance of the switching element (TFT) 114. However, if the common electrode potential applied to the common electrode formed on the opposite substrate is lowered in consideration of these voltage drops, a voltage required for black display of the pixel can be applied to the liquid crystal layer of the pixel.
【００７２】なお、サンプリングスイッチ１０６をＣＭ
ＯＳトランジスタ構造で構成しておけば、このような電
圧降下を防止することができる。The sampling switch 106 is set to CM
With the OS transistor structure, such a voltage drop can be prevented.
【００７３】その後、水平走査信号（ｍ−１）がロウと
なり、水平走査信号（ｍ）がハイとなる。これにより、
図２に示す走査信号線Ｈｍが選択されて、この水平走査
線Ｈｍに接続された全てのスイッチング素子１１４がオ
ンする。Thereafter, the horizontal scanning signal (m-1) goes low, and the horizontal scanning signal (m) goes high. This allows
The scanning signal line Hm shown in FIG. 2 is selected, and all the switching elements 114 connected to the horizontal scanning line Hm are turned on.
【００７４】そして、以下、走査信号線Ｈm-1と同様に
してプリチャージ動作及びデータ書き込み動作が実施さ
れる。Thereafter, the precharge operation and the data write operation are performed in the same manner as the scanning signal line Hm-1.
【００７５】このｍ番目の水平走査期間でのデータ信号
線Ｓnの電位について検討する。このデータ信号線Ｓｎ
の電位は、画素Ａ（ｍ−１，ｎ）にて黒表示を行なうた
めの電位から、まずプリチャージ電位ＰＶ（６Ｖ）にプ
リチャージされる。この後、図３のタイミングチャート
に示されるように、サンプリング信号の立ち上がりにて
サンプリングスイッチ１０６をオンする時に、スイッチ
ングノイズが発生し、それがデータ信号線Ｓｎに重畳さ
れる。このサンプリングスイッチ１０６のオン時に発生
するスイッチングノイズは、データ信号線Ｓｎの電位を
一時的に増加させる方向に作用し、プリチャージによっ
てデータ信号線Ｓｎの電位を黒レベル電位Ｂ１（１Ｖ）
まで放電させる方向とは逆方向に作用する。Consider the potential of the data signal line Sn during the m-th horizontal scanning period. This data signal line Sn
Is first precharged to a precharge potential PV (6 V) from a potential for performing black display in the pixel A (m-1, n). Thereafter, as shown in the timing chart of FIG. 3, when the sampling switch 106 is turned on at the rise of the sampling signal, switching noise is generated and is superimposed on the data signal line Sn. The switching noise generated when the sampling switch 106 is turned on acts in a direction to temporarily increase the potential of the data signal line Sn, and changes the potential of the data signal line Sn to the black level potential B1 (1 V) by precharging.
It acts in the direction opposite to the direction in which it is discharged.
【００７６】従ってｍ番目の水平走査期間では、上述の
スイッチングノイズが、データ信号線Ｓｎが黒レベル電
位Ｂ１の電位となるように放電する動作を遅らせるよう
に作用する。Therefore, in the m-th horizontal scanning period, the switching noise acts to delay the operation of discharging the data signal line Sn to the black level potential B1.
【００７７】ここで、プリチャージ電位ＰＶは、正極性
側の白レベル電位（例えば７Ｖ），負極性側の白レベル
電位（例えば５Ｖ）の範囲の電圧であるが、上記のこと
を考慮すると、データ振幅の中間電位（例えば６Ｖ）よ
りも低い電位に設定することが好ましい。従って、共通
のプリチャージ電位ＰＶは例えば５．５Ｖなどに設定し
ても良い。Here, the precharge potential PV is a voltage in the range of a white level potential (eg, 7 V) on the positive polarity side and a white level potential (eg, 5 V) on the negative polarity side. It is preferable that the potential is set lower than the intermediate potential (for example, 6 V) of the data amplitude. Therefore, the common precharge potential PV may be set to, for example, 5.5V.
【００７８】一方、サンプルホールドスイッチがｐ型ト
ランジスタで形成されている場合は、プリチャージ電位
ＰＶは、データ振幅の中間電位（例えば６Ｖ）よりも高
い電位に設定することが好ましい。その理由について説
明する。On the other hand, when the sample-and-hold switch is formed of a p-type transistor, it is preferable that the precharge potential PV is set to a potential higher than an intermediate potential of data amplitude (for example, 6 V). The reason will be described.
【００７９】この場合、サンプルホールドスイッチ１０
６のゲート電圧の論理がｎ型トランジスタとは逆のとき
にオン状態となるため、図５に示すようにサンプリング
信号によるノイズの位相も逆位相となる。したがって、
データ信号ラインに及ぼすノイズの影響が、前記サンプ
ルホールドスイッチがｎ型トランジスタであった場合と
は異なる。この場合は、プリチャージ電位ＰＶを例えば
６．５Ｖのように、データ振幅の中間電位（６Ｖ）より
も高い側にシフトして設定することができる。In this case, the sample hold switch 10
Since the gate voltage of No. 6 is turned on when the logic of the gate voltage is opposite to that of the n-type transistor, the phase of the noise due to the sampling signal also becomes opposite as shown in FIG. Therefore,
The effect of noise on the data signal line is different from the case where the sample and hold switch is an n-type transistor. In this case, the precharge potential PV can be set to be shifted to a higher side than the intermediate potential (6 V) of the data amplitude, for example, 6.5 V.
【００８０】つまり、図５におけるｍ−１番目の水平走
査期間では、サンプリング期間の初期のタイミングで、
サンプリング信号のノイズがデータ信号線Ｓｎの電位を
下降させる方向に発生するため、プリチャージ電位ＰＶ
を予めデータ振幅の中間電位（６Ｖ）よりも高い例えば
６．５Ｖとする。これにより、データ信号線Ｓｎはデー
タ電位まで上昇する時間が短時間で済む。That is, in the (m-1) th horizontal scanning period in FIG. 5, at the initial timing of the sampling period,
Since the noise of the sampling signal is generated in the direction of lowering the potential of the data signal line Sn, the precharge potential PV
Is previously set to, for example, 6.5 V higher than the intermediate potential (6 V) of the data amplitude. Thus, the time required for the data signal line Sn to rise to the data potential is short.
【００８１】一方、ｍ＋１番目の水平走査期間では、同
様にサンプリング信号のノイズが電圧下降方向に発生
し、これはプリチャージ電位ＰＶから負極性のデータ電
位に下降することを速めるように作用する。従って、プ
リチャージ電位ＰＶを予めデータ振幅の中間電位（６
Ｖ）よりも高い例えば６．５Ｖとしても、ノイズの作用
によりデータ電位までの放電時間がさほど長くならな
い。On the other hand, during the (m + 1) -th horizontal scanning period, noise of the sampling signal similarly occurs in the voltage drop direction, which acts to accelerate the drop from the precharge potential PV to the negative data potential. Therefore, the precharge potential PV is previously set to the intermediate potential (6
Even when the voltage is higher than V), for example, 6.5 V, the discharge time to the data potential does not become very long due to the effect of noise.
【００８２】なお、図３と異なる点として、図５に示す
ように、サンプリング信号が立ち上がると、ｐ型サンプ
リングスイッチ１０６がオフされるが、このときサンプ
リングスイッチ１０６のゲート−ドレイン間容量に基づ
く電圧上昇△Ｖが生じる。従って、図５に示すようにデ
ータ信号線Ｓｎの電位が△Ｖだけ上昇している。なお、
サンプリングスイッチ１０６がＣＭＯＳトランジスタ構
造であれば、このような電圧上昇を防止できる。The difference from FIG. 3 is that as shown in FIG. 5, when the sampling signal rises, the p-type sampling switch 106 is turned off. At this time, a voltage based on the gate-drain capacitance of the sampling switch 106 is obtained. A rise ΔV occurs. Therefore, as shown in FIG. 5, the potential of the data signal line Sn increases by ΔV. In addition,
If the sampling switch 106 has a CMOS transistor structure, such a rise in voltage can be prevented.
【００８３】＜実施の形態２＞実施の形態２において
は、図１，図２の液晶装置よりもさらなるプリチャージ
動作の高速化を図った液晶装置について説明する。<Second Embodiment> In a second embodiment, a liquid crystal device in which the speed of the precharge operation is further increased compared to the liquid crystal device of FIGS. 1 and 2 will be described.
【００８４】図６に実施の形態２のプリチャージ回路部
及び液晶パネル部の要部概略図を示す。実施の形態２の
液晶装置においては、図１における複数の各プリチャー
ジスイッチ１７２に加えて、データ信号ライン間をショ
ートさせる複数のショート用トランジスタ（スイッチ）
１７１を設けている。FIG. 6 is a schematic view of a main part of a precharge circuit section and a liquid crystal panel section according to the second embodiment. In the liquid crystal device according to the second embodiment, in addition to the plurality of precharge switches 172 in FIG. 1, a plurality of shorting transistors (switches) for shorting between data signal lines.
171 are provided.
【００８５】このショート用トランジスタ１７１のソー
ス、ドレインはそれぞれ、隣り合うデータ信号ライン１
１２と接続されている。そして、ショート用トランジス
タ１７１のゲートにはプリチャージ信号ＰＣが供給され
る。よって、全てのショート用トランジスタ１７１は、
一括でかつプリチャージスイッチ１７２と同時にオン状
態とされる。The source and the drain of the shorting transistor 171 are connected to the adjacent data signal line 1 respectively.
12 is connected. Then, a precharge signal PC is supplied to the gate of the shorting transistor 171. Therefore, all the shorting transistors 171 are
They are turned on at once and simultaneously with the precharge switch 172.
【００８６】次に、実施の形態２の液晶装置によるプリ
チャージ動作について説明する。Next, a precharge operation by the liquid crystal device according to the second embodiment will be described.
【００８７】すなわち、図６においては、隣り合う２本
のデータ信号ラインＳｎ−１，Ｓｎは、ショート用スイ
ッチ１７１を経由するルートが最短でかつ負荷の少ない
短絡経路となる。That is, in FIG. 6, two adjacent data signal lines Sn-1 and Sn form a short-circuit path with the shortest route via the short-circuit switch 171 and a small load.
【００８８】従って、図２に示す実施の形態１と比較す
れば、データ信号ライン間の短絡経路のインピーダンス
を、トランジスタ１個分及び配線経路が短くなった負荷
分だけ減らすことができる。このように、短絡経路の負
荷がより低減されるため、プリチャージ期間における隣
合う２本のデータ信号ラインペアでの充放電時間をより
短縮できる。従って、プリチャージ動作をより高速に行
うことができる。なお、図６に示すプリチャージ用スイ
ッチ１７２はデータ信号ライン間の充放電にも寄与する
が、最終的に収束するプリチャージ電位ＰＶ（例えば６
Ｖ）の設定に主として寄与することになる。Therefore, as compared with the first embodiment shown in FIG. 2, the impedance of the short-circuit path between the data signal lines can be reduced by the amount of one transistor and the load whose wiring path is shortened. As described above, since the load on the short-circuit path is further reduced, the charging / discharging time of two adjacent data signal line pairs during the precharge period can be further reduced. Therefore, the precharge operation can be performed at higher speed. The precharge switch 172 shown in FIG. 6 also contributes to charging and discharging between the data signal lines, but the precharge potential PV (for example, 6
This mainly contributes to the setting of V).
【００８９】＜実施の形態３＞実施の形態３は、外部か
らプリチャージ電位ＰＶを与えずに、隣り合うデータ信
号間の充放電により収束する電位をもってプリチャージ
電位とする変形例である。Third Embodiment A third embodiment is a modification in which a potential converged by charging and discharging between adjacent data signals is used as a precharge potential without externally applying a precharge potential PV.
【００９０】この実施の形態３では、図７に示すように
隣り合うデータ信号ライン間に設けたショート用スイッ
チ１７１を用いている。図６に示す複数のプリチャージ
スイッチ１７２、プリチャージライン１７４及びプリチ
ャージ電源は、図７では設けられていない。この場合、
ショート用スイッチ１７１の数は、データ信号線の総数
のほぼ半分の数で済み、図７の方式が最も簡易な構成と
なる。In the third embodiment, as shown in FIG. 7, a short-circuit switch 171 provided between adjacent data signal lines is used. The plurality of precharge switches 172, precharge lines 174, and precharge power supplies shown in FIG. 6 are not provided in FIG. in this case,
The number of short-circuit switches 171 is almost half of the total number of data signal lines, and the method shown in FIG. 7 has the simplest configuration.
【００９１】この場合も図６の装置と同様に、隣り合う
データ信号ライン間は、プリチャージ期間において、シ
ョート用スイッチ１７１を介して最短の短絡経路にてシ
ョートされる。このため、例えば高電位側のデータ信号
ラインＳnにおける電位は徐々に低下し、逆に、低電位
側のデータ信号ラインＳn-1は徐々に上昇し、それらの
電位差を打ち消すように電位変化が起こり、それらの略
中間電位に向けて収束する。そして、収束した電位にて
各データ信号線がプリチャージされることになる。な
お、複数のショート用スイッチ１７１を介して、全ての
データ信号ラインはショートされることになるので、プ
リチャージ期間の長さによっては、全データ信号ライン
が同一のプリチャージ電位に収束することになる。In this case, similarly to the device of FIG. 6, adjacent data signal lines are short-circuited via the short-circuit switch 171 in the shortest path during the precharge period. Thus, for example, the potential in the data signal line Sn on the high potential side is gradually decreased, and conversely, the data signal line Sn-1 on the low potential side is gradually increased, the potential change so as to cancel their potential Occur and converge toward their substantially intermediate potential. Then, each data signal line is precharged with the converged potential. Since all data signal lines are short-circuited via the plurality of short-circuiting switches 171, depending on the length of the precharge period, all data signal lines may converge to the same precharge potential. Become.
【００９２】＜実施の形態４＞上述の各実施の形態の画
像表示装置を用いて構成される電子機器は、図８に示す
表示情報出力源１０００、表示情報処理回路１００２、
表示駆動回路１００４、液晶パネルなどの表示パネル１
００６、クロック発生回路１００８及び電源回路１０１
０を含んで構成される。表示情報出力源１０００は、Ｒ
ＯＭ、ＲＡＭ、などのメモリ、テレビ信号を同調して出
力する同調回路などを含んで構成され、上述のタイミン
グ回路ブロック２０に相当するクロック発生回路１００
８からのクロックに基づいて、ビデオ信号などの表示情
報を出力する。<Embodiment 4> An electronic apparatus constituted by using the image display device of each of the above-described embodiments includes a display information output source 1000, a display information processing circuit 1002 shown in FIG.
Display driving circuit 1004, display panel 1 such as a liquid crystal panel
006, clock generation circuit 1008 and power supply circuit 101
0 is included. The display information output source 1000
A clock generation circuit 100 including a memory such as an OM and a RAM, a tuning circuit for tuning and outputting a television signal, and the like, and corresponding to the timing circuit block 20 described above.
8 to output display information such as a video signal.
【００９３】表示情報処理回路１００２は、上述の各実
施の形態のデータ処理回路ブロック３０に相当し、クロ
ック発生回路１００８からのクロックに基づいて表示情
報を処理して出力する。この表示情報処理回路１００２
は、上述の増幅・極性反転回路、相展開回路、ローテー
ション回路等の他、ガンマ補正回路及びクランプ回路等
を含むことができる。The display information processing circuit 1002 corresponds to the data processing circuit block 30 in each of the above embodiments, and processes and outputs display information based on the clock from the clock generation circuit 1008. This display information processing circuit 1002
Can include a gamma correction circuit, a clamp circuit, and the like, in addition to the above-described amplification / polarity inversion circuit, phase expansion circuit, rotation circuit, and the like.
【００９４】駆動回路１００４は、上述の走査側駆動回
路１０２、Ｘドライバ１０４及びプリチャージ駆動回路
１６０、あるいはＸドライバ１０４のみを含んで構成さ
れ、液晶パネル１００６を表示駆動する。電源回路１０
１０は、上述の各回路に電力を供給する。The drive circuit 1004 includes only the above-described scan side drive circuit 102, X driver 104 and precharge drive circuit 160, or only the X driver 104, and drives the liquid crystal panel 1006 for display. Power supply circuit 10
10 supplies power to each of the circuits described above.
【００９５】このような構成の電子機器として、図９に
示す液晶プロジェクタ、図１０に示すマルチメディア対
応のパーソナルコンピュータ（ＰＣ）及びエンジニアリ
ング・ワークステーション（ＥＷＳ）、図１１に示すペ
ージャ、あるいは携帯電話、ワードプロセッサ、テレ
ビ、ビューファインダー型またはモニタ直視型のビデオ
テープレコーダ、電子手帳、電子卓上計算機、カーナビ
ゲーション装置、ＰＯＳ端末、タッチパネルを備えた装
置などを挙げることができる。As the electronic apparatus having such a configuration, a liquid crystal projector shown in FIG. 9, a personal computer (PC) and an engineering workstation (EWS) compatible with multimedia shown in FIG. 10, a pager shown in FIG. , A word processor, a television, a viewfinder type or a monitor direct-view type video tape recorder, an electronic organizer, an electronic desk calculator, a car navigation device, a POS terminal, and a device having a touch panel.
【００９６】図９に示す液晶プロジェクタは、透過型液
晶パネルをライトバルブとして用いた投写型プロジェク
タであり、例えば、３板プリズム方式の光学系を用いて
いる。図９において、プロジェクタ１１００では、白色
光源のランプユニット１１０２から射出された投写光が
ライトガイド１１０４の内部で、複数のミラー１１０６
及び２枚のダイクロイックミラー１１０８によってＲ、
Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示
する３枚のアクティブマトリクス型液晶パネル１１１０
Ｒ、１１１０Ｇ及び１１１０Ｂによって変調された光
は、ダイクロイックプリズム１１１２に３方向から入射
される。The liquid crystal projector shown in FIG. 9 is a projection type projector using a transmission type liquid crystal panel as a light valve, and uses, for example, a three-plate prism type optical system. 9, in a projector 1100, a projection light emitted from a lamp unit 1102 of a white light source is provided inside a light guide 1104 by a plurality of mirrors 1106.
And R by two dichroic mirrors 1108,
Three active matrix liquid crystal panels 1110 that are divided into three primary colors of G and B and display images of each color
The lights modulated by R, 1110G and 1110B are incident on dichroic prism 1112 from three directions.
【００９７】ダイクロイックプリズム１１１２では、レ
ッドＲ及びブルーＢの光が９０°曲げられ、グリーンＧ
の光が直進するので各色の画像が合成され、投写レンズ
１１１４を通してスクリーンなどにカラー画像が投写さ
れる。In the dichroic prism 1112, the red R and blue B lights are bent by 90 °, and the green G
The image of each color is synthesized because the light goes straight, and a color image is projected on a screen or the like through the projection lens 1114.
【００９８】図１０に示すパーソナルコンピュータ１２
００は、キーボード１２０２を備えた本体部１２０４
と、液晶表示画面１２０６とを有する。The personal computer 12 shown in FIG.
00 is a main body 1204 having a keyboard 1202
And a liquid crystal display screen 1206.
【００９９】図１１に示すページャ１３００は、金属製
フレーム１３０２内に、液晶表示基板１３０４、バック
ライト１３０６ａを備えたライトガイド１３０６、回路
基板１３０８、第１，第２のシールド板１３１０，１３
１２、２つの弾性導電体１３１４，１３１６、及びフィ
ルムキャリアテープ１３１８を有する。２つの弾性導電
体１３１４，１３１６、及びフィルムキャリアテープ１
３１８は、液晶表示基板１３０４と回路基板１３０８と
を接続するものである。The pager 1300 shown in FIG. 11 includes a liquid crystal display substrate 1304, a light guide 1306 provided with a backlight 1306a, a circuit board 1308, and first and second shield plates 1310 and 13 in a metal frame 1302.
12, two elastic conductors 1314 and 1316, and a film carrier tape 1318. Two elastic conductors 1314 and 1316, and film carrier tape 1
Reference numeral 318 connects the liquid crystal display substrate 1304 and the circuit substrate 1308.
【０１００】ここで、液晶表示基板１３０４は、２枚の
透明基板１３０４ａ，１３０４ｂの間に液晶を封入した
もので、これにより少なくとも液晶表示パネルが構成さ
れる。一方の透明基板に、図８に示す駆動回路１００
４，あるいはこれに加えて表示情報処理回路１００２を
形成することができる。液晶表示基板１３０４に搭載さ
れない回路は、液晶表示基板の外付け回路とされ、回路
基板１３０８に搭載できる。Here, the liquid crystal display substrate 1304 is one in which liquid crystal is sealed between two transparent substrates 1304a and 1304b, thereby constituting at least a liquid crystal display panel. The drive circuit 100 shown in FIG.
4, or in addition to this, the display information processing circuit 1002 can be formed. Circuits not mounted on the liquid crystal display substrate 1304 are external circuits of the liquid crystal display substrate and can be mounted on the circuit substrate 1308.
【０１０１】図１１はページャの構成を示すものである
から回路基板１３０８が必要となる。しかし、電子機器
用の一部品として液晶装置が使用される場合であって、
透明基板に表示駆動回路などが搭載される場合には、そ
の液晶装置の最小単位は液晶表示基板１３０４である。
あるいは、液晶表示基板１３０４を筐体としての金属フ
レーム１３０２に固定したものを、電子機器用の一部品
である液晶装置として使用することもできる。FIG. 11 shows the configuration of the pager, so a circuit board 1308 is required. However, when a liquid crystal device is used as one component for electronic equipment,
When a display driving circuit or the like is mounted on a transparent substrate, the minimum unit of the liquid crystal device is the liquid crystal display substrate 1304.
Alternatively, a structure in which the liquid crystal display substrate 1304 is fixed to a metal frame 1302 serving as a housing can be used as a liquid crystal device which is one component for electronic devices.
【０１０２】さらに、バックライト１３０６ａを備えた
ライトガイド１３０６とを組み込んで、液晶装置を構成
することができる。これらに代えて、図１２に示すよう
に、液晶表示基板１３０４を構成する２枚の透明基板１
３０４ａ，１３０４ｂの一方に、金属の導電膜が形成さ
れたポリイミドテープ１３２２にＩＣチップ１３２４を
実装したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋ
ａｇｅ）１３２０を接続して、電子機器用の一部品であ
る液晶装置として使用することもできる。Further, a liquid crystal device can be constructed by incorporating a light guide 1306 provided with a backlight 1306a. Instead of these, as shown in FIG. 12, two transparent substrates 1 constituting a liquid crystal display substrate 1304 are formed.
TCP (Tape Carrier Pack) in which an IC chip 1324 is mounted on a polyimide tape 1322 on which a metal conductive film is formed on one of 304a and 1304b.
age) 1320 can be connected to be used as a liquid crystal device which is a component for electronic equipment.
【０１０３】なお、本発明は上記実施の形態に限定され
るものではなく、本発明の要旨の範囲内で種々の変形実
施が可能である。例えば、本発明は上述の各種の液晶パ
ネルの駆動に適用されるものに限らず、エレクトロルミ
ネッセンス、プラズマディスプレー装置、ＣＲＴ等を用
いた画像表示装置にも適用可能である。The present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention. For example, the present invention is not limited to being applied to the driving of the above-described various liquid crystal panels, but is also applicable to an image display device using an electroluminescence, a plasma display device, a CRT, or the like.
【０１０４】また、上記実施の形態においては、ＴＦＴ
を画素のスイッチング素子として用いた例を説明した
が、スイッチング素子はＭＩＭ等の２端子素子でも良
い。この場合、走査信号ラインとデータ信号ラインとの
間に２端子素子と液晶セルとが直列接続されて画素が構
成されるので、両信号ラインの差電圧が画素に供給され
る。In the above embodiment, the TFT
Has been described as an example of a pixel switching element, but the switching element may be a two-terminal element such as an MIM. In this case, since a two-terminal element and a liquid crystal cell are connected in series between the scanning signal line and the data signal line to form a pixel, a difference voltage between the two signal lines is supplied to the pixel.
【０１０５】また、上記実施例においては、ＴＦＴをス
イッチング素子として用い、液晶パネルの素子が形成さ
れた基板をガラスや石英の基板としたが、これに代えて
半導体基板を用いることもできる。この場合、ＴＦＴで
はなく、ＭＯＳトランジスタがスイッチング素子とな
る。In the above embodiments, the TFT is used as the switching element, and the substrate on which the elements of the liquid crystal panel are formed is a glass or quartz substrate. However, a semiconductor substrate can be used instead. In this case, not the TFT but the MOS transistor becomes the switching element.
【０１０６】さらに、本発明が適用される駆動法とし
て、隣接するデータ信号線には所定の基準電位に対して
逆極性のデータ信号が供給される駆動方式としては、図
１３，図１４に示す極性反転駆動方式に限られず、垂直
走査期間毎に図１９，図２０に示す極性状態が交互に設
定される方式でも良い。Further, as a driving method to which the present invention is applied, a driving method in which a data signal having a polarity opposite to a predetermined reference potential is supplied to an adjacent data signal line is shown in FIGS. The present invention is not limited to the polarity inversion driving method, but may be a method in which the polarity states shown in FIGS. 19 and 20 are alternately set for each vertical scanning period.
【０１０７】また、以上の各実施の形態においては、隣
り合うデータ信号線同士をショートさせる構成を示した
が、本発明はこれに限定されるものではない。例えば、
一つ前の水平走査期間において互いに異なる極性のデー
タ信号が供給された２本以上離れたデータ信号線同士を
ショートしてもよい。In each of the above embodiments, the configuration in which adjacent data signal lines are short-circuited has been described, but the present invention is not limited to this. For example,
In the immediately preceding horizontal scanning period, two or more separated data signal lines to which data signals of different polarities are supplied may be short-circuited.
【０１０８】また、プリチャージ電位供給線も図示した
１本に限定されるものではなく、互いに異なる極性のデ
ータ信号が供給されかつショートされる１組のデータ信
号線同士を複数にグループ化し、各グループ毎にプリフ
ャージ電位をそれぞれ供給するプリチャージ電位供給線
を複数並行して設けても良い。例えば（ｎ−１）本目及
びｎ本目のデータ信号線同士には第１のプリチャージ電
位供給線を介してプリフャージ電位を供給し、（ｎ＋
１）本目及び（ｎ＋２）本目のデータ信号線同士には第
２のプリチャージ電位供給線を介してプリフャージ電位
を供給してもよい。The number of precharge potential supply lines is not limited to one as shown in the figure. A set of data signal lines to which data signals of different polarities are supplied and short-circuited are grouped into a plurality of groups. A plurality of precharge potential supply lines for supplying a precharge potential for each group may be provided in parallel. For example, a precharge potential is supplied to the (n-1) th and nth data signal lines via a first precharge potential supply line, and (n +
1) The precharge potential may be supplied to the first and (n + 2) th data signal lines via a second precharge potential supply line.
【０１０９】[0109]
【図１】本発明のアクティブマトリクス型液晶装置の概
略説明図である。FIG. 1 is a schematic explanatory view of an active matrix type liquid crystal device of the present invention.
【図２】図１の要部を拡大して示す回路図である。FIG. 2 is an enlarged circuit diagram showing a main part of FIG. 1;
【図３】図２に示す画素Ａ（ｍ−１，ｎ），画素Ａ
（ｍ，ｎ）に接続されたデータ信号線Ｓnの電位変化を
示すタイミングチャートである。FIG. 3 shows a pixel A (m-1, n) and a pixel A shown in FIG.
6 is a timing chart showing a potential change of a data signal line Sn connected to (m, n).
【図４】図２に示すノードａの電位変化を示すタイミン
グチャートである。FIG. 4 is a timing chart showing a potential change of a node a shown in FIG. 2;
【図５】図２のサンプルホールドスイッチをｐ型トラン
ジスタに変更したときの、画素Ａ（ｍ−１，ｎ），画素
Ａ（ｍ，ｎ）に接続されたデータ信号線Ｓnの電位変化
を示すタイミングチャートである。5 shows a change in potential of a data signal line Sn connected to a pixel A (m-1, n) and a pixel A (m, n) when the sample-hold switch of FIG. 2 is changed to a p-type transistor. It is a timing chart.
【図６】図２に示すプリチャージスイッチの変形例を示
す回路図である。FIG. 6 is a circuit diagram showing a modification of the precharge switch shown in FIG.
【図７】図２に示すプリチャージスイッチの他の変形例
を示す回路図である。FIG. 7 is a circuit diagram showing another modification of the precharge switch shown in FIG. 2;
【図８】本発明による液晶装置を用いて構成される電子
機器の概略図である。FIG. 8 is a schematic diagram of an electronic apparatus configured using the liquid crystal device according to the present invention.
【図９】本発明が適用される液晶プロジェクタの概略図
である。FIG. 9 is a schematic diagram of a liquid crystal projector to which the present invention is applied.
【図１０】本発明が適用されるパーソナルコンピュータ
（ＰＣ）の概略図である。FIG. 10 is a schematic diagram of a personal computer (PC) to which the present invention is applied.
【図１１】本発明が適用されるページャの分解斜視図で
ある。FIG. 11 is an exploded perspective view of a pager to which the present invention is applied.
【図１２】外付け回路を備えた液晶装置の一例を示す概
略斜視図である。FIG. 12 is a schematic perspective view illustrating an example of a liquid crystal device including an external circuit.
【図１３】Ｎフィールドでの各画素の液晶に印加される
電圧の極性を示す概略説明図である。FIG. 13 is a schematic explanatory diagram showing polarities of voltages applied to liquid crystal of each pixel in N fields.
【図１４】Ｎ＋１フィールドでの各画素の液晶に印加さ
れる電圧の極性を示す概略説明図である。FIG. 14 is a schematic explanatory diagram illustrating polarities of voltages applied to liquid crystal of each pixel in an N + 1 field.
【図１５】同一のデータ信号線に接続された２つの画素
を示す概略説明図である。FIG. 15 is a schematic explanatory diagram showing two pixels connected to the same data signal line.
【図１６】図１５に示す２つの画素に、それぞれ同じ黒
データを書き込む場合のデータ信号線の電位変化を示す
特性図である。FIG. 16 is a characteristic diagram showing a potential change of a data signal line when the same black data is written to two pixels shown in FIG.
【図１７】従来の液晶装置のプリチャージ回路部及び液
晶パネル部を模式的に表わした図である。FIG. 17 is a diagram schematically showing a precharge circuit section and a liquid crystal panel section of a conventional liquid crystal device.
【図１８】図１７に示すノードａにおける電位変化を模
式的に表わした図である。18 is a diagram schematically showing a potential change at a node a shown in FIG.
【図１９】Ｎフィールドでの各画素の液晶に印加される
電圧の極性を示す概略説明図である。FIG. 19 is a schematic explanatory diagram showing polarities of voltages applied to liquid crystal of each pixel in N fields.
【図２０】Ｎ＋１フィールドでの各画素の液晶に印加さ
れる電圧の極性を示す概略説明図である。FIG. 20 is a schematic explanatory diagram showing the polarity of a voltage applied to liquid crystal of each pixel in an N + 1 field.
１００ 液晶パネル １０２ 走査側駆動回路 １０４ データ側駆動回路 １０６ サンプルホールドスイッチ １１０ 走査信号ライン １１２ データ信号ライン １１４ スイッチング素子 １１６ 液晶セル １７１ ショート用スイッチ １７２ プリチャージスイッチ １７４ プリチャージ電源供給ライン REFERENCE SIGNS LIST 100 liquid crystal panel 102 scan-side drive circuit 104 data-side drive circuit 106 sample-hold switch 110 scan signal line 112 data signal line 114 switching element 116 liquid crystal cell 171 short-circuit switch 172 precharge switch 174 precharge power supply line
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12013598AJP3687344B2 (en) | 1997-07-16 | 1998-04-14 | Liquid crystal device and driving method thereof, and projection display device and electronic apparatus using the same |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20707597 | 1997-07-16 | ||
| JP9-207075 | 1997-07-16 | ||
| JP12013598AJP3687344B2 (en) | 1997-07-16 | 1998-04-14 | Liquid crystal device and driving method thereof, and projection display device and electronic apparatus using the same |
| Publication Number | Publication Date |
|---|---|
| JPH1185115Atrue JPH1185115A (en) | 1999-03-30 |
| JP3687344B2 JP3687344B2 (en) | 2005-08-24 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12013598AExpired - Fee RelatedJP3687344B2 (en) | 1997-07-16 | 1998-04-14 | Liquid crystal device and driving method thereof, and projection display device and electronic apparatus using the same |
| Country | Link |
|---|---|
| JP (1) | JP3687344B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001134245A (en)* | 1999-11-10 | 2001-05-18 | Sony Corp | Liquid crystal display device |
| JP2001201763A (en)* | 2000-01-19 | 2001-07-27 | Mitsubishi Electric Corp | Liquid crystal display |
| JP2002055325A (en)* | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | Liquid crystal display device using swing common electrode and driving method thereof |
| JP2002221930A (en)* | 2000-12-16 | 2002-08-09 | Samsung Electronics Co Ltd | Flat panel display |
| EP1235199A3 (en)* | 2001-02-26 | 2004-05-19 | Samsung Electronics Co., Ltd. | LCD and driving method thereof |
| JP2004206075A (en)* | 2002-12-10 | 2004-07-22 | Hitachi Ltd | Driving method of liquid crystal display device and liquid crystal display device |
| JP2004233386A (en)* | 2003-01-28 | 2004-08-19 | Sony Corp | Liquid crystal driving circuit and active matrix type liquid crystal display |
| JP2007052396A (en)* | 2005-07-21 | 2007-03-01 | Nec Electronics Corp | Driving circuit, display device, and driving method for display device |
| JP2007148348A (en)* | 2005-11-02 | 2007-06-14 | Seiko Epson Corp | Electro-optical device, driving method thereof, and electronic apparatus |
| JP2007286588A (en)* | 2006-04-17 | 2007-11-01 | Lg Philips Lcd Co Ltd | Display device and driving method thereof |
| US7324079B2 (en) | 2002-11-20 | 2008-01-29 | Mitsubishi Denki Kabushiki Kaisha | Image display apparatus |
| WO2008038431A1 (en) | 2006-09-28 | 2008-04-03 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus, driver circuit, driving method and television receiver |
| JP2008532084A (en)* | 2005-03-02 | 2008-08-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix display device and driving method thereof |
| JP2011091376A (en)* | 2009-09-24 | 2011-05-06 | Semiconductor Energy Lab Co Ltd | Display device |
| US8115716B2 (en) | 2005-08-04 | 2012-02-14 | Sharp Kabushiki Kaisha | Liquid crystal display device and its drive method |
| US8159438B2 (en) | 2002-04-30 | 2012-04-17 | Sony Corporation | Liquid crystal display device, drive method thereof, and mobile terminal |
| JP2012108392A (en)* | 2010-11-18 | 2012-06-07 | Optrex Corp | Liquid crystal display device |
| US8248344B2 (en) | 2000-12-20 | 2012-08-21 | Lg Display Co., Ltd. | Method and apparatus for driving a liquid crystal display panel in a dot inversion system |
| US8358292B2 (en) | 2005-08-01 | 2013-01-22 | Sharp Kabushiki Kaisha | Display device, its drive circuit, and drive method |
| US8786535B2 (en) | 2006-04-19 | 2014-07-22 | Sharp Kabushiki Kaisha | Liquid Crystal display device and driving method thereof, television receiver, liquid crystal display program computer-readable storage medium storing the liquid crystal display program, and drive circuit |
| US10056046B2 (en) | 2014-10-23 | 2018-08-21 | Seiko Epson Corporation | Electrophoretic display apparatus and electronic device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02204718A (en)* | 1989-02-02 | 1990-08-14 | Sony Corp | Liquid crystal display device |
| JPH0611731A (en)* | 1992-06-25 | 1994-01-21 | Sony Corp | Active matrix liquid crystal display device |
| JPH07199866A (en)* | 1993-12-28 | 1995-08-04 | Toshiba Corp | Liquid crystal display |
| JPH09243998A (en)* | 1996-03-13 | 1997-09-19 | Toshiba Corp | Display device |
| JPH10301537A (en)* | 1997-04-25 | 1998-11-13 | Nec Corp | Matrix display device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02204718A (en)* | 1989-02-02 | 1990-08-14 | Sony Corp | Liquid crystal display device |
| JPH0611731A (en)* | 1992-06-25 | 1994-01-21 | Sony Corp | Active matrix liquid crystal display device |
| JPH07199866A (en)* | 1993-12-28 | 1995-08-04 | Toshiba Corp | Liquid crystal display |
| JPH09243998A (en)* | 1996-03-13 | 1997-09-19 | Toshiba Corp | Display device |
| JPH10301537A (en)* | 1997-04-25 | 1998-11-13 | Nec Corp | Matrix display device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001134245A (en)* | 1999-11-10 | 2001-05-18 | Sony Corp | Liquid crystal display device |
| JP2001201763A (en)* | 2000-01-19 | 2001-07-27 | Mitsubishi Electric Corp | Liquid crystal display |
| JP2002055325A (en)* | 2000-07-27 | 2002-02-20 | Samsung Electronics Co Ltd | Liquid crystal display device using swing common electrode and driving method thereof |
| JP2002221930A (en)* | 2000-12-16 | 2002-08-09 | Samsung Electronics Co Ltd | Flat panel display |
| US8248344B2 (en) | 2000-12-20 | 2012-08-21 | Lg Display Co., Ltd. | Method and apparatus for driving a liquid crystal display panel in a dot inversion system |
| EP1235199A3 (en)* | 2001-02-26 | 2004-05-19 | Samsung Electronics Co., Ltd. | LCD and driving method thereof |
| US7215311B2 (en) | 2001-02-26 | 2007-05-08 | Samsung Electronics Co., Ltd. | LCD and driving method thereof |
| KR100759974B1 (en)* | 2001-02-26 | 2007-09-18 | 삼성전자주식회사 | Liquid crystal display device and driving method thereof. |
| US8159438B2 (en) | 2002-04-30 | 2012-04-17 | Sony Corporation | Liquid crystal display device, drive method thereof, and mobile terminal |
| US7324079B2 (en) | 2002-11-20 | 2008-01-29 | Mitsubishi Denki Kabushiki Kaisha | Image display apparatus |
| JP2004206075A (en)* | 2002-12-10 | 2004-07-22 | Hitachi Ltd | Driving method of liquid crystal display device and liquid crystal display device |
| JP2004233386A (en)* | 2003-01-28 | 2004-08-19 | Sony Corp | Liquid crystal driving circuit and active matrix type liquid crystal display |
| US8780142B2 (en) | 2005-03-02 | 2014-07-15 | Innolux Corporation | Active matrix display devices and methods of driving the same |
| JP2008532084A (en)* | 2005-03-02 | 2008-08-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Active matrix display device and driving method thereof |
| JP2007052396A (en)* | 2005-07-21 | 2007-03-01 | Nec Electronics Corp | Driving circuit, display device, and driving method for display device |
| US8358292B2 (en) | 2005-08-01 | 2013-01-22 | Sharp Kabushiki Kaisha | Display device, its drive circuit, and drive method |
| US8115716B2 (en) | 2005-08-04 | 2012-02-14 | Sharp Kabushiki Kaisha | Liquid crystal display device and its drive method |
| JP2007148348A (en)* | 2005-11-02 | 2007-06-14 | Seiko Epson Corp | Electro-optical device, driving method thereof, and electronic apparatus |
| KR101450868B1 (en)* | 2006-04-17 | 2014-10-21 | 엘지디스플레이 주식회사 | Display device and driving method thereof |
| US8199095B2 (en) | 2006-04-17 | 2012-06-12 | Lg Display Co., Ltd. | Display device and method for driving the same |
| JP2007286588A (en)* | 2006-04-17 | 2007-11-01 | Lg Philips Lcd Co Ltd | Display device and driving method thereof |
| US8786535B2 (en) | 2006-04-19 | 2014-07-22 | Sharp Kabushiki Kaisha | Liquid Crystal display device and driving method thereof, television receiver, liquid crystal display program computer-readable storage medium storing the liquid crystal display program, and drive circuit |
| US8289251B2 (en) | 2006-09-28 | 2012-10-16 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus, driver circuit, driving method and television receiver |
| WO2008038431A1 (en) | 2006-09-28 | 2008-04-03 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus, driver circuit, driving method and television receiver |
| JP2011091376A (en)* | 2009-09-24 | 2011-05-06 | Semiconductor Energy Lab Co Ltd | Display device |
| US9305481B2 (en) | 2009-09-24 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10181481B2 (en) | 2009-09-24 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2012108392A (en)* | 2010-11-18 | 2012-06-07 | Optrex Corp | Liquid crystal display device |
| US10056046B2 (en) | 2014-10-23 | 2018-08-21 | Seiko Epson Corporation | Electrophoretic display apparatus and electronic device |
| Publication number | Publication date |
|---|---|
| JP3687344B2 (en) | 2005-08-24 |
| Publication | Publication Date | Title |
|---|---|---|
| JP3704716B2 (en) | Liquid crystal device and driving method thereof, and projection display device and electronic apparatus using the same | |
| JP3687344B2 (en) | Liquid crystal device and driving method thereof, and projection display device and electronic apparatus using the same | |
| US7508479B2 (en) | Liquid crystal display | |
| JP4168339B2 (en) | Display drive device, drive control method thereof, and display device | |
| US6670944B1 (en) | Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus | |
| US6011533A (en) | Image display device, image display method and display drive device, together with electronic equipment using the same | |
| US6784880B2 (en) | Electro-optical device, clock signal adjusting method and circuit therefor, producing method therefor, and electronic equipment | |
| JP3661193B2 (en) | Liquid crystal device and driving method thereof, and projection display device and electronic apparatus using the same | |
| US20080100603A1 (en) | Driving method of liquid crystal display apparatus and driving circuit of the same | |
| KR100549983B1 (en) | LCD and its driving method | |
| US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
| JP4254824B2 (en) | Electro-optical device, drive circuit, and electronic device | |
| US6483494B1 (en) | Multistage charging circuit for driving liquid crystal displays | |
| KR20050039017A (en) | Liquid crystal display device and driving method of the same | |
| US6781565B2 (en) | Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus | |
| JPH08137443A (en) | Image display device | |
| KR100317823B1 (en) | A plane display device, an array substrate, and a method for driving the plane display device | |
| JP3661324B2 (en) | Image display device, image display method, display drive device, and electronic apparatus using the same | |
| KR100690522B1 (en) | Control signal generation method, control signal generation circuit, data line driving circuit, element substrate, electro-optical device and electronic device | |
| US20070103421A1 (en) | Liquid-crystal display, projector system, portable terminal unit, and method of driving liquid-crystal display | |
| KR101284940B1 (en) | Apparatus and method for driving a liquid crystal display | |
| JP2506582B2 (en) | Active liquid crystal display | |
| JP4192980B2 (en) | Electro-optical device, drive circuit, and electronic device | |
| JP3968925B2 (en) | Display drive device | |
| JP2003202847A (en) | Liquid crystal device, driving method thereof, and projection display device and electronic apparatus using the same |
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval | Free format text:JAPANESE INTERMEDIATE CODE: A971007 Effective date:20040823 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20040831 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20041029 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20050111 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20050214 | |
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20050517 | |
| A61 | First payment of annual fees (during grant procedure) | Free format text:JAPANESE INTERMEDIATE CODE: A61 Effective date:20050530 | |
| R150 | Certificate of patent or registration of utility model | Free format text:JAPANESE INTERMEDIATE CODE: R150 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090617 Year of fee payment:4 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100617 Year of fee payment:5 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110617 Year of fee payment:6 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110617 Year of fee payment:6 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120617 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130617 Year of fee payment:8 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130617 Year of fee payment:8 | |
| LAPS | Cancellation because of no payment of annual fees |