【０００１】[0001]
【発明の属する技術分野】本発明は、ＳＯＩ（Silicon
On Insulator）ウエーハの製造方法に係り、特に絶縁基
板とシリコン基板を結合して作製するＳＯＩウエーハの
製造方法並びにこの方法で作製されるＳＯＩウエーハに
関する。[0001] The present invention relates to SOI (Silicon).
The present invention relates to a method for manufacturing a wafer, and more particularly to a method for manufacturing an SOI wafer manufactured by combining an insulating substrate and a silicon substrate, and an SOI wafer manufactured by the method.
【０００２】[0002]
【従来の技術】ＳＯＩウエーハを作製する方法の代表的
な一手法として、２枚の鏡面研磨したシリコンウエーハ
を酸化膜を介して接着剤を用いることなく結合し、熱処
理（通常１０００℃〜１２００℃）を行って結合強度を
高めた後、片方のウエーハを薄膜化する、いわゆるウエ
ーハ結合法がある。このウエーハ結合法では、結合され
た２枚のウエーハのうち片方のウエーハを研削やエッチ
ングによりある程度薄膜化した後、更にその表面をメカ
ノケミカル研磨することにより、目的とするＳＯＩ層厚
に仕上げることが行なわれている。2. Description of the Related Art As a typical method of manufacturing an SOI wafer, two mirror-polished silicon wafers are bonded via an oxide film without using an adhesive, and heat-treated (usually at 1000 to 1200 ° C.). ) To increase the bonding strength and then reduce the thickness of one of the wafers by a so-called wafer bonding method. In this wafer bonding method, one of the two bonded wafers can be thinned to some extent by grinding or etching, and then the surface thereof can be mechanochemically polished to achieve a target SOI layer thickness. Is being done.
【０００３】この方法で作製されたＳＯＩウエーハは、
ＳＯＩ層の結晶性や埋め込み酸化膜の信頼性が通常のシ
リコンウエーハ並みに高いという利点があるが、この製
造方法ではＳＯＩ層膜厚の均一性に限界があり、目標膜
厚に対して高々±０．３μｍ程度の面内均一性しか得ら
れない。しかも、２枚のシリコンウエーハから１枚のＳ
ＯＩウエーハを得るので、コスト的にも不利である。[0003] SOI wafers manufactured by this method are:
There is an advantage that the crystallinity of the SOI layer and the reliability of the buried oxide film are as high as that of a normal silicon wafer. However, in this manufacturing method, the uniformity of the thickness of the SOI layer is limited. Only in-plane uniformity of about 0.3 μm can be obtained. Moreover, one silicon wafer from one silicon wafer
Since an OI wafer is obtained, it is disadvantageous in terms of cost.
【０００４】最近、新たなＳＯＩウエーハの製造方法と
して、イオン注入したウエーハを他のウエーハと結合し
た後に熱処理することにより、イオン注入層で剥離する
方法（水素イオン剥離法、スマートカット法と呼ばれる
技術）が特開平５−２１１１２８号に提案されている。
この方法は、２枚のシリコンウエーハのうち、少なくと
も一方に酸化膜を形成し、一方のウエーハの一主面に水
素イオンまたは希ガスイオンを注入し、ウエーハ内部に
微小気泡層（封入層）を形成させた後、該イオンを注入
した方の面と他方のシリコンウエーハの一主面とを酸化
膜を介して密着させ、その後５００℃以上の熱処理を加
えて微小気泡層を劈開面として一方のウエーハを薄膜状
に分離し、さらに高温の熱処理を加えて強固に結合して
ＳＯＩウエーハを作製する技術である。Recently, as a new method for manufacturing an SOI wafer, a method in which an ion-implanted wafer is bonded to another wafer and then heat-treated to separate the ion-implanted wafer with an ion-implanted layer (a technique called a hydrogen ion stripping method or a smart cut method). ) Has been proposed in JP-A-5-211128.
According to this method, an oxide film is formed on at least one of two silicon wafers, hydrogen ions or rare gas ions are implanted into one main surface of one of the wafers, and a microbubble layer (encapsulation layer) is formed inside the wafer. After the formation, the surface into which the ions have been implanted and one main surface of the other silicon wafer are brought into close contact with each other via an oxide film, and then a heat treatment at 500 ° C. or higher is performed to make the microbubble layer a cleavage surface to form one of the surfaces. This is a technique for producing an SOI wafer by separating a wafer into a thin film and further applying a high-temperature heat treatment to bond the wafer firmly.
【０００５】この方法では膜厚均一性が±０．０１μｍ
以下のＳＯＩウエーハが比較的容易に得られるし、剥離
された方のウエーハを再利用することも可能で、コスト
的にも利点がある。In this method, the film thickness uniformity is ± 0.01 μm
The following SOI wafer can be obtained relatively easily, and the separated wafer can be reused, which is advantageous in terms of cost.
【０００６】ところで、ＳＯＩウエーハは、より高密度
化した集積回路を形成する上で有利であり、近年、ＨＤ
テレビ対応のＴＦＴ−ＬＣＤ（Thin Film Transistor-L
iquid Crystal Display 、薄層トランジスタ液晶ディス
プレイ）に使用され、また、超高周波移動電話用デバイ
スにも使われ始めている。この種のＳＯＩウエーハの支
持基板は透明であることが不可欠であるため、ガラス基
板や石英基板等の絶縁基板が用いられており、従来はそ
の支持基板上にアモルファスシリコン膜または多結晶シ
リコン膜をＣＶＤ（Chemical Vapor Deposition ）法や
蒸着等により形成してＳＯＩウエーハを作製していた。
従って、デバイス動作の高速化や高精彩化の指標となる
キャリアの移動度等のＳＯＩ層の特性は単結晶シリコン
に比べて劣るものであり、必ずしも十分な特性が得られ
ていなかった。そのため、ＴＦＴと同一画面上に駆動回
路が形成できず、配線に限界があり、高密度化が困難で
あった。Meanwhile, SOI wafers are advantageous in forming integrated circuits with higher densities.
TV-compatible TFT-LCD (Thin Film Transistor-L
(Iquid Crystal Display, thin-layer transistor liquid crystal display), and has begun to be used in ultra-high frequency mobile phone devices. Since it is essential that the support substrate of this type of SOI wafer is transparent, an insulating substrate such as a glass substrate or a quartz substrate is used. Conventionally, an amorphous silicon film or a polycrystalline silicon film is formed on the support substrate. The SOI wafer has been manufactured by forming it by a CVD (Chemical Vapor Deposition) method, vapor deposition or the like.
Therefore, the characteristics of the SOI layer, such as the mobility of carriers, which is an index of high-speed device operation and high definition, are inferior to single-crystal silicon, and sufficient characteristics have not always been obtained. Therefore, a drive circuit cannot be formed on the same screen as the TFT, and there is a limit in wiring, and it is difficult to increase the density.
【０００７】そこで、透明性の絶縁基板上に形成される
ＳＯＩ層が前記アモルファスシリコン膜や多結晶シリコ
ン膜ではなく単結晶シリコンとすることができれば、単
結晶シリコンとしての特性が得られるとともに、基板が
完全な絶縁体であるからキャリアの移動度が基板に影響
されず、極めて高くなり、特に高周波で駆動した場合の
効果が著しくなる。しかもこの場合、ＴＦＴ領域の周辺
に駆動回路を一体に形成することもでき、前記実装問題
も解決することになる。Therefore, if the SOI layer formed on the transparent insulating substrate can be made of single crystal silicon instead of the amorphous silicon film or polycrystalline silicon film, the characteristics as single crystal silicon can be obtained, and Is a perfect insulator, the mobility of carriers is not affected by the substrate, and becomes extremely high. In particular, the effect when driven at a high frequency becomes remarkable. Moreover, in this case, a driving circuit can be integrally formed around the TFT region, and the mounting problem can be solved.
【０００８】しかし、ＴＦＴ−ＬＣＤ用の基板として
は、ＳＯＩ層の厚さを例えば０．５μｍ程度以下に薄く
しなければならないため、前述のウエーハ結合法を適用
するためには、このような厚さまでの薄膜化のための研
削、研磨処理に耐える程度の高温熱処理を施し、単結晶
シリコンと熱膨張係数の異なる絶縁基板を強力に結合し
なければならない。However, for a TFT-LCD substrate, the thickness of the SOI layer must be reduced to, for example, about 0.5 μm or less. A high-temperature heat treatment enough to withstand the grinding and polishing treatment for thinning the film must be performed, and the single crystal silicon and the insulating substrate having different thermal expansion coefficients must be strongly bonded.
【０００９】本発明者らが調査したところ、通常のウエ
ーハ厚さ（４００〜８００μｍ程度）のシリコンウエー
ハと同一厚さの熱膨張係数の異なる絶縁基板（例えば、
石英基板やサファイア基板など）を室温で密着させた場
合、３００℃程度の熱処理を加えただけで、加熱処理中
あるいは冷却中に一方のウエーハが破損したり、剥離が
生じてしまうことがわかった。従って、前述した水素イ
オン剥離法を用いても、イオンが注入された微小気泡層
で剥離するための熱処理が５００℃以上であるために、
微小気泡層での剥離前にウエーハが破損してしまうとい
う問題があった。The present inventors have investigated and found that an insulating substrate having the same thickness as a silicon wafer having a normal wafer thickness (about 400 to 800 μm) having a different thermal expansion coefficient (for example,
When a quartz substrate and a sapphire substrate were brought into close contact with each other at room temperature, it was found that one of the wafers could be damaged or peeled off during heat treatment or cooling only by applying a heat treatment at about 300 ° C. . Therefore, even when the above-described hydrogen ion separation method is used, the heat treatment for separation in the microbubble layer into which the ions are implanted is 500 ° C. or higher,
There has been a problem that the wafer is damaged before peeling in the microbubble layer.
【００１０】そこで、本発明者らは先の出願（特願平９
−３２９５０７号）において、水素イオン剥離法を利用
し、熱処理と薄膜化とを繰り返すことにより、前記問題
点を解決する方法を提案した。この方法は、まず水素イ
オンを注入したシリコンウエーハを絶縁基板と室温で密
着させ、１００〜３００℃で熱処理して仮接合した後、
アルカリエッチングでシリコンウエーハを１００〜２５
０μｍまでエッチングし、次に３５０〜４５０℃で熱処
理して本接合し、ＳＯＩ層を５０μｍ以下まで研削、研
磨する。更に、５００℃以上で熱処理することにより、
イオン注入層を劈開面として剥離し、ＳＯＩ層を０．５
μｍ以下にした後、８００℃以上で熱処理して結合強度
を高める方法である。Accordingly, the present inventors have filed a prior application (Japanese Patent Application No. Hei 9
No. 329507) proposed a method for solving the above-mentioned problem by repeating heat treatment and thinning using a hydrogen ion peeling method. In this method, first, a silicon wafer into which hydrogen ions have been implanted is brought into close contact with an insulating substrate at room temperature, heat-treated at 100 to 300 ° C., and temporarily bonded.
100 to 25 silicon wafers by alkali etching
Etching to 0 μm, and then heat-treating at 350 to 450 ° C. for final bonding, and the SOI layer is ground and polished to 50 μm or less. Further, by heat treatment at 500 ° C. or more,
The ion-implanted layer is separated as a cleavage plane, and the SOI layer is
This is a method of increasing the bonding strength by heat treatment at 800 ° C. or higher after the thickness is reduced to μm or less.
【００１１】この方法によれば、絶縁基板上に結晶性の
良好な単結晶シリコンのＳＯＩ層を有するＳＯＩウエー
ハを得ることができ、ＴＦＴ−ＬＣＤ等のデバイスに好
適な優れたＳＯＩウエーハを提供することができるとい
うものである。According to this method, an SOI wafer having a single crystal silicon SOI layer having good crystallinity on an insulating substrate can be obtained, and an excellent SOI wafer suitable for a device such as a TFT-LCD can be provided. That you can do it.
【００１２】[0012]
【発明が解決しようとする課題】上記特願平９−３２９
５０７号に提案した方法は、従来は得られなかった非常
に優れた特性を持つＳＯＩウエーハの製造が可能となり
非常に有効であるが、前記したようにその製造工程が非
常に複雑であるという問題点があった。Problems to be Solved by the Invention Japanese Patent Application No. 9-329 mentioned above.
The method proposed in Japanese Patent No. 507 is very effective because it enables the production of SOI wafers having very excellent characteristics which could not be obtained conventionally, but as described above, the production process is very complicated. There was a point.
【００１３】また、ＳＯＩ層となるシリコンウエーハの
大部分は従来のウエーハ結合法と同様に、エッチングや
研削・研磨で除去されてしまうため、水素イオン剥離法
を用いているにも関わらず、イオン注入層を劈開面とし
て剥離したシリコンウエーハを再利用できるという水素
イオン剥離法独特の利点を生かすこともできなかった。Further, most of the silicon wafer to be the SOI layer is removed by etching, grinding and polishing, as in the conventional wafer bonding method. Also, the unique advantage of the hydrogen ion peeling method that the peeled silicon wafer can be reused using the implanted layer as a cleavage plane could not be utilized.
【００１４】さらに、１００〜３００℃で熱処理して仮
接合した後、アルカリエッチングでシリコンウエーハを
１００〜２５０μｍまでエッチングするため、結合され
たウエーハ外周部の結合界面から若干アルカリエッチン
グ液がしみ込んでしまい、デバイスを作製するためのＳ
ＯＩ層の有効面積が小さくなるという問題が派生した。Further, after the silicon wafer is heat-treated at 100 to 300 ° C. and temporarily joined, the silicon wafer is etched to 100 to 250 μm by alkali etching, so that the alkali etching solution slightly permeates from the bonding interface on the outer periphery of the bonded wafer. , S for fabricating a device
There is a problem that the effective area of the OI layer is reduced.
【００１５】そこで、本発明はこのような問題点に鑑み
なされたもので、シリコンウエーハと絶縁基板間の熱膨
張係数の差に基づく剥離や破損ひび割れを簡単な工程処
理で防止し、ウエットエッチングを無くしてＳＯＩ層の
有効面積の減少を防ぎ、研削・研磨を無くして剥離後の
シリコンウエーハの再利用を可能なものとするＳＯＩウ
エーハの製造方法を提供すると共に、この方法で作製し
たＳＯＩ層に各種集積回路やＴＦＴ−ＬＣＤ等が形成し
得るだけの、薄くて良好な膜厚均一性を有し、結晶性に
優れ、キャリア移動度の高いＳＯＩ層を持つＳＯＩウエ
ーハを提供することを主たる目的とする。In view of the foregoing, the present invention has been made in view of the above-described problems, and it is intended to prevent a peeling or a crack due to a difference in thermal expansion coefficient between a silicon wafer and an insulating substrate by a simple process, and to perform wet etching. The present invention provides a method for manufacturing an SOI wafer that prevents the reduction of the effective area of the SOI layer, eliminates grinding and polishing, and enables reuse of the silicon wafer after peeling. A main object of the present invention is to provide an SOI wafer having an SOI layer having a thin and good film thickness uniformity, excellent crystallinity, and high carrier mobility, which can be formed by various integrated circuits and TFT-LCDs. And
【００１６】[0016]
【課題を解決するための手段】上記課題を解決するため
本発明の請求項１に記載した発明は、単結晶シリコンウ
エーハの一主面に重水素イオンを注入してイオン注入層
を形成し、該イオンを注入した面と絶縁基板の一主面と
を密着させ、次いでこの密着させた状態で２００℃〜３
００℃の熱処理を行い、該イオン注入層で該単結晶シリ
コンウエーハを該絶縁基板から分離して厚さ０．５μｍ
以下のＳＯＩ層を有するＳＯＩウエーハを作製した後、
該ＳＯＩウエーハに前記熱処理温度よりも高温の熱処理
を行なうことを特徴とするＳＯＩウエーハの製造方法で
ある。According to a first aspect of the present invention, there is provided an ion implantation layer formed by implanting deuterium ions into one main surface of a single crystal silicon wafer. The surface into which the ions are implanted and one main surface of the insulating substrate are brought into close contact with each other.
A heat treatment at 00 ° C. is performed, and the single crystal silicon wafer is separated from the insulating substrate by the ion-implanted layer to a thickness of 0.5 μm.
After fabricating an SOI wafer having the following SOI layers,
A method for manufacturing an SOI wafer, comprising performing a heat treatment on the SOI wafer at a temperature higher than the heat treatment temperature.
【００１７】このように、シリコンウエーハに注入する
イオンを重水素イオンにすれば、水素イオンを注入した
場合に比べて低温（３００℃以下）の熱処理で微小気泡
層を劈開面とする剥離が発生する。このような低温の剥
離熱処理であれば、たとえシリコンウエーハおよび絶縁
基板の厚さが数百μｍあったとしても、熱膨張係数の差
による剥離や破損、ひび割れが発生せず、確実に０．５
μｍ以下のＳＯＩ層を有するＳＯＩウエーハを作製する
ことができる。そして、ＳＯＩ層の厚さが０．５μｍ以
下であれば、その後に結合強度を高めるための、より高
温の熱処理を加えても、破損やひび割れ、剥離が発生す
ることは殆どない。As described above, when the ions to be implanted into the silicon wafer are deuterium ions, the heat treatment at a lower temperature (300 ° C. or less) causes separation with the microbubble layer as a cleavage plane as compared with the case where hydrogen ions are implanted. I do. With such a low-temperature peeling heat treatment, even if the thickness of the silicon wafer and the insulating substrate is several hundred μm, peeling, breakage and cracking due to the difference in thermal expansion coefficient do not occur, and the peeling heat treatment can be performed for 0.5 hours.
An SOI wafer having an SOI layer of μm or less can be manufactured. If the thickness of the SOI layer is 0.5 μm or less, breakage, cracking, and peeling hardly occur even if a higher-temperature heat treatment for increasing the bonding strength is performed thereafter.
【００１８】そしてこの場合、請求項２に記載したよう
に、単結晶シリコンウエーハの少なくとも一主面に予め
酸化膜を形成しておき、該酸化膜を通して重水素イオン
を注入するようにすれば、予め形成された酸化膜によ
り、結合界面にトラップされるボロン等の汚染元素がＳ
ＯＩ層中へ拡散するのを防ぐことができる。In this case, as described in claim 2, an oxide film is formed in advance on at least one main surface of the single crystal silicon wafer, and deuterium ions are implanted through the oxide film. The contaminant elements such as boron trapped at the bonding interface by the oxide film formed in advance are S
Diffusion into the OI layer can be prevented.
【００１９】さらに請求項３では、前記絶縁基板を、石
英基板、サファイア（アルミナ）基板、ガラス基板、窒
化けい素基板、窒化アルミニウム基板または炭化けい素
基板とした。これらの基板は、単結晶シリコンウエーハ
とは熱膨張係数を異にしているが、膜厚０．５μｍ以下
のＳＯＩ層を形成した後は、より高温の熱処理により結
合強度は実用強度以上にすることができ、極めて絶縁耐
力に優れたＳＯＩウエーハを得ることができる。Further, in claim 3, the insulating substrate is a quartz substrate, a sapphire (alumina) substrate, a glass substrate, a silicon nitride substrate, an aluminum nitride substrate or a silicon carbide substrate. These substrates have different coefficients of thermal expansion from single-crystal silicon wafers, but after forming an SOI layer with a thickness of 0.5 μm or less, the bonding strength must be higher than the practical strength by heat treatment at a higher temperature. Thus, an SOI wafer having extremely excellent dielectric strength can be obtained.
【００２０】そして、本発明の請求項４に記載した発明
は、前記請求項１ないし請求項３のいずれか１項に記載
した製造方法により作製されたＳＯＩウエーハである。
このものは極めて絶縁性の高いバルク状絶縁基板上に、
極低欠陥で膜厚均一性の良好な薄膜ＳＯＩ層を形成した
ＳＯＩウエーハであり、キャリアの移動度にも優れてい
る。中でも合成石英基板上に形成された厚さが０．１μ
ｍで、キャリアの移動度がＮ型で５５０ｃｍ2 ／Ｖ・ｓ
ｅｃ以上のＳＯＩ層を有するＳＯＩウエーハを作製する
ことが可能で、優れた性能を有する薄膜トランジスタ
（ＴＦＴ）が作製できる。According to a fourth aspect of the present invention, there is provided an SOI wafer manufactured by the manufacturing method according to any one of the first to third aspects.
This is on a very insulating bulk insulating substrate,
This is an SOI wafer on which a thin film SOI layer having extremely low defects and good film thickness uniformity is formed, and has excellent carrier mobility. Above all, the thickness formed on the synthetic quartz substrate is 0.1μ
m, the carrier mobility is 550 cm2 / V · s in N-type.
An SOI wafer having an SOI layer of ec or more can be manufactured, and a thin film transistor (TFT) having excellent performance can be manufactured.
【００２１】[0021]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１は単結晶シリコンウエー
ハと絶縁基板を結合してＳＯＩウエーハを製造する方法
の製造工程の一例を示すフロー図である。以下、本発明
を１枚のシリコンウエーハと１枚の絶縁基板として合成
石英基板を結合する場合を中心に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings, but the present invention is not limited to these embodiments. Here, FIG. 1 is a flowchart showing an example of a manufacturing process of a method for manufacturing an SOI wafer by bonding a single crystal silicon wafer and an insulating substrate. Hereinafter, the present invention will be described focusing on the case where one silicon wafer is combined with a synthetic quartz substrate as one insulating substrate.
【００２２】先ず、工程（１）では、１枚の単結晶シリ
コンウエーハのＳＯＩ層となる側の面から、所定の厚さ
のＳＯＩ層を得るような加速電圧で重水素イオンを注入
し、イオンの飛程（平均侵入深さ）付近において注入表
面に平行な微小気泡層（封入層）を形成させる。本発明
では、平均侵入深さを０．５μｍ以下としている。この
場合、シリコンウエーハには予め熱酸化処理により、そ
の表面に０．１〜２．０μｍの酸化膜を形成するのが望
ましい。First, in the step (1), deuterium ions are implanted from the surface of the single-crystal silicon wafer on the side to be the SOI layer at an accelerating voltage to obtain an SOI layer having a predetermined thickness. A microbubble layer (enclosure layer) parallel to the injection surface is formed near the range (average penetration depth). In the present invention, the average penetration depth is set to 0.5 μm or less. In this case, it is desirable to form a 0.1-2.0 μm oxide film on the surface of the silicon wafer by thermal oxidation in advance.
【００２３】工程（２）は、単結晶シリコンウエーハの
イオン注入面と絶縁基板である合成石英基板とを室温で
密着させる工程であり、常温の清浄な雰囲気下で２枚の
ウエーハの表面同士を接触させることにより、接着剤を
用いることなくウエーハ同士が結合する。Step (2) is a step in which the ion-implanted surface of the single-crystal silicon wafer and the synthetic quartz substrate, which is an insulating substrate, are brought into close contact with each other at room temperature, and the surfaces of the two wafers are cleaned at room temperature in a clean atmosphere. By contacting, the wafers are bonded to each other without using an adhesive.
【００２４】工程（３）は、イオン注入層を境界として
上部シリコンと下部ＳＯＩウエーハ（ＳＯＩ層＋絶縁基
板）に分離する剥離熱処理工程であり、密着している基
板を、例えば不活性ガス雰囲気下で２００〜３００℃で
熱処理を加えれば、上部シリコンと下部ＳＯＩウエーハ
に分離される。Step (3) is a separation heat treatment step of separating the upper silicon and the lower SOI wafer (SOI layer + insulating substrate) with the ion-implanted layer as a boundary. If heat treatment is performed at 200 to 300 ° C., the upper silicon and the lower SOI wafer are separated.
【００２５】この場合、合成石英の熱膨張係数はシリコ
ンのそれに比べて小さいので（Ｓｉ：２．３３×１
０-6、石英：０．６×１０-6）、両ウエーハ共に通常の
厚さ（４００〜８００μｍ程度）であると、３００℃以
上の熱処理により、熱処理中にどちらかのウエーハが破
損してしまうが、本実施形態のように、２００〜３００
℃であればそのような破損は生じることはない。しかも
単結晶シリコンウエーハには重水素イオンを注入した微
小気泡層（封入層）があるため、２００〜３００℃程度
の温度であっても、この部分で剥離が生じ、上部シリコ
ンと下部ＳＯＩウエーハにきれいに分離される。また、
剥離後の上部シリコンは、適切な表面処理を行なえば、
別の絶縁基板に対するＳＯＩ層用のシリコンウエーハと
して再利用することができる。In this case, the thermal expansion coefficient of synthetic quartz is smaller than that of silicon (Si: 2.33 × 1).
0-6 , quartz: 0.6 × 10-6 ), and if both wafers have a normal thickness (about 400 to 800 μm), the heat treatment at 300 ° C. or more damages one of the wafers during the heat treatment. However, as in the present embodiment, 200 to 300
C. does not cause such damage. Moreover, since the single-crystal silicon wafer has a microbubble layer (encapsulation layer) into which deuterium ions have been implanted, even at a temperature of about 200 to 300 ° C., separation occurs at this part, and the upper silicon and the lower SOI wafer are separated. Cleanly separated. Also,
The upper silicon after peeling, if you perform appropriate surface treatment,
It can be reused as a silicon wafer for an SOI layer for another insulating substrate.
【００２６】尚、従来の水素イオン注入による微小気泡
層（封入層）での剥離温度（５００℃以上）に比べて、
重水素イオン注入の方がより低温で剥離が発生する理由
は今のところ明確ではないが、重水素イオン注入層の場
合、剥離に関係すると考えられる水素誘起板状欠陥（Hy
drogen Induced Platelet ：ＨＩＰ）が、２００〜３０
０℃程度の熱処理でも充分に発生することに起因するた
めと推測される。Incidentally, compared with the peeling temperature (500 ° C. or higher) in the microbubble layer (encapsulation layer) by the conventional hydrogen ion implantation,
Although the reason why deuterium ion implantation causes peeling at lower temperatures is not clear at present, in the case of a deuterium ion implanted layer, hydrogen-induced plate defects (Hy
drogen Induced Platelet (HIP) is 200-30
This is presumed to be due to the fact that sufficient heat treatment occurs even at a heat treatment of about 0 ° C.
【００２７】工程（４）では、工程（３）により得られ
た０．５μｍ以下の薄膜ＳＯＩ層を有するＳＯＩウエー
ハを、工程（３) で実施した熱処理温度よりも高温で熱
処理する。これによりＳＯＩ層と絶縁基板の結合強度を
高めることができ、デバイス工程でも使用可能な強度を
得ることができる。この高温熱処理は、工程（３）でＳ
ＯＩ層の厚さが０．５μｍ以下に薄膜化したことにより
処理が可能となったもので、ＳＯＩ層は合成石英の収縮
に合わせて弾性変形して追随していると考えられ、割
れ、ひび、剥離等の発生は殆どなくなった。In the step (4), the SOI wafer having the thin film SOI layer of 0.5 μm or less obtained in the step (3) is heat-treated at a higher temperature than the heat treatment temperature performed in the step (3). Thus, the bonding strength between the SOI layer and the insulating substrate can be increased, and a strength that can be used in a device process can be obtained. This high-temperature heat treatment is performed in step (3).
The thinning of the OI layer to a thickness of 0.5 μm or less made it possible to process the SOI layer. It is considered that the SOI layer was elastically deformed in accordance with the shrinkage of the synthetic quartz and was following the cracks. Almost no peeling or the like occurred.
【００２８】また、工程（４）の熱処理温度としては、
結合強度を考慮すると８００℃以上が好ましく、特に１
０００℃以上であれば、例えばデバイス作製工程でのウ
ェットエッチングにおいて、エッチング液の結合界面へ
の滲み込みが発生せず一層好適である。更には、このよ
うな高温熱処理を加えることによって、用いた単結晶シ
リコンウエーハ起因の結晶欠陥やイオン注入時のダメー
ジを除去することができ、ＳＯＩ層の品質を一層向上せ
しめることも可能となった。また、例えば熱放射による
ランプ加熱器のような、急速加熱・急速冷却できる装置
を用いてこの熱処理を行えば、通常のヒータ加熱式の装
置に比べ、低温、短時間の熱処理で充分な結合強度を得
ることができる。The heat treatment temperature in the step (4) is as follows.
Considering the bonding strength, the temperature is preferably 800 ° C. or higher, and
A temperature of 000 ° C. or higher is more preferable because, for example, in wet etching in a device manufacturing process, no bleeding of an etching solution into a bonding interface occurs. Furthermore, by applying such a high-temperature heat treatment, it is possible to remove crystal defects caused by the single-crystal silicon wafer used and damage at the time of ion implantation, and it is possible to further improve the quality of the SOI layer. . In addition, if this heat treatment is performed using a device capable of rapid heating and rapid cooling, such as a lamp heater using heat radiation, compared to a normal heater-heated device, sufficient heat treatment at a low temperature and for a short time will provide sufficient bonding strength. Can be obtained.
【００２９】尚、工程（４）の前に、ＳＯＩ層表面の面
粗さの改善やダメージの除去を目的として、研磨代が極
めて少ない鏡面研磨（例えば５〜１５ｎｍ程度の研磨
代）を行なうこともできる。以上の工程を経て、結晶欠
陥がなく、薄膜で膜厚均一性に優れ、キャリア移動度の
高いＳＯＩ層を有する高品質のＳＯＩウエーハを製造す
ることができる。Prior to step (4), mirror polishing (for example, a polishing allowance of about 5 to 15 nm) with a very small polishing allowance is performed for the purpose of improving the surface roughness of the SOI layer surface and removing damage. Can also. Through the above steps, a high-quality SOI wafer having an SOI layer having no crystal defects, a thin film, excellent thickness uniformity, and high carrier mobility can be manufactured.
【００３０】本発明で使用する絶縁基板は、ＳＯＩ層と
なる単結晶シリコンウエーハとは熱膨張係数が異なる
が、絶縁性の高い、石英基板、サファイヤ（アルミナ）
基板、ガラス基板、窒化けい素基板、窒化アルミニウム
基板または炭化けい素基板等から半導体デバイスの目的
に応じて選択することができる。特にＴＦＴ−ＬＣＤの
場合は、透明性を要するので石英基板が用いられるが、
これらに限定されるものではない。The insulating substrate used in the present invention has a different coefficient of thermal expansion from the single crystal silicon wafer to be the SOI layer, but has a high insulating property, such as a quartz substrate and sapphire (alumina).
A substrate, a glass substrate, a silicon nitride substrate, an aluminum nitride substrate, a silicon carbide substrate, or the like can be selected according to the purpose of the semiconductor device. Particularly, in the case of a TFT-LCD, a quartz substrate is used because transparency is required.
It is not limited to these.
【００３１】上記製造方法で作製されたＳＯＩウエーハ
の内、石英絶縁基板上に形成された厚さが０．５μｍ以
下の単結晶ＳＯＩ層を有するＳＯＩウエーハを使用して
薄膜トランジスタ（ＴＦＴ）を形成した場合、例えば
０．１μｍのＳＯＩ層でキャリアの移動度がＮ型で５５
０ｃｍ2 ／Ｖ・ｓｅｃ以上のものが得られた。これによ
り今後のＴＦＴ−ＬＣＤの高速化と高精彩化に対応する
ことが可能となる。さらに、高速のパソコンとも互換性
があり、駆動回路も一体となり、インテリジェントな性
能が得られる。また、絶縁基板上に形成されたＳＯＩ構
造であるため、通常より高周波で使用されても、信号伝
播速度の遅れ等の問題が発生せず、超高周波デバイス、
例えば、５ＧＨｚを満足するので超高周波移動電話デバ
イスとしての用途が開けることになる。さらに、ＵＬＳ
Ｉのデバイスプロセスがそのまま利用できる利点もあ
る。A thin film transistor (TFT) was formed using an SOI wafer having a single crystal SOI layer having a thickness of 0.5 μm or less formed on a quartz insulating substrate among the SOI wafers manufactured by the above manufacturing method. In this case, for example, the mobility of carriers is 55
Those having a density of 0 cm2 / V · sec or more were obtained. As a result, it is possible to cope with higher speed and higher definition of the TFT-LCD in the future. Furthermore, it is compatible with high-speed personal computers, and the driving circuit is integrated, providing intelligent performance. In addition, since the SOI structure is formed on an insulating substrate, even when used at a higher frequency than normal, problems such as a delay in signal propagation speed do not occur.
For example, since it satisfies 5 GHz, it can be used as an ultra-high frequency mobile telephone device. Furthermore, ULS
There is also an advantage that the device process of I can be used as it is.
【００３２】[0032]
【実施例】以下、本発明の実施例を挙げて具体的に説明
するが、本発明はこれらに限定されるものではない。 （実施例）導電型がＮ型で抵抗率が１０Ω・ｃｍ、直径
１５０ｍｍ、厚さ６２５μｍで、表面に２００ｎｍの熱
酸化膜を形成したシリコン鏡面ウエーハと、直径および
厚さが同一の合成石英基板を用い、図１に示した工程に
従ってＳＯＩ層の厚さが０．１μｍで、厚さのバラツキ
が±０．０１μｍ以下のＳＯＩウエーハを作製した。重
水素イオン注入処理、剥離熱処理、高温熱処理してＳＯ
Ｉウエーハを製造する処理条件は次の通りである。 ａ）工程（１）の水素注入条件：重水素イオン、注入エ
ネルギー：２０ｋｅＶ ドーズ量：１×１０16／ｃｍ2 ｂ）工程（３）の剥離熱処理条件：２５０℃、１２０
分、窒素雰囲気下 ｃ）ＳＯＩウエーハ表面の鏡面研磨：研磨代約１０ｎｍ ｄ）工程（４）の結合熱処理条件：１１００℃、１２０
分、窒素雰囲気下EXAMPLES The present invention will now be described specifically with reference to examples of the present invention, but the present invention is not limited to these examples. (Example) Synthetic quartz substrate with N-type conductivity, resistivity of 10 Ω · cm, diameter of 150 mm, thickness of 625 μm, and the same diameter and thickness as a silicon mirror wafer with a 200 nm thermal oxide film formed on the surface According to the process shown in FIG. 1, an SOI wafer having an SOI layer thickness of 0.1 μm and a thickness variation of ± 0.01 μm or less was manufactured. Deuterium ion implantation, stripping heat treatment, high temperature heat treatment and SO
The processing conditions for manufacturing the I wafer are as follows. a) Hydrogen implantation condition in step (1): deuterium ion, implantation energy: 20 keV Dose amount: 1 × 1016 / cm2 b) Stripping heat treatment condition in step (3): 250 ° C., 120
C) Mirror polishing of SOI wafer surface: polishing allowance of about 10 nm d) Bonding heat treatment condition of step (4): 1100 ° C., 120
Min, under nitrogen atmosphere
【００３３】（ＴＦＴ−ＬＣＤの作製と性能評価）この
ようにして得られたＳＯＱ（Silicon On Quartz ）ウエ
ーハを使用して、ゲート酸化膜の形成、ソース・ドレイ
ン領域の拡散等を行い、ＴＦＴ−ＬＣＤを作製し、その
性能を評価した。その結果、キャリアの移動度として５
５０ｃｍ2／Ｖ・ｓｅｃが得られ、 従来法による実用レ
ベルの最高値である２００ｃｍ2 ／Ｖ・ｓｅｃ程度に比
べ、格段に良好な特性を得ることができた。(Production of TFT-LCD and Performance Evaluation) Using the SOQ (Silicon On Quartz) wafer thus obtained, a gate oxide film is formed, and source / drain regions are diffused. An LCD was manufactured and its performance was evaluated. As a result, the carrier mobility becomes 5
A value of 50 cm2 / V · sec was obtained, and much better characteristics could be obtained as compared with a practical value of about 200 cm2 / V · sec by the conventional method.
【００３４】尚、本発明は、上記実施形態に限定される
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術思想と実質的に同一な
構成を有し、同様な作用効果を奏するものは、いかなる
ものであっても本発明の技術的範囲に包含される。The present invention is not limited to the above embodiment. The above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention. Within the technical scope of
【００３５】例えば、本発明で結合される絶縁基板とし
ては、前記請求項３に列記されたものに限られるもので
はなく、絶縁基板であり、半導体工程で不純物の問題を
発生させないものであれば、原則としてどのような材質
であってもよい。例えば、他の材質の基板、あるいは基
板表面に酸化膜等の絶縁膜を被覆したものであってもよ
い。また、本発明の絶縁基板としては、表面に酸化膜
（自然酸化膜、熱酸化膜）を有するシリコンウエーハを
絶縁基板としてもよいのであり、このようなものを排除
するものではない。表面に絶縁膜を形成したシリコンウ
エーハを使用すると、ＳＯＩ層との密着性が極めて良く
なるという利点がある。For example, the insulating substrate to be bonded in the present invention is not limited to those listed in claim 3, but may be any insulating substrate as long as it does not cause a problem of impurities in a semiconductor process. In principle, any material may be used. For example, a substrate of another material or a substrate whose surface is coated with an insulating film such as an oxide film may be used. Further, as the insulating substrate of the present invention, a silicon wafer having an oxide film (a natural oxide film or a thermal oxide film) on the surface may be used as the insulating substrate, and such a substrate is not excluded. Use of a silicon wafer having an insulating film formed on the surface has an advantage that adhesion to the SOI layer is extremely improved.
【００３６】また、本発明の工程としては、上記のよう
なものに限られず、例えば、水素熱処理あるいはエッチ
ング処理等の工程が必要に応じて加えられることのある
ことは言うまでもない。Further, the steps of the present invention are not limited to those described above, and it goes without saying that steps such as a hydrogen heat treatment or an etching treatment may be added as necessary.
【００３７】[0037]
【発明の効果】以上説明したように、本発明によれば、
単結晶シリコンウエーハと熱膨張係数の異なる絶縁基板
とを、割れ、ひび、剥離等の欠陥なしに接合でき、極薄
膜で膜厚の均一性が良く、極低欠陥で結晶性とキャリア
移動度に優れたＳＯＩ層を有するＳＯＩウエーハの製造
工程を大幅に簡略化することができた。しかも、最終的
に副生される、剥離されたシリコンウエーハが再利用可
能になるとともに、従来のウエットエッチング工程が不
要となり、デバイス作製時のＳＯＩ層の有効面積が小さ
くなるという問題がなくなるため、生産性と歩留りが向
上し、大幅なコストダウンが可能となる。As described above, according to the present invention,
A single crystal silicon wafer can be bonded to an insulating substrate with a different coefficient of thermal expansion without defects such as cracks, cracks, and peeling. The manufacturing process of an SOI wafer having an excellent SOI layer can be greatly simplified. Moreover, since the peeled silicon wafer finally produced as a by-product can be reused, the conventional wet etching step becomes unnecessary, and the problem that the effective area of the SOI layer at the time of device fabrication becomes small is eliminated. Productivity and yield are improved, and significant cost reduction is possible.
【００３８】また、重水素イオンは、従来の水素イオン
に比べてイオン注入層における損傷が大きく、剥離し易
いため、イオン注入量を少なくすることができ、生産性
およびコストが向上する。このように本発明では、熱膨
張係数の異なる単結晶シリコンウエーハと絶縁基板を比
較的簡単に接合してＳＯＩウエーハを製造することがで
き、特に、ＳＯＱウエーハのキャリア移動度は高く、今
後のＴＦＴ−ＬＣＤの高速化と高精彩化に寄与すること
大である。また、完全なＳＯＩ構造であるため超高周波
（５ＧＨｚ）移動電話デバイス用等として用いることが
可能である。In addition, deuterium ions cause greater damage to the ion implanted layer than the conventional hydrogen ions and are easily separated, so that the amount of ion implanted can be reduced, and the productivity and cost are improved. As described above, according to the present invention, an SOI wafer can be manufactured by relatively easily joining a single crystal silicon wafer having a different coefficient of thermal expansion to an insulating substrate. In particular, the carrier mobility of the SOQ wafer is high, -It is important to contribute to higher speed and higher definition of LCD. Further, since it has a complete SOI structure, it can be used for an ultra-high frequency (5 GHz) mobile telephone device or the like.
【図１】本発明のＳＯＩウエーハの製造工程の一例を示
すフロー図である。FIG. 1 is a flowchart showing an example of a manufacturing process of an SOI wafer of the present invention.
１…単結晶シリコンウエーハに重水素イオンを注入する
工程、 ２…単結晶シリコンウエーハを絶縁基板に密着させる工
程、 ３…２００〜３００℃で剥離熱処理し、薄膜ＳＯＩウエ
ーハを形成する工程、 ４…工程（３）の熱処理より高温で結合熱処理する工
程。1: a step of implanting deuterium ions into a single-crystal silicon wafer; 2, a step of bringing a single-crystal silicon wafer into close contact with an insulating substrate; 3: a step of forming a thin-film SOI wafer by peeling heat treatment at 200 to 300 ° C .; A step of performing a bonding heat treatment at a higher temperature than the heat treatment of the step (3).
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14234598AJPH11330438A (en) | 1998-05-08 | 1998-05-08 | Manufacture of soi wafer and soi wafer |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14234598AJPH11330438A (en) | 1998-05-08 | 1998-05-08 | Manufacture of soi wafer and soi wafer |
| Publication Number | Publication Date |
|---|---|
| JPH11330438Atrue JPH11330438A (en) | 1999-11-30 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14234598APendingJPH11330438A (en) | 1998-05-08 | 1998-05-08 | Manufacture of soi wafer and soi wafer |
| Country | Link |
|---|---|
| JP (1) | JPH11330438A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032968A (en)* | 2004-07-20 | 2006-02-02 | Sharp Corp | Method for producing silicon-on-glass via layer transfer |
| CN100461368C (en)* | 2005-05-24 | 2009-02-11 | 国际商业机器公司 | Semiconductor wafer with deuterated buried layer and manufacturing method thereof |
| JP2009164643A (en)* | 2002-08-10 | 2009-07-23 | Industry-Univ Cooperation Foundation Hanyang Univ | Manufacturing method of nano SOI wafer |
| JPWO2013105634A1 (en)* | 2012-01-12 | 2015-05-11 | 信越化学工業株式会社 | Thermal oxidation heterogeneous composite substrate and manufacturing method thereof |
| CN106601663A (en)* | 2015-10-20 | 2017-04-26 | 上海新昇半导体科技有限公司 | SOI (Silicon On Insulator) substrate and preparation method thereof |
| JP2017157815A (en)* | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi substrate and manufacturing method of the same |
| JP2017157814A (en)* | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi substrate and manufacturing method of the same |
| JP2017157811A (en)* | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | SOI substrate and manufacturing method thereof |
| JP2021006501A (en)* | 2015-01-16 | 2021-01-21 | 住友電気工業株式会社 | Semiconductor substrate, composite semiconductor substrate, and semiconductor joint substrate |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164643A (en)* | 2002-08-10 | 2009-07-23 | Industry-Univ Cooperation Foundation Hanyang Univ | Manufacturing method of nano SOI wafer |
| JP2006032968A (en)* | 2004-07-20 | 2006-02-02 | Sharp Corp | Method for producing silicon-on-glass via layer transfer |
| CN100461368C (en)* | 2005-05-24 | 2009-02-11 | 国际商业机器公司 | Semiconductor wafer with deuterated buried layer and manufacturing method thereof |
| US10103021B2 (en) | 2012-01-12 | 2018-10-16 | Shin-Etsu Chemical Co., Ltd. | Thermally oxidized heterogeneous composite substrate and method for manufacturing same |
| JPWO2013105634A1 (en)* | 2012-01-12 | 2015-05-11 | 信越化学工業株式会社 | Thermal oxidation heterogeneous composite substrate and manufacturing method thereof |
| JP2017098577A (en)* | 2012-01-12 | 2017-06-01 | 信越化学工業株式会社 | Method for producing thermally oxidized heterogeneous composite substrate |
| JP2021006501A (en)* | 2015-01-16 | 2021-01-21 | 住友電気工業株式会社 | Semiconductor substrate, composite semiconductor substrate, and semiconductor joint substrate |
| CN106601663A (en)* | 2015-10-20 | 2017-04-26 | 上海新昇半导体科技有限公司 | SOI (Silicon On Insulator) substrate and preparation method thereof |
| JP2017079323A (en)* | 2015-10-20 | 2017-04-27 | 上海新昇半導體科技有限公司 | SOI structure and manufacturing method |
| KR20170046070A (en)* | 2015-10-20 | 2017-04-28 | 징 세미콘덕터 코포레이션 | SOI structure and fabrication method |
| DE102016118509B4 (en) | 2015-10-20 | 2024-10-10 | Zing Semiconductor Corporation | silicon-on-insulator (SOI) structure and manufacturing process |
| CN106601663B (en)* | 2015-10-20 | 2019-05-31 | 上海新昇半导体科技有限公司 | SOI substrate and preparation method thereof |
| JP2017157815A (en)* | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi substrate and manufacturing method of the same |
| KR20170103648A (en)* | 2016-03-03 | 2017-09-13 | 징 세미콘덕터 코포레이션 | Soi substrate and manufacturing method thereof |
| US10170356B2 (en) | 2016-03-03 | 2019-01-01 | Zing Semiconductor Corporation | SOI substrate and manufacturing method thereof |
| CN107154347A (en)* | 2016-03-03 | 2017-09-12 | 上海新昇半导体科技有限公司 | Top layer silicon substrate and its manufacture method on insulating barrier |
| JP2017157811A (en)* | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | SOI substrate and manufacturing method thereof |
| JP2017157814A (en)* | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi substrate and manufacturing method of the same |
| Publication | Publication Date | Title |
|---|---|---|
| US7052974B2 (en) | Bonded wafer and method of producing bonded wafer | |
| US7790565B2 (en) | Semiconductor on glass insulator made using improved thinning process | |
| US7691730B2 (en) | Large area semiconductor on glass insulator | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| KR100238571B1 (en) | Manufacturing method of semiconductor substrate | |
| US7456080B2 (en) | Semiconductor on glass insulator made using improved ion implantation process | |
| JPH11145438A (en) | Method of manufacturing soi wafer and soi wafer manufactured by the method | |
| KR100279756B1 (en) | Manufacturing method of semiconductor article | |
| WO2007072632A1 (en) | Soi substrate and method for manufacturing soi substrate | |
| US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
| JP2000331899A (en) | Method for forming soi wafer and soi wafer | |
| US8703580B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| JP2006210898A (en) | Manufacturing method of SOI wafer and SOI wafer | |
| JPH11330438A (en) | Manufacture of soi wafer and soi wafer | |
| JPH0799295A (en) | Method of making semiconductor substrate and semiconductor substrate | |
| JPH10326883A (en) | Substrate and manufacturing method thereof | |
| JP3293767B2 (en) | Semiconductor member manufacturing method | |
| JPH10335616A (en) | Manufacture of soi substrate | |
| JPH11145437A (en) | Manufacture of soi wafer and soi wafer | |
| JP2004342858A (en) | SOI wafer and method for manufacturing the same | |
| JPH04299859A (en) | Manufacture of semiconductor device | |
| KR20030085996A (en) | Method for fabricating wafer | |
| JP2004087767A (en) | Method of manufacturing soi wafer | |
| Usenko | c12) United States Patent | |
| JPH11195774A (en) | How to make a semiconductor substrate |