【０００１】[0001]
【発明の属する技術分野】本発明は、半導体層への不純
物の導入方法、およびこの導入方法を用いてソース・ド
レイン領域を形成する薄膜トランジスタ（以下、ＴＦＴ
という。）の製造方法、並びに半導体装置の製造方法に
関するものである。さらに詳しくは、半導体層への不純
物の導入技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for introducing impurities into a semiconductor layer, and a thin film transistor (hereinafter referred to as a TFT) for forming source / drain regions by using the method.
That. ) And a method for manufacturing a semiconductor device. More specifically, the present invention relates to a technique for introducing impurities into a semiconductor layer.
【０００２】[0002]
【従来の技術】液晶表示装置に用いられるアクティブマ
トリクス基板を製造する際には、ガラスなどからなる透
明基板にシリコン膜（半導体層）を形成し、それにＮ型
の不純物、あるいはＰ型の不純物を導入することにより
ＴＦＴを形成している。ここで、アクティブマトリクス
基板にはＮ型のＴＦＴおよびＰ型のＴＦＴの双方が形成
される場合がある。このような場合には、シリコン膜に
Ｎ型の不純物を導入する際には、半導体膜表面のうち、
Ｐ型の半導体領域を形成しようとする領域をレジストな
どのマスクで覆い、この領域にＮ型の不純物が導入され
るのを防止する。また、オフセットゲート構造のＴＦＴ
を形成する場合には、シリコン膜の一部をレジストなど
のマスクで覆い、この状態で不純物の導入を行う。2. Description of the Related Art When manufacturing an active matrix substrate used in a liquid crystal display device, a silicon film (semiconductor layer) is formed on a transparent substrate made of glass or the like, and an N-type impurity or a P-type impurity is added thereto. The introduction forms a TFT. Here, both the N-type TFT and the P-type TFT may be formed on the active matrix substrate. In such a case, when introducing N-type impurities into the silicon film,
A region where a P-type semiconductor region is to be formed is covered with a mask such as a resist to prevent N-type impurities from being introduced into this region. In addition, TFT with offset gate structure
Is formed, a part of the silicon film is covered with a mask such as a resist, and impurities are introduced in this state.
【０００３】[0003]
【発明が解決しようとする課題】アクティブマトリクス
基板などの製造コストは、レジストマスクを形成する回
数の影響を大きく受ける。従って、アクティブマトリク
ス基板の製造プロセスの簡略化を図ろうとしても、レジ
ストマスクを形成する回数を減らさない限り、製造コス
トを大幅に低減できないという問題点がある。The manufacturing cost of an active matrix substrate or the like is greatly affected by the number of times a resist mask is formed. Therefore, even if an attempt is made to simplify the manufacturing process of the active matrix substrate, there is a problem that the manufacturing cost cannot be significantly reduced unless the number of times of forming the resist mask is reduced.
【０００４】そこで、本発明の課題は、レジストマスク
を形成しなくても、半導体層に不純物を選択的に導入す
ることのできる半導体層への不純物の導入方法、および
薄膜トランジスタの製造方法並びに半導体装置の製造方
法を提供することにある。Accordingly, an object of the present invention is to provide a method of introducing impurities into a semiconductor layer, which can selectively introduce impurities into a semiconductor layer without forming a resist mask, a method of manufacturing a thin film transistor, and a semiconductor device. It is to provide a manufacturing method of.
【０００５】[0005]
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体層への不純物の導入方法では、
インクジェットヘッドから半導体層表面に向けてＮ型あ
るいはＰ型の不純物を含む液状物を吐出して不純物拡散
源を前記半導体層表面の所定領域に形成した後、該不純
物拡散源から不純物を前記半導体層中に拡散させること
を特徴とする。Means for Solving the Problems To solve the above problems, a method for introducing impurities into a semiconductor layer according to the present invention comprises:
A liquid material containing N-type or P-type impurities is discharged from the inkjet head toward the surface of the semiconductor layer to form an impurity diffusion source in a predetermined region on the surface of the semiconductor layer. It is characterized by being diffused in.
【０００６】本発明では、インクジェット法であれば、
レジストマスクなどを用いなくても半導体層表面の所定
領域のみに不純物拡散源を容易に形成できることを利用
する。すなわち、本発明では、インクジェット法を利用
して半導体層表面の所定領域に不純物拡散源を選択的に
形成した後、この不純物拡散源から半導体層中に不純物
を拡散させるが、不純物拡散源が形成されていない領域
には不純物の拡散が起こらないので、レジストマスクな
どを用いなくても、半導体層の所定領域のみに不純物を
容易に導入することができる。In the present invention, if the inkjet method is used,
The fact that an impurity diffusion source can be easily formed only in a predetermined region of the semiconductor layer surface without using a resist mask or the like is used. That is, in the present invention, an impurity diffusion source is selectively formed in a predetermined region on the surface of a semiconductor layer using an ink jet method, and then the impurity is diffused from the impurity diffusion source into the semiconductor layer. Since the diffusion of the impurity does not occur in the region where the impurity is not doped, the impurity can be easily introduced only into a predetermined region of the semiconductor layer without using a resist mask or the like.
【０００７】本発明において、前記インクジェットヘッ
ドから前記半導体層表面に向けて、Ｎ型の不純物を含有
する液状物、およびＰ型の不純物を含有する液状物をそ
れぞれ吐出することにより、Ｎ型の不純物を含有する不
純物拡散源、およびＰ型の不純物を含有する不純物拡散
源を異なる半導体層表面にそれぞれ形成した後、前記半
導体層表面に形成した各不純物拡散源から不純物を前記
半導体層中に一括して拡散させることが好ましい。すな
わち、インクジェット法であれば、レジストマスクなど
を用いなくても、異なる半導体層表面の各々に導電型の
異なる不純物を含有する不純物拡散源を形成することが
できるので、各不純物拡散源から半導体層中に不純物を
拡散させるだけで、半導体層にＮ型領域とＰ型領域とを
同時に形成できる。In the present invention, a liquid material containing an N-type impurity and a liquid material containing a P-type impurity are respectively discharged from the ink jet head toward the surface of the semiconductor layer, thereby forming an N-type impurity. And an impurity diffusion source containing a P-type impurity are respectively formed on different semiconductor layer surfaces, and then impurities from the respective impurity diffusion sources formed on the semiconductor layer surface are collectively incorporated into the semiconductor layer. It is preferable to diffuse. That is, according to the ink jet method, an impurity diffusion source containing impurities of different conductivity types can be formed on each of different semiconductor layer surfaces without using a resist mask or the like. An N-type region and a P-type region can be simultaneously formed in the semiconductor layer only by diffusing impurities therein.
【０００８】本発明において、前記不純物拡散源は、た
とえば、前記液状物から前記半導体層表面に形成された
不純物含有のシリケートガラスである。In the present invention, the impurity diffusion source is, for example, an impurity-containing silicate glass formed on the semiconductor layer surface from the liquid material.
【０００９】本発明において、前記不純物拡散源は、前
記液状物が液状のまま前記半導体層表面に付着した液状
不純物拡散源であってもよい。In the present invention, the impurity diffusion source may be a liquid impurity diffusion source in which the liquid material adheres to the surface of the semiconductor layer in a liquid state.
【００１０】本発明において、前記不純物の拡散は、た
とえば、加熱炉内での加熱、あるいはランプアニールな
どの熱アニールにより行うことができる。In the present invention, the diffusion of the impurities can be performed by, for example, heating in a heating furnace or thermal annealing such as lamp annealing.
【００１１】本発明において、前記不純物の拡散は、前
記不純物拡散源に対するレーザ光の照射により行っても
よい。このように構成すると、レーザ光の照射を、前記
不純物拡散源の所定領域のみに行い、レーザ光が照射さ
れた領域の不純物拡散源からのみから不純物を前記半導
体層中に拡散させることができる。その結果、レジスト
マスクなどを用いずに半導体層表面の所定領域のみ形成
した不純物拡散源のうち、レーザ光を照射した領域の不
純物拡散源のみから不純物を半導体層中に拡散させるの
で、不純物拡散源を形成した領域のうち、さらに限定し
た領域のみに不純物を導入することができる。In the present invention, the diffusion of the impurity may be performed by irradiating the impurity diffusion source with a laser beam. With this configuration, laser light irradiation can be performed only on the predetermined region of the impurity diffusion source, and the impurity can be diffused into the semiconductor layer only from the impurity diffusion source in the region irradiated with the laser light. As a result, among the impurity diffusion sources formed only in a predetermined region on the surface of the semiconductor layer without using a resist mask or the like, impurities are diffused into the semiconductor layer only from the impurity diffusion source in the region irradiated with laser light. The impurity can be introduced only into a more limited region of the region where is formed.
【００１２】本発明の別の形態に係る半導体層への不純
物の導入方法では、半導体層表面にＮ型あるいはＰ型の
不純物拡散源を接触させ、この状態で前記半導体層表面
の所定領域のみにレーザ光を照射して、前記半導体層の
レーザ光が照射された領域のみに前記不純物拡散源から
不純物を拡散させることを特徴とする。In a method for introducing impurities into a semiconductor layer according to another aspect of the present invention, an N-type or P-type impurity diffusion source is brought into contact with the surface of the semiconductor layer, and in this state, only a predetermined region on the surface of the semiconductor layer is exposed. The method is characterized by irradiating a laser beam to diffuse impurities from the impurity diffusion source only in a region of the semiconductor layer irradiated with the laser beam.
【００１３】本願明細書において前記半導体層表面の所
定領域のみにレーザ光を照射するとは、前記半導体層表
面の所定領域のみに不純物の拡散が起きるほどのエネル
ギーをもったレーザ光を照射するという意味であり、前
記半導体層表面の略全体にレーザ光を照射するが、一部
の領域のみに高いエネルギーのレーザ光を照射する場合
も含む意味である。In the specification of the present application, irradiating only a predetermined region of the semiconductor layer surface with laser light means that only a predetermined region of the semiconductor layer surface is irradiated with laser light having energy enough to cause diffusion of impurities. Although the laser light is applied to substantially the entire surface of the semiconductor layer, this also includes a case where high-energy laser light is applied to only a part of the region.
【００１４】本発明では、レーザ光の照射であれば、半
導体層表面の所定領域のみを容易に加熱できることを利
用する。すなわち、半導体層表面のうち、レーザ光が照
射された部分では不純物拡散源から半導体層中に不純物
の拡散が起こるが、レーザ光が照射されなかった部分か
らは半導体層中への不純物の拡散が起こらないので、レ
ジストマスクなどを用いなくても、半導体層の所定領域
のみに不純物を容易に導入することができる。The present invention utilizes the fact that laser beam irradiation can easily heat only a predetermined region of the semiconductor layer surface. That is, in the portion of the semiconductor layer surface irradiated with laser light, impurities diffuse from the impurity diffusion source into the semiconductor layer, but from the portion not irradiated with laser light, impurities diffuse into the semiconductor layer. Since this does not occur, an impurity can be easily introduced only into a predetermined region of the semiconductor layer without using a resist mask or the like.
【００１５】本発明において、前記不純物拡散源は、た
とえば、Ｎ型あるいはＰ型の不純物を含有した状態で前
記半導体層表面に形成されたシリケートガラス膜であ
る。この場合には、前記シリケートガラスを、インクジ
ェットヘッドから前記半導体層表面に向けてシリケート
ガラスの液状前駆体を吐出することにより形成すること
が好ましい。In the present invention, the impurity diffusion source is, for example, a silicate glass film formed on the surface of the semiconductor layer while containing an N-type or P-type impurity. In this case, it is preferable that the silicate glass is formed by discharging a liquid precursor of the silicate glass from the inkjet head toward the surface of the semiconductor layer.
【００１６】本発明において、前記不純物拡散源は、Ｎ
型あるいはＰ型の不純物を含む液状不純物拡散源であっ
てもよい。この場合にも、前記液状不純物拡散源を、イ
ンクジェットヘッドから前記半導体層表面に向けて吐出
し、当該半導体層表面に付着させることが好ましい。In the present invention, the impurity diffusion source is N
A liquid impurity diffusion source containing a P-type impurity or a P-type impurity may be used. Also in this case, it is preferable that the liquid impurity diffusion source is discharged from the ink jet head toward the surface of the semiconductor layer and adheres to the surface of the semiconductor layer.
【００１７】本発明において、前記不純物拡散源は、Ｎ
型あるいはＰ型の不純物を含む不純物拡散ガスであって
もよい。In the present invention, the impurity diffusion source is N
It may be an impurity diffusion gas containing a P-type impurity or a P-type impurity.
【００１８】本発明のいずれの形態においても、前記半
導体層表面のうち、不純物の拡散をより確実に避けたい
領域にはシリコン酸化膜を形成しておくことが好まし
い。In any of the embodiments of the present invention, it is preferable that a silicon oxide film is formed on a region of the semiconductor layer surface where diffusion of impurities is to be more reliably avoided.
【００１９】本発明に係る不純物の導入方法によれば、
レジストマスクなどを用いずに半導体層の所定領域に不
純物を選択的に導入できるので、ＬＳＩ等の一般的な半
導体装置の他、アクティブマトリクス型液晶表示装置、
あるいは薄膜ＥＬ素子や薄膜ＬＥＤ素子のような電流駆
動型発光素子を用いたアクティブマトリクス型表示装置
のように、同一基板上にＮ型ＴＦＴおよびＰ型ＴＦＴの
双方が多数形成される装置のＴＦＴ製造プロセスの簡略
化に適している。According to the method for introducing impurities according to the present invention,
Since an impurity can be selectively introduced into a predetermined region of a semiconductor layer without using a resist mask or the like, an active matrix liquid crystal display device,
Alternatively, TFT manufacturing of a device in which both an N-type TFT and a P-type TFT are formed on the same substrate, such as an active matrix display device using a current-driven light-emitting element such as a thin-film EL element or a thin-film LED element. Suitable for simplifying the process.
【００２０】[0020]
【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。なお、以下に説明する各形態におい
て、共通する機能を有する部分には同一符号を付してあ
る。Embodiments of the present invention will be described with reference to the drawings. In each of the embodiments described below, parts having common functions are denoted by the same reference numerals.
【００２１】［実施の形態１］図１は、本形態に係る半
導体層への不純物の導入方法を用いて同一基板上にＮ型
のＴＦＴおよびＰ型のＴＦＴを製造する方法を示す工程
断面図である。ここで説明する方法では、本発明の請求
項１、２、３、５、６、１５に係る構成を採用した方法
であり、インクジェット法を最大限に利用して、レジス
トマスクなどを用いずに島状のシリコン膜に不純物を選
択的に導入し、オフセットゲート構造のＮ型のＴＦＴお
よびＰ型のＴＦＴを製造する。[First Embodiment] FIG. 1 is a process sectional view showing a method of manufacturing an N-type TFT and a P-type TFT on the same substrate by using the method of introducing impurities into a semiconductor layer according to the present embodiment. It is. The method described here is a method employing the configuration according to claims 1, 2, 3, 5, 6, and 15 of the present invention. An impurity is selectively introduced into the island-shaped silicon film to manufacture an N-type TFT and a P-type TFT having an offset gate structure.
【００２２】本形態では、まず、図１（Ａ）に示すよう
に、透明基板１０の上にＣＶＤ法（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＰＶＤ法（Ｐｈ
ｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）に
よりシリコン酸化膜などからなる下地保護膜１１を形成
する。次に、ＣＶＤ法やＰＶＤ法などの成膜技術、およ
びパターニング技術を用いてＴＦＴの能動層となるべき
真性のシリコン膜２０、３０（半導体層）を島状に形成
する。ここで、半導体膜２０はＮ型のＴＦＴ形成用であ
り、半導体膜３０はＰ型のＴＦＴ形成用である。次に、
半導体膜２０、３０の表面側にＰＶＤ法やＣＶＤ法など
でゲート絶縁膜１２を形成する。次に、ゲート絶縁膜１
２の表面側では、スパッタ法などで形成したアルミニウ
ム膜にパターニングを行い、ゲート電極１３を形成す
る。In the present embodiment, first, as shown in FIG. 1A, a CVD method (Chemical
Vapor Deposition and PVD method (Ph
The underlying protective film 11 made of a silicon oxide film or the like is formed by using a physical vapor deposition method. Next, intrinsic silicon films 20 and 30 (semiconductor layers) to be active layers of the TFT are formed in an island shape using a film forming technique such as a CVD method or a PVD method, and a patterning technique. Here, the semiconductor film 20 is for forming an N-type TFT, and the semiconductor film 30 is for forming a P-type TFT. next,
The gate insulating film 12 is formed on the surface side of the semiconductor films 20 and 30 by a PVD method, a CVD method, or the like. Next, the gate insulating film 1
On the front surface side of 2, an aluminum film formed by a sputtering method or the like is patterned to form a gate electrode 13.
【００２３】次に、図１（Ｂ）に示すように、ゲート電
極１３をマスクとしてゲート絶縁膜１２にエッチングを
行い、ゲート電極１３の真下にのみゲート絶縁膜１２を
残す。その結果、シリコン膜２０、３０のソース・ドレ
イン領域を形成すべき領域が露出する。Next, as shown in FIG. 1B, the gate insulating film 12 is etched using the gate electrode 13 as a mask, and the gate insulating film 12 is left just below the gate electrode 13. As a result, regions where the source / drain regions of the silicon films 20 and 30 are to be formed are exposed.
【００２４】次に、図１（Ｃ）に示すように、シリコン
膜２０の露出部分のうち、ゲート電極１３の端部に対峙
する部分（オフセット領域となる部分）を除く領域に対
して、ＰＳＧ（リン含有シリケートガラス）材料を溶剤
で溶かした液状前駆体（液状物）をインクジェットヘッ
ドＨＮから吐出してそこに付着させた後、ベーク処理を
軽く行い、ＰＳＧ膜７（Ｎ型の不純物拡散源）を形成す
る。Next, as shown in FIG. 1C, of the exposed portion of the silicon film 20, a region excluding a portion facing the end of the gate electrode 13 (a portion serving as an offset region) is subjected to PSG. A liquid precursor (liquid material) obtained by dissolving a (phosphorus-containing silicate glass) material with a solvent is ejected from an ink jet head HN and adhered to the liquid precursor. ) Is formed.
【００２５】次に、図１（Ｄ）に示すように、シリコン
膜３０の露出部分のうち、ゲート電極１３の端部に対峙
する部分（オフセット領域となる部分）を除く領域に対
して、ＢＳＧ（ボロン含有シリケートガラス）材料を溶
剤で溶かした液状前駆体をインクジェットヘッドＨＰか
ら吐出してそこに付着させた後、ベーク処理を軽く行
い、ＢＳＧ膜８（Ｐ型の不純物拡散源）を形成する。Next, as shown in FIG. 1D, of the exposed portion of the silicon film 30, a region excluding a portion facing the end of the gate electrode 13 (a portion serving as an offset region) is subjected to BSG. A liquid precursor obtained by dissolving a (boron-containing silicate glass) material with a solvent is ejected from the ink jet head HP and adhered thereto, and is baked lightly to form the BSG film 8 (P-type impurity diffusion source). .
【００２６】次に、透明基板１０を加熱炉内に入れて、
たとえば約１０００℃で熱処理を行う。加熱炉内での熱
処理に代えて、ＰＳＧ膜７およびＢＳＧ膜８の略全面に
レーザアニールやランプアニールを施してもよく、この
場合には、透明基板１０の温度上昇を抑えることができ
るので、透明基板１０として安価なホウケイ酸ガラスを
用いることができる。Next, the transparent substrate 10 is placed in a heating furnace,
For example, heat treatment is performed at about 1000 ° C. Instead of the heat treatment in the heating furnace, laser annealing or lamp annealing may be performed on substantially the entire surface of the PSG film 7 and the BSG film 8, and in this case, the temperature rise of the transparent substrate 10 can be suppressed. Inexpensive borosilicate glass can be used as the transparent substrate 10.
【００２７】このようなアニール処理を行うと、図１
（Ｅ）に示すように、ＰＳＧ膜７からシリコン膜２０に
リンイオンが拡散していき、ソース・ドレイン領域２１
が形成される。ここで、ＰＳＧ膜７は、シリコン膜２０
の露出部分のうち、ゲート電極１３の端部から所定の距
離だけ隔てた領域にのみ形成されていたので、シリコン
膜２０のゲート電極１３の端部に対峙する部分には、不
純物の導入されていないオフセット領域２２が形成され
る。同時にＢＳＧ膜８からシリコン膜３０にボロンイオ
ンが拡散していき、ソース・ドレイン領域３１が形成さ
れる。ここで、ＢＳＧ膜８は、シリコン膜３０の露出部
分のうち、ゲート電極１３の端部から所定の距離だけ隔
てた領域のみに形成されていたので、シリコン膜３０の
ゲート電極１３の端部に対峙する部分には、不純物の導
入されていないオフセット領域３２が形成される。By performing such an annealing process, FIG.
As shown in (E), phosphorus ions diffuse from the PSG film 7 into the silicon film 20 and the source / drain regions 21
Is formed. Here, the PSG film 7 is a silicon film 20
Is formed only in a region separated by a predetermined distance from the end of the gate electrode 13 in the exposed portion of the gate electrode 13, impurities are introduced into a portion of the silicon film 20 facing the end of the gate electrode 13. No offset region 22 is formed. At the same time, boron ions diffuse from the BSG film 8 into the silicon film 30 to form source / drain regions 31. Here, since the BSG film 8 is formed only in a region of the exposed portion of the silicon film 30 that is separated from the end of the gate electrode 13 by a predetermined distance, the BSG film 8 is formed on the end of the gate electrode 13 of the silicon film 30. An offset region 32 into which impurities are not introduced is formed at the portion facing the region.
【００２８】次に、図１（Ｆ）に示すように、ゲート電
極１３の表面側に層間絶縁膜１４を形成した後、層間絶
縁膜１４にコンタクトホールを形成する。Next, as shown in FIG. 1F, after an interlayer insulating film 14 is formed on the surface side of the gate electrode 13, a contact hole is formed in the interlayer insulating film 14.
【００２９】しかる後に、スパッタ法などで形成したア
ルミニウム膜やＩＴＯ膜などの所定の導電膜を用いて、
層間絶縁膜１４の表面側にソース・ドレイン電極１５を
形成する。その結果、透明基板１０には、オフセットゲ
ート構造を有するＮ型のＴＦＴ２と、オフセットゲート
構造を有するＰ型のＴＦＴ３とが形成される。Thereafter, using a predetermined conductive film such as an aluminum film or an ITO film formed by a sputtering method or the like,
Source / drain electrodes 15 are formed on the surface side of the interlayer insulating film 14. As a result, an N-type TFT 2 having an offset gate structure and a P-type TFT 3 having an offset gate structure are formed on the transparent substrate 10.
【００３０】このように、本形態では、インクジェット
法であれば、レジストマスクなどを用いなくてもシリコ
ン膜２０、３０の表面の所定領域にＰＳＧ膜７やＢＳＧ
膜８などの固体の不純物拡散源を選択的に形成できるこ
とを利用して、シリコン膜２０、３０の所定領域のみに
リンやボロンなどの不純物を導入する。すなわち、イン
クジェット法を利用してシリコン膜２０、３０の所定領
域にＰＳＧ膜７やＢＳＧ膜８を形成した後、これらのＰ
ＳＧ膜７やＢＳＧ膜８からシリコン膜２０、３０に不純
物を拡散させれば、ＰＳＧ膜７やＢＳＧ膜８が形成され
ていない領域（オフセット領域２２、３２）には不純物
の拡散が起こらないので、レジストマスクなどを用いな
くても、シリコン膜２０、３０の所定領域のみに不純物
を容易に導入することができる。それ故、オフセットゲ
ート構造のＴＦＴを製造するプロセスを簡略化できるの
で、製造コストの低減を図ることができる。As described above, in the present embodiment, if the ink jet method is used, the PSG film 7 or the BSG film is formed on a predetermined region of the surface of the silicon films 20 and 30 without using a resist mask or the like.
Utilizing the fact that a solid impurity diffusion source such as the film 8 can be selectively formed, impurities such as phosphorus and boron are introduced only into predetermined regions of the silicon films 20 and 30. That is, after forming the PSG film 7 and the BSG film 8 in predetermined regions of the silicon films 20 and 30 by using the ink jet method,
If the impurities are diffused from the SG film 7 or the BSG film 8 into the silicon films 20 and 30, the diffusion of the impurities does not occur in the regions where the PSG film 7 and the BSG film 8 are not formed (offset regions 22 and 32). Even without using a resist mask or the like, impurities can be easily introduced only into predetermined regions of the silicon films 20 and 30. Therefore, the process of manufacturing the TFT having the offset gate structure can be simplified, so that the manufacturing cost can be reduced.
【００３１】また、本形態では、インクジェット法であ
れば、レジストマスクなどを用いなくても、シリコン膜
２０、３０の各表面にＰＳＧ膜７やＢＳＧ膜８をそれぞ
れ形成するのが容易である。従って、ＰＳＧ膜７やＢＳ
Ｇ膜８からシリコン膜２０、３０に不純物を一括して拡
散させるだけで、Ｎ型領域（Ｎ型のＴＦＴ２０のソース
・ドレイン領域２１）と、Ｐ型領域（Ｐ型のＴＦＴ３０
のソース・ドレイン領域３１）とを同時に形成できる。
それ故、同一の透明基板１０上に導電型の異なるＴＦＴ
２、３を製造するプロセスを簡略化できるので、この点
からも製造コストの低減を図ることができる。よって、
アクティブマトリクス型液晶表示装置、あるいは薄膜Ｅ
Ｌ素子や薄膜ＬＥＤ素子のような電流駆動型発光素子を
用いたアクティブマトリクス型表示装置のように、同一
基板上にＮ型ＴＦＴおよびＰ型ＴＦＴの双方が多数形成
される装置の製造プロセスを簡略化できる。Further, in the present embodiment, it is easy to form the PSG film 7 and the BSG film 8 on the respective surfaces of the silicon films 20 and 30 by using the ink jet method without using a resist mask or the like. Therefore, PSG film 7 and BS
The N-type region (the source / drain region 21 of the N-type TFT 20) and the P-type region (the P-type
Source / drain regions 31) can be formed simultaneously.
Therefore, TFTs of different conductivity types are formed on the same transparent substrate 10.
Since the process for manufacturing the steps 2 and 3 can be simplified, the manufacturing cost can be reduced from this point as well. Therefore,
Active matrix type liquid crystal display device or thin film E
Simplifies the manufacturing process for devices in which both N-type TFTs and P-type TFTs are formed on the same substrate, such as active matrix display devices using current-driven light-emitting elements such as L elements and thin-film LED elements. Can be
【００３２】［実施の形態１の変形例］なお、上記形態
では、不純物拡散源として不純物含有のシリケートガラ
スを用いたが、このような固体の不純物拡散源に代え
て、液体の不純物拡散源を用いてもよい（本発明の請求
項１、２、４、５、６、１５）。たとえば、図１（Ｃ）
を参照して説明した工程において、シリコン膜２０の露
出部分のうち、ゲート電極１３の端部に対峙する部分
（オフセット領域となる部分）を除く領域に対して、不
純物含有のシリケートガラスの液状前駆体に代えて、イ
ンクジェットヘッドＨＮから液体のオキシ塩化リンを吐
出して、そこにオキシ塩化リンを液状の不純物拡散源と
して付着させ、しかる後に、加熱炉内での加熱、あるい
はレーザアニールによって、液状の不純物拡散源からシ
リコン膜２０の所定領域のみにリンイオンを拡散させ
て、オフセットゲート構造のＴＦＴ２を製造してもよ
い。[Modification of First Embodiment] In the above embodiment, silicate glass containing impurities is used as the impurity diffusion source. However, instead of such a solid impurity diffusion source, a liquid impurity diffusion source is used. It may be used (claims 1, 2, 4, 5, 6, 15 of the present invention). For example, FIG.
In the process described with reference to the above, the liquid precursor of the silicate glass containing impurities is formed in the exposed portion of the silicon film 20 except for the portion facing the end of the gate electrode 13 (the portion serving as an offset region). Instead of the body, a liquid phosphorus oxychloride is discharged from the ink jet head HN, and the phosphorus oxychloride is adhered thereto as a liquid impurity diffusion source. Thereafter, the liquid phosphorus oxychloride is heated by a heating furnace or laser-annealed. By diffusing phosphorus ions from the impurity diffusion source into only a predetermined region of the silicon film 20, the TFT 2 having an offset gate structure may be manufactured.
【００３３】［実施の形態２］図２は、本形態に係る半
導体層への不純物の導入方法を用いて同一基板上にＮ型
のＴＦＴおよびＰ型のＴＦＴを製造する方法を示す工程
断面図である。ここで説明する方法では、本発明の請求
項７、８、９、１０、１５に係る構成を採用した方法で
あり、レーザアニール法を最大限に利用して、レジスト
マスクなどを用いずに島状のシリコン膜に不純物を選択
的に導入し、オフセットゲート構造のＮ型のＴＦＴおよ
びＰ型のＴＦＴを製造する。[Embodiment 2] FIG. 2 is a process sectional view showing a method for manufacturing an N-type TFT and a P-type TFT on the same substrate by using the method for introducing impurities into a semiconductor layer according to this embodiment. It is. The method described here is a method employing the configuration according to claims 7, 8, 9, 10, and 15 of the present invention. Impurities are selectively introduced into the silicon film in the shape of an arrow to manufacture an N-type TFT and a P-type TFT having an offset gate structure.
【００３４】図２（Ａ）に示すように、本形態でも、透
明基板１０の上にシリコン酸化膜などからなる下地保護
膜１１を形成した後、真性のシリコン膜２０、３０（半
導体層）を島状に形成する。ここで、半導体膜２０はＮ
型のＴＦＴ形成用であり、半導体膜３０はＰ型のＴＦＴ
形成用である。次に、半導体膜２０、３０の表面側にゲ
ート絶縁膜１２を形成する。As shown in FIG. 2A, also in the present embodiment, after forming an underlying protective film 11 made of a silicon oxide film or the like on a transparent substrate 10, the intrinsic silicon films 20, 30 (semiconductor layers) are formed. Formed in island form. Here, the semiconductor film 20 is N
Semiconductor film 30 is a P-type TFT.
For forming. Next, the gate insulating film 12 is formed on the surface side of the semiconductor films 20 and 30.
【００３５】次に、ゲート絶縁膜１２の表面側にゲート
電極１３を形成した後、ゲート電極１３をマスクとして
ゲート絶縁膜１２にエッチングを行い、図２（Ｂ）に示
すように、ゲート電極１３の真下にのみゲート絶縁膜１
２を残す。その結果、シリコン膜２０、３０のソース・
ドレイン領域を形成すべき領域が露出する。Next, after a gate electrode 13 is formed on the surface side of the gate insulating film 12, the gate insulating film 12 is etched using the gate electrode 13 as a mask, and as shown in FIG. Gate insulating film 1 just below
Leave 2. As a result, the source of the silicon films 20 and 30
A region where a drain region is to be formed is exposed.
【００３６】次に、図２（Ｃ）に示すように、シリコン
膜２０の露出部分全体、およびゲート電極１３を覆うよ
うに、ＰＳＧ材料を溶剤で溶かした液状前駆体をインク
ジェットヘッドＨＮから吐出した後、ベーク処理を軽く
行い、ＰＳＧ膜７（Ｎ型の不純物拡散源）を形成する。Next, as shown in FIG. 2C, a liquid precursor obtained by dissolving a PSG material with a solvent was discharged from the ink jet head HN so as to cover the entire exposed portion of the silicon film 20 and the gate electrode 13. Thereafter, a baking process is performed lightly to form a PSG film 7 (N-type impurity diffusion source).
【００３７】次に、図２（Ｄ）に示すように、シリコン
膜３０の露出部分全体、およびゲート電極１３を覆うよ
うに、ＢＳＧ材料を溶剤で溶かした液状前駆体をインク
ジェットヘッドＨＰから吐出した後、ベーク処理を軽く
行い、ＢＳＧ膜８（Ｐ型の不純物拡散源）を形成する。Next, as shown in FIG. 2D, a liquid precursor obtained by dissolving a BSG material with a solvent was ejected from the ink jet head HP so as to cover the entire exposed portion of the silicon film 30 and the gate electrode 13. Thereafter, a baking process is performed lightly to form a BSG film 8 (P-type impurity diffusion source).
【００３８】次に、図２（Ｅ）に示すように、ＰＳＧ膜
７およびＢＳＧ膜８に対してレーザアニールを行い、Ｐ
ＳＧ膜７およびＢＳＧ膜８からシリコン膜２０、３０に
対してリンおよびボロンをそれぞれ拡散させる。但し、
本形態では、ＰＳＧ膜７およびＢＳＧ膜８の全体にレー
ザ光を照射するのではなく、ＰＳＧ膜７およびＢＳＧ膜
８の所定領域のみにレーザ光を照射する。Next, as shown in FIG. 2E, the PSG film 7 and the BSG film 8 are subjected to laser annealing,
Phosphorus and boron are diffused from the SG film 7 and the BSG film 8 into the silicon films 20 and 30, respectively. However,
In the present embodiment, laser light is not irradiated on the entire PSG film 7 and BSG film 8 but on a predetermined region of the PSG film 7 and BSG film 8 only.
【００３９】すなわち、ＰＳＧ膜７については矢印ＬＮ
でレーザ光の照射領域を示すように、ＰＳＧ膜７および
シリコン膜２０のうち、ゲート電極１３から所定の距離
以上、離れている領域のみにレーザ光を照射する。その
結果、レーザ光が照射された領域のＰＳＧ膜７からのみ
シリコン膜２０にリンイオンが拡散していき、ソース・
ドレイン領域２１が形成される。従って、シリコン膜２
０のゲート電極１３の端部に対峙する部分には、不純物
の導入されていないオフセット領域２２が形成される。
また、ＢＳＧ膜８については矢印ＬＰでレーザ光の照射
領域を示すように、ＢＳＧ膜８およびシリコン膜３０の
うち、ゲート電極１３から所定の距離以上、離れている
領域のみにレーザ光を照射する。その結果、レーザ光が
照射された領域のＢＳＧ膜８からのみシリコン膜３０に
ボロンイオンが拡散していき、ソース・ドレイン領域３
１が形成される。従って、シリコン膜３０のゲート電極
１３の端部に対峙する部分には、不純物の導入されてい
ないオフセット領域３２が形成される。That is, for the PSG film 7, the arrow LN
The laser light is irradiated only to a region of the PSG film 7 and the silicon film 20 which is separated from the gate electrode 13 by a predetermined distance or more, as shown by the laser light irradiation region in FIG. As a result, phosphorus ions diffuse into the silicon film 20 only from the PSG film 7 in the region irradiated with the laser light,
A drain region 21 is formed. Therefore, the silicon film 2
An offset region 22 into which no impurity is introduced is formed in a portion facing the end of the zero gate electrode 13.
As for the BSG film 8, the laser light is irradiated only to the region of the BSG film 8 and the silicon film 30 which is apart from the gate electrode 13 by a predetermined distance or more, as indicated by the arrow LP indicating the irradiation region of the laser light. . As a result, boron ions diffuse into the silicon film 30 only from the BSG film 8 in the region irradiated with the laser light, and the source / drain region 3
1 is formed. Accordingly, an offset region 32 into which impurities are not introduced is formed in a portion of the silicon film 30 facing the end of the gate electrode 13.
【００４０】次に、ゲート電極１３の表面側に層間絶縁
膜１４を形成した後、層間絶縁膜１４にコンタクトホー
ルを形成する。Next, after forming an interlayer insulating film 14 on the surface side of the gate electrode 13, a contact hole is formed in the interlayer insulating film 14.
【００４１】しかる後に、スパッタ法などで形成したア
ルミニウム膜やＩＴＯ膜などの所定の導電膜を用いて、
層間絶縁膜１４の表面側にソース・ドレイン電極１５を
形成する。その結果、透明基板１０には、オフセットゲ
ート構造を有するＮ型のＴＦＴ２と、オフセットゲート
構造を有するＰ型のＴＦＴ３とが形成される。Thereafter, using a predetermined conductive film such as an aluminum film or an ITO film formed by a sputtering method or the like,
Source / drain electrodes 15 are formed on the surface side of the interlayer insulating film 14. As a result, an N-type TFT 2 having an offset gate structure and a P-type TFT 3 having an offset gate structure are formed on the transparent substrate 10.
【００４２】このように、本形態では、インクジェット
法であれば、レジストマスクなどを用いなくてもシリコ
ン膜２０、３０のそれぞれにＰＳＧ膜７やＢＳＧ膜８な
どの固体の不純物拡散源を選択的に形成できることを利
用して、シリコン膜２０、３０にリンやボロンなど不純
物を導入する。従って、ＰＳＧ膜７やＢＳＧ膜８からシ
リコン膜２０、３０に不純物を一括して拡散させるだけ
で、Ｎ型領域（Ｎ型のＴＦＴ２０のソース・ドレイン領
域２１）と、Ｐ型領域（Ｐ型のＴＦＴ３０のソース・ド
レイン領域３１）とを容易に形成できる。それ故、同一
の透明基板１０上に導電型の異なるＴＦＴを製造するプ
ロセスを簡略化できるので、製造コストの低減を図るこ
とができる。よって、アクティブマトリクス型液晶表示
装置、あるいは薄膜ＥＬ素子や薄膜ＬＥＤ素子のような
電流駆動型発光素子を用いたアクティブマトリクス型表
示装置のように、同一基板上にＮ型ＴＦＴおよびＰ型Ｔ
ＦＴの双方が多数形成される装置のＴＦＴ製造プロセス
に適している。As described above, in the present embodiment, if the ink jet method is used, a solid impurity diffusion source such as the PSG film 7 or the BSG film 8 can be selectively used for each of the silicon films 20 and 30 without using a resist mask or the like. Utilizing the fact that impurities can be introduced into the silicon films 20 and 30, such as phosphorus and boron. Therefore, the N-type region (the source / drain region 21 of the N-type TFT 20) and the P-type region (P-type The source / drain region 31) of the TFT 30 can be easily formed. Therefore, the process of manufacturing TFTs of different conductivity types on the same transparent substrate 10 can be simplified, and the manufacturing cost can be reduced. Therefore, like an active matrix type liquid crystal display device or an active matrix type display device using a current driven type light emitting element such as a thin film EL element or a thin film LED element, an N-type TFT and a P-type TFT are formed on the same substrate.
It is suitable for a TFT manufacturing process of a device in which both FTs are formed in large numbers.
【００４３】また、レーザ光の照射であれば、シリコン
膜２０、３０の所定領域のみ（ＰＳＧ膜７およびＢＳＧ
膜８の所定部分のみ）を容易に加熱できる。しかも、シ
リコン膜２０、３０のうち、レーザ光が照射された部分
ではＰＳＧ膜７およびＢＳＧ膜８（不純物拡散源）から
シリコン膜２０、３０中に不純物の拡散が起こるが、レ
ーザ光が照射されなかった部分ではシリコン膜２０、３
０中への不純物の拡散が起こらない。従って、本形態に
よれば、レジストマスクなどを用いなくても、シリコン
膜２０、３０の所定領域のみに不純物を容易に導入する
ことができる。それ故、オフセットゲート構造のＴＦＴ
を製造するプロセスを簡略化できるので、アクティブマ
トリクス型液晶表示装置や電流駆動型発光素子を用いた
アクティブマトリクス型表示装置の製造コストを低減す
ることができる。In the case of laser light irradiation, only predetermined regions of the silicon films 20 and 30 (PSG film 7 and BSG
Only a predetermined portion of the film 8) can be easily heated. In addition, in the portions of the silicon films 20 and 30 irradiated with the laser light, the diffusion of impurities from the PSG film 7 and the BSG film 8 (impurity diffusion source) into the silicon films 20 and 30 occurs. The silicon film 20, 3
No diffusion of impurities into 0 occurs. Therefore, according to the present embodiment, it is possible to easily introduce impurities into only predetermined regions of the silicon films 20 and 30 without using a resist mask or the like. Therefore, a TFT having an offset gate structure
Can be simplified, so that the manufacturing cost of an active matrix type liquid crystal display device or an active matrix type display device using a current drive type light emitting element can be reduced.
【００４４】［実施の形態２の変形例］なお、上記形態
では、不純物拡散源として不純物含有のシリケートガラ
スを用いたが、このような固体の不純物拡散源に代え
て、液体の不純物拡散源を用いてもよい（請求項８、１
１、１２、１５）。たとえば、図２（Ｃ）を参照して説
明した工程において、不純物含有のシリケートガラスの
液状前駆体に代えて、液状のオキシ塩化リンをインクジ
ェットヘッドＨＮから吐出して、シリコン膜２０の露出
部分全体、およびゲート電極１３に対して液状不純物拡
散源（オキシ塩化リン）を塗布した後、その塗布領域の
所定領域のみにレーザ光を選択的に照射することによっ
て、レーザ光が照射された領域のシリコン膜２０のみ
に、液状不純物拡散源から不純物を拡散させてもよい。[Modification of Embodiment 2] In the above embodiment, the silicate glass containing impurities is used as the impurity diffusion source. However, instead of such a solid impurity diffusion source, a liquid impurity diffusion source is used. (Claims 8, 1)
1, 12, 15). For example, in the process described with reference to FIG. 2C, liquid phosphorus oxychloride is discharged from the inkjet head HN in place of the liquid precursor of the silicate glass containing impurities, and the entire exposed portion of the silicon film 20 is discharged. And a gate electrode 13 coated with a liquid impurity diffusion source (phosphorous oxychloride), and then selectively irradiating only a predetermined region of the coating region with laser light, thereby forming a silicon in the region irradiated with the laser light. Impurities may be diffused from the liquid impurity diffusion source only to the film 20.
【００４５】［その他の実施の形態］なお、レーザ光の
照射であれば、半導体層表面の所定領域のみを容易に加
熱できることを利用してレジストマスクを用いずに半導
体層の所定領域のみに不純物を拡散させる方法として
は、図３および図４に示す方法を用いてもよい。[Other Embodiments] In the case of laser beam irradiation, it is possible to easily heat only a predetermined region on the surface of the semiconductor layer by utilizing the fact that only a predetermined region of the semiconductor layer is used without using a resist mask. 3 and FIG. 4 may be used as a method for diffusing.
【００４６】図３に示す方法（請求項８、１１、１５）
では、図２（Ｂ）に示した工程までを行った後、透明基
板１０をオキシ塩化リン７１（液状のＮ型の不純物拡散
源）の中に浸漬する。そして、透明基板１０に形成した
シリコン膜２０のうち、矢印ＬＮでレーザ光の照射領域
を示すように、ゲート電極１３から所定の距離以上、離
れている領域のみにレーザ光を照射する。その結果、オ
キシ塩化リンからはシリコン膜２０のレーザ光が照射さ
れた領域のみにリンイオンが拡散していき、ソース・ド
レイン領域２１が形成される。従って、レジストマスク
などを用いずに、不純物の導入されていないオフセット
領域２２を形成できるので、オフセットゲート構造のＴ
ＦＴ２を製造するプロセスを簡略化できる。Method shown in FIG. 3 (Claims 8, 11, and 15)
Then, after performing the steps up to the step shown in FIG. 2B, the transparent substrate 10 is immersed in phosphorus oxychloride 71 (a liquid N-type impurity diffusion source). Then, the laser light is irradiated only to a region of the silicon film 20 formed on the transparent substrate 10 that is apart from the gate electrode 13 by a predetermined distance or more, as indicated by an arrow LN in the irradiation region of the laser light. As a result, the phosphorus ions diffuse from the phosphorus oxychloride only to the region of the silicon film 20 irradiated with the laser light, and the source / drain regions 21 are formed. Therefore, the offset region 22 into which the impurity is not introduced can be formed without using a resist mask or the like.
The process of manufacturing FT2 can be simplified.
【００４７】図４に示す方法（請求項８、１３、１５）
では、図２（Ｂ）に示した工程までを行った後、透明基
板１０をフォスフィン７２などのＮ型の不純物拡散ガス
雰囲気中にセットする。そして、透明基板１０に形成し
たシリコン膜２０のうち、矢印ＬＮでレーザ光の照射領
域を示すように、ゲート電極１３から所定の距離以上、
離れている領域のみに対して透光窓７３からレーザ光を
照射する。その結果、フォスフィン７２からはシリコン
膜２０のレーザ光が照射された領域のみにリンイオンが
拡散していき、ソース・ドレイン領域２１が形成され
る。従って、レジストマスクなどを用いずに、不純物の
導入されていないオフセット領域２２を形成できるの
で、オフセットゲート構造のＴＦＴ２を製造するプロセ
スを簡略化できる。なお、Ｎ型の不純物拡散ガスとして
はアルシンなどを用いることができ、Ｐ型の不純物拡散
ガスとしてはジボランなどを用いることができる。Method shown in FIG. 4 (Claims 8, 13, and 15)
After performing the steps up to the step shown in FIG. 2B, the transparent substrate 10 is set in an N-type impurity diffusion gas atmosphere such as phosphine 72. Then, as indicated by an arrow LN in the silicon film 20 formed on the transparent substrate 10, a laser light irradiation region is indicated by a predetermined distance or more from the gate electrode 13.
The laser light is emitted from the light transmitting window 73 only to the separated area. As a result, the phosphorus ions diffuse from the phosphine 72 only to the region of the silicon film 20 irradiated with the laser beam, and the source / drain region 21 is formed. Therefore, since the offset region 22 into which the impurity is not introduced can be formed without using a resist mask or the like, the process of manufacturing the TFT 2 having the offset gate structure can be simplified. Note that arsine or the like can be used as the N-type impurity diffusion gas, and diborane or the like can be used as the P-type impurity diffusion gas.
【００４８】なお、オフセット領域とすべき部分など不
純物の拡散をより厳密に避けたい領域には、図１（Ｂ）
および図２（Ｂ）に示す工程を終えた時点で、図５に示
すように、シリコン酸化膜２５、３５を形成しておき、
しかる後に、図１（Ｃ）および図２（Ｃ）に示す工程以
降の各工程を行ってもよい。The region where the diffusion of impurities should be more strictly avoided, such as a portion to be an offset region, is shown in FIG.
At the time when the process shown in FIG. 2B is completed, silicon oxide films 25 and 35 are formed as shown in FIG.
Thereafter, each step after the steps shown in FIGS. 1C and 2C may be performed.
【００４９】上記形態は、いずれもオフセットゲート構
造のＴＦＴ２、３を形成することを目的に本発明を適用
したが、その他の半導体素子（半導体装置）を製造する
のに本発明を適用してもよいことは勿論である（請求項
１６）。In each of the above embodiments, the present invention is applied for the purpose of forming the TFTs 2 and 3 having an offset gate structure. However, the present invention is applicable to manufacturing other semiconductor elements (semiconductor devices). Of course, it is good (claim 16).
【００５０】また、Ｎ型不純物を含有するシリケートガ
ラスとしては、リンガラスに代えて、砒素含有のシリケ
ートガラスなどを用いてもよい。As the silicate glass containing N-type impurities, silicate glass containing arsenic may be used instead of phosphorus glass.
【００５１】[0051]
【発明の効果】以上説明したように、本発明に係る半導
体層への不純物の導入方法、および薄膜トランジスタ並
びに半導体装置の製造方法では、インクジェット法やレ
ーザアニールといった半導体層表面に選択的な処理を容
易に行うことのできる手法を用いているので、レジスト
マスクなどを用いなくても、半導体層の所定領域に不純
物の導入を選択的に行うことができる。従って、オフセ
ットゲート構造のＴＦＴなどの製造プロセスや、同一の
基板上への導電型の異なるＴＦＴの製造ロセスを簡略化
できるので、アクティブマトリクス型液晶表示装置、あ
るいは薄膜ＥＬ素子や薄膜ＬＥＤ素子のような電流駆動
型発光素子を用いたアクティブマトリクス型表示装置の
製造コストを低減することができる。As described above, in the method for introducing impurities into a semiconductor layer and the method for manufacturing a thin film transistor and a semiconductor device according to the present invention, selective treatment of the surface of the semiconductor layer such as an ink jet method or laser annealing can be easily performed. Therefore, the impurity can be selectively introduced into a predetermined region of the semiconductor layer without using a resist mask or the like. Therefore, the manufacturing process of TFTs having an offset gate structure and the manufacturing process of TFTs having different conductivity types on the same substrate can be simplified, so that active matrix type liquid crystal display devices or thin film EL devices or thin film LED devices can be used. It is possible to reduce the manufacturing cost of an active matrix display device using a simple current-driven light emitting element.
【図１】（Ａ）〜（Ｆ）は、本発明の実施の形態１に係
る不純物の導入方法を用いたＴＦＴの製造方法を示す工
程断面図である。FIGS. 1A to 1F are process cross-sectional views showing a method for manufacturing a TFT using the impurity doping method according to the first embodiment of the present invention.
【図２】（Ａ）〜（Ｆ）は、 本発明の実施の形態２に
係る不純物の導入方法を用いたＴＦＴの製造方法を示す
工程断面図である。FIGS. 2A to 2F are process cross-sectional views illustrating a method for manufacturing a TFT using the impurity introduction method according to the second embodiment of the present invention.
【図３】本発明を適用した別の不純物の導入方法を示す
工程断面図である。FIG. 3 is a process sectional view showing another impurity introduction method to which the present invention is applied.
【図４】本発明を適用したさらに別の不純物の導入方法
を示す工程断面図である。FIG. 4 is a process sectional view showing still another impurity introducing method to which the present invention is applied.
【図５】本発明に係る不純物の導入方法を行う際に、所
定領域に対する不純物の拡散をより確実に避ける方法を
示す工程断面図である。FIG. 5 is a process cross-sectional view showing a method of more reliably avoiding diffusion of impurities into a predetermined region when performing the method of introducing impurities according to the present invention.
２ Ｎ型のＴＦＴ ３ Ｐ型のＴＦＴ ７ ＰＳＧ膜（Ｎ型の不純物拡散源） ８ ＢＳＧ膜（Ｐ型の不純物拡散源） １０ 透明基板 １１ 下地保護膜 １２ ゲート絶縁膜 １３ ゲート電極 １４ 層間絶縁膜 １５ ソース・ドレイン電極 ２０ Ｎ型ＴＦＴ形成用のシリコン膜（半導体層） ２１ Ｎ型ＴＦＴのソース・ドレイン領域 ２２ Ｎ型ＴＦＴのオフセット領域 ３０ Ｐ型のＴＦＴ形成用のシリコン膜（半導体層） ３１ Ｐ型ＴＦＴのソース・ドレイン領域 ３２ Ｐ型ＴＦＴのオフセット領域 ７１ オキシ塩化リン（液状のＮ型の不純物拡散源） ７２ フォスフィン（Ｎ型の不純物拡散ガス） ＨＮ、ＨＰ インクジェットヘッド ＬＮ、ＬＰ レーザ光の照射領域 2 N-type TFT 3 P-type TFT 7 PSG film (N-type impurity diffusion source) 8 BSG film (P-type impurity diffusion source) 10 Transparent substrate 11 Underlying protective film 12 Gate insulating film 13 Gate electrode 14 Interlayer insulating film Reference Signs List 15 source / drain electrodes 20 silicon film (semiconductor layer) for forming N-type TFT 21 source / drain region of N-type TFT 22 offset region for N-type TFT 30 silicon film (semiconductor layer) for forming P-type TFT 31 P Source / drain region of type TFT 32 Offset region of P type TFT 71 Phosphorus oxychloride (liquid N-type impurity diffusion source) 72 Phosphine (N-type impurity diffusion gas) HN, HP Inkjet head LN, LP Laser irradiation region
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5246098AJPH11251259A (en) | 1998-03-04 | 1998-03-04 | Method for introducing impurities into semiconductor layer, and method for manufacturing thin film transistor and semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5246098AJPH11251259A (en) | 1998-03-04 | 1998-03-04 | Method for introducing impurities into semiconductor layer, and method for manufacturing thin film transistor and semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JPH11251259Atrue JPH11251259A (en) | 1999-09-17 |
| JPH11251259A5 JPH11251259A5 (en) | 2005-11-17 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5246098AWithdrawnJPH11251259A (en) | 1998-03-04 | 1998-03-04 | Method for introducing impurities into semiconductor layer, and method for manufacturing thin film transistor and semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JPH11251259A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005055178A1 (en)* | 2003-12-02 | 2005-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and television apparatus |
| JP2006133762A (en)* | 2004-10-08 | 2006-05-25 | Semiconductor Energy Lab Co Ltd | Method for manufacturing display device |
| US7223641B2 (en) | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
| US7273773B2 (en) | 2004-01-26 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing thereof, and television device |
| JP2007335870A (en)* | 2006-06-12 | 2007-12-27 | Kovio Inc | Printed self-aligned top-gate thin film transistor |
| EP1890322A2 (en) | 2006-08-15 | 2008-02-20 | Kovio, Inc. | Printed dopant layers |
| US7365805B2 (en) | 2004-01-26 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television receiver |
| US7371625B2 (en) | 2004-02-13 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system |
| US7374977B2 (en) | 2003-12-17 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Droplet discharge device, and method for forming pattern, and method for manufacturing display device |
| US7439086B2 (en) | 2003-11-14 | 2008-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| US7470604B2 (en) | 2004-10-08 | 2008-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| US7491590B2 (en) | 2004-05-28 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor in display device |
| US7582904B2 (en) | 2004-11-26 | 2009-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and method for manufacturing thereof, and television device |
| US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| JP2009253145A (en)* | 2008-04-09 | 2009-10-29 | Tokyo Ohka Kogyo Co Ltd | Preprocessing method in forming diffusion layer |
| US7615488B2 (en) | 2004-03-19 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device |
| US7635889B2 (en) | 2005-01-28 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7642038B2 (en) | 2004-03-24 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus |
| US7687326B2 (en) | 2004-12-17 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7759735B2 (en) | 2004-08-20 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element |
| US7812355B2 (en) | 2004-03-03 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television |
| US7820465B2 (en) | 2006-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance |
| US7951710B2 (en) | 2004-02-17 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and display device |
| US8247965B2 (en) | 2003-11-14 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device and method for manufacturing the same |
| US8304780B2 (en) | 2006-08-15 | 2012-11-06 | Kovio, Inc. | Printed dopant layers |
| US8796125B2 (en) | 2006-06-12 | 2014-08-05 | Kovio, Inc. | Printed, self-aligned, top gate thin film transistor |
| US9196641B2 (en) | 2006-08-15 | 2015-11-24 | Thin Film Electronics Asa | Printed dopant layers |
| WO2016010332A1 (en)* | 2014-07-17 | 2016-01-21 | 동국대학교 산학협력단 | Method for manufacturing transistor according to selective printing of dopant |
| WO2016059754A1 (en)* | 2014-10-16 | 2016-04-21 | 国立研究開発法人科学技術振興機構 | Field-effect transistor |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8247965B2 (en) | 2003-11-14 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device and method for manufacturing the same |
| US7439086B2 (en) | 2003-11-14 | 2008-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| US8742421B2 (en) | 2003-12-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and television apparatus |
| WO2005055178A1 (en)* | 2003-12-02 | 2005-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same, and television apparatus |
| US7374977B2 (en) | 2003-12-17 | 2008-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Droplet discharge device, and method for forming pattern, and method for manufacturing display device |
| US7732818B2 (en) | 2004-01-26 | 2010-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television receiver |
| US7993993B2 (en) | 2004-01-26 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television receiver |
| US7939888B2 (en) | 2004-01-26 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and television device using the same |
| US7365805B2 (en) | 2004-01-26 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television receiver |
| US7273773B2 (en) | 2004-01-26 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing thereof, and television device |
| US7371625B2 (en) | 2004-02-13 | 2008-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system |
| US7776667B2 (en) | 2004-02-13 | 2010-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system |
| US7951710B2 (en) | 2004-02-17 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and display device |
| US8318601B2 (en) | 2004-02-17 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor and display device |
| US7812355B2 (en) | 2004-03-03 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television |
| US7615488B2 (en) | 2004-03-19 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device |
| US7642038B2 (en) | 2004-03-24 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus |
| US8222636B2 (en) | 2004-03-24 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus |
| US7223641B2 (en) | 2004-03-26 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, liquid crystal television and EL television |
| US8912546B2 (en) | 2004-05-28 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| US7491590B2 (en) | 2004-05-28 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor in display device |
| US7759735B2 (en) | 2004-08-20 | 2010-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element |
| US8003420B2 (en) | 2004-08-20 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element |
| US7470604B2 (en) | 2004-10-08 | 2008-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| JP2006133762A (en)* | 2004-10-08 | 2006-05-25 | Semiconductor Energy Lab Co Ltd | Method for manufacturing display device |
| US7582904B2 (en) | 2004-11-26 | 2009-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and method for manufacturing thereof, and television device |
| US7687326B2 (en) | 2004-12-17 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7635889B2 (en) | 2005-01-28 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US9356152B2 (en) | 2005-01-28 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7820465B2 (en) | 2006-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance |
| JP2007335870A (en)* | 2006-06-12 | 2007-12-27 | Kovio Inc | Printed self-aligned top-gate thin film transistor |
| US8796125B2 (en) | 2006-06-12 | 2014-08-05 | Kovio, Inc. | Printed, self-aligned, top gate thin film transistor |
| EP1890322A3 (en)* | 2006-08-15 | 2012-02-15 | Kovio, Inc. | Printed dopant layers |
| US8304780B2 (en) | 2006-08-15 | 2012-11-06 | Kovio, Inc. | Printed dopant layers |
| EP1890322A2 (en) | 2006-08-15 | 2008-02-20 | Kovio, Inc. | Printed dopant layers |
| US9196641B2 (en) | 2006-08-15 | 2015-11-24 | Thin Film Electronics Asa | Printed dopant layers |
| JP2008103686A (en)* | 2006-08-15 | 2008-05-01 | Kovio Inc | Printed dopant layer |
| JP2009253145A (en)* | 2008-04-09 | 2009-10-29 | Tokyo Ohka Kogyo Co Ltd | Preprocessing method in forming diffusion layer |
| WO2016010332A1 (en)* | 2014-07-17 | 2016-01-21 | 동국대학교 산학협력단 | Method for manufacturing transistor according to selective printing of dopant |
| US9997709B2 (en) | 2014-07-17 | 2018-06-12 | Dongguk University Industry-Academic Cooperation Foundation | Method for manufacturing transistor according to selective printing of dopant |
| WO2016059754A1 (en)* | 2014-10-16 | 2016-04-21 | 国立研究開発法人科学技術振興機構 | Field-effect transistor |
| Publication | Publication Date | Title |
|---|---|---|
| JPH11251259A (en) | Method for introducing impurities into semiconductor layer, and method for manufacturing thin film transistor and semiconductor device | |
| CN1038885C (en) | Semiconductor device and manufacturing method thereof | |
| JPH11251259A5 (en) | Methods for manufacturing a transistor, a method for manufacturing an active matrix substrate, and a method for manufacturing a display device | |
| US20160043114A1 (en) | Low temperature poly-silicon thin film transistor, array substrate and their manufacturing methods | |
| CN1255733A (en) | Method for mfg. semiconductor device | |
| KR100430020B1 (en) | Thin film transistor and method for manufacturing the same | |
| US20070085090A1 (en) | Active matrix driving display device and method of manufacturing the same | |
| US9419029B1 (en) | Method for manufacturing thin film transistor array substrate and thin film transistor array substrate for the same | |
| EP1557882A2 (en) | Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment | |
| CN111627927A (en) | Array substrate and manufacturing method thereof | |
| CN1401135A (en) | Bottom gate type thin film transistor, its manufacturing method and liquid crystal display device using the same | |
| KR20020057382A (en) | Method and apparatus for fabricating a semiconductor device | |
| JPS622531A (en) | Manufacture of semiconductor device | |
| KR20090079619A (en) | Thin film transistor, manufacturing method thereof and organic light emitting display device having same | |
| JPH11112001A5 (en) | Method for manufacturing a semiconductor device | |
| US10361226B2 (en) | Array substrate, manufacturing method for the same and display panel | |
| KR100805155B1 (en) | Organic EL display device having thin film transistor and manufacturing method thereof | |
| CN110047800B (en) | Array substrate and preparation method thereof | |
| KR102090460B1 (en) | Thin film transistor and method of fabricating the same | |
| KR101071255B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR100766935B1 (en) | Organic light emitting display device having thin film transistor and manufacturing method thereof | |
| JP3953605B2 (en) | Thin film transistor manufacturing method | |
| KR101686242B1 (en) | Method for manufacturing of Thin Film Transistor | |
| KR100724741B1 (en) | Method of manufacturing thin film transistor | |
| KR101018757B1 (en) | Method of manufacturing thin film transistor array panel |
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment | Effective date:20051003 Free format text:JAPANESE INTERMEDIATE CODE: A523 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20070424 | |
| A761 | Written withdrawal of application | Free format text:JAPANESE INTERMEDIATE CODE: A761 Effective date:20070619 |