【０００１】[0001]
【発明の属する技術分野】この発明は、カンチレバー型
プローブ等のマイクロセンサデバイスを製造する方法に
関する。The present invention relates to a method for manufacturing a microsensor device such as a cantilever probe.
【０００２】[0002]
【従来の技術】近年、精密機械部品等の微細穴を加工す
るマイクロマシニング技術が注目されている。マイクロ
マシニングにより微細穴を加工したとき、その微細穴の
径等を精密測定する技術が必要となる。この様な微細穴
の径を測定する技術として、カンチレバー型プローブを
用いたものが種々提案されている（例えば、特開平９−
２４３３１３号公報、特開平８−７５４４５号公報等参
照）。2. Description of the Related Art In recent years, attention has been paid to a micromachining technique for processing a fine hole in a precision machine part or the like. When a fine hole is processed by micromachining, a technique for precisely measuring the diameter and the like of the fine hole is required. As a technique for measuring the diameter of such a fine hole, various techniques using a cantilever-type probe have been proposed (for example, see Japanese Unexamined Patent Publication No.
243313, JP-A-8-75445, etc.).
【０００３】カンチレバー型プローブをシリコン基板を
用いて加工する方法として例えば、基板貼り合わせ技術
を利用したＳＯＩ（Silicon On Insulator）基板を用い
る方法がある。そのプローブ製造方法を簡単に説明すれ
ば、まずプローブ材料である第１のシリコン基板と裏打
ち用の第２のシリコン基板を酸化膜等の絶縁膜を介して
貼り合わせる。次に、第１のシリコン基板をプローブと
して必要な厚みまで研磨した後、その上にマスクをパタ
ーン形成して第１のシリコン基板をエッチングし、プロ
ーブを形成する。シリコン基板のエッチングには例えば
ＫＯＨ等の強アルカリ液が用いられ、この場合マスクと
しては減圧ＣＶＤ法によるシリコン窒化膜（ＳｉＮx
膜）が用いられる。As a method of processing a cantilever probe using a silicon substrate, for example, there is a method using an SOI (Silicon On Insulator) substrate utilizing a substrate bonding technique. In brief, the method of manufacturing the probe is as follows. First, a first silicon substrate as a probe material and a second silicon substrate for backing are bonded together via an insulating film such as an oxide film. Next, after the first silicon substrate is polished to a required thickness as a probe, a mask is patterned thereon, and the first silicon substrate is etched to form a probe. A strong alkaline solution such as KOH is used for etching the silicon substrate. In this case, a silicon nitride film (SiNx
Membrane) is used.
【０００４】その後、裏打ち用の第２のシリコン基板の
不要部分をエッチング除去することにより、残された第
２のシリコン基板の基台に一体化された状態で、一対の
細い針状のプローブが得られる。この第２のシリコン基
板のエッチングにも、ＳｉＮx膜を用いたＫＯＨ液によ
るエッチングが利用される。その後プローブの表面に
は、Ａｕ／Ｃｒ積層膜等の金属膜が形成されて、導電性
構造体としてのプローブが得られる。この様にして作ら
れるカンチレバー型プローブは例えば、１ｍｍ程度の微
細内径を測定する用途の場合であれば、一本のプローブ
の径がおよそ２０μｍ、一対のプローブの間隔が８０μ
ｍ、長さが１ｍｍといった小型のものとなる。After that, unnecessary portions of the backing second silicon substrate are removed by etching, so that a pair of thin needle-like probes are integrated with the remaining base of the second silicon substrate. can get. Also for the etching of the second silicon substrate, etching with a KOH solution using a SiNx film is used. Thereafter, a metal film such as an Au / Cr laminated film is formed on the surface of the probe, and a probe as a conductive structure is obtained. For example, if the cantilever-type probe made in this way is used for measuring a minute inner diameter of about 1 mm, the diameter of one probe is approximately 20 μm, and the distance between a pair of probes is 80 μm.
m and 1 mm in length.
【０００５】[0005]
【発明が解決しようとする課題】上述のように、２枚の
シリコン基板の貼り合わせ基板を用いて導電性構造体と
してのプローブを製造する従来のプローブ製造工程で
は、一方のシリコン基板ををエッチングする際には他方
のシリコン基板をマスクしなければならず、マスク工程
が複雑になり、特に裏打ち用シリコン基板を除去する際
に既に加工されているプローブの形状変化を防止するに
は十分なエッチング防止策を講じなければならないとい
う問題があった。また、シリコン基板のＫＯＨ液による
エッチングには通常、減圧ＣＶＤ法によるＳｉＮx膜が
用いられるが、減圧ＣＶＤ装置が高価で大掛かりであ
り、成膜時間も長いため、量産性の点で問題がある。更
に、シリコンのみでは十分な低抵抗プローブが得られな
いため、低抵抗プローブを得るためには、加工後に更に
金属膜を形成する工程が必要となり、工程が複雑になる
という問題があった。As described above, in a conventional probe manufacturing process for manufacturing a probe as a conductive structure using a bonded substrate of two silicon substrates, one silicon substrate is etched. In this case, the other silicon substrate must be masked, which complicates the masking process.Especially, sufficient etching is required to prevent a change in the shape of the probe already processed when the backing silicon substrate is removed. There was a problem that preventive measures had to be taken. In addition, a silicon substrate is usually etched with a KOH solution using a SiNx film formed by a low-pressure CVD method. However, a low-pressure CVD apparatus is expensive, large-scale, and has a long film-forming time, so that there is a problem in mass productivity. Furthermore, since a sufficient low resistance probe cannot be obtained only with silicon, a step of further forming a metal film after processing is required to obtain a low resistance probe, resulting in a problem that the process becomes complicated.
【０００６】この発明は、上記事情を考慮してなされた
もので、簡単な工程でしかも、加工済みのプローブ等の
マイクロセンサ本体の形状がその後のエッチング工程で
損なわれることがないようにしたマイクロセンサデバイ
スの製造方法を提供することを目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has a simple process, and furthermore, a micro sensor body such as a processed probe or the like that is not damaged in a subsequent etching process. It is an object of the present invention to provide a method for manufacturing a sensor device.
【０００７】[0007]
【課題を解決するための手段】この発明によるマイクロ
センサデバイスの製造方法は、マイクロセンサ用基板を
エッチングしてマイクロセンサ本体を基板上の凸型パタ
ーンとして加工する工程と、前記マイクロセンサ用基板
の凸型パターンが形成された面を覆うように堆積絶縁膜
を形成し、この上に前記マイクロセンサ用基板とは異種
材料の裏打ち用基板を貼り合わせてマイクロセンサ用基
板と裏打ち用基板を堆積絶縁膜を介して一体化する工程
と、前記マイクロセンサ用基板を前記堆積絶縁膜が露出
するまで研磨して、前記マイクロセンサ本体をその周囲
が前記堆積絶縁膜で囲まれた状態に加工する工程と、前
記裏打ち用基板の不要部分をエッチング除去する工程と
を有することを特徴とする。According to the present invention, there is provided a method of manufacturing a microsensor device, comprising the steps of: etching a microsensor substrate to process a microsensor body as a convex pattern on the substrate; A deposited insulating film is formed so as to cover the surface on which the convex pattern is formed, and a backing substrate made of a different material from the microsensor substrate is attached thereon to deposit and insulate the microsensor substrate and the backing substrate. A step of integrating through a film, and a step of polishing the microsensor substrate until the deposited insulating film is exposed, and processing the microsensor body so that its periphery is surrounded by the deposited insulating film. Etching unnecessary portions of the backing substrate.
【０００８】この発明に係るマイクロセンサデバイスの
製造方法はまた、マイクロセンサ用基板とこれとは異種
材料の裏打ち用基板を間に絶縁膜を挟んで貼り合わせて
一体化する工程と、前記マイクロセンサ用基板上に耐エ
ッチングマスクをパターン形成し、このマスクを用いて
前記マイクロセンサ用基板をエッチングしてマイクロセ
ンサ本体をパターン加工する工程と、前記裏打ち用基板
の不要部分をエッチング除去する工程とを有することを
特徴とする。The method of manufacturing a microsensor device according to the present invention also includes a step of bonding the microsensor substrate and a backing substrate made of a material different from the microsensor substrate with an insulating film interposed therebetween to integrate the microsensor substrate, Patterning an etching resistant mask on the substrate for etching, etching the microsensor substrate using the mask to pattern the microsensor body, and etching and removing unnecessary portions of the backing substrate. It is characterized by having.
【０００９】この発明において好ましくは、マイクロセ
ンサ用基板として導電性基板を用い、裏打ち用基板とし
てシリコン基板を用いる。また堆積絶縁膜は、好ましく
は火炎加水分解反応による絶縁微粒子として堆積され、
マイクロセンサ用基板と裏打ち用基板を貼り合わせて一
体化する工程でアニールにより硬化させられるものとす
る。更に好ましくは、マイクロセンサ用基板及び裏打ち
用基板のエッチング工程において、耐エッチングマスク
として回転塗布により形成される塗布型絶縁膜を用い
る。Preferably, in the present invention, a conductive substrate is used as the substrate for the microsensor, and a silicon substrate is used as the backing substrate. The deposited insulating film is preferably deposited as insulating fine particles by a flame hydrolysis reaction,
It is assumed that the microsensor substrate and the backing substrate can be cured by annealing in a process of bonding and integrating them. More preferably, in the etching step of the microsensor substrate and the backing substrate, a coating type insulating film formed by spin coating is used as an etching resistant mask.
【００１０】この発明による製造方法では、マイクロセ
ンサ用基板と裏打ち用基板とに異種材料を用いて貼り合
わせ基板を作り、これを加工してプローブ等のマイクロ
センサ本体を加工する。従って、基板エッチングの工程
では二つの基板の間で選択比の大きなエッチング条件を
選ぶことができ、特に裏打ち用基板をエッチングする際
に、マスク工程を用いなくても既に加工されているマイ
クロセンサ本体の形状変化を確実に防止することが可能
になる。特にこの発明において、マイクロセンサ用基板
として導電性基板を用いれば、これを加工することによ
り導電性構造体としてのプローブ等が得られ、加工後に
金属膜を被覆する工程も不要となる。In the manufacturing method according to the present invention, a bonded substrate is formed by using different materials for the microsensor substrate and the backing substrate, and the bonded substrate is processed to process a microsensor body such as a probe. Therefore, in the substrate etching process, it is possible to select an etching condition having a large selectivity between the two substrates. In particular, when etching the backing substrate, the microsensor body already processed without using a mask process It is possible to reliably prevent a change in shape. In particular, in the present invention, if a conductive substrate is used as the substrate for the microsensor, a probe or the like as a conductive structure can be obtained by processing the substrate, and a step of coating the metal film after the processing is not required.
【００１１】[0011]
【発明の実施の形態】以下、図面を参照して、この発明
をカンチレバー型プローブの製造に適用した実施例を説
明する。実際の製造工程では、一つの基板から複数対の
カンチレバー型プローブが作られるが、以下の図では便
宜上、一対のカンチレバー型プローブに着目して説明す
る。図１に示すように、マイクロセンサ用基板である導
電性基板１１に耐エッチングマスクとして回転塗布によ
り形成される塗布型絶縁膜、即ちＳＯＧ（Spin OnGlas
s）膜を形成する。ＳＯＧ膜は好ましくは感光性を有す
るものとする。導電性基板１１には、Ａｕ，Ｔａ，Ｍｏ
等の金属或いは合金材料等のなかから、シリコンのエッ
チング液ではエッチングされないか、或いはエッチング
速度が十分遅い材料が選ばれる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to the manufacture of a cantilever probe will be described below with reference to the drawings. In an actual manufacturing process, a plurality of pairs of cantilever-type probes are formed from one substrate. However, in the following drawings, description will be made focusing on a pair of cantilever-type probes for convenience. As shown in FIG. 1, a coating type insulating film formed by spin coating on a conductive substrate 11 which is a substrate for a microsensor as an etching resistant mask, that is, SOG (Spin OnGlass).
s) Form a film. The SOG film preferably has photosensitivity. Au, Ta, Mo is formed on the conductive substrate 11.
Among them, a material which is not etched by a silicon etchant or has a sufficiently low etching rate is selected from metals or alloy materials.
【００１２】次に、図２に示すように、ＳＯＧ膜１２を
パターン形成する。ＳＯＧ膜１２が感光性を有する場合
には、レジスト工程を用いることなく、直接露光して現
像することができる。そして、図３に示すように、エッ
チング液により導電性基板１１をエッチングして、プロ
ーブ１３を凸型パターンとして、導電性基板１１に一体
化された状態に形成する。導電性基板１１がＡｕの場
合、エッチング液にはＫＩ＋Ｉ2＋Ｈ2Ｏを用いる。その
後、マスク材１２を除去する。以上により得られる形状
を、図４に斜視図で示す。この段階でプローブ１３は導
電性基板１１からは分離されていない。Next, as shown in FIG. 2, the SOG film 12 is patterned. When the SOG film 12 has photosensitivity, it can be exposed and developed directly without using a resist process. Then, as shown in FIG. 3, the conductive substrate 11 is etched with an etchant to form the probe 13 into a convex pattern so as to be integrated with the conductive substrate 11. When the conductive substrate 11 is Au, KI + I2 + H2O is used as an etching solution. After that, the mask material 12 is removed. The shape obtained as described above is shown in a perspective view in FIG. At this stage, the probe 13 has not been separated from the conductive substrate 11.
【００１３】次に、図５に示すように、凸型パターンと
して形成されたプローブ１３を覆うように、堆積絶縁膜
１４を形成する。そして図６に示すように、堆積絶縁膜
１４上に裏打ち用基板としてシリコン基板１５を貼り合
わせる。堆積絶縁膜１４は好ましくは、火炎加水分解法
により得られるＳｉ−Ｂ−Ｏ微粒子（スート）の層であ
る。この微粒子層は、図６に示すように基板を貼り合わ
せて、１１５０〜１２５０℃でアニールすることによ
り、硬い堆積絶縁膜１４となり、二つの基板１１，１５
を強固に接着することになる。この方法は、貼り合わせ
面に凹凸があっても良好な基板貼り合わせを行うことが
できる方法として知られている。Next, as shown in FIG. 5, a deposited insulating film 14 is formed so as to cover the probe 13 formed as a convex pattern. Then, as shown in FIG. 6, a silicon substrate 15 is bonded on the deposited insulating film 14 as a backing substrate. The deposited insulating film 14 is preferably a layer of Si-BO fine particles (soot) obtained by a flame hydrolysis method. This fine particle layer becomes a hard deposited insulating film 14 by bonding substrates and annealing at 1150 to 1250 ° C. as shown in FIG.
Will be adhered firmly. This method is known as a method capable of performing good substrate bonding even when the bonding surface has irregularities.
【００１４】この様に、凹凸加工がなされた導電性基板
１１に裏打ち用のシリコン基板１５を貼り合わせた後、
図７に示すように、導電性基板１１を堆積絶縁膜１４が
露出するまで研磨する。これにより、一対のプローブ１
３は堆積絶縁膜１４により周囲を囲まれた状態で互いに
分離される。After bonding the backing silicon substrate 15 to the conductive substrate 11 having been subjected to the unevenness processing as described above,
As shown in FIG. 7, the conductive substrate 11 is polished until the deposited insulating film 14 is exposed. Thereby, a pair of probes 1
Reference numerals 3 are separated from each other while being surrounded by the deposited insulating film 14.
【００１５】次に、シリコン基板１５の不要部分をエッ
チング除去する。具体的には例えば、図８に示すよう
に、シリコン基板１５上にＳＯＧ膜１６を形成し、これ
を露光現像して、図９に示すように、基台として残す部
分にＳＯＧ膜１６のマスクをパターン形成する。ＳＯＧ
膜１６は好ましくは、先の導電性基板１１の加工の際と
同様に、感光性を有するものを用い、直接露光によりパ
ターニングする。Next, unnecessary portions of the silicon substrate 15 are removed by etching. Specifically, for example, as shown in FIG. 8, an SOG film 16 is formed on a silicon substrate 15 and exposed and developed, and as shown in FIG. Is patterned. SOG
The film 16 is preferably made of a photosensitive material and patterned by direct exposure, as in the case of processing the conductive substrate 11 described above.
【００１６】そして、ＳＯＧ膜１６をマスクとして、強
アルカリ液、例えばＫＯＨによりシリコン基板１５をエ
ッチングする。このとき、既に加工されているプローブ
１３の材料がＡｕであれば、ＫＯＨによってはエッチン
グされず、耐エッチングマスクで覆う必要はない。最後
に堆積絶縁膜１４を除去すれば、図１０に示すように、
プローブ１３を露出させることができる。そして、ＳＯ
Ｇ膜１６を除去すれば、図１１に示すように、導電性構
造体としての一対のカンチレバー型プローブが完成す
る。Then, using the SOG film 16 as a mask, the silicon substrate 15 is etched with a strong alkaline solution, for example, KOH. At this time, if the material of the probe 13 already processed is Au, it is not etched by KOH and does not need to be covered with an etching resistant mask. Finally, if the deposited insulating film 14 is removed, as shown in FIG.
The probe 13 can be exposed. And SO
When the G film 16 is removed, as shown in FIG. 11, a pair of cantilever-type probes as a conductive structure is completed.
【００１７】以上のようにこの実施例では、導電性基板
にプローブとなる凸型パターンを加工し、この加工面側
を堆積絶縁膜で覆ってシリコン基板を貼り合わせ、その
後導電性基板を研磨することにより、プローブを堆積絶
縁膜に埋め込まれた状態で分離している。そしてこの実
施例では、プローブ用基板と裏打ち用基板が異種材料で
あるから、裏打ち用のシリコン基板をエッチングする工
程で、既に加工されたプローブがエッチングされないよ
うなエッチング液を用いることができ、従って従来のよ
うな両面のマスク工程を必要とせず、設計通りの微小な
プローブを得ることができる。またこの実施例では、基
板の耐エッチングマスクとしてＳＯＧ膜を用いており、
減圧ＣＶＤによるＳｉＮx膜を用いる場合に比べて大掛
かりで高価な装置を必要とせず、また成膜時間も１時間
程度短縮される。従ってスループットの向上が図られ
る。特に、感光性ＳＯＧ膜を用いれば、レジスト工程を
行うことなく露光現像することができるため、マスクの
パターニング工程は簡略化され、更に好ましい。更に、
導電性構造体であるプローブの材料として、シリコン基
板ではなく導電性基板を用いているため、加工後に金属
膜を形成する工程も必要としない。As described above, in this embodiment, a convex pattern serving as a probe is processed on a conductive substrate, the processed surface is covered with a deposited insulating film, and a silicon substrate is bonded, and then the conductive substrate is polished. Thus, the probe is separated while being embedded in the deposited insulating film. In this embodiment, since the probe substrate and the backing substrate are made of different materials, in the step of etching the backing silicon substrate, an etching solution that does not etch the already processed probe can be used. A fine probe as designed can be obtained without the need for a conventional mask process on both sides. In this embodiment, an SOG film is used as an etching resistant mask of the substrate.
Compared with the case of using a SiNx film formed by low-pressure CVD, a large-scale and expensive apparatus is not required, and the film formation time is reduced by about one hour. Therefore, the throughput is improved. In particular, when a photosensitive SOG film is used, exposure and development can be performed without performing a resist process, and thus the mask patterning process is simplified, which is more preferable. Furthermore,
Since a conductive substrate, not a silicon substrate, is used as a material of the probe, which is a conductive structure, a step of forming a metal film after processing is not required.
【００１８】図１３〜図１８は、この発明の別の実施例
によるカンチレバー製造工程を示す。この実施例では、
従来と同様に最初に基板貼り合わせを行う。即ち図１３
に示すように、カンチレバー用の導電性基板２１と裏打
ち用のシリコン基板２３を絶縁膜２２を挟んで貼り合わ
せて一体化する。具体的には、絶縁膜２２は、シリコン
基板２３の一方の面に予め熱酸化膜或いはＣＶＤシリコ
ン酸化膜等により形成しておき、その後直接接着するこ
とにより一体化する。この実施例の場合、貼り合わせ面
は未だ加工されておらず平坦であるから、先の実施例の
ような火炎加水分解法による堆積絶縁膜を用いなくて
も、直接接着ができる。FIGS. 13 to 18 show a cantilever manufacturing process according to another embodiment of the present invention. In this example,
First, the substrate is bonded as in the conventional case. That is, FIG.
As shown in (1), a conductive substrate 21 for a cantilever and a silicon substrate 23 for a backing are bonded and integrated with an insulating film 22 interposed therebetween. Specifically, the insulating film 22 is previously formed on one surface of the silicon substrate 23 with a thermal oxide film, a CVD silicon oxide film, or the like, and then integrated by direct bonding. In this embodiment, since the bonding surface is not processed yet and is flat, direct bonding can be performed without using a deposited insulating film formed by the flame hydrolysis method as in the previous embodiment.
【００１９】次に、図１４に示すように、導電性基板２
１を必要な厚みになるまで研磨する。そして、図１５に
示すように、ＳＯＧ膜２４によるマスクをパターニング
し、これを用いて導電性基板２１をエッチングして、図
１６に示すようにプローブ２５を加工する。ＳＯＧ膜２
４には先の実施例と同様に、好ましくは感光性のものを
用い、直接露光によりパターニングする。図１７はこの
状態をわかりやすく斜視図で示している。Next, as shown in FIG.
Polish 1 until required thickness. Then, as shown in FIG. 15, a mask made of the SOG film 24 is patterned, the conductive substrate 21 is etched using the mask, and the probe 25 is processed as shown in FIG. SOG film 2
4 is preferably made of a photosensitive material and patterned by direct exposure similarly to the previous embodiment. FIG. 17 shows this state in a perspective view for easy understanding.
【００２０】最後に、図１８に示すように、シリコン基
板２３の不要部分をエッチング除去し、更に絶縁膜２２
をエッチング除去して、カンチレバー型プローブを完成
する。図では省略したが、このシリコン基板２２のエッ
チング工程にも、感光性ＳＯＧ膜をマスクとして用い、
ＫＯＨエッチングを行う。この実施例によっても、先の
実施例と同様に、簡単な工程で微小なカンチレバー型プ
ローブを製造することができる。この実施例の場合、先
の実施例のように、裏打ち用シリコン基板のエッチング
工程で加工済みのプローブは堆積絶縁膜により保護され
ていないが、先の実施例と同様に、導電性基板２１の材
料を選択することにより加工済みのプローブは耐エッチ
ングマスクがなくてもエッチングされないようにするこ
とが容易に可能であり、従って工程はより簡単になる。Finally, as shown in FIG. 18, unnecessary portions of the silicon substrate 23 are removed by etching, and the insulating film 22 is further removed.
Is removed by etching to complete a cantilever probe. Although not shown in the figure, the photosensitive SOG film is used as a mask in the etching process of the silicon substrate 22 as well.
Perform KOH etching. According to this embodiment, as in the previous embodiment, a small cantilever probe can be manufactured by a simple process. In the case of this embodiment, as in the previous embodiment, the probe processed in the etching process of the backing silicon substrate is not protected by the deposited insulating film. By choosing the material, the processed probe can easily be prevented from being etched even without an etching resistant mask, thus simplifying the process.
【００２１】この発明は、上記実施例に限られない。実
施例ではカンチレバー型プローブを製造する例を説明し
たが、例えば図１２に示すような加速度センサデバイス
や、その他の各種マイクロセンサデバイスの製造に同様
にこの発明を適用することができる。また、マイクロセ
ンサ用基板と裏打ち用基板として、エッチング選択比を
大きくとることができる他の異種材料の組み合わせを用
いることができる。The present invention is not limited to the above embodiment. In the embodiment, the example in which the cantilever probe is manufactured has been described. However, the present invention can be similarly applied to the manufacture of an acceleration sensor device as shown in FIG. 12 and other various microsensor devices. Further, as the microsensor substrate and the backing substrate, a combination of other dissimilar materials capable of increasing the etching selectivity can be used.
【００２２】[0022]
【発明の効果】以上述べたようにこの発明によれば、マ
イクロセンサ用基板と裏打ち用基板とに異種材料を用い
て貼り合わせ基板を作り、これを加工してプローブ等の
マイクロセンサ本体を加工するため、基板エッチングの
工程で選択比の大きなエッチング条件を選ぶことがで
き、特に裏打ち用基板をエッチングする際に既に加工さ
れているマイクロセンサ本体の形状変化を確実に防止す
ることが容易になる。特にマイクロセンサ用基板として
導電性基板を用いれば、これを加工することにより導電
性構造体としてのプローブ等が得られ、加工後に金属膜
を被覆する工程が要らなくなり、工程の簡略化が図られ
る。As described above, according to the present invention, a bonded substrate is formed by using different materials for the microsensor substrate and the backing substrate, and the bonded substrate is processed to process the microsensor body such as a probe. Therefore, it is possible to select an etching condition having a large selectivity in the substrate etching process, and it is easy to reliably prevent a change in the shape of the microsensor body already processed particularly when etching the backing substrate. . In particular, if a conductive substrate is used as the microsensor substrate, a probe or the like as a conductive structure can be obtained by processing the substrate, and a step of coating the metal film after the processing is not required, and the process can be simplified. .
【図１】 この発明の一実施例によるカンチレバー型プ
ローブ製造工程において、導電性基板にＳＯＧ膜を塗布
した状態を示す断面図である。FIG. 1 is a cross-sectional view showing a state where an SOG film is applied to a conductive substrate in a step of manufacturing a cantilever probe according to an embodiment of the present invention.
【図２】 同製造工程において、ＳＯＧ膜をパターン形
成した状態を示す断面図である。FIG. 2 is a cross-sectional view showing a state where an SOG film is patterned in the same manufacturing process.
【図３】 同製造工程において、導電性基板をエッチン
グしてプローブをパターン形成した状態を示す断面図で
ある。FIG. 3 is a cross-sectional view showing a state in which a probe is patterned by etching a conductive substrate in the same manufacturing process.
【図４】 同製造工程において、形成されたプローブパ
ターンを示す斜視図である。FIG. 4 is a perspective view showing a probe pattern formed in the same manufacturing process.
【図５】 同製造工程において、堆積絶縁膜を形成した
状態を示す断面図である。FIG. 5 is a cross-sectional view showing a state where a deposited insulating film is formed in the same manufacturing process.
【図６】 同製造工程において、シリコン基板を貼り合
わせた状態を示す断面図である。FIG. 6 is a cross-sectional view showing a state where a silicon substrate is bonded in the same manufacturing process.
【図７】 同製造工程において、導電性基板を研磨して
プローブを分離した状態を示す断面図である。FIG. 7 is a cross-sectional view showing a state in which the probe is separated by polishing the conductive substrate in the same manufacturing process.
【図８】 同製造工程において、シリコン基板にＳＯＧ
膜を形成した状態を示す断面図である。FIG. 8 shows that in the same manufacturing process, the silicon substrate is SOG
It is sectional drawing which shows the state in which the film was formed.
【図９】 同製造工程において、ＳＯＧ膜をマイクとし
てパターン形成した状態を示す斜視図である。FIG. 9 is a perspective view showing a state where a pattern is formed using an SOG film as a microphone in the same manufacturing process.
【図１０】 同製造工程において、シリコン基板をエッ
チングした状態を示す斜視図である。FIG. 10 is a perspective view showing a state where the silicon substrate is etched in the same manufacturing process.
【図１１】 同製造工程により得られたプローブを示す
斜視図である。FIG. 11 is a perspective view showing a probe obtained by the same manufacturing process.
【図１２】 他の実施例による加速度センサデバイスを
示す図である。FIG. 12 is a diagram illustrating an acceleration sensor device according to another embodiment.
【図１３】 この発明の他の実施例の製造工程における
基板貼り合わせの状態を示す断面図である。FIG. 13 is a cross-sectional view showing a state of bonding substrates in a manufacturing process according to another embodiment of the present invention.
【図１４】 同製造工程における基板研磨の状態を示す
断面図である。FIG. 14 is a cross-sectional view showing a state of substrate polishing in the same manufacturing process.
【図１５】 同製造工程におけるマスクのパターン形成
工程を示す断面図である。FIG. 15 is a cross-sectional view showing a mask pattern forming step in the same manufacturing step.
【図１６】 同製造工程によるプローブ加工工程を示す
断面図である。FIG. 16 is a cross-sectional view showing a probe processing step by the same manufacturing step.
【図１７】 図１６の状態を示す斜視図である。FIG. 17 is a perspective view showing the state of FIG. 16;
【図１８】 裏打ちシリコン基板を除去した状態を示す
斜視図である。FIG. 18 is a perspective view showing a state where a backing silicon substrate is removed.
１１…導電性基板（マイクロセンサ用基板）、１２…Ｓ
ＯＧ膜、１３…プローブ、１４…堆積絶縁膜、１５…シ
リコン基板（裏打ち用基板）、１６…ＳＯＧ膜。11: conductive substrate (substrate for microsensor), 12: S
OG film, 13: probe, 14: deposited insulating film, 15: silicon substrate (backing substrate), 16: SOG film.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2864698AJPH11230708A (en) | 1998-02-10 | 1998-02-10 | Manufacture of microsensor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2864698AJPH11230708A (en) | 1998-02-10 | 1998-02-10 | Manufacture of microsensor device |
| Publication Number | Publication Date |
|---|---|
| JPH11230708Atrue JPH11230708A (en) | 1999-08-27 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2864698APendingJPH11230708A (en) | 1998-02-10 | 1998-02-10 | Manufacture of microsensor device |
| Country | Link |
|---|---|
| JP (1) | JPH11230708A (en) |
| Publication | Publication Date | Title |
|---|---|---|
| US5408731A (en) | Process for the manufacture of integrated capacitive transducers | |
| US7851971B2 (en) | Low frequency quartz based MEMS resonators and method of fabricating the same | |
| CN101506987B (en) | Vibration sensor, manufacturing method thereof, and microphone manufacturing method | |
| US20140016798A1 (en) | Mems device | |
| CN102741155B (en) | Structure manufacturing method and liquid discharge head substrate manufacturing method | |
| JP2002192499A (en) | Micromachining structure and method for manufacturing micromachining structure | |
| JPH11230707A (en) | Manufacture of microsensor device | |
| JPH09229945A (en) | METHOD FOR MANUFACTURING AIR BRIDGE STRUCTURE SUPPORTING MICRO STRUCTURE, FEMALE SUBSTRATE THEREOF, AIR BRIDGE STRUCTURE, MICRO STRUCTURE USING THE SAME, AND TUBE CURRENT OR MICRO FORCE DETECTION PROBE | |
| JP4355273B2 (en) | Capacitance type sensor and manufacturing method thereof | |
| JP2005043159A (en) | Pressure sensor | |
| JPH11230708A (en) | Manufacture of microsensor device | |
| JPH11233794A (en) | Manufacture of micro-sensor device | |
| US20030039902A1 (en) | Method of machining glass | |
| JP3424371B2 (en) | Method of manufacturing acceleration sensor | |
| CN115513365A (en) | A kind of pressure sensor based on FBAR and preparation method thereof | |
| JP2005020411A (en) | Silicon microphone manufacturing method | |
| JPH11186566A (en) | Manufacturing method of micro device | |
| JP4994096B2 (en) | Semiconductor device manufacturing method and semiconductor device using the same | |
| JPH06221945A (en) | Semiconductor pressure sensor and manufacture thereof | |
| JP3132865B2 (en) | Element having diaphragm and method of manufacturing the same | |
| JP3134822B2 (en) | Method for etching substrate containing silicon oxide as a main component | |
| JP4597291B2 (en) | Manufacturing method for micromechanical devices | |
| JP2001001300A (en) | Fine beam structure, and its manufacture | |
| US20040142252A1 (en) | Method of machining glass | |
| JP3246023B2 (en) | Method of manufacturing acceleration sensor |