【従来の技術】デジタルビデオカメラやデジタル携帯電
話、さらにノート型パーソナルコンピュータ等の携帯用
電子機器の小型化、薄型化、軽量化を進展させるために
は、機器内部の電子部品の表面実装密度をいかに向上さ
せるかが、重要なポイントである。これら電子機器の心
臓部を構成する半導体パッケージの現状における主流
は、ＱＦＰ（クワド・フラット・パッケージ）と呼ばれ
る、矩形のパッケージの四辺に多数の外部リードを引き
出したものである。しかし、リード・ピッチが０．４ｍ
ｍから０．３ｍｍへ移行されつつある中で接続品質の低
下が問題となっており、これ以上の小型化や多ピン化に
対応することは必ずしも容易ではない。2. Description of the Related Art In order to develop smaller, thinner and lighter portable electronic devices such as digital video cameras, digital cellular phones, and notebook personal computers, the surface mounting density of electronic components inside the devices must be increased. How to improve is an important point. The current mainstream of semiconductor packages forming the heart of these electronic devices is that a large number of external leads are drawn out on four sides of a rectangular package called a QFP (quad flat package). However, the lead pitch is 0.4m
While the transition from m to 0.3 mm is occurring, the problem of deterioration of connection quality has become a problem, and it is not always easy to cope with further miniaturization and increase in the number of pins.

【０００３】この問題に対応できる半導体パッケージと
して、ＣＳＰ（チップ・スケール・パッケージ）の研究
開発も盛んに進められている。これは、まだ統一規格が
存在せず各社各様に提案されているものであるが、フェ
イスダウン・ボンディングである点、およびデバイス・
チップの素子形成面にすべての電極パッドが形成されて
おり、この電極パッドの配列パターンが何らかの仲介層
を介して規則的な電気接点の配列パターンに変換されて
いる点では共通している。しかし、究極の高密度実装を
実現するには、パッケージを持たない半導体チップ（ベ
アチップ）を直接に実装基板上の導電膜パターンに接続
することが有効である。この実装方式は、ベアチップ実
装法と呼ばれている。As a semiconductor package which can cope with this problem, research and development of a CSP (chip scale package) have been actively promoted. This is a standard that has not yet been established and has been proposed by each company. However, it is face-down bonding,
All the electrode pads are formed on the element formation surface of the chip, and the arrangement pattern of the electrode pads is common to the arrangement pattern of regular electrical contacts through some intermediary layer. However, in order to realize ultimate high-density mounting, it is effective to directly connect a semiconductor chip (bare chip) having no package to a conductive film pattern on a mounting substrate. This mounting method is called a bare chip mounting method.

【０００４】ベアチップ実装法では、予め実装基板上に
形成された導電膜パターンの接続パッド（ランド）にボ
ンディングワイヤ、ハンダや金属球等からなるボール
（バンプとも言う。）、異方性導電膜、導電性接着剤、
光収縮性樹脂等の接続手段を用いてデバイス・チップが
実装される。チップがパッケージに封入されていない
分、チップと実装基板上の導電膜パターンとの間の接続
経路を単純化かつ短縮することができ、また実装密度が
向上できる分、他チップとの間の距離も短縮することが
できる。したがって、電子機器の小型軽量化はもちろ
ん、信号処理の高速化も期待できるものである。特に、
接続端子としてボールを用いる場合には、ボールのエリ
アアレイ配列により端子数の増大に対応することが可能
である。このようにボールをエリアアレイ配列させたデ
バイス・チップは、ＢＧＡ（ボール・グリッド・アレ
イ）と呼ばれている。In the bare chip mounting method, bonding wires, balls (also referred to as bumps) made of solder or metal spheres, anisotropic conductive films, and the like are provided on connection pads (lands) of a conductive film pattern formed on a mounting substrate in advance. Conductive adhesive,
The device chip is mounted using connection means such as a light-shrinkable resin. Because the chip is not encapsulated in the package, the connection path between the chip and the conductive film pattern on the mounting board can be simplified and shortened, and the distance between the chip and other chips can be improved because the mounting density can be improved. Can also be shortened. Therefore, it is expected that the speed of signal processing can be increased as well as the size and weight of the electronic device. Especially,
When balls are used as connection terminals, it is possible to cope with an increase in the number of terminals by arranging an area array of balls. Such a device chip in which balls are arranged in an area array is called a BGA (ball grid array).

【０００５】上記ボールの形成方法としては、半導体ウ
ェハからダイシングにより切り出された個々のデバイス
・チップに対し、その電極パッド上にワイヤボンダを用
いてひとつひとつ金（Ａｕ）バンプを形成する、いわゆ
るＡｕスタッド・バンプ法が知られている。しかし、今
後の半導体回路の高集積化や端子数の増加、ウェハの大
口径化を考慮すると、個々のデバイス・チップに分割さ
れる前のウェハ、すなわちデバイス基板上にバンプを一
括して形成することが、製造効率やコストの面で有利で
ある。実際、電解メッキや蒸着等の方法によりウェハ上
にハンダボールを形成する方法が実用化されている。[0005] As a method of forming the ball, a gold (Au) bump is formed on each of device chips cut out from a semiconductor wafer by dicing on an electrode pad thereof using a wire bonder, that is, a so-called Au stud. The bump method is known. However, considering future high integration of semiconductor circuits, an increase in the number of terminals, and an increase in the diameter of a wafer, bumps are collectively formed on a wafer before being divided into individual device chips, that is, on a device substrate. This is advantageous in terms of manufacturing efficiency and cost. Actually, a method of forming solder balls on a wafer by a method such as electrolytic plating or vapor deposition has been put to practical use.

【０００６】ところで、デバイス基板上の電極パッドと
ハンダボールとの間には通常、両者間の密着性の向上や
構成金属原子の相互拡散防止を目的として、下地膜が形
成される。特に、この下地膜を覆って形成されたハンダ
膜パターンを加熱リフローさせて自己整合的に収縮させ
る、いわゆるウェットバック法によりハンダボールを形
成する場合には、この下地膜はハンダボールの仕上り形
状を左右することから、ＢＬＭ(Ball Limiting Metal)
膜とも呼ばれる。上記ＢＬＭ膜の構成としては、Ｃｒ
膜, Ｃｕ膜，Ａｕ膜をこの順に積層した３層構成が典型
的である。このうち、一番下のＣｒ膜は、通常Ａｌ系合
金膜を用いて形成される電極パッドに対して密着性を確
保すると共に、その上のＣｕ膜との親和力を確保するた
めの膜として機能する。中間のＣｕ膜は、ハンダボール
構成金属と合金化することによりハンダボールとの密着
性を確保するための膜として機能する。さらに、一番上
のＡｕ膜は、前記Ｃｕ膜の酸化防止金属膜として機能す
るものである。Incidentally, a base film is usually formed between an electrode pad and a solder ball on a device substrate for the purpose of improving adhesion between the two and preventing mutual diffusion of constituent metal atoms. In particular, when a solder ball is formed by a so-called wet back method in which a solder film pattern formed over the base film is heated and reflowed to contract in a self-aligned manner, the base film has a finished shape of the solder ball. BLM (Ball Limiting Metal)
Also called a membrane. The structure of the BLM film is Cr
A typical structure is a three-layer structure in which a film, a Cu film, and an Au film are stacked in this order. Among them, the lowermost Cr film functions as a film for securing the adhesion to the electrode pad usually formed using an Al-based alloy film and for securing the affinity with the Cu film thereon. I do. The intermediate Cu film functions as a film for securing adhesion to the solder ball by alloying with the metal constituting the solder ball. Further, the uppermost Au film functions as an antioxidant metal film of the Cu film.

【０００７】図１１および図１２に、Ａｌ電極パッド３
２上にＢＬＭ膜３８を介してハンダボール３９ｂを被着
させたデバイス・チップ３１と、これを実装基板５１上
に実装する様子を示す。これらの図に示されるデバイス
・チップ３１の一方の主面には、多数のＡｌ電極パッド
３２が配列されている。これらＡｌ電極パッド３２は、
まず上記主面を被覆するＳｉＮパッシベーション膜３３
の開口３３ａ内に露出された後、さらに該ＳｉＮパッシ
ベーション膜３３を被覆するポリイミド膜３４の開口３
４ａ内に露出される。上記Ａｌ電極パッド３２の露出面
には、ＢＬＭ膜３８が選択的に形成されている。ＢＬＭ
膜３８を選択的に形成する手法としては、予め該ＢＬＭ
膜３８の被着部位を表出させるような厚いレジスト・パ
ターンを形成してから全面にＢＬＭ膜を成膜し、レジス
ト・パターン上に被着された不要なＢＬＭ膜を該レジス
ト・パターンと共に除去する、いわゆるリフトオフ法が
一般的である。しかし、主面の全面にＢＬＭ膜３８を成
膜し、これをパターニングしてＡｌ電極パッド３２上に
必要部分を残す方法であっても、もちろん構わない。FIGS. 11 and 12 show Al electrode pads 3.
2 shows a device chip 31 having a solder ball 39b adhered thereto via a BLM film 38 and a device chip 31 mounted on a mounting substrate 51. A large number of Al electrode pads 32 are arranged on one main surface of the device chip 31 shown in these figures. These Al electrode pads 32
First, a SiN passivation film 33 covering the main surface
After being exposed in the opening 33a, the opening 3 of the polyimide film 34 further covering the SiN passivation film 33 is formed.
4a. A BLM film 38 is selectively formed on the exposed surface of the Al electrode pad 32. BLM
As a method for selectively forming the film 38, the BLM
After forming a thick resist pattern that exposes the portion to which the film 38 is exposed, a BLM film is formed on the entire surface, and unnecessary BLM film deposited on the resist pattern is removed together with the resist pattern. The so-called lift-off method is generally used. However, a method of forming a BLM film 38 on the entire main surface and patterning the BLM film 38 to leave a necessary portion on the Al electrode pad 32 may of course be used.

【０００８】上記ＢＬＭ膜３８上に配されるハンダボー
ル３９ｂは、たとえば上述のようなリフトオフ法により
ＢＬＭ膜３８を覆う領域にハンダ膜パターンを選択的に
残し、続いてこの膜を加熱リフローさせる方法（ウェッ
トバック法）で形成される。以上のＳｉＮパッシベーシ
ョン膜３３のパターニングからハンダボール３９ｂ形成
までのプロセスはすべてウェハ状態で行われるものであ
り、その後、ウェハをダイシングして個々のデバイス・
チップ３１を得る。一方の実装基板５１上には、上記ハ
ンダボール３９ｂの配列に合わせてＣｕランド５２が形
成されており、該Ｃｕランド５２上にはたとえばスクリ
ーン印刷法によりクリームハンダ層５３が形成されてい
る。図１１には、デバイス・チップ３１をフェイスダウ
ン方向に実装基板５１と対向させ、ハンダボール３９ｂ
とＣｕランド５２とを位置合わせした状態を示した。The solder balls 39b disposed on the BLM film 38 selectively leave a solder film pattern in a region covering the BLM film 38 by, for example, the lift-off method described above, and then heat reflow the film. (Wet back method). The processes from the patterning of the SiN passivation film 33 to the formation of the solder balls 39b are all performed in a wafer state.
The chip 31 is obtained. On one mounting substrate 51, a Cu land 52 is formed in accordance with the arrangement of the solder balls 39b. A cream solder layer 53 is formed on the Cu land 52 by, for example, a screen printing method. FIG. 11 shows that the device chip 31 faces the mounting substrate 51 in the face-down direction, and the solder balls 39b are formed.
2 shows a state in which and the Cu land 52 are aligned.

【０００９】図１２には、上記デバイス・チップ３１と
実装基板５１とを当接させた状態でリフロー炉に導入
し、クリームハンダ層５３を溶融させてハンダボール３
９ｂとＣｕランド５２とを接合させた状態を示す。な
お、デバイス・チップ３１と実装基板５１との間の熱膨
張率の差に起因するストレスを緩和して接合信頼性を高
めるために、両者の隙間に接着用の樹脂を封入すること
も行なわれている。FIG. 12 shows a state in which the device chip 31 and the mounting board 51 are brought into contact with each other and then introduced into a reflow furnace, where the cream solder layer 53 is melted and the solder balls 3 are melted.
9B shows a state in which the Cu land 9b and the Cu land 52 are joined. In addition, in order to reduce the stress caused by the difference in the coefficient of thermal expansion between the device chip 31 and the mounting board 51, and to improve the bonding reliability, a sealing resin is also filled in the gap between the two. ing.

【００１０】[0010]

【発明が解決しようとする課題】しかしながら、上述の
ようにしてデバイス・チップ３１を実装した組立品につ
いて−２５℃〜１２５℃の間で温度サイクル試験を行な
うと、１０００〜１５００サイクル経過後にオープン故
障が頻繁に認められた。また、このような多数回の温度
サイクルを経なくても、製造プロセスのバラツキに起因
するものと思われる初期オープン故障が認められた。こ
れらの故障は、図１３に示されるように、ＢＬＭ膜３８
へのクラック４２の発生が原因であった。本発明者がオ
ープン故障を起こした接合部位をさらに詳細に調べたと
ころ、加熱リフロー時におけるＢＬＭ膜３８とハンダボ
ール３９ｂの構成成分同士の反応、およびこれに続くエ
ージング時における上記反応の進行に起因していること
が判明した。以下、上記反応について図１４ないし図１
６を参照しながら説明する。なおこれらの図面は、前掲
の図１１ないし図１３に示したデバイス・チップ３１の
ＢＬＭ膜３８近傍を拡大したものであるが、天地は逆転
させてある。However, when a temperature cycle test is performed between -25 ° C. and 125 ° C. on the assembly on which the device chip 31 is mounted as described above, an open fault occurs after 1000 to 1500 cycles. Was frequently observed. Further, even without passing through such a large number of temperature cycles, an initial open failure which was considered to be caused by a variation in the manufacturing process was observed. These failures, as shown in FIG.
This was due to the generation of cracks 42 on the surface. The present inventor further investigated the bonding site where the open failure occurred, and found that the reaction between the components of the BLM film 38 and the solder ball 39b during the heating reflow and the progress of the above-described reaction during the subsequent aging. Turned out to be. The above reaction is described below with reference to FIGS.
This will be described with reference to FIG. In these drawings, the vicinity of the BLM film 38 of the device chip 31 shown in FIGS. 11 to 13 is enlarged, but the top and bottom are reversed.

【００１１】図１４は、ウェットバック前の状態を示し
ており、一例としてＡｌ−１％Ｓｉ合金よりなるＡｌ電
極パッド３２上にＢＬＭ膜３８、およびたとえばＰｂ−
Ｓｎ合金からなるハンダ膜パターン３９が順次積層され
ている。上記ＢＬＭ膜３８は、下層側から順にＣｒ膜３
５、Ｃｕ膜３６、Ａｕ膜３７が積層されたものである
が、この段階ではまだ熱処理を経ていないために、各膜
間では特に反応は進行していない。FIG. 14 shows a state before wet back. As an example, a BLM film 38 and, for example, a Pb-
Solder film patterns 39 made of Sn alloy are sequentially laminated. The BLM film 38 is formed of a Cr film 3 in order from the lower layer side.
5, the Cu film 36 and the Au film 37 are laminated, but since no heat treatment has been performed at this stage, no particular reaction has progressed between the films.

【００１２】しかし、ウェットバック後のＢＬＭ膜３８
ｗ（添字ｗは、ウェットバック後であることを表す。以
下同様。）の構造は、図１５のように変化する。すなわ
ち、上記ハンダ膜パターン３９がＡｕ膜３７を吸収して
ハンダボール３９ｂに変化すると同時に、ハンダの構成
成分のひとつであるＳｎがＣｕ膜３６の一部と反応して
Ｓｎ−Ｃｕ合金層４１が形成され、このＳｎ−Ｃｕ合金
層４１と未反応のＣｕ膜３６の界面にＰｂ析出物４０が
出現する。However, the BLM film 38 after wet back
The structure of w (the subscript w indicates that after wet back; the same applies hereinafter) changes as shown in FIG. That is, at the same time as the solder film pattern 39 absorbs the Au film 37 and changes to a solder ball 39b, Sn, one of the components of the solder, reacts with a part of the Cu film 36 to form the Sn—Cu alloy layer 41. A Pb precipitate 40 appears at the interface between the formed Sn—Cu alloy layer 41 and the unreacted Cu film 36.

【００１３】しかし、１５０℃における高温保存試験
（エージング）を経ると、ＢＬＭ膜３８ａ（添字ａは、
エージング後であることを表す。以下同様。）の構造は
さらに図１６に示されるように変化する。すなわち、Ｓ
ｎとＣｕ膜３６との合金化反応が進行してＣｕ膜３６の
未反応部が消失し、かつＳｎ−Ｃｕ合金層４１とＣｒ膜
３５との界面は一層大きく成長したＰｂ析出物４０でほ
ぼ占められるようになる。このＰｂ析出物４０とＣｒ膜
３５との間の密着性が不足しているために、クラック４
２はもっぱらこの両者の界面で発生することが明らかと
なった。そこで本発明は、エージング後不良あるいはサ
イクル不良としてのＢＬＭ膜のクラック、もしくは製造
プロセスのバラツキに起因する初期不良としてのＢＬＭ
膜のクラックの発生を抑制することで、ハンダボールに
よる接合信頼性を改善することが可能な半導体装置、お
よびその簡便な製造方法を提供することを目的とする。However, after a high-temperature storage test (aging) at 150 ° C., the BLM film 38a (subscript a
Indicates after aging. The same applies hereinafter. The structure of () changes further as shown in FIG. That is, S
The alloying reaction between the n and the Cu film 36 progresses, the unreacted portion of the Cu film 36 disappears, and the interface between the Sn—Cu alloy layer 41 and the Cr film 35 is almost the same as the Pb precipitate 40 that has grown larger. Be occupied. Since the adhesion between the Pb precipitate 40 and the Cr film 35 is insufficient, cracks 4
2 was found to occur exclusively at the interface between the two. Therefore, the present invention provides a BLM as a failure after aging or as a cycle failure, a crack in the BLM film, or a BLM as an initial failure due to a variation in manufacturing process.
It is an object of the present invention to provide a semiconductor device capable of improving the bonding reliability by solder balls by suppressing generation of a crack in a film, and a simple manufacturing method thereof.

【００１４】[0014]

【課題を解決するための手段】本発明の半導体装置は、
下地膜を構成する金属層のうち、電極パッドに対する密
着性を確保するための第１金属膜とハンダボールの構成
元素との密着性を確保するための第２金属膜との界面
に、これら両膜の構成原子が混在する原子混合層を設け
て両膜の密着性を予め高めておくことにより、ウェット
バックやエージングを経て第２金属膜とハンダボールの
構成元素の合金化反応がかなり進行した段階でも、密着
性の弱い界面の発生を防止し、これによって上述の目的
を達成しようとするものである。According to the present invention, there is provided a semiconductor device comprising:
Among the metal layers constituting the underlayer, the interface between the first metal film for ensuring the adhesion to the electrode pad and the second metal film for ensuring the adhesion between the constituent elements of the solder ball is formed on both surfaces. By providing an atom mixture layer in which the constituent atoms of the film are mixed to increase the adhesion between the two films in advance, the alloying reaction of the constituent elements of the second metal film and the solder ball considerably progressed through wet back and aging. Even at the stage, it is intended to prevent the generation of an interface having weak adhesion, thereby achieving the above-mentioned object.

【００１５】かかる原子混合層は、少なくとも第１金属
膜と第２金属膜とをこの順に成膜した後、少なくともこ
れら２層の金属膜に対して不活性イオン照射を行うこと
によりその界面に形成することができる。下地膜には、
この他の金属膜として、上記第２金属膜の酸化を防止す
るための酸化防止金属膜が含まれていてもよい。上記不
活性イオン照射を行なうひとつの方法として、下地膜を
構成する異種の金属膜のすべてを成膜した後に行うこと
が考えられる。このような方法では、たとえば酸化防止
金属膜が存在する場合、不活性イオン照射は該酸化防止
金属膜と第２金属膜とを透過して行なわれることにな
る。[0015] Such an atomic mixed layer is formed at the interface by forming at least a first metal film and a second metal film in this order and then irradiating at least these two metal films with inert ions. can do. For the underlayer,
The other metal film may include an antioxidant metal film for preventing the second metal film from being oxidized. As one method of performing the above-mentioned inert ion irradiation, it is conceivable that the irradiation is performed after all the different kinds of metal films constituting the base film are formed. In such a method, for example, when an antioxidant metal film is present, the inert ion irradiation is performed through the antioxidant metal film and the second metal film.

【００１６】しかし、より少ないイオン加速エネルギー
で制御性よく原子混合層を形成するには、第１金属膜の
上に第２金属膜の予定膜厚の一部のみを成膜し、この薄
い第２金属膜を透過して不活性イオン照射を行なうこと
が有効である。第２金属膜の残部はその後に成膜し、さ
らに必要に応じて酸化防止金属膜を積層する手順とな
る。However, in order to form the atomic mixed layer with less ion acceleration energy with good controllability, only a part of the predetermined thickness of the second metal film is formed on the first metal film. It is effective to perform inert ion irradiation through the bimetallic film. The remaining part of the second metal film is formed afterwards, and a procedure for laminating an anti-oxidation metal film as necessary is performed.

【００１７】[0017]

【発明の実施の形態】本発明において密着性向上の鍵と
なる原子混合層とは、高い運動エネルギーを有する不活
性イオンにより第２金属膜から叩き出された反跳原子
が、隣接する第１金属膜の組織内にトラップされること
により発生するものである。つまり、第１金属膜がＣｒ
膜、第２金属膜がＣｕ膜であれば、Ｃｒ膜の表面の一部
にＣｕが埋め込まれた状態となる。第２金属膜は、ハン
ダボールの構成元素との密着性にもともと優れているの
で、この第２金属膜の構成金属が第１金属膜の表面に一
部埋め込まれれば、たとえハンダボールの構成元素が第
１金属膜の直上に析出しても、この析出物と該第１金属
膜との間の剥離が防止されるのである。本発明者は、原
子混合層が第１金属膜のごく表面に０．０１μｍ程度の
厚さに形成されていれば、十分な密着性向上効果が得ら
れることを実験的に確認した。原子混合層がこれより厚
く形成されていても構わないが、第２金属膜の全体が原
子混合層に変化されてしまうと、Ａｌ電極パッドに対し
て密着性の低いＣｕが接触することになり、第２金属膜
を設けた意味が無くなってしまう。したがって、原子混
合層の厚さは、第２金属膜による密着性向上効果を損な
わない範囲内で決定することが重要である。BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, an atomic mixed layer which is a key to improving the adhesion is defined as a recoil atom struck out of a second metal film by an inert ion having a high kinetic energy. This is caused by being trapped in the structure of the metal film. That is, the first metal film is made of Cr
If the film and the second metal film are Cu films, Cu is embedded in a part of the surface of the Cr film. Since the second metal film is originally excellent in adhesion to the constituent elements of the solder ball, if the constituent metal of the second metal film is partially embedded in the surface of the first metal film, even if the constituent element of the solder ball is Even if is deposited directly on the first metal film, the separation between the precipitate and the first metal film is prevented. The present inventors have experimentally confirmed that a sufficient effect of improving the adhesion can be obtained if the atomic mixed layer is formed on the very surface of the first metal film to a thickness of about 0.01 μm. Although the atomic mixed layer may be formed thicker than this, if the entire second metal film is changed to the atomic mixed layer, Cu with low adhesion comes into contact with the Al electrode pad. In addition, the meaning of providing the second metal film is lost. Therefore, it is important to determine the thickness of the atomic mixed layer within a range that does not impair the adhesion improving effect of the second metal film.

【００１８】なお、不活性イオンとしては、Ｈｅ⁺，Ａ
ｒ⁺，Ｋｒ⁺，Ｘｅ⁺等の希ガスのイオンを使用するこ
とができる。中でもＡｒ⁺は、適度な加速エネルギーで
第２金属膜および第１金属膜に十分な大きさのイオン衝
撃を与えることができ、実用上重要である。不活性イオ
ン照射の条件は、使用するイオン種や、第２金属膜と第
１金属膜との界面までの飛程にもよるが、おおよそイオ
ン加速エネルギー１００〜２０００ｋｅＶ、ドース量１
×１０¹⁵／ｃｍ²のオーダー以上とすることが好適であ
る。イオン加速エネルギーが１００ｋｅＶよりも低いと
所望の原子のミキシング効果を得ることができず、また
２０００ｋｅＶよりも高いと第１金属膜の全体がミキシ
ングされてしまったり、膜にダメージが与えられるおそ
れが大きい。ドース量については、上記のオーダーより
も低いと十分なミキシング効果が得られない。The inert ions include He⁺ , A
Rare gas ions such as r⁺ , Kr⁺ , and Xe⁺ can be used. Above all, Ar⁺ is capable of giving a sufficiently large ion bombardment to the second metal film and the first metal film with an appropriate acceleration energy, and is important in practical use. The conditions of the inert ion irradiation depend on the ion species to be used and the range to the interface between the second metal film and the first metal film, but are generally about 100 to 2000 keV ion acceleration energy and 1 dose amount.
It is preferable that the thickness be on the order of × 10¹⁵ / cm² or more. If the ion acceleration energy is lower than 100 keV, the effect of mixing desired atoms cannot be obtained. If the ion acceleration energy is higher than 2000 keV, the entire first metal film is likely to be mixed or the film may be damaged. . If the dose is lower than the above order, a sufficient mixing effect cannot be obtained.

【００１９】上記不活性イオン照射の対象となる下地膜
は、電極パッドに対する第１金属膜と、ハンダボールの
構成元素の析出物との間で密着性の劣化が問題となるよ
うな下地膜である。電極パッドとハンダボールの最も一
般的な構成材料としてそれぞれＡｌ系合金とＰｂ−Ｓｎ
合金を想定すると、第１金属膜をＣｒ膜、第２金属膜を
Ｃｕ膜とする組合せがひとつの典型例となる。これにさ
らに酸化防止金属膜としてＡｕ膜が加われば、本明細書
で前述したＢＬＭ膜と同じ構成となる。しかし、この他
にも、たとえば第１金属膜としてＣｒ膜の代わりにＴｉ
膜を用いる構成、第２金属膜としてＣｕ膜の代わりにＮ
ｉ膜もしくはＣｕ／Ｎｉ積層膜を用いる構成も可能であ
る。The base film to be subjected to the above-mentioned inert ion irradiation is a base film in which the adhesion between the first metal film to the electrode pad and the precipitate of the constituent element of the solder ball is deteriorated. is there. The most common constituent materials for electrode pads and solder balls are Al-based alloys and Pb-Sn, respectively.
Assuming an alloy, one typical example is a combination in which the first metal film is a Cr film and the second metal film is a Cu film. If an Au film is further added as an antioxidant metal film, the structure becomes the same as that of the BLM film described earlier in this specification. However, in addition to this, for example, instead of the Cr film as the first metal film, Ti may be used.
Configuration using a film, N instead of Cu film as the second metal film
A configuration using an i film or a Cu / Ni laminated film is also possible.

【００２０】下地膜の選択的な形成方法としては、本明
細書で前述したＢＬＭ膜のようにリフトオフ法で形成す
ることも、もちろん可能である。しかし、リフトオフ法
で用いられるレジスト・パターンを構成する通常のフォ
トレジスト材料は、不活性イオン照射によりデバイス基
板の温度が１２０℃以上に上昇すると変形し、下地膜の
被着範囲を正確に規定できなくなるおそれがある。そこ
で本発明では、積層体、すなわち少なくとも第１金属膜
と第２金属膜とをデバイス基板の一方の主面の全面に形
成し、不活性イオン照射を終了した後、電極パッドの露
出面を被覆する部位を選択的に残すごとくこの下地膜を
パターニングする方法が特に有効である。As a method for selectively forming the base film, it is of course possible to form the base film by a lift-off method like the BLM film described above in this specification. However, the conventional photoresist material that forms the resist pattern used in the lift-off method deforms when the temperature of the device substrate rises to 120 ° C. or more due to the irradiation of inert ions, and can accurately define the coverage of the underlying film. It may disappear. Therefore, in the present invention, the laminated body, that is, at least the first metal film and the second metal film are formed on the entire one main surface of the device substrate, and after the inert ion irradiation is completed, the exposed surface of the electrode pad is covered. This method of patterning the underlying film so as to selectively leave a portion to be formed is particularly effective.

【００２１】また、ハンダボールの形成方法としては、
他の転写基板上から転写させる方法でももちろん構わな
いが、ウェットバック法が適用できるところが本発明の
大きなメリットである。これは、本発明ではウェットバ
ックの過程でたとえ前述のような合金化反応が進行して
も、原子混合層の存在により下地膜のクラックが防止さ
れるからであり、ウェットバック法の本来のメリットで
ある量産性が実用レベルで活かされることになる。The method for forming the solder ball is as follows.
Of course, a method of transferring from another transfer substrate may be used, but a great advantage of the present invention is that a wet back method can be applied. This is because in the present invention, even if the above-described alloying reaction proceeds in the process of wet back, cracks in the underlying film are prevented by the presence of the atomic mixed layer. The mass productivity is utilized at a practical level.

【００２２】[0022]

【実施例】以下、本発明の具体的な実施例について説明
する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described.

【００２３】実施例１本実施例では、第１金属膜であるＣｒ膜と第２金属膜で
あるＣｕ膜との界面に原子混合層を有する半導体装置
と、その製造方法について説明する。まず、上記半導体
装置の構成を、図７を参照しながら説明する。図７
（ａ）は、デバイス基板１の一方の主面に多数形成され
たＡｌ電極パッド２の中のひとつの近傍を示す模式的断
面図、図７（ｂ）はＢＬＭ膜８ｗの微細構造をわかり易
く説明するための要部拡大断面図である。上記Ａｌ電極
パッド２はたとえばＡｌ−１％Ｓｉ合金からなり、Ｓｉ
Ｎパッシベーション膜３の開口３ａ内に露出され、さら
にこれを被覆するポリイミド膜４の開口４ａ内に露出さ
れている。上記Ａｌ電極パッド２の露出面には、下地膜
としてＢＬＭ膜８ｗが選択的に形成され、さらにこのＢ
ＬＭ膜８ｗの上にはＡｕを含有するＰｂ−Ｓｎ合金から
なるハンダボール９ｂが、ウェットバックにより自己整
合的に形成されている。Embodiment 1 In this embodiment, a semiconductor device having an atomic mixed layer at an interface between a Cr film as a first metal film and a Cu film as a second metal film, and a method of manufacturing the same will be described. First, the configuration of the semiconductor device will be described with reference to FIG. FIG.
FIG. 7A is a schematic cross-sectional view showing the vicinity of one of a large number of Al electrode pads 2 formed on one main surface of the device substrate 1, and FIG. 7B is a diagram for explaining the fine structure of the BLM film 8w for easy understanding. It is a principal part expanded sectional view for performing. The Al electrode pad 2 is made of, for example, an Al-1% Si alloy.
It is exposed in the opening 3a of the N passivation film 3 and further exposed in the opening 4a of the polyimide film 4 covering the same. On the exposed surface of the Al electrode pad 2, a BLM film 8w is selectively formed as a base film.
On the LM film 8w, solder balls 9b made of a Pb-Sn alloy containing Au are formed in a self-aligned manner by wet back.

【００２４】上記ＢＬＭ膜８ｗは、下から順にＣｒ膜
５、Ｃｕ膜６、Ｓｎ−Ｃｕ合金層１１の積層構造を有す
る。このＢＬＭ膜８ｗの微細構造は、ハンダ膜パターン
〔図６（ａ）の符号９を参照。〕をウェットバックによ
り加熱リフローさせてハンダボール９ｂを形成する過程
で達成されたものであり、初期の膜構造とは異なってい
るが、第１金属膜であるＣｒ膜５と第２金属膜であるＣ
ｕ膜６の界面に原子混合層ＡＭを持つ点を、最大の特色
としている。Ｓｎ−Ｃｕ合金層１１は、初期のＢＬＭ膜
〔図４（ｂ）の符号８を参照。〕を構成するＣｕ膜にハ
ンダ構成元素であるＳｎが拡散して形成されたものであ
り、その下層側のＣｕ膜６は初期のＣｕ膜の未反応部分
である。Ｓｎ−Ｃｕ合金層１１とＣｕ膜６との界面に
は、もうひとつのハンダ構成元素に由来してＰｂ析出物
１０が形成されている。ハンダボール９ｂに含まれるＡ
ｕは、初期のＢＬＭ膜〔図４（ｂ）の符号８を参照。〕
を構成するＡｕ膜が吸収されたものである。The BLM film 8w has a laminated structure of a Cr film 5, a Cu film 6, and a Sn—Cu alloy layer 11 in order from the bottom. For the fine structure of the BLM film 8w, a solder film pattern [see reference numeral 9 in FIG. Is formed in the process of forming a solder ball 9b by heating and reflowing by wet back, which is different from the initial film structure. However, the Cr film 5 as the first metal film and the second metal film Some C
The feature of having the atomic mixed layer AM at the interface of the u film 6 is the greatest feature. The Sn—Cu alloy layer 11 is an initial BLM film [see reference numeral 8 in FIG. Is formed by diffusing Sn, which is a solder constituent element, into the Cu film constituting the above-mentioned structure, and the lower Cu film 6 is an unreacted portion of the initial Cu film. At the interface between the Sn—Cu alloy layer 11 and the Cu film 6, a Pb precipitate 10 is formed due to another solder constituent element. A contained in solder ball 9b
u is the initial BLM film [see reference numeral 8 in FIG. ]
Is absorbed by the Au film.

【００２５】上記原子混合層ＡＭは、図８に示されるよ
うに、デバイス・チップ１ｃを実装基板２１上に実装し
てエージングを経た後にも維持される。この様子を、図
８を参照しながら説明する。ここで、図８（ａ）は、接
合部分のひとつを示す模式的断面図、図８（ｂ）はＢＬ
Ｍ膜８ａの微細構造をわかり易く説明するための要部拡
大断面図である。なお、実際のデバイス・チップ１ｃの
実装はフェイスダウン式に行なわれるが、ここでは前図
と整合させるためにデバイス・チップ１ｃを下側、実装
基板２１を上側として図示した。実装は、デバイス・チ
ップ１ｃ側のハンダボール９ｂと、予めクリームハンダ
層２３が塗布形成された実装基板５１側のＣｕランド２
２とを当接させ、リフロー炉での熱処理を経て終了す
る。As shown in FIG. 8, the above-mentioned atomic mixed layer AM is maintained even after the device chip 1c is mounted on the mounting substrate 21 and undergoes aging. This will be described with reference to FIG. Here, FIG. 8A is a schematic cross-sectional view showing one of the joining portions, and FIG.
FIG. 4 is an enlarged cross-sectional view of a main part for describing a fine structure of an M film 8a in an easily understandable manner. Although the actual mounting of the device chip 1c is performed in a face-down manner, the device chip 1c is shown on the lower side and the mounting substrate 21 is shown on the upper side in order to match with the previous figure. The mounting is performed by using the solder balls 9b on the device chip 1c side and the Cu lands 2 on the mounting substrate 51 side on which the cream solder layer 23 is previously formed by application.
2 are brought into contact with each other, and the heat treatment in a reflow furnace is completed.

【００２６】エージング後にはＢＬＭ膜８ｗ内における
ＳｎとＣｕの合金化反応がさらに進み、未反応のＣｕ膜
６が消失すると共に、Ｐｂ析出物１０がさらに大きく成
長してＳｎ−Ｃｕ合金層１１とＣｒ膜５との界面の大部
分を占めるようになる。従来ならば、Ｐｂ析出物１０と
Ｃｒ膜５との密着性の不足に起因してクラックが発生す
るところであるが、本発明では上記界面に原子混合層Ａ
Ｍが存在しており、この層がＰｂ析出物１０に対しても
高い密着性を発揮するために、クラックの発生が効果的
に防止される。After the aging, the alloying reaction between Sn and Cu in the BLM film 8w further proceeds, the unreacted Cu film 6 disappears, and the Pb precipitate 10 grows larger and the Sn—Cu alloy layer 11 Most of the interface with the Cr film 5 is occupied. Conventionally, cracks are likely to occur due to insufficient adhesion between the Pb precipitate 10 and the Cr film 5, but in the present invention, the atomic mixed layer A
Since M is present and this layer exhibits high adhesion to the Pb precipitates 10, cracks are effectively prevented.

【００２７】次に、上述の半導体装置の製造方法につい
て、図１ないし図７を参照しながら説明する。ここで
は、Ｃｕ膜５の一部を形成した段階でＡｒイオン照射を
行なって原子混合層ＡＭを形成する方法を述べる。ま
ず、図１に示されるように、すべての素子形成が終了し
たデバイス基板１上でＡｌ電極パッド２のパターニング
を行い、続いて基体の全面をたとえばプラズマＣＶＤ法
により成膜されるＳｉＮパッシベーション膜３で被覆
し、さらにこの膜をパターニングして上記Ａｌ電極パッ
ド２を露出させるように開口３ａを形成した。次に、基
体の全面に感光性のポリイミド膜（東レ社製：商品名Ｕ
Ｒ−３１００，比誘電率ε≒３．２）を約５μｍの厚さ
に塗布し、ポリイミド膜４を形成した。次に、ｇ線によ
るフォトリソグラフィと現像処理とを経てポリイミド膜
４をパターニングし、上記Ａｌ電極パッド２を露出させ
るための開口４を形成した。この開口４ａは、先に形成
されたＳｉＮパッシベーション膜３の開口３ａの内部に
開口されており、Ａｌ電極パッド２と後工程で形成され
るＢＬＭ膜とのコンタクト面積を規定するものである。Next, a method of manufacturing the above-described semiconductor device will be described with reference to FIGS. Here, a method of forming an atomic mixed layer AM by irradiating Ar ions at the stage when a part of the Cu film 5 is formed will be described. First, as shown in FIG. 1, an Al electrode pad 2 is patterned on a device substrate 1 on which all elements have been formed, and then an SiN passivation film 3 formed on the entire surface of the substrate by, for example, a plasma CVD method. Then, the film was patterned to form an opening 3a so as to expose the Al electrode pad 2. Next, a photosensitive polyimide film (trade name: U, manufactured by Toray Industries, Inc.) is formed on the entire surface of the substrate.
R-3100, relative permittivity ε ≒ 3.2) was applied to a thickness of about 5 μm to form a polyimide film 4. Next, the polyimide film 4 was patterned through photolithography using g-line and development processing, and an opening 4 for exposing the Al electrode pad 2 was formed. The opening 4a is opened inside the opening 3a of the previously formed SiN passivation film 3, and defines a contact area between the Al electrode pad 2 and a BLM film formed in a later step.

【００２８】次に、上記のデバイス基板１を平行平板型
プラズマＲＩＥ装置に搬入し、Ａｒスパッタ・エッチン
グによる前処理を行った。この前処理は、Ａｌ電極パッ
ド２の表面の自然酸化膜を除去する目的で行われるもの
である。前処理条件は、たとえば下記のとおりとした。装置平行平板型ＲＦプラズマ装置Ａｒ流量２５ＳＣＣＭ圧力１．０ＰａＲＦパワー３００Ｗ（１３．５６ＭＨｚ）ウェハ温度室温処理時間１８０秒Next, the device substrate 1 was carried into a parallel plate type plasma RIE apparatus, and pre-processed by Ar sputter etching. This pretreatment is performed for the purpose of removing the natural oxide film on the surface of the Al electrode pad 2. The pretreatment conditions were, for example, as follows. Apparatus Parallel plate type RF plasma apparatus Ar flow rate 25 SCCM pressure 1.0 Pa RF power 300 W (13.56 MHz) Wafer temperature Room temperature Processing time 180 seconds

【００２９】次に、上記Ａｌ電極パッド２の表面に自然
酸化膜を再成長させないようにウェハを真空下でＤＣス
パッタリング装置に搬送し、図２に示されるような厚さ
約０．１μｍのＣｒ膜５と、厚さ約０．１μｍの１層目
Ｃｕ膜６ｆとを順次スパッタリング成膜した。このとき
の成膜条件は、たとえば以下のとおりとした。Next, the wafer is transferred to a DC sputtering apparatus under a vacuum so that a natural oxide film is not regrown on the surface of the Al electrode pad 2, and a Cr film having a thickness of about 0.1 μm as shown in FIG. The film 5 and the first Cu film 6f having a thickness of about 0.1 μm were sequentially formed by sputtering. The film forming conditions at this time were as follows, for example.

【００３０】次に、図３に示されるようにＡｒ⁺イオン
照射を行い、上記Ｃｒ膜５と１層目Ｃｕ膜６ｆとの界面
に厚さ約０．０２μｍの原子混合層ＡＭを形成した。こ
のときのＡｒ⁺イオン照射の条件は、たとえばイオン加
速エネルギー２００ｋｅＶ、ドース量１×１０¹⁶／ｃｍ
²とした。次に、上記１層目Ｃｕ膜６ｆの表面を前述の
Ａｒスパッタ・エッチング条件でクリーニングした後、
図４に示されるように残余のＣｕ膜として厚さ約０．９
μｍの２層目Ｃｕ膜６ｓと、厚さ約０．１μｍのＡｕ膜
７とを順次スパッタリング成膜した。ここで、Ａｕ膜７
の成膜条件は一例として下記のとおりとした。上記Ａｕ膜７の成膜により、初期のＢＬＭ膜８を完成し
た。この後、基体の上に図示されないレジスト・パター
ンを形成し、このパターンをマスクとして上記ＢＬＭ膜
８をエッチングすることにより、図５に示されるような
ＢＬＭパターン８ｐを形成した。これが、Ａｌ電極パッ
ド２の露出面を被覆して選択的に形成される下地膜に相
当する。Next, as shown in FIG. 3, Ar⁺ ion irradiation was performed to form an atomic mixed layer AM having a thickness of about 0.02 μm at the interface between the Cr film 5 and the first Cu film 6f. The conditions for the Ar⁺ ion irradiation at this time are, for example, an ion acceleration energy of 200 keV and a dose of 1 × 10¹⁶ / cm.
^{And 2} . Next, after cleaning the surface of the first Cu film 6f under the Ar sputtering / etching conditions described above,
As shown in FIG. 4, the remaining Cu film has a thickness of about 0.9.
A second Cu film 6 s having a thickness of μm and an Au film 7 having a thickness of about 0.1 μm were sequentially formed by sputtering. Here, the Au film 7
The film forming conditions were as follows as an example. By forming the Au film 7, the initial BLM film 8 was completed. Thereafter, a resist pattern (not shown) was formed on the substrate, and the BLM film 8 was etched using this pattern as a mask, thereby forming a BLM pattern 8p as shown in FIG. This corresponds to a base film selectively formed by covering the exposed surface of the Al electrode pad 2.

【００３１】次に、図６に示されるように、上記ＢＬＭ
膜パターン８ｐを被覆するハンダ膜パターン９を形成し
た。上記ハンダ膜パターン９をリフトオフ法により形成
する場合には、たとえば次のような手順で行なうことが
できる。まず、ハンダ膜の被着部位においてＢＬＭパタ
ーン８ｐを露出させるような開口を有する十分な厚さの
レジスト・パターンを基体上に形成し、次に基体の全面
にたとえば９７％Ｐｂ−３％Ｓｎ合金からなるハンダ膜
を蒸着あるいはメッキにより被着させる。この後、レジ
スト・パターン８上に被着されたハンダ膜の不要部分を
除去すれば、ＢＬＭ膜パターン８ｐに接続するハンダ膜
パターン９を残すことができる。なお、この段階では、
合金化反応を促進させるような熱が基体に加えられてい
ないため、ＢＬＭ膜パターン８ｐの微細構造は初期状態
を保っている。Next, as shown in FIG.
A solder film pattern 9 covering the film pattern 8p was formed. When the solder film pattern 9 is formed by the lift-off method, for example, the following procedure can be performed. First, a resist pattern having a sufficient thickness having an opening to expose the BLM pattern 8p at a portion where the solder film is to be deposited is formed on the substrate, and then, for example, a 97% Pb-3% Sn alloy is formed on the entire surface of the substrate. Is deposited by vapor deposition or plating. Thereafter, if an unnecessary portion of the solder film deposited on the resist pattern 8 is removed, the solder film pattern 9 connected to the BLM film pattern 8p can be left. At this stage,
Since the heat for promoting the alloying reaction is not applied to the base, the microstructure of the BLM film pattern 8p maintains the initial state.

【００３２】次に、いわゆるウェットバック工程を経て
ハンダボールを形成した。まず、ハンダ膜パターン９の
表面にフラックスを塗布した。このフラックスは、アミ
ン系活性剤，アルコール系溶媒，ロジン，およびポリグ
リコール等の樹脂を主成分とし、ハンダ膜９の還元およ
び表面活性化作用を有するものである。この状態の基体
をリフロー炉に搬入し、Ｎ₂雰囲気下で段階的に昇温す
ると、ハンダ膜パターン９は溶融しながら自身の表面張
力で球状に収縮した。この結果、図７に示されるよう
に、ＢＬＭ膜８ｗ上にハンダボール９ｂが形成された。
この後、デバイス基板１をダイシングして個々のデバイ
ス・チップ１ｃに分割し、本発明の半導体装置を完成し
た。Next, a solder ball was formed through a so-called wet back process. First, a flux was applied to the surface of the solder film pattern 9. This flux is mainly composed of an amine-based activator, an alcohol-based solvent, rosin, and a resin such as polyglycol, and has a function of reducing and activating the surface of the solder film 9. When the substrate in this state was carried into a reflow furnace and the temperature was increased stepwise under an N₂ atmosphere, the solder film pattern 9 shrank spherically due to its own surface tension while melting. As a result, as shown in FIG. 7, a solder ball 9b was formed on the BLM film 8w.
Thereafter, the device substrate 1 was diced and divided into individual device chips 1c to complete the semiconductor device of the present invention.

【００３３】次に、上記のデバイス・チップ１ｃの接合
信頼性を調べるために、このチップを実際に図８に示さ
れるように実装基板２１上に実装し、サイクル試験を行
った。この結果、−２５℃〜１２５℃の範囲における温
度サイクルを１５００回繰り返してもオープン故障は認
められず、原子混合層ＡＭを持たない従来品に比べて接
合信頼性および耐久性が著しく改善されていた。また、
製造プロセスのバラツキによる初期不良も抑制されるこ
とが確認された。また、従来は熱ストレスを緩和させる
ための樹脂をデバイス・チップと実装基板との隙間に樹
脂を封入して接合信頼性を高めることも行なわれていた
が、本発明ではかかる樹脂を用いなくても十分な接合信
頼性が得られることがわかった。Next, in order to check the bonding reliability of the device chip 1c, this chip was actually mounted on a mounting board 21 as shown in FIG. 8, and a cycle test was performed. As a result, even if the temperature cycle in the range of −25 ° C. to 125 ° C. is repeated 1500 times, no open failure is recognized, and the joining reliability and durability are remarkably improved as compared with the conventional product having no atomic mixed layer AM. Was. Also,
It was confirmed that initial defects due to variations in the manufacturing process were also suppressed. Conventionally, a resin for reducing thermal stress has been filled in a gap between the device chip and the mounting board to increase bonding reliability. However, the present invention does not use such a resin. It was also found that sufficient bonding reliability could be obtained.

【００３４】実施例２本実施例では、ＢＬＭ膜を構成する異種の金属膜をすべ
て積層してからＡｒ⁺イオン照射により原子混合層ＡＭ
を形成した。まず、前掲の図１に示した基体上に連続ス
パッタリングにより厚さ約０．１μｍのＣｒ膜５、厚さ
約１．０μｍのＣｕ膜６、厚さ約０．１μｍのＡｕ膜７
を順次成膜し、図９に示されるようなＢＬＭ膜８を成膜
した。各膜の成膜条件は、すべて実施例１と同じとし
た。次に、図１０に示されるように、上記ＢＬＭ膜８に
対してＡｒ⁺イオン照射を行った。このときのＡｒ⁺イ
オン照射は、イオンの飛程を実施例１よりも大きくする
必要から、たとえばイオン加速エネルギー１２００ｋｅ
Ｖ、ドース量１×１０¹⁵／ｃｍ²とした。この結果、上
記Ｃｕ膜６とＣｒ膜５の界面に厚さ約０．０５μｍの原
子混合層ＡＭが形成された。Embodiment 2 In this embodiment, after all the different kinds of metal films constituting the BLM film are laminated, the atomic mixed layer AM is irradiated by Ar⁺ ion irradiation.
Was formed. First, a Cr film 5 having a thickness of about 0.1 μm, a Cu film 6 having a thickness of about 1.0 μm, and an Au film 7 having a thickness of about 0.1 μm are formed on the substrate shown in FIG.
Were sequentially formed, and a BLM film 8 as shown in FIG. 9 was formed. All the film forming conditions were the same as in Example 1. Next, as shown in FIG. 10, the BLM film 8 was irradiated with Ar⁺ ions. In this case, the irradiation of Ar⁺ ions requires the ion range to be larger than that in the first embodiment.
V, the dose amount was 1 × 10¹⁵ / cm² . As a result, an atomic mixed layer AM having a thickness of about 0.05 μm was formed at the interface between the Cu film 6 and the Cr film 5.

【００３５】これ以降は、実施例１と同様にハンダボー
ル９ｂを形成し、最終的に実施例１と同じ構成のデバイ
ス・チップ１ｃを得た。このデバイス・チップ１ｃも、
接合信頼性および耐久性に優れ、また製造プロセスのバ
ラツキによる初期不良も抑制されたものであった。本実
施例では、イオン照射条件として高いイオン加速エネル
ギーを要するため、制御を精密に行なう必要があるが、
ＢＬＭ膜８の成膜を連続的に行なうことができるため、
スループットの向上が期待できる。Thereafter, solder balls 9b were formed in the same manner as in the first embodiment, and finally a device chip 1c having the same configuration as in the first embodiment was obtained. This device chip 1c also
The bonding reliability and the durability were excellent, and the initial failure due to the variation in the manufacturing process was suppressed. In this embodiment, since high ion acceleration energy is required as the ion irradiation condition, it is necessary to perform control precisely,
Since the BLM film 8 can be continuously formed,
An improvement in throughput can be expected.

【００３６】以上、本発明を２例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、デバイス・チップの構成、各
材料膜の構成材料や成膜条件や膜厚、イオン照射条件等
の細部については、適宜変更、選択、組合せが可能であ
る。Although the present invention has been described based on two embodiments, the present invention is not limited to these embodiments. For example, the details of the configuration of the device chip, the constituent materials of each material film, the film forming conditions, the film thickness, the ion irradiation conditions, and the like can be appropriately changed, selected, and combined.

【００３７】[0037]

【発明の効果】以上の説明からも明らかなように、本発
明の半導体装置はデバイス基板上の電極パッドとハンダ
ボールとの間に介在される下地膜を構成する金属膜のう
ち、電極パッドに対する密着性を確保するための第１金
属膜と、ハンダボールの構成元素との密着性を確保する
ための第２金属膜との間に原子混合層を有するものであ
り、この原子混合層の優れた密着力により、ウェットバ
ック、エージング、サイクル試験等の加熱により下地膜
内部で進行する合金化反応に起因する金属層間のクラッ
クが防止され、実装品の接合信頼性と耐久性を向上させ
ることができる。また、製造プロセスのバラツキに起因
する初期不良も、著しく低減させることができる。接合
信頼性向上のためにデバイス・チップと実装基板との隙
間に樹脂を封入する必要もなくなるので、材料の節約、
工数の削減にもつながる。上記のクラック防止効果は、
電極パッドにＡｌ系合金、第１金属膜にＣｒ、第２金属
膜にＣｕ、ハンダボールにＰｂ−Ｓｎ合金といった典型
的な材料を用いた場合にも十分に発揮され、実用上有益
である。As is apparent from the above description, the semiconductor device according to the present invention has a structure in which the metal film constituting the base film interposed between the electrode pad on the device substrate and the solder ball has a smaller thickness with respect to the electrode pad. An atomic mixture layer is provided between the first metal film for ensuring adhesion and the second metal film for ensuring adhesion with the constituent elements of the solder ball. The adhesive force prevents cracks between metal layers due to alloying reaction that progresses inside the base film due to heating such as wet back, aging, cycle test, etc., and improves the bonding reliability and durability of mounted products it can. Also, initial failures due to variations in the manufacturing process can be significantly reduced. There is no need to enclose resin in the gap between the device chip and the mounting board to improve bonding reliability.
This also leads to a reduction in man-hours. The above crack prevention effect
This is sufficiently exhibited when a typical material such as an Al-based alloy is used for the electrode pad, Cr is used for the first metal film, Cu is used for the second metal film, and a Pb-Sn alloy is used for the solder ball.

【００３８】上記原子混合層は、第１金属膜と第２金属
膜との界面に飛程を合わせて不活性イオン照射を行なえ
ば容易に形成することができ、何ら特殊な半導体製造装
置を要するものではない。不活性イオン照射は、第１金
属膜と第２金属膜の一部のみを積層した状態で行なえば
制御性が改善され、下地膜を構成する異種の金属膜をす
べて積層した状態で行なえばスループットが改善され
る。電極パッド上への下地膜の形成を全面成膜とパター
ニングの組み合わせで行うことは、レジスト・パターン
を用いるリフトオフ法に比べてプロセス精度の観点で有
利である。また、ハンダボールをウェットバック法で形
成することは、ウェハ状態での一括したハンダボール形
成を可能とし、スループット向上の観点で有利である。
本発明は、上述のような下地膜の特性改善を通じて特に
ＢＧＡによるベアチップ実装の信頼性を著しく改善する
ものであり、最終的には携帯用電子機器の小型化、薄型
化、軽量化の進展に大きく貢献するものである。The above-mentioned atomic mixed layer can be easily formed by irradiating inert ions with the range adjusted to the interface between the first metal film and the second metal film, and requires any special semiconductor manufacturing equipment. Not something. The controllability is improved when the inert ion irradiation is performed in a state where only a part of the first metal film and the second metal film are stacked, and the throughput is improved when the different metal films constituting the base film are all stacked. Is improved. Performing the formation of the base film on the electrode pads by a combination of the entire film formation and patterning is advantageous from the viewpoint of process accuracy as compared with the lift-off method using a resist pattern. Forming the solder balls by the wet back method enables batch formation of the solder balls in the wafer state, which is advantageous from the viewpoint of improving the throughput.
The present invention remarkably improves the reliability of bare chip mounting by BGA through the above-described improvement of the characteristics of the underlayer, and eventually leads to the progress of miniaturization, thinning, and weight reduction of portable electronic devices. It is a great contribution.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明を適用したプロセス例において、デバイ
ス基板上のＡｌ電極パッドの上でポリイミド膜をパター
ニングした状態を示す模式的断面図である。FIG. 1 is a schematic cross-sectional view showing a state in which a polyimide film is patterned on an Al electrode pad on a device substrate in a process example to which the present invention is applied.

【図２】図１の基体の全面に、Ｃｒ膜および１層目Ｃｕ
膜を順次成膜した状態を示す模式的断面図である。FIG. 2 shows a Cr film and a first Cu layer on the entire surface of the substrate of FIG.
FIG. 3 is a schematic cross-sectional view showing a state in which films are sequentially formed.

【図３】Ａｒ⁺イオン照射により図２のＣｒ膜と１層目
Ｃｕ膜との界面に原子混合層を形成した状態を示す図で
あり、（ａ）はＡｌ電極パッド近傍の模式的断面図、
（ｂ）はその要部拡大断面図である。FIG. 3 is a diagram showing a state in which an atomic mixed layer is formed at the interface between the Cr film and the first Cu film in FIG. 2 by Ar⁺ ion irradiation, and (a) is a schematic cross-sectional view near an Al electrode pad; ,
(B) is an enlarged sectional view of a main part thereof.

【図４】図３の基体の全面に、２層目Ｃｕ膜およびＡｕ
膜を順次成膜してＢＬＭ膜を完成させた状態を示す図で
あり、（ａ）はＡｌ電極パッド近傍の模式的断面図、
（ｂ）はその要部拡大断面図である。FIG. 4 shows a second-layer Cu film and Au on the entire surface of the substrate of FIG. 3;
It is a figure which shows the state which formed the film in order and completed the BLM film, (a) is a schematic cross section near Al electrode pad,
(B) is an enlarged sectional view of a main part thereof.

【図５】図４のＢＬＭ膜をパターニングした状態を示す
模式的断面図である。FIG. 5 is a schematic cross-sectional view showing a state where the BLM film of FIG. 4 is patterned.

【図６】図５のＢＬＭ膜パターンを被覆してハンダ膜パ
ターンを形成した状態を示す図であり、（ａ）はＡｌ電
極パッド近傍の模式的断面図、（ｂ）はその要部拡大断
面図である。6A and 6B are diagrams showing a state in which a solder film pattern is formed by covering the BLM film pattern of FIG. 5; FIG. 6A is a schematic cross-sectional view near an Al electrode pad; FIG. FIG.

【図７】ウェットバックにより図６のハンダ膜パターン
をハンダボールに変化させた状態を示す図であり、
（ａ）はＡｌ電極パッド近傍の模式的断面図、（ｂ）は
その要部拡大断面図である。FIG. 7 is a diagram showing a state in which the solder film pattern of FIG. 6 is changed to a solder ball by wet back;
(A) is a schematic cross-sectional view near the Al electrode pad, and (b) is an enlarged cross-sectional view of a main part thereof.

【図８】図７のデバイス・基板を分割して得られたデバ
イス・チップを実装基板に実装し、エージングを行った
状態を示す図であり、（ａ）はある接合部分の近傍の模
式的断面図、（ｂ）はその要部拡大断面図である。8A and 8B are diagrams showing a state in which a device chip obtained by dividing the device / substrate of FIG. 7 is mounted on a mounting substrate and subjected to aging, and FIG. 8A is a schematic view showing the vicinity of a certain joint; Sectional drawing, (b) is the principal part enlarged sectional view.

【図９】本発明を適用した他のプロセス例において、Ｃ
ｒ膜、Ｃｕ膜、Ａｕ膜を順次積層したＢＬＭ膜を成膜し
た状態を示す図であり、（ａ）はＡｌ電極パッド近傍の
模式的断面図、（ｂ）はその要部拡大断面図である。FIG. 9 shows another example of a process to which the present invention is applied.
It is a figure which shows the state which formed the BLM film which laminated | stacked the r film, the Cu film, and the Au film in order, (a) is a typical sectional view near Al electrode pad, (b) is the principal part enlarged sectional view. is there.

【図１０】Ａｒ⁺イオン照射により図９のＣｒ膜とＣｕ
膜との界面に原子混合層を形成した状態を示す図であ
り、（ａ）はＡｌ電極パッド近傍の模式的断面図、
（ｂ）はその要部拡大断面図である。[10] Cr film 9 by Ar⁺ ion irradiation and Cu
It is a figure which shows the state which formed the atomic mixed layer in the interface with the film | membrane, (a) is a schematic cross section near Al electrode pad,
(B) is an enlarged sectional view of a main part thereof.

【図１１】従来プロセスにおいて、デバイス・チップ上
のハンダボールと実装基板上のＣｕランドとの位置合わ
せを行っている状態を示す模式的断面図である。FIG. 11 is a schematic cross-sectional view showing a state in which a solder ball on a device chip is aligned with a Cu land on a mounting board in a conventional process.

【図１２】図１１のデバイス・チップを実装基板上に実
装した状態を示す模式的断面図である。12 is a schematic cross-sectional view showing a state where the device chip of FIG. 11 is mounted on a mounting board.

【図１３】エージングを経て図１２のＢＬＭ膜にクラッ
クが発生した状態を示す模式的断面図である。FIG. 13 is a schematic cross-sectional view showing a state in which cracks have occurred in the BLM film of FIG. 12 after aging.

【図１４】ウェットバック前のＢＬＭ膜とその近傍を示
す要部拡大断面図である。FIG. 14 is an enlarged sectional view of a main part showing a BLM film before wet back and the vicinity thereof.

【図１５】ウェットバック後のＢＬＭ膜とその近傍を示
す要部拡大断面図である。FIG. 15 is an enlarged sectional view of a main part showing the BLM film after wet back and the vicinity thereof.

【図１６】エージング後のＢＬＭ膜とその近傍を示す要
部拡大断面図である。FIG. 16 is an enlarged sectional view of a main part showing the BLM film after aging and its vicinity.

【符号の説明】[Explanation of symbols]

１…デバイス基板１ｃ…デバイス・チップ２…Ａｌ
電極パッド３…ＳｉＮパッシベーション膜４…ポリ
イミド膜５…Ｃｒ膜６…Ｃｕ膜６ｆ…１層目Ｃｕ
膜６ｓ…２層目Ｃｕ膜７…Ａｕ膜８…ＢＬＭ膜
８ｐ…ＢＬＭ膜パターン８ｗ…（ウェットバック後
の）ＢＬＭ膜８ａ…（エージング後の）ＢＬＭ膜９
…ハンダ膜パターン９ｂ…ハンダボール１０…Ｐｂ
析出物１１…Ｓｎ−Ｐｂ合金層２１…実装基板２
２…Ｃｕランド２３…クリームハンダ層ＡＭ…原子
混合層DESCRIPTION OF SYMBOLS 1 ... Device board 1c ... Device chip 2 ... Al
Electrode pad 3 ... SiN passivation film 4 ... Polyimide film 5 ... Cr film 6 ... Cu film 6f ... First layer Cu
Film 6s: Second Cu film 7: Au film 8: BLM film
8p BLM film pattern 8w BLM film (after wet back) 8a BLM film (after aging) 9
... Solder film pattern 9b ... Solder ball 10 ... Pb
Precipitate 11: Sn-Pb alloy layer 21: Mounting substrate 2
2: Cu land 23: Cream solder layer AM: Atomic mixed layer

Claims

Translated fromJapanese

【特許請求の範囲】[Claims]

【請求項１】デバイス基板の一方の主面に露出される
電極パッドと、異種の金属膜の積層体よりなり、前記電
極パッドの露出面を被覆して選択的に形成される下地膜
と、前記下地膜の上に形成されるハンダボールとを有する半
導体装置であって、前記下地膜は、前記電極パッドに対する密着性を確保す
るための第１金属膜と、前記ハンダボールの構成元素と
の密着性を確保するための第２金属膜との少なくとも２
層の金属膜を含み、該第１金属膜と該第２金属膜との界
面にこれら両膜の構成原子が混在する原子混合層が形成
されていることを特徴とする半導体装置。An electrode pad exposed on one main surface of a device substrate; and a base film made of a laminate of different kinds of metal films and selectively formed by covering an exposed surface of the electrode pad; A semiconductor device having a solder ball formed on the base film, wherein the base film is formed of a first metal film for ensuring adhesion to the electrode pad, and a constituent element of the solder ball. At least 2 with the second metal film for ensuring adhesion
A semiconductor device comprising a metal film of a layer, and an atomic mixed layer in which constituent atoms of both films are mixed at an interface between the first metal film and the second metal film.

【請求項２】前記電極パッドがＡｌ系合金、前記第１
金属膜がＣｒ、前記第２金属膜がＣｕ、前記ハンダボー
ルがＰｂ−Ｓｎ合金よりなることを特徴とする請求項１
記載の半導体装置。2. The method according to claim 1, wherein the electrode pad is an Al-based alloy,
The metal film is made of Cr, the second metal film is made of Cu, and the solder ball is made of a Pb-Sn alloy.
13. The semiconductor device according to claim 1.

【請求項３】デバイス基板の一方の主面に露出される
電極パッドの露出面を被覆するごとく、異種の金属膜の
積層体よりなる下地膜を選択的に形成し、この下地膜の
上にハンダボールを形成する半導体装置の製造方法であ
って、前記下地膜は、前記電極パッドに対する密着性を確保するための第１金
属膜と、前記ハンダボールの構成元素との密着性を確保
するための第２金属膜との少なくとも２層の金属膜をこ
の順に成膜する第１工程と、前記少なくとも２層の金属膜に対して不活性イオン照射
を行うことにより、前記第１金属膜と前記第２金属膜と
の界面にこれら両膜の構成原子が混在する原子混合層を
形成する第２工程とを経て形成することを特徴とする半
導体装置の製造方法。3. An underlayer consisting of a stack of different kinds of metal films is selectively formed so as to cover an exposed surface of the electrode pad exposed on one main surface of the device substrate. A method for manufacturing a semiconductor device for forming a solder ball, wherein the base film is for securing adhesion between a first metal film for securing adhesion to the electrode pad and a constituent element of the solder ball. A first step of forming at least two layers of a metal film with the second metal film in this order, and irradiating the at least two layers of the metal film with inert ions to form the first metal film and the second metal film. A second step of forming an atomic mixed layer in which the constituent atoms of both films are mixed at the interface with the second metal film.

【請求項４】前記第１工程では、前記第２金属膜の上
にこの膜の酸化を防止するための酸化防止金属膜を成膜
することを特徴とする請求項３記載の半導体装置の製造
方法。4. The manufacturing of a semiconductor device according to claim 3, wherein in the first step, an antioxidant metal film for preventing oxidation of the second metal film is formed on the second metal film. Method.

【請求項５】前記第１工程では、前記第１金属膜を成
膜した後、この上に前記第２金属膜の予定膜厚の一部を
成膜し、前記第２工程にて前記原子混合層を形成した後、前記第２金属膜の残部を成膜する第３工程を設けること
を特徴とする請求項３記載の半導体装置の製造方法。5. In the first step, after the first metal film is formed, a part of a predetermined thickness of the second metal film is formed thereon, and the atom is formed in the second step. 4. The method according to claim 3, further comprising a third step of forming a remaining portion of the second metal film after forming the mixed layer.

【請求項６】前記第３工程では、前記第２金属膜の残
部の上にこの膜の酸化を防止するための酸化防止金属膜
を成膜することを特徴とする請求項５記載の半導体装置
の製造方法。6. The semiconductor device according to claim 5, wherein in the third step, an antioxidant metal film for preventing oxidation of the second metal film is formed on the remaining portion of the second metal film. Manufacturing method.

【請求項７】前記電極パッドの構成材料としてＡｌ系
合金、前記第１金属膜の構成材料としてＣｒ、前記第２
金属膜の構成材料としてＣｕ、前記ハンダボールの構成
材料としてＰｂ−Ｓｎ合金をそれぞれ用いることを特徴
とする請求項３記載の半導体装置の製造方法。7. An Al-based alloy as a constituent material of the electrode pad, Cr as a constituent material of the first metal film, and a second material of the second metal film.
4. The method according to claim 3, wherein Cu is used as a constituent material of the metal film and a Pb-Sn alloy is used as a constituent material of the solder ball.

【請求項８】前記酸化防止金属膜の構成材料としてＡ
ｕを用いることを特徴とする請求項４または請求項６に
記載の半導体装置の製造方法。8. A material as a constituent material of the antioxidant metal film
7. The method for manufacturing a semiconductor device according to claim 4, wherein u is used.

【請求項９】前記下地膜は、前記デバイス基板の一方
の主面の全面に前記積層体を形成した後、前記電極パッ
ドの露出面を被覆する部位を選択的に残すごとく該積層
体をパターニングして形成することを特徴とする請求項
３記載の半導体装置の製造方法。9. The method according to claim 9, wherein the base film is formed on the entire surface of one main surface of the device substrate, and then the stacked body is patterned so as to selectively leave a portion covering the exposed surface of the electrode pad. 4. The method for manufacturing a semiconductor device according to claim 3, wherein the semiconductor device is formed.

【請求項１０】前記ハンダボールは、選択的に形成さ
れた前記下地膜を被覆するごとくハンダ膜パターンを形
成した後、このハンダ膜パターンを加熱収縮させること
により前記下地膜上に自己整合的に形成することを特徴
とする請求項３記載の半導体装置の製造方法。10. The solder ball forms a solder film pattern so as to cover the selectively formed base film, and then heat shrinks the solder film pattern so as to be self-aligned on the base film. 4. The method according to claim 3, wherein the semiconductor device is formed.