【０００１】[0001]
【発明の属する技術分野】本発明はＬＥＤ（発光ダイオ
ード）、ＬＤ（レーザダイオード）等の発光素子、太陽
電池、光センサー等の受光素子、又はトランジスタ等の
電子デバイスに使用される窒化物半導体（ＩｎXＡｌYＧ
ａ1-X-YＮ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）よりなる素
子に関する。なお、本明細書において使用する一般式Ｉ
ｎXＧａ1-XＮ、ＡｌYＧａ1-YＮ等は単に窒化物半導体層
の組成式を示すものであって、異なる層が例えば同一の
一般式で示されていても、それらの層のＸ値、Ｙ値が一
致していることまで示すものではない。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor used for a light emitting element such as an LED (light emitting diode) and an LD (laser diode), a light receiving element such as a solar cell and an optical sensor, or an electronic device such as a transistor. InX AlY G
a1-XY N, 0 ≦ X, 0 ≦ Y, X + Y ≦ 1) The general formula I used in this specification
n X Ga 1-X N, Al Y Ga 1-Y N , etc. is a merely shows the composition formula of the nitride semiconductor layer, even though shown in different layers, for example, the same formula, the layers It does not indicate that the X value and Y value of are the same.
【０００２】[0002]
【従来の技術】窒化物半導体は高輝度青色ＬＥＤ、純緑
色ＬＥＤの材料として、フルカラーＬＥＤディスプレ
イ、交通信号等で最近実用化されたばかりである。これ
らの各種デバイスに使用されるＬＥＤは、ｎ型窒化物半
導体層とｐ型窒化物半導体層との間に、単一量子井戸構
造（ＳＱＷ：Single-Quantum- Well）のＩｎＧａＮより
なる活性層が挟まれたダブルへテロ構造を有している。
青色、緑色等の波長はＩｎＧａＮ活性層のＩｎ組成比を
増減することで決定されている。2. Description of the Related Art Nitride semiconductors have just recently been put to practical use in full-color LED displays, traffic signals and the like as materials for high-brightness blue LEDs and pure green LEDs. LEDs used for these various devices have an active layer made of InGaN having a single quantum well structure (SQW) between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer. It has a double hetero structure sandwiched between.
Wavelengths such as blue and green are determined by increasing or decreasing the In composition ratio of the InGaN active layer.
【０００３】また、本出願人は、最近この材料を用いて
パルス電流下、室温での４１０ｎｍのレーザ発振を世界
で初めて発表した（例えば、Jpn.J.Appl.Phys. Vol35
(1996) pp.L74-76）。このレーザ素子はパルス幅２μ
ｓ、パルス周期２ｍｓの条件で、閾値電流６１０ｍＡ、
閾値電流密度８．７ｋＡ／cm2、４１０ｎｍの発振を示
す。さらにまた、閾値電流が低い改良したレーザ素子
を、Appl.Phys.Lett.，Vol.69，No.10，2 Sep. 1996，
p.1477-1479において発表した。このレーザ素子は、ｐ
型窒化物半導体層の一部にリッジストライプが形成され
た構造を有しており、パルス幅１μｓ、パルス周期１ｍ
ｓ、デューティー比０．１％で、閾値電流１８７ｍＡ、
閾値電流密度３ｋＡ／cm2、４１０ｎｍの発振を示す。In addition, the present applicant recently announced the world's first laser oscillation of 410 nm at room temperature under pulse current using this material (for example, see Jpn. J. Appl. Phys. Vol. 35).
(1996) pp. L74-76). This laser element has a pulse width of 2μ.
s, pulse current 2 ms, threshold current 610 mA,
It shows oscillation at a threshold current density of 8.7 kA / cm 2 and 410 nm. Furthermore, an improved laser device having a low threshold current is described in Appl. Phys. Lett., Vol. 69, No. 10, 2 Sep. 1996,
Published on p.1477-1479. This laser element has p
Has a structure in which a ridge stripe is formed in a part of the nitride semiconductor layer, and has a pulse width of 1 μs and a pulse period of 1 m.
s, duty ratio 0.1%, threshold current 187 mA,
It shows oscillation at a threshold current density of 3 kA / cm 2 and 410 nm.
【０００４】[0004]
【発明が解決しようとする課題】窒化物半導体よりなる
青色、緑色ＬＥＤは順方向電流（Ｉｆ）２０ｍＡで、順
方向電圧（Ｖｆ）が３．４Ｖ〜３．６Ｖあり、ＧａＡｌ
Ａｓ系の半導体よりなる赤色ＬＥＤに比べて２Ｖ以上高
いため、さらなるＶｆの低下が望まれている。また、Ｌ
Ｄでは閾値での電流、電圧が未だ高く、室温で連続発振
させるためには、この閾値電流、電圧が下がるような、
さらに電力効率の高い素子を実現する必要がある。The blue and green LEDs made of a nitride semiconductor have a forward current (If) of 20 mA, a forward voltage (Vf) of 3.4 V to 3.6 V, and a GaAl.
Since it is higher than a red LED made of an As-based semiconductor by 2 V or more, further reduction in Vf is desired. Also, L
In D, the current and the voltage at the threshold are still high, and in order to continuously oscillate at room temperature, the threshold current and the voltage decrease.
It is necessary to realize a device with higher power efficiency.
【０００５】従って本発明の目的とするところは、主と
して窒化物半導体よりなるＬＤ素子の閾値での電流、電
圧を低下させることにより連続発振を実現し、またＬＥ
Ｄ素子ではＶｆを低下させ、信頼性が高く、電力効率に
優れた窒化物半導体素子を実現することにある。Accordingly, an object of the present invention is to realize continuous oscillation by lowering the threshold current and voltage of an LD element mainly composed of a nitride semiconductor,
It is an object of the present invention to realize a nitride semiconductor device having a high reliability and a high power efficiency by lowering Vf in a D device.
【０００６】[0006]
【課題を解決するための手段】本発明者らは、窒化物半
導体素子について、活性層を挟んだｐ型層、及び／又は
ｎ型層を改良すべく鋭意検討した結果、活性層を除くｐ
型層、及び／又はｎ型層に超格子層を用いることによ
り、超格子層を用いた層の結晶性を良好にでき、前記問
題を解決できることを新たに見いだし本発明を成すに至
った。すなわち、本発明に係る第１の窒化物半導体素子
は、１又は多層のｐ型窒化物半導体層と、該ｐ型窒化物
半導体層を介してキャリアが注入されて所定の動作をす
る窒化物半導体からなる活性層とを備えた窒化物半導体
素子において、前記ｐ型窒化物半導体層の少なくとも一
つは超格子層であることを特徴とする。これによって、
前記超格子層からなるｐ型窒化物半導体層の抵抗値を極
めて低くできるので、窒化物半導体素子の電力効率を高
くすることができる。Means for Solving the Problems The present inventors have conducted intensive studies on the nitride semiconductor device to improve the p-type layer and / or the n-type layer sandwiching the active layer.
By using a superlattice layer for the mold layer and / or the n-type layer, it has been newly found that the crystallinity of the layer using the superlattice layer can be improved and the above problem can be solved, and the present invention has been accomplished. That is, the first nitride semiconductor device according to the present invention includes one or more p-type nitride semiconductor layers and a nitride semiconductor in which carriers are injected through the p-type nitride semiconductor layers to perform a predetermined operation. And at least one of the p-type nitride semiconductor layers is a superlattice layer. by this,
Since the resistance value of the p-type nitride semiconductor layer composed of the superlattice layer can be extremely reduced, the power efficiency of the nitride semiconductor device can be increased.
【０００７】また、本発明に係る第２の窒化物半導体素
子は、１又は多層のｎ型窒化物半導体層と１又は多層の
ｐ型窒化物半導体層との間に活性層を有する窒化物半導
体素子において、前記ｐ型窒化物半導体層及び前記ｎ型
窒化物半導体層の内の少なくとも一つは、超格子層であ
ることを特徴とする。[0007] A second nitride semiconductor device according to the present invention is a nitride semiconductor having an active layer between one or more n-type nitride semiconductor layers and one or more p-type nitride semiconductor layers. In the device, at least one of the p-type nitride semiconductor layer and the n-type nitride semiconductor layer is a superlattice layer.
【０００８】また、本発明の第１と第２の窒化物半導体
素子においては、前記超格子層の結晶性をさらに良くす
るために、前記超格子層は、１００オングストローム以
下の膜厚を有する窒化物半導体からなる第１の層と、該
第１の層と組成が異なりかつ１００オングストローム以
下の膜厚を有する窒化物半導体からなる第２の層とが積
層されることが好ましい。In the first and second nitride semiconductor devices of the present invention, in order to further improve the crystallinity of the superlattice layer, the superlattice layer has a thickness of 100 Å or less. It is preferable that a first layer made of a nitride semiconductor and a second layer made of a nitride semiconductor having a composition different from that of the first layer and having a thickness of 100 angstroms or less are stacked.
【０００９】さらに、本発明の第１又は第２の窒化物半
導体素子においては、活性層にキャリヤを閉じ込めるた
めに、前記第１の層、及び第２の層の内の少なくとも一
方が、比較的、エネルギーバンドギャップの大きい、少
なくともＡｌを含む窒化物半導体からなることが好まし
く、さらに好ましくはＡｌYＧａ1-YＮ（０＜Ｙ≦１）を
用いる。Further, in the first or second nitride semiconductor device of the present invention, at least one of the first layer and the second layer has a relatively small size in order to confine carriers in the active layer. It is preferable to use a nitride semiconductor having a large energy band gap and containing at least Al, and more preferably AlY Ga1-Y N (0 <Y ≦ 1).
【００１０】また、本発明の第１又は第２の窒化物半導
体素子において、超格子層はＩｎXＧａ1-XＮ（０≦Ｘ≦
１）からなる第１の層と、ＡｌYＧａ1-YＮ（０≦Ｙ≦
１、Ｘ＝Ｙ≠０）からなる第２の層とが積層されてなる
ことが好ましい。ただし、第１の層がＡｌYＧａ1-YＮ、
第２の層がＩｎXＧａ1-XＮでも同じであることはいうま
でもない。この一般式ＡｌYＧａ1-YＮ、及びＩｎXＧａ
1-XＮで表される窒化物半導体は結晶性の良い半導体層
が得られ、結晶欠陥の少ない層を形成できるため、窒化
物半導体全体の結晶性が良くなり、該素子の出力を向上
（電力効率の向上）、該素子がＬＥＤ素子又はＬＤ素子
である場合には、Ｖｆ、閾値電流、電圧等を低くするこ
とができる。尚、本発明の第１又は第２の窒化物半導体
素子では、さらに結晶欠陥の少ない層を形成するため
に、前記超格子層において、前記第１の層が式ＩｎXＧ
ａ1-XＮ（０≦Ｘ＜１）で表される窒化物半導体からな
り、かつ前記第２の層が式ＡｌYＧａ1-YＮ（０＜Ｙ＜
１）で表される窒化物半導体からなることがさらに好ま
しい。[0010] In the first or second nitride semiconductor device of the present invention, the superlattice layer is formed of Inx Ga1 -xN (0 ≦ X ≦
1) and AlY Ga1-Y N (0 ≦ Y ≦
1, X = Y ≠ 0) is preferably laminated. However, the first layer is made of AlY Ga1 -YN,
It goes without saying that the same applies to the case where the second layer is Inx Ga1 -xN. The general formulas AlY Ga1-Y N and InX Ga
The nitride semiconductor represented by1- XN provides a semiconductor layer with good crystallinity and a layer with few crystal defects can be formed, so that the crystallinity of the entire nitride semiconductor is improved and the output of the element is improved ( (Improvement of power efficiency), and when the element is an LED element or an LD element, Vf, threshold current, voltage, and the like can be reduced. In the first or second nitride semiconductor device of the present invention, in order to form a layer having less crystal defects, in the superlattice layer, the first layer has the formula InX G
a1-X N (0 ≦ X <1), and the second layer is formed of the formula AlY Ga1-Y N (0 <Y <
More preferably, it is composed of the nitride semiconductor represented by 1).
【００１１】また、本発明の第１又は第２の窒化物半導
体素子において、前記第１の層、及び第２の層の膜厚
は、７０オングストローム以下であることが好ましく、
さらに好ましくは４０オングストローム以下に設定す
る。また、前記第１の層、及び第２の層の膜厚は、５オ
ングストローム以上であることが好ましく、さらに好ま
しくは１０オングストローム以上に設定する。この範囲
内に設定することにより、従来では成長させにくかった
ＡｌYＧａ1-YＮ（０＜Ｙ≦１）等の窒化物半導体層が結
晶性良く形成することができる。特に、ｐ電極と活性層
との間にあるｐ型窒化物半導体層の内の少なくとも一
層、及び／又はｎ電極が形成される電流注入層としての
ｎ側コンタクト層と活性層との間にあるｎ型窒化物半導
体層の内の少なくとも一層を超格子層とする場合に、そ
の超格子層を構成する第１の層、及び第２の層を前記膜
厚に設定することによる効果が大きい。[0011] In the first or second nitride semiconductor device of the present invention, it is preferable that the first layer and the second layer have a thickness of 70 Å or less,
More preferably, it is set to 40 angstroms or less. The thickness of the first layer and the thickness of the second layer are preferably 5 Å or more, more preferably 10 Å or more. By setting it within this range, a nitride semiconductor layer of AlY Ga1 -Y N (0 <Y ≦ 1) or the like, which has conventionally been difficult to grow, can be formed with good crystallinity. In particular, at least one of the p-type nitride semiconductor layers between the p-electrode and the active layer and / or between the active layer and the n-side contact layer as the current injection layer where the n-electrode is formed. When at least one of the n-type nitride semiconductor layers is a superlattice layer, the effect of setting the first layer and the second layer constituting the superlattice layer to the above-described thickness is great.
【００１２】また、本発明の第１又は第２の窒化物半導
体素子において、前記ｐ型窒化物半導体層として、ｐ電
極を形成するためのｐ側コンタクト層を備え、該ｐ側コ
ンタクト層の膜厚を５００オングストローム以下に設定
することが好ましい。このように、薄く形成することに
より、該ｐ側コンタクト層の厚さ方向の抵抗値を下げる
ことができる。従って、本発明ではさらに、３００オン
グストローム以下に設定することが好ましい。また、該
ｐ側コンタクト層の膜厚の下限は、該ｐ型コンタクト層
の下の半導体層を露出させないように、１０オングスト
ローム以上に設定することが好ましい。Further, in the first or second nitride semiconductor device of the present invention, a p-side contact layer for forming a p-electrode is provided as the p-type nitride semiconductor layer, and a film of the p-side contact layer is provided. It is preferable to set the thickness to 500 angstroms or less. In this manner, by forming the p-side contact layer thin, the resistance value in the thickness direction of the p-side contact layer can be reduced. Therefore, in the present invention, it is further preferable to set the thickness to 300 angstroms or less. The lower limit of the thickness of the p-side contact layer is preferably set to 10 Å or more so that the semiconductor layer under the p-type contact layer is not exposed.
【００１３】本発明の第２の窒化物半導体素子が、前記
ｐ型窒化物半導体層として、ｐ電極を形成するためのｐ
側コンタクト層を備えている場合には、前記超格子層
が、前記活性層と前記ｐ側コンタクト層との間に形成さ
れることが好ましい。A second nitride semiconductor device according to the present invention comprises a p-type nitride semiconductor layer having a p-type electrode for forming a p-electrode.
When a side contact layer is provided, it is preferable that the superlattice layer is formed between the active layer and the p-side contact layer.
【００１４】また、本発明の第２の窒化物半導体素子が
さらに、基板上に第１のバッファ層を介して形成され
た、膜厚０．１μｍ以上の窒化物半導体からなる第２の
バッファ層と、該第２のバッファ層上に形成された、ｎ
型不純物がドープされた窒化物半導体からなるｎ側コン
タクト層を有し、該ｎ側コンタクト層にｎ電極が形成さ
れることが好ましい。これによって、キャリア濃度が大
きく結晶性のよいｎ側コンタクト層を形成することがで
きる。さらに結晶性のよい、前期第２バッファ層を形成
するために、前記第２のバッファ層の不純物濃度が、前
記ｎ側コンタクト層に比較して低濃度であることが好ま
しい。Further, the second nitride semiconductor device of the present invention further comprises a second buffer layer made of a nitride semiconductor having a thickness of 0.1 μm or more and formed on the substrate via the first buffer layer. And n formed on the second buffer layer.
Preferably, the semiconductor device has an n-side contact layer made of a nitride semiconductor doped with a type impurity, and an n-electrode is formed on the n-side contact layer. As a result, an n-side contact layer having a high carrier concentration and good crystallinity can be formed. In order to form the second buffer layer with better crystallinity, it is preferable that the impurity concentration of the second buffer layer is lower than that of the n-side contact layer.
【００１５】また、上記窒化物半導体素子において、前
記第１のバッフア層、及び前記第２のバッファ層の内の
少なくとも一方は、膜厚１００オングストローム以下の
互いに組成が異なる窒化物半導体層が積層された超格子
層よりなることが好ましい。In the above-described nitride semiconductor device, at least one of the first buffer layer and the second buffer layer is formed by stacking nitride semiconductor layers having a thickness of 100 Å or less and having different compositions. It is preferable that the superlattice layer be made of a superlattice layer.
【００１６】また、本発明の第２の窒化物半導体素子
が、前記ｎ型窒化物半導体層として、ｎ電極を形成する
ためのｎ側コンタクト層を備えている場合には、前記超
格子層が、前記活性層と前記ｎ側コンタクト層との間に
形成されることが好ましい。前記活性層と前記ｐ側コン
タクト層との間、又は前記活性層と前記ｎ側コンタクト
層との間に形成される層は、例えば、ＬＤ素子では、キ
ャリア閉じ込め層、光ガイド層として作用するクラッド
層であり、これらの層に適用することにより、閾値電
流、電圧を顕著に低下させることができる。特に、活性
層と前記ｐ型コンタクト層との間にある例えば、ｐ型の
クラッド層に適用することによる閾値電流、電圧を低げ
る効果は大きい。Further, when the second nitride semiconductor device of the present invention includes an n-side contact layer for forming an n-electrode as the n-type nitride semiconductor layer, the superlattice layer is , And between the active layer and the n-side contact layer. A layer formed between the active layer and the p-side contact layer or between the active layer and the n-side contact layer is, for example, a cladding that functions as a carrier confinement layer and an optical guide layer in an LD element. This is a layer, and when applied to these layers, the threshold current and voltage can be significantly reduced. In particular, the effect of lowering the threshold current and voltage by applying to a p-type cladding layer between the active layer and the p-type contact layer is great.
【００１７】また、本発明の第２の窒化物半導体素子に
おいては、前記第１の層及び第２の層の内の少なくとも
一方には、導電型を決定する不純物がドープされている
ことが好ましく、さらに、超格子層内において第１の層
と第２の層で不純物濃度が異なることが好ましい。な
お、導電型を決定する不純物とは、窒化物半導体にドー
プされる周期律表第４Ａ族、４Ｂ族、第６Ａ族、第６Ｂ
族に属するｎ型不純物、及び１Ａ、１Ｂ族、２Ａ族、２
Ｂ族に属するｐ型不純物を指す（以下、本明細書におい
て、適宜ｎ型不純物、ｐ型不純物と記する。）。さら
に、第１の層と第２の層とでバンドギャップエネルギー
が異なる場合には、バンドギャップエネルギーの大きい
方の層の不純物濃度を大きくすることが望ましい。これ
によって、ｐ型窒化物半導体層側に超格子層を形成した
場合の変調ドープによる高出力化が期待できる。Further, in the second nitride semiconductor device of the present invention, it is preferable that at least one of the first layer and the second layer is doped with an impurity which determines a conductivity type. Further, it is preferable that the first layer and the second layer have different impurity concentrations in the superlattice layer. Note that the impurities that determine the conductivity type are groups 4A, 4B, 6A, and 6B of the periodic table doped in the nitride semiconductor.
N-type impurities belonging to group 1A, group 1B, group 2A, 2
Refers to a p-type impurity belonging to Group B (hereinafter, appropriately referred to as an n-type impurity and a p-type impurity in this specification). Further, when the first layer and the second layer have different band gap energies, it is desirable to increase the impurity concentration of the layer having the larger band gap energy. Thereby, high output can be expected by modulation doping when a superlattice layer is formed on the p-type nitride semiconductor layer side.
【００１８】本発明の第２の窒化物半導体素子におい
て、前記超格子層は、ｎ電極が接するｎ側コンタクト層
として形成することができ、この場合特に、超格子層を
構成する第１の層と第２の層とでバンドギャップエネル
ギーが互いに異なり、バンドギャップエネルギーの大き
い方の層の不純物濃度を大きくすることにより、後述す
るＨＥＭＴに類似したような効果により電力効率を向上
させることができる。例えば、レーザ素子では、さらに
閾値電圧、閾値電流が低下する傾向にある。In the second nitride semiconductor device of the present invention, the superlattice layer can be formed as an n-side contact layer in contact with an n-electrode. In this case, in particular, the first layer constituting the superlattice layer The second layer has different band gap energies from each other, and by increasing the impurity concentration in the layer having the larger band gap energy, power efficiency can be improved by an effect similar to the HEMT described later. For example, in a laser device, the threshold voltage and the threshold current tend to further decrease.
【００１９】本発明に係る１つの態様の窒化物半導体素
子は、ｎ側クラッド層を含むｎ型窒化物半導体層と、ｐ
側クラッド層を含むｐ型窒化物半導体層との間に活性層
を備え、該活性層においてレーザ発振する窒化物半導体
素子であって、前記ｎ側クラッド層が、１００オングス
トローム以下の膜厚を有する窒化物半導体からなる第１
の層と、該第１の層と組成が異なりかつ１００オングス
トローム以下の膜厚を有する窒化物半導体からなる第２
の層とが積層された超格子層であり、かつ前記ｐ側クラ
ッド層が、１００オングストローム以下の膜厚を有する
窒化物半導体からなる第３の層と、該第３の層と組成が
異なりかつ１００オングストローム以下の膜厚を有する
窒化物半導体からなる第４の層とが積層された超格子層
であることを特徴とする。これによって、該窒化物半導
体素子は、レーザ発振時の閾値電流及び閾値電圧を低く
することができる。また、本発明に係るレーザ発振させ
る窒化物半導体素子では、前記ｐ側クラッド層及び該ｐ
側クラッド層より上に形成されている層において、共振
方向に峰状のリッジ部が形成されることが好ましい。According to one embodiment of the present invention, there is provided a nitride semiconductor device comprising: an n-type nitride semiconductor layer including an n-side cladding layer;
An active layer is provided between the active layer and a p-type nitride semiconductor layer including a side cladding layer. First made of nitride semiconductor
And a second layer made of a nitride semiconductor having a composition different from that of the first layer and having a thickness of 100 Å or less.
A third layer made of a nitride semiconductor having a thickness of 100 Å or less, wherein the p-side cladding layer has a composition different from that of the third layer; It is a superlattice layer in which a fourth layer made of a nitride semiconductor having a thickness of 100 angstroms or less is laminated. Thus, the nitride semiconductor device can reduce the threshold current and the threshold voltage during laser oscillation. Further, in the nitride semiconductor device for laser oscillation according to the present invention, the p-side cladding layer and the
In the layer formed above the side cladding layer, it is preferable that a peak-shaped ridge is formed in the resonance direction.
【００２０】[0020]
【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態の窒化物半導体素子について説明する。 実施形態１．図１は、本発明に係る実施形態１の窒化物
半導体素子の構造を示す模式的な断面図であり、該窒化
物半導体素子は、基本的な構造として、サファイアより
なる基板１の上に、ＧａＮよりなるバッファ層２、Ｓｉ
ドープｎ型ＧａＮよりなるｎ側コンタクト層３、単一量
子井戸構造のＩｎＧａＮよりなる活性層４、互いに組成
の異なる第１の層と第２の層とが積層された超格子層よ
りなるｐ側クラッド層５、ＭｇドープＧａＮよりなるｐ
側コンタクト層６とが順に積層されているＬＥＤ素子で
ある。なお、実施形態１の窒化物半導体素子において、
ｐ側コンタクト層６表面のほぼ全面には、透光性の全面
電極７が形成され、全面電極７の表面にはボンディング
用のｐ電極８が設けられており、さらにｐ側コンタクト
層６より窒化物半導体層の一部をエッチング除去して露
出されたｎ側コンタクト層２の表面にはｎ電極９が設け
られている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a nitride semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. Embodiment 1 FIG. FIG. 1 is a schematic cross-sectional view showing a structure of a nitride semiconductor device according to a first embodiment of the present invention. The nitride semiconductor device has a basic structure on a substrate 1 made of sapphire. Buffer layer 2 of GaN, Si
An n-side contact layer 3 made of doped n-type GaN, an active layer 4 made of InGaN having a single quantum well structure, and a p-side made of a superlattice layer in which first and second layers having different compositions are stacked. Cladding layer 5, Mg-doped GaN p
This is an LED element in which the side contact layers 6 are sequentially stacked. In the nitride semiconductor device of the first embodiment,
A translucent full-surface electrode 7 is formed on almost the entire surface of the p-side contact layer 6, and a p-electrode 8 for bonding is provided on the surface of the full-surface electrode 7. An n-electrode 9 is provided on the surface of the n-side contact layer 2 that is exposed by etching a part of the semiconductor layer.
【００２１】ここで、実施形態１の窒化物半導体素子
は、例えばｐ型不純物としてＭｇをドープしたＩｎXＧ
ａ1-XＮ（０≦Ｘ≦１）よりなる膜厚３０オングストロ
ームの第１の層と、同じくｐ型不純物としてＭｇを第１
の層と同量でドープしたｐ型ＡｌYＧａ1-YＮ（０≦Ｙ≦
１）よりなる膜厚３０オングストロームの第２の層とが
積層された超格子層で構成された低い抵抗値を有するｐ
側クラッド層５を備えているので、Ｖｆを低くできる。
このように超格子層をｐ層側に形成する場合は、Ｍｇ、
Ｚｎ、Ｃｄ、Ｂｅ等のｐ型不純物を第１の層、及び／又
は第２の層にドープしてｐ型の導電型を有する超格子層
とする。積層順としては、第１＋第２＋第１・・・、若
しくは第２＋第１＋第２・・・の順でも良く、少なくと
も合計２層以上積層する。Here, the nitride semiconductor device of the first embodiment is made of, for example, Inx G doped with Mg as a p-type impurity.
a1-X N (0 ≦ X ≦ 1), a 30 Å-thick first layer, and Mg as a p-type impurity.
P-type AlY Ga1-Y N (0 ≦ Y ≦
P having a low resistance value and composed of a superlattice layer formed by laminating a second layer having a thickness of 30 Å made of 1)
Since the side cladding layer 5 is provided, Vf can be reduced.
In the case where the superlattice layer is formed on the p-layer side, Mg,
A p-type impurity such as Zn, Cd, or Be is doped into the first layer and / or the second layer to form a superlattice layer having a p-type conductivity. The order of lamination may be the order of 1 + 2 + 1... Or 2 + 1 + 2.
【００２２】尚、超格子層を構成する窒化物半導体より
なる第１の層及び第２の層は、ＩｎXＧａ1-XＮ（０≦Ｘ
≦１）よりなる層及びＡｌYＧａ1-YＮ（０≦Ｙ≦１）よ
りなる層に限定されるわけではなく、互いに組成が異な
る窒化物半導体で構成されていれば良い。また、第１の
層と第２の層とのバンドギャップエネルギーが異なって
いても、同一でもかまわない。例えば、第１の層をＩｎ
XＧａ1-XＮ（０≦Ｘ≦１）で構成し、第２の層をＡｌY
Ｇａ1-YＮ（０＜Ｙ≦１）で構成すると、第２の層のバ
ンドギャップエネルギーが必ず第１の層よりも大きくな
るが、第１の層をＩｎXＧａ1-XＮ（０≦Ｘ≦１）で構成
し、第２の層をＩｎZＡｌ1-ZＮ（０＜Ｚ≦１）で構成す
れば、第１の層と第２の層とは組成が異なるがバンドギ
ャップエネルギーが同一の場合もあり得る。また第１の
層をＡｌYＧａ1-YＮ（０≦Ｙ≦１）で構成し、第２の層
をＩｎZＡｌ1-ZＮ（０＜Ｚ≦１）で構成すれば、同様に
第１の層と第２の層とは組成が異なるがバンドギャップ
エネルギーが同一の場合もあり得る。すなわち、本発明
は、後述する作用を有する超格子層であれば、第１の層
と第２の層のバンドギャップエネルギーが同じであって
も、異なっていても良い。以上のように、ここで言う超
格子層とは、組成の異なる極めて薄い層が積層されたも
のであって、各層の厚さが十分薄いために、格子不整に
伴う欠陥が発生することなく積層された層のことをい
い、量子井戸構造を含む広い概念である。また、この超
格子層は、内部に欠陥は有しないが、通常、格子不整に
伴う歪みを有するので歪み超格子とも呼ばれる。本発明
において、第１の層、第２の層のＮ（窒素）を一部Ａ
ｓ、Ｐ等のV族元素で置換してもＮが存在している限り
窒化物半導体に含まれる。The first layer and the second layer made of a nitride semiconductor constituting the superlattice layer are made of Inx Ga1 -xN (0 ≦ X
≦ 1) and a layer made of AlY Ga1-Y N (0 ≦ Y ≦ 1), as long as they are made of nitride semiconductors having different compositions from each other. Further, the band gap energies of the first layer and the second layer may be different or the same. For example, if the first layer is In
X Ga1 -XN (0 ≦ X ≦ 1), and the second layer is made of AlY
When Ga1-Y N (0 <Y ≦ 1) is used, the band gap energy of the second layer is always larger than that of the first layer, but the first layer is formed of Inx Ga1-x N (0 composed of ≦ X ≦ 1), if forming the second layer in thein Z Al 1-Z N ( 0 <Z ≦ 1), the first and second layers compositions differ bandgap The energy may be the same. Similarly, if the first layer is made of AlY Ga1-Y N (0 ≦ Y ≦ 1) and the second layer is made of InZ Al1-Z N (0 <Z ≦ 1), The first layer and the second layer may have different compositions but the same band gap energy. That is, in the present invention, the first layer and the second layer may have the same or different band gap energies as long as they have a superlattice layer having an operation described later. As described above, the superlattice layer referred to here is a layer in which extremely thin layers having different compositions are laminated, and since the thickness of each layer is sufficiently small, the superlattice layer is laminated without causing defects due to lattice irregularity. This is a broad concept including a quantum well structure. The superlattice layer does not have any defects inside, but usually has a strain accompanying lattice irregularity, and thus is also referred to as a strained superlattice. In the present invention, N (nitrogen) in the first layer and the second layer is partially A.
Even if it is replaced with a group V element such as s or P, it is included in the nitride semiconductor as long as N is present.
【００２３】本発明において、超格子層を構成する第１
の層、第２の層の膜厚は、１００オングストロームより
も厚いと、第１の層及び第２の層が弾性歪み限界以上の
膜厚となり、該膜中に微少なクラック、あるいは結晶欠
陥が入りやすくなるので、１００オングストローム以下
の膜厚に設定することが好ましい。また、第１の層、第
２の層の膜厚の下限は特に限定されず１原子層以上であ
ればよい。しかしながら、本発明では、第１の層、第２
の層の膜厚は、１００オングストロームであると窒化物
半導体の臨界（弾性歪み）限界膜厚に十分に達しておら
ず、弾性歪み限界膜厚以下にして窒化物半導体の結晶欠
陥をより少なくするため７０オングストローム以下に設
定することが好ましく、さらに好ましくはより薄く設定
し、４０オングストローム〜１０オングストロームに設
定することが最も好ましい。また、本発明では、１０オ
ングストローム以下（１原子層又は２原子層）に設定し
てもよいが、１０オングストローム以下に設定すると、
例えば、５００オングストローム以上の膜厚のクラッド
層を超格子層で形成する場合、積層数が多くなるり、製
造工程上、形成時間及び手間がかかるので、第１の層、
第２の層の膜厚は、１０オングストロームより厚く設定
することが好ましい。In the present invention, the first superlattice layer is formed.
If the thicknesses of the first layer and the second layer are greater than 100 Å, the first layer and the second layer have a thickness exceeding the elastic strain limit, and minute cracks or crystal defects are present in the films. It is preferable to set the film thickness to 100 angstrom or less, since the film can easily enter. The lower limits of the thicknesses of the first layer and the second layer are not particularly limited as long as they are at least one atomic layer. However, in the present invention, the first layer, the second layer
If the thickness of the layer is 100 Å, the critical (elastic strain) limit thickness of the nitride semiconductor is not sufficiently reached, and the crystal defect of the nitride semiconductor is further reduced by setting the thickness to the elastic strain limit thickness or less. Therefore, the thickness is preferably set to 70 angstroms or less, more preferably set to be thinner, and most preferably set to 40 angstroms to 10 angstroms. In the present invention, the thickness may be set to 10 angstrom or less (one atomic layer or two atomic layers).
For example, when a cladding layer having a thickness of 500 Å or more is formed of a superlattice layer, the number of laminations increases, and the formation process and time are required in the manufacturing process.
It is preferable that the thickness of the second layer is set to be larger than 10 Å.
【００２４】図１に示す本実施形態１の窒化物半導体素
子の場合、超格子層よりなるｐ型クラッド層５は、活性
層４と電流注入層であるｐ側コンタクト層６との間に形
成されて、キャリア閉じ込め層として作用している。こ
のように、特に超格子層をキャリア閉じ込め層とする場
合には、超格子層の平均バンドギャップエネルギーを活
性層よりも大きくする必要がある。窒化物半導体では、
ＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＮ等のＡｌを含む窒化物
半導体が、比較的大きなバンドギャップエネルギーを有
するので、キャリア閉じ込め層としてこれらの層が用い
られる。しかし、従来のようにＡｌＧａＮ単一で厚膜を
成長させると結晶成長中にクラックが入りやすい性質を
有している。In the case of the nitride semiconductor device of Embodiment 1 shown in FIG. 1, the p-type cladding layer 5 composed of a superlattice layer is formed between the active layer 4 and the p-side contact layer 6 serving as a current injection layer. Thus, it acts as a carrier confinement layer. As described above, particularly when the superlattice layer is used as the carrier confinement layer, the average band gap energy of the superlattice layer needs to be larger than that of the active layer. In nitride semiconductors,
Since nitride semiconductors containing Al such as AlN, AlGaN, and InAlN have relatively large band gap energies, these layers are used as carrier confinement layers. However, when a single AlGaN thick film is grown as in the prior art, cracks tend to occur during crystal growth.
【００２５】そこで、本発明では、超格子層の第１の
層、及び第２の層の内の少なくとも一方を少なくともＡ
ｌを含む窒化物半導体、好ましくはＡｌYＧａ1-YＮ（０
＜Ｙ≦１）を弾性歪み限界以下の膜厚で形成して超格子
層を構成することにより、クラックの少ない非常に結晶
性の良い超格子層を成長形成させ、しかもバンドギャッ
プエネルギーが大きな層を形成している。この場合さら
に好ましくは、第１の層にＡｌを含まない窒化物半導体
層を１００オングストローム以下の膜厚で成長させる
と、Ａｌを含む窒化物半導体よりなる第２の層を成長さ
せる際のバッファ層としても作用し、第２の層にクラッ
クを入りにくくする。そのため第１の層と第２の層とを
積層してもクラックのない結晶性のよい超格子層を形成
できる。従って、本実施形態１では、超格子層をＩｎX
Ｇａ1-XＮ（０≦Ｘ≦１）からなる第１の層（第２の
層）とＡｌYＧａ1-YＮ（０≦Ｙ≦１、Ｘ≠Ｙ＝０）から
なる第２の層（第１の層）とすることが好ましい。Therefore, in the present invention, at least one of the first layer and the second layer of the superlattice layer is at least A
l nitride semiconductor, preferably AlY Ga1-Y N (0
By forming the superlattice layer by forming <Y ≦ 1) with a film thickness equal to or less than the elastic strain limit, a superlattice layer having very small crystal cracks and excellent crystallinity can be grown and formed, and the bandgap energy is large. Is formed. In this case, more preferably, when a nitride semiconductor layer containing no Al is grown in the first layer to a thickness of 100 Å or less, a buffer layer for growing the second layer made of a nitride semiconductor containing Al is preferably used. And makes it difficult for the second layer to crack. Therefore, even when the first layer and the second layer are stacked, a superlattice layer having good crystallinity without cracks can be formed. Therefore, in the first embodiment, the superlattice layer is formed of Inx
Afirst layer (second layer) made of Ga1-X N (0 ≦ X ≦ 1) and a second layer made of AlY Ga1-Y N (0 ≦ Y ≦ 1, X ≠ Y = 0) It is preferable that the first layer be a layer (first layer).
【００２６】また、本実施形態１の窒化物半導体素子に
おいて、超格子層であるｐ側クラッド層５を構成する第
１の層及び第２の層の内の少なくとも一方の層には、キ
ャリア濃度を調整するために、該層の導電型をｐ型に設
定するｐ型の不純物がドープされることが好ましい。ま
た、第１の層と第２の層とにｐ型の不純物をドープする
場合、第１の層と第２の層とで異なる濃度でドープても
よく、さらに、第１の層と第２の層とのバンドギャップ
エネルギーが異なる場合には、バンドギャップエネルギ
ーが大きな層の方を高濃度とすることが望ましい。なぜ
なら、第１の層、第２の層にそれぞれ異なる濃度で不純
物をドープすると、変調ドーピングによる量子効果によ
って、一方の層のキャリア濃度が実質的に高くなり超格
子層全体の抵抗値を低下させることができるからであ
る。このように、本発明では、第１の層と、第２の層の
両方に不純物を異なる濃度でそれぞれドープしても良い
し、第１の層、第２の層のいずれか一方に不純物をドー
プしても良い。In the nitride semiconductor device of the first embodiment, at least one of the first layer and the second layer constituting the p-side cladding layer 5 which is a superlattice layer has a carrier concentration of at least one. Is preferably doped with a p-type impurity that sets the conductivity type of the layer to p-type. When the first layer and the second layer are doped with p-type impurities, the first layer and the second layer may be doped at different concentrations, and the first layer and the second layer may be doped at different concentrations. When the bandgap energy of the layer is different from that of the layer, it is desirable that the layer having the larger bandgap energy has a higher concentration. This is because when the first layer and the second layer are doped with impurities at different concentrations, the carrier concentration of one layer is substantially increased due to the quantum effect due to modulation doping, and the resistance value of the entire superlattice layer is reduced. Because you can do it. As described above, in the present invention, both the first layer and the second layer may be doped with impurities at different concentrations, or the impurity may be doped into one of the first layer and the second layer. It may be doped.
【００２７】なお、第１の層及び第２の層にドープされ
る不純物濃度は、特に本発明はこれに限定されないが、
ｐ型不純物で通常、１×１０16／ｃｍ3〜１×１０22／
ｃｍ3、さらに好ましくは１×１０17／ｃｍ3〜１×１０
21／ｃｍ3、最も好ましくは１×１０18／ｃｍ3〜２×１
０20／ｃｍ3の範囲に調整することが望ましい。１×１
０16／ｃｍ3よりも少ないとＶｆ、閾値電圧を低下させ
る効果が得られにくく、１×１０22／ｃｍ3よりも多い
と超格子層の結晶性が悪くなる傾向にあるからである。
またｎ型不純物も同様の範囲に調整することが望まし
い。理由は同じである。The impurity concentration doped in the first layer and the second layer is not particularly limited in the present invention.
Usually a p-type impurity, 1 × 1016 / cm3 to 1 × 1022 /
cm3 , more preferably 1 × 1017 / cm3 to 1 × 10
21 / cm3 , most preferably 1 × 1018 / cm3 to 2 × 1
It is desirable to adjust to a range of 020 / cm3 . 1x1
If the amount is less than 016 / cm3 , the effect of lowering the Vf and the threshold voltage is hardly obtained, and if it is more than 1 × 1022 / cm3 , the crystallinity of the superlattice layer tends to deteriorate.
It is also desirable to adjust the n-type impurity within the same range. The reason is the same.
【００２８】しかしながら、本発明では、超格子層に
は、第１の層及び第２の層に導電型を決定する不純物が
ドープされていなくてもよい。この不純物がドープされ
ない超格子層は、ｎ型窒化物半導体層領域であれば活性
層と基板との間におけるいずれの層であってもよく、一
方、ｐ型窒化物半導体層領域であれば、キャリア閉じ込
め層（光閉じ込め層）と、活性層との間におけるいずれ
の層であってもよい。However, according to the present invention, the superlattice layer does not have to be doped with impurities for determining the conductivity type in the first layer and the second layer. The superlattice layer not doped with the impurity may be any layer between the active layer and the substrate as long as it is an n-type nitride semiconductor layer region, while, if it is a p-type nitride semiconductor layer region, Any layer between the carrier confinement layer (light confinement layer) and the active layer may be used.
【００２９】以上のように構成された超格子層は、第１
の層、及び第２の層を弾性歪み限界以下の膜厚にして積
層して形成しているので、結晶の格子欠陥を低下させる
ことができ、かつ微少なクラックを減少させることがで
き、結晶性を飛躍的に良くすることができる。この結
果、結晶性をあまり損なうことなく、不純物のドープ量
を多くでき、これによって、ｎ型窒化物半導体層、ｐ型
窒化物半導体層のキャリア濃度を増加させることがで
き、かつ該キャリアが結晶欠陥によって散乱されること
なく移動できるので、超格子構造を有しないｐ型又はｎ
型の窒化物半導体に比較して抵抗率を１桁以上低くする
ことができる。The superlattice layer configured as described above has the first
And the second layer are formed by laminating the layers having a thickness equal to or less than the elastic strain limit, so that lattice defects of the crystal can be reduced, and minute cracks can be reduced. Sex can be greatly improved. As a result, the doping amount of the impurity can be increased without significantly impairing the crystallinity, whereby the carrier concentration of the n-type nitride semiconductor layer and the p-type nitride semiconductor layer can be increased, and P-type or n-type having no superlattice structure because it can move without being scattered by defects
The resistivity can be reduced by at least one order of magnitude as compared with the nitride semiconductor of the mold type.
【００３０】従って、本実施形態１の窒化物半導体素子
（ＬＥＤ素子）では、従来、低抵抗な窒化物半導体層を
得ることが困難であったｐ層側（ｐ型半導体層領域（ｐ
型クラッド層５とｐ型コンタクト層６とからなる領
域））のｐ型クラッド層５を超格子層を用いて形成し
て、該ｐ型クラッド層５の抵抗値を低くすることによ
り、Ｖｆを低くすることができる。つまり、ｐ型窒化物
半導体は、ｐ型結晶が非常に得られにくい半導体であ
り、得られたとしても、ｎ型窒化物半導体に比べて、通
常抵抗率が２桁以上高い。そのためｐ型の超格子層をｐ
層側に形成することにより、超格子層で構成されたｐ型
層を極めて低抵抗にすることができ、Ｖｆの低下が顕著
に現れる。従来、ｐ型結晶を得るため技術として、ｐ型
不純物をドープした窒化物半導体層をアニーリングし
て、水素を除去することによりｐ型の窒化物半導体を作
製する技術が知られている（特許第２５４０７９１
号）。しかし、ｐ型の窒化物半導体が得られたといって
もその抵抗率は、数Ω・ｃｍ以上もある。そこで、この
ｐ型層をｐ型の超格子層とすることにより結晶性が良く
なり、我々の検討によると、該ｐ層の抵抗率を従来に比
較して、１桁以上低くすることができ、Ｖｆの低下させ
る効果が顕著に現れる。Therefore, in the nitride semiconductor device (LED device) according to the first embodiment, the p-layer side (p-type semiconductor layer region (p-type
Vf by forming the p-type cladding layer 5 of the region composed of the p-type cladding layer 5 and the p-type contact layer 6) using a superlattice layer and reducing the resistance value of the p-type cladding layer 5 Can be lower. That is, a p-type nitride semiconductor is a semiconductor from which a p-type crystal is very difficult to obtain, and even if it is obtained, the resistivity is usually two orders of magnitude higher than that of an n-type nitride semiconductor. Therefore, the p-type superlattice layer is
By forming the layer on the layer side, the p-type layer composed of the superlattice layer can be made extremely low in resistance, and the decrease in Vf appears remarkably. Conventionally, as a technique for obtaining a p-type crystal, a technique for producing a p-type nitride semiconductor by annealing a nitride semiconductor layer doped with a p-type impurity and removing hydrogen is known (Japanese Patent No. 3139563). 2540791
issue). However, even if a p-type nitride semiconductor is obtained, its resistivity is several Ω · cm or more. Therefore, by using this p-type layer as a p-type superlattice layer, the crystallinity is improved. According to our study, the resistivity of the p-layer can be reduced by one digit or more as compared with the prior art. , Vf is significantly reduced.
【００３１】また、本実施形態１では、前記のように好
ましくは第１の層（第２の層）をＩｎXＧａ1-XＮ（０≦
Ｘ≦１）とし、第２の層（第１の層）をＡｌYＧａ1-YＮ
（０≦Ｙ≦１、Ｘ≠Ｙ＝０）で構成することにより、結
晶性のよいクラックのない超格子層を形成することがで
きるので、素子寿命を向上させることができる。In the first embodiment, preferably, the first layer (second layer) is formed of Inx Ga1 -xN (0 ≦ 0) as described above.
X ≦ 1), and the second layer (first layer) is AlY Ga1 -Y N
With the configuration of (0 ≦ Y ≦ 1, X ≠ Y = 0), a crack-free superlattice layer having good crystallinity can be formed, so that the element life can be improved.
【００３２】次に、我々が以前に出願した特許公報を含
む公知文献に開示された従来例と本発明とを比較して説
明する。まず、本発明に類似した技術として、我々は先
に特開平８−２２８０４８号を提案した。この技術は活
性層を挟むｎ型クラッド層の外側、及び／又はｐ型クラ
ッド層の外側（つまり活性層からより離れた側）にレー
ザ光の光反射膜としてＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ
等よりなる多層膜を形成する技術である。この技術は光
反射膜として多層膜を形成するので、その各層の膜厚が
λ／４ｎ（ｎ:窒化物半導体の屈折率、λ：波長）で設
計されるため非常に厚い。従って多層膜の各膜厚が弾性
歪み限界以下の膜厚ではない。また、ＵＳＰ ５，１４
６，４６５号には活性層をＡｌXＧａ1-XＮ／ＡｌYＧａ
1-YＮよりなるミラーで挟んだ構造のレーザ素子が記載
されている。この技術も前技術と同様にＡｌＧａＮ／Ａ
ｌＧａＮをミラーとして作用させるために、各層の膜厚
を厚くしなければならない。さらにＡｌＧａＮのような
硬い半導体をクラックなしに何層も積層することは非常
に難しい。Next, the present invention will be described in comparison with a conventional example disclosed in a known document including a patent gazette filed previously by us. First, as a technique similar to the present invention, we have previously proposed Japanese Patent Application Laid-Open No. Hei 8-228048. This technique uses AlGaN, GaN, and InGaN as laser light reflection films on the outside of the n-type cladding layer sandwiching the active layer and / or outside the p-type cladding layer (that is, on the side farther from the active layer).
This is a technique for forming a multilayer film composed of the same. In this technique, since a multilayer film is formed as a light reflecting film, the thickness of each layer is designed to be λ / 4n (n: refractive index of nitride semiconductor, λ: wavelength), so that it is very thick. Therefore, each film thickness of the multilayer film is not less than the elastic strain limit. USP 5,14
The active layer No.6,465 Al X Ga 1-X N / Al Y Ga
A laser device having a structure sandwiched by mirrors made of1-YN is described. This technology is also similar to the previous technology in that AlGaN / A
In order for lGaN to act as a mirror, the thickness of each layer must be increased. Furthermore, it is very difficult to stack hard semiconductors such as AlGaN in layers without cracks.
【００３３】一方、本実施形態では超格子層を構成する
ように第１と第２の層の各膜厚を、設定（好ましくは、
両方とも１００オングストローム以下と臨界膜厚以下に
設定する。）しており、前記技術とは異なる。本発明で
は超格子層を構成する窒化物半導体の歪み超格子による
効果を利用し、結晶性を向上させて、Ｖｆを低下させて
いる。On the other hand, in the present embodiment, the respective film thicknesses of the first and second layers are set (preferably, so as to constitute a superlattice layer).
In both cases, the thickness is set to 100 angstrom or less and the critical film thickness or less. ), Which is different from the above technology. In the present invention, utilizing the effect of the strained superlattice of the nitride semiconductor constituting the superlattice layer, crystallinity is improved and Vf is reduced.
【００３４】さらに、特開平５−１１０１３８、特開平
５−１１０１３９号公報には薄膜のＡｌＮとＧａＮとを
積層してＡｌYＧａ1-YＮの結晶を得る方法が記載されて
いる。この技術は、所定の混晶比のＡｌYＧａ1-YＮの混
晶を得るために、数十オングストロームの膜厚のＡｌ
Ｎ、ＧａＮを積層する技術であって本発明の技術とは異
なる。しかもＩｎＧａＮよりなる活性層を有していない
ので、超格子層にクラックが入りやすい。また、特開平
６−２１５１１号、６−２６８２５７号公報ではＧａＮ
とＩｎＧａＮ、若しくはＩｎＧａＮとＩｎＧａＮとを積
層した多重量子井戸構造の活性層を有するダブルへテロ
構造の発光素子が記載されている。本発明では活性層以
外の層を多重量子井戸構造とする技術であり、この技術
とも異なる。Further, JP-A-5-110138 and JP-A-5-110139 describe a method of obtaining a crystal of AlY Ga1 -YN by laminating a thin film of AlN and GaN. This technique uses an Al film having a film thickness of several tens of angstroms to obtain a mixed crystal of AlY Ga1 -Y N having a predetermined mixed crystal ratio.
This is a technique for laminating N and GaN, which is different from the technique of the present invention. In addition, since there is no active layer made of InGaN, the superlattice layer is easily cracked. Japanese Patent Application Laid-Open Nos. 6-21511 and 6-268257 disclose GaN.
A light emitting device having a double hetero structure having an active layer having a multiple quantum well structure in which InGaN and InGaN or InGaN and InGaN are stacked is described. In the present invention, a technology other than the active layer has a multiple quantum well structure, which is different from this technology.
【００３５】さらに本発明の素子ではＩｎＧａＮのよう
な、少なくともインジウムを含む窒化物半導体を活性層
に備える場合に、超格子の効果が顕著に現れる。ＩｎＧ
ａＮ活性層はバンドギャップエネルギーが小さく窒化物
半導体素子の活性層としては最も適している。そのため
ＩｎXＧａ1-XＮと、ＡｌYＧａ1-YＮよりなる超格子層
を、活性層を挟設する層として形成すると、活性層とバ
ンドギャップエネルギー差、屈折率差を大きくできるた
め、該超格子層がレーザ素子を実現する際に非常に優れ
た光閉じ込め層として動作する（実施形態２の窒化物半
導体素子に適用）。さらにＩｎＧａＮは結晶の性質が他
のＡｌＧａＮのようなＡｌを含む窒化物半導体に比べて
柔らかいので、ＩｎＧａＮを活性層とすると、積層した
各窒化物半導体層全体にクラックが入りにくくなる。逆
にＡｌＧａＮのような窒化物半導体を活性層とすると、
その結晶の性質が硬いために結晶全体にクラックが入り
やすくなる傾向にある。Further, in the device of the present invention, when a nitride semiconductor containing at least indium such as InGaN is provided in the active layer, the effect of the superlattice is remarkably exhibited. InG
The aN active layer has a small band gap energy and is most suitable as an active layer of a nitride semiconductor device. Therefore, when a superlattice layer composed of Inx Ga1 -xN and Aly Ga1 -y N is formed as a layer sandwiching the active layer, the difference in band gap energy and refractive index between the active layer and the active layer can be increased. The superlattice layer operates as a very excellent light confinement layer when realizing a laser device (applied to the nitride semiconductor device of the second embodiment). Furthermore, since InGaN has a crystalline property that is softer than that of other nitride semiconductors containing Al such as AlGaN, when InGaN is used as an active layer, cracks hardly occur in the entire stacked nitride semiconductor layers. Conversely, if a nitride semiconductor such as AlGaN is used as the active layer,
Due to the hard nature of the crystal, cracks tend to be easily formed in the entire crystal.
【００３６】さらにｐ側コンタクト層の膜厚を５００オ
ングストローム以下、さらに好ましくは３００オングス
トローム以下、最も好ましくは２００オングストローム
以下に調整することが望ましい。なぜなら、上述したよ
うに抵抗率が数Ω・cm以上もあるｐ型窒化物半導体層の
膜厚を５００オングストローム以下に調整することによ
り、さらに抵抗率を低げることができるため、閾値での
電流、電圧が低下する。またｐ型層から除去される水素
の量を多くすることができ、さらに抵抗率を低下させる
ことができる。It is desirable that the thickness of the p-side contact layer be adjusted to 500 Å or less, more preferably 300 Å or less, and most preferably 200 Å or less. This is because the resistivity can be further reduced by adjusting the thickness of the p-type nitride semiconductor layer having a resistivity of several Ω · cm or more to 500 Å or less as described above. Current and voltage decrease. Further, the amount of hydrogen removed from the p-type layer can be increased, and the resistivity can be further reduced.
【００３７】以上、詳述したように、本実施の形態１の
窒化物半導体素子では、ｐ型クラッド層５を第１の層と
第２の層とが積層された超格子層で構成しているので、
該ｐ型クラッド層５を極めて低抵抗にでき、該素子のＶ
ｆを低くできる。As described in detail above, in the nitride semiconductor device of the first embodiment, the p-type cladding layer 5 is constituted by a superlattice layer in which the first layer and the second layer are laminated. Because
The p-type cladding layer 5 can have an extremely low resistance, and the V
f can be reduced.
【００３８】以上の実施形態１では、ｐ側クラッド層５
に超格子層を用いたが、本発明はこれに限らず、ｐ側コ
ンタクト層６にｐ型の超格子層を用いてもよい。すなわ
ち、電流（正孔）が注入されるｐ側コンタクト層６も例
えばＩｎXＧａ1-XＮよりなる第１の層と、ＡｌYＧａ1-Y
Ｎよりなる第２の層とが積層されたｐ型の超格子層とす
ることもできる。ｐ型コンタクト層６を超格子層とし
て、第１の層のバンドギャップエネルギーが第２の層よ
りも小さい場合、バンドギャップエネルギーが小さいＩ
ｎXＧａ1-XＮよりなる第１の層を最表面にしてｐ電極と
接触する層とすることが好ましく、これによって、ｐ電
極との接触抵抗が小さくなり好ましいオーミックが得ら
れる。これはバンドギャップエネルギーが小さい第１の
層の方が、第２の層よりもキャリア濃度の高い窒化物半
導体層が得られやすい傾向にあるからである。また、本
発明では、ｐ型窒化物半導体層領域に、上述のｐ側クラ
ッド層及びｐ側コンタクト層以外のｐ型窒化物半導体層
をさらに形成する場合は、該ｐ型窒化物半導体層を超格
子層で構成してもよい。In the first embodiment, the p-side cladding layer 5
Although a superlattice layer is used for the present invention, the present invention is not limited to this, and a p-type superlattice layer may be used for the p-side contact layer 6. That is, the p-side contact layer 6 into which the current (hole) is injected is also the first layer made of, for example, Inx Ga1 -xN and the Aly Ga1 -y
It may be a p-type superlattice layer in which a second layer made of N is laminated. If the p-type contact layer 6 is a superlattice layer and the bandgap energy of the first layer is smaller than that of the second layer, the bandgap energy I is small.
It is preferable that the first layer made of nx Ga1 -xN be the outermost surface to be a layer in contact with the p-electrode, whereby the contact resistance with the p-electrode is reduced and a preferable ohmic is obtained. This is because the first layer having a smaller band gap energy tends to obtain a nitride semiconductor layer having a higher carrier concentration than the second layer. In the present invention, when a p-type nitride semiconductor layer other than the above-described p-side cladding layer and p-side contact layer is further formed in the p-type nitride semiconductor layer region, the p-type nitride semiconductor layer is It may be composed of a lattice layer.
【００３９】以上の実施形態１では、ｐ側クラッド層５
に超格子層を用いたが、本発明はｐ型窒化物半導体層領
域に限らず、ｎ型窒化物半導体領域のｎ側コンタクト層
３にｎ型の超格子層を用いてもよい。このように、ｎ側
コンタクト層３を超格子層とする場合は、例えば、Ｓ
ｉ、Ｇｅ等のｎ型不純物を第１の層及び／又は第２の層
にドープして、ｎ型の導電型を有する超格子層を基板１
と活性層４との間にｎ型コンタクト層３として形成する
ことができる。この場合、特にｎ型コンタクト層３を不
純物濃度が異なる超格子層とすると横方向の抵抗値が低
下して、ＬＤでは閾値電圧、電流が低下する傾向にある
ことが確認された。In the first embodiment, the p-side cladding layer 5
However, the present invention is not limited to the p-type nitride semiconductor layer region, and an n-type superlattice layer may be used for the n-side contact layer 3 in the n-type nitride semiconductor region. As described above, when the n-side contact layer 3 is a super lattice layer, for example, S
The first layer and / or the second layer are doped with an n-type impurity such as i or Ge to form a superlattice layer having an n-type conductivity on the substrate 1.
And an active layer 4 can be formed as an n-type contact layer 3. In this case, it has been confirmed that when the n-type contact layer 3 is a superlattice layer having a different impurity concentration, the resistance value in the lateral direction is reduced, and the threshold voltage and the current tend to be reduced in the LD.
【００４０】これは、バンドギャップエネルギーの大き
な層の方に、多くｎ型不純物をドープした超格子層をｎ
層側のコンタクト層として形成した場合について、以下
のようなＨＥＭＴ（High-Electron-Mobility-Transisto
r）に類似した作用が出現した効果が推察される。ｎ型
不純物がドープされたバンドギャップの大きい第１の層
（第２の層）と、バンドギャップが小さいアンドープ
｛（ｕｎｄｏｐｅ）；以下、不純物がドープされていな
い状態をアンドープという｝の第２の層（第１の層）と
を積層した超格子層では、ｎ型不純物を添加した層と、
アンドープの層とのヘテロ接合界面で、バンドギャップ
エネルギーの大きな層側が空乏化し、バンドギャップエ
ネルギーの小さな層側の厚さ（１００オングストロー
ム）前後の界面に電子（二次元電子ガス）が蓄積する。
この二次元電子ガスがバンドギャップエネルギーの小さ
な層側にできるので、電子が走行するときに不純物によ
る散乱を受けないため、超格子層の電子の移動度が高く
なり、抵抗率が低下すると推察される。This is because the superlattice layer doped with a large amount of n-type impurities
In the case of forming a contact layer on the layer side, the following HEMT (High-Electron-Mobility-Transisto) is used.
It is inferred that an effect similar to r) appeared. A first layer (second layer) having a large band gap doped with an n-type impurity and an undoped {(undope) having a small band gap; hereinafter, a state in which an impurity is not doped is referred to as undoped. In the superlattice layer in which the layers (the first layers) are stacked, a layer to which an n-type impurity is added;
At the heterojunction interface with the undoped layer, the layer side having the larger band gap energy is depleted, and electrons (two-dimensional electron gas) are accumulated at the interface (about 100 Å) on the layer side having the smaller band gap energy.
Since this two-dimensional electron gas is formed on the layer side having a small band gap energy, the electrons are not scattered by impurities when traveling, so that the mobility of the electrons in the superlattice layer increases, and the resistivity is assumed to decrease. You.
【００４１】また、本発明において、ｎ型窒化物半導体
層領域にｎ側のクラッド層を設ける場合は、該ｎ側のク
ラッド層を超格子層としてもよい。ｎ型窒化物半導体層
領域にｎ側コンタクト層及びｎ側クラッド層以外のｎ型
窒化物半導体層を形成する場合は、該ｎ型窒化物半導体
層を超格子層としてもよい。しかし、ｎ型窒化物半導体
層領域に超格子層からなる窒化物半導体層を設ける場
合、キャリア閉じ込め層としてのｎ側クラッド層、若し
くは電流（電子）が注入されるｎ側コンタクト層３を超
格子構造とすることが望ましいことはいうまでもない。In the present invention, when an n-side cladding layer is provided in the n-type nitride semiconductor layer region, the n-side cladding layer may be a superlattice layer. When an n-type nitride semiconductor layer other than the n-side contact layer and the n-side cladding layer is formed in the n-type nitride semiconductor layer region, the n-type nitride semiconductor layer may be a superlattice layer. However, when a nitride semiconductor layer composed of a superlattice layer is provided in the n-type nitride semiconductor layer region, the n-side clad layer as a carrier confinement layer or the n-side contact layer 3 into which current (electrons) is injected is formed as a superlattice. Needless to say, a structure is desirable.
【００４２】このように、超格子層を活性層４と基板１
との間のｎ型窒化物半導体層領域にに設ける場合、超格
子層を構成する第１の層、第２の層には不純物をドープ
しなくても良い。なぜなら窒化物半導体はアンドープで
もｎ型になる性質があるからである。但し、ｎ層側に形
成する場合においても上述のように、第１の層、第２の
層にＳｉ、Ｇｅ等のｎ型不純物をドープして、不純物濃
度の差を設ける方が望ましい。As described above, the active layer 4 and the substrate 1
In the case where it is provided in the n-type nitride semiconductor layer region between the first and second layers, the first layer and the second layer constituting the superlattice layer need not be doped with impurities. This is because a nitride semiconductor has the property of becoming n-type even when undoped. However, even in the case of forming on the n-layer side, as described above, it is preferable that the first layer and the second layer are doped with n-type impurities such as Si and Ge to provide a difference in impurity concentration.
【００４３】以上のように、超格子層をｎ型窒化物半導
体層領域に形成した場合の効果は、超格子層をｐ型窒化
物半導体層領域に設けた場合と同様に、結晶性の向上が
挙げられる。詳細に説明すると、ヘテロ接合を有する窒
化物半導体素子の場合、通常ｎ型、ｐ型のキャリア閉じ
込め層は、活性層よりもバンドギャップエネルギーが大
きいＡｌＧａＮで構成される。ＡｌＧａＮは結晶成長が
非常に難しく、例えば単一組成で０．５μｍ以上の膜厚
で成長させようとすると、結晶中にクラックが入りやす
くなる性質がある。しかしながら、本発明のように第１
の層と、第２の層とを弾性歪み限界以下の膜厚で積層し
て超格子層とすると、単一の第１の層、第２の層のみで
結晶性の良いものが得られるため、全体を膜厚の厚い超
格子層としても結晶性が良いままでクラッド層が成長で
きる。そのため全体の窒化物半導体の結晶性が良くなっ
てｎ型領域の移動度が大きくなるので、その超格子層を
クラッド層とした素子でＶｆが低下する。さらに、超格
子層にＳｉ、Ｇｅの不純物をドープして、超格子層をコ
ンタクト層とした場合には前記したＨＥＭＴに類似した
効果が顕著に現れてくるようになると思われ、閾値電
圧、Ｖｆをさらに低下させることができる。As described above, the effect of forming the superlattice layer in the n-type nitride semiconductor layer region is similar to the case of providing the superlattice layer in the p-type nitride semiconductor layer region. Is mentioned. More specifically, in the case of a nitride semiconductor device having a heterojunction, the n-type and p-type carrier confinement layers are usually made of AlGaN having a larger band gap energy than the active layer. Crystal growth of AlGaN is very difficult. For example, if a single composition is grown to a thickness of 0.5 μm or more, cracks tend to be formed in the crystal. However, as in the present invention, the first
When the superlattice layer is formed by laminating the first layer and the second layer with a thickness equal to or less than the elastic strain limit, a good crystallinity can be obtained only by the single first layer and the second layer. Even if the whole is a superlattice layer having a large thickness, the clad layer can be grown with good crystallinity. As a result, the crystallinity of the entire nitride semiconductor is improved and the mobility of the n-type region is increased, so that Vf is reduced in a device using the superlattice layer as a cladding layer. Further, when the superlattice layer is doped with impurities of Si and Ge and the superlattice layer is used as a contact layer, an effect similar to the above-mentioned HEMT appears to be remarkably exhibited, and the threshold voltage, Vf Can be further reduced.
【００４４】このように、本発明において、超格子層
は、活性層を挟設するｎ型領域又はｐ型領域に形成され
るキャリア閉じ込め層としてのクラッド層、活性層の光
ガイド層、若しくは電極が接して形成される電流注入層
として用いられるため、超格子層を構成する窒化物半導
体の平均バンドギャップエネルギーが活性層よりも大き
くなるように調整することが望ましい。As described above, in the present invention, the superlattice layer is a clad layer as a carrier confinement layer formed in the n-type region or the p-type region sandwiching the active layer, a light guide layer of the active layer, or an electrode. Is used as a current injection layer formed in contact with, so that it is desirable to adjust the average band gap energy of the nitride semiconductor constituting the superlattice layer to be larger than that of the active layer.
【００４５】実施形態２．次に、本発明に係る実施形態
２について説明する。図２は、本発明に係る実施形態２
の窒化物半導体素子の構造を示す模式的な断面図（レー
ザ光の共振方向に垂直な断面）であり、該窒化物半導体
素子は、例えば、Ｃ面を主面とするサファイヤ等の基板
１０上に、ｎ型窒化物半導体層領域（ｎ側コンタクト層
１２、クラック防止層１３、ｎ側クラッド層１４及びｎ
側光ガイド層１５からなる。）とｐ型窒化物半導体領域
（キャップ層１７、ｐ側光ガイド層１８、ｐ側クラッド
層１９及びｐ側コンタクト層２０からなる。）とによっ
て挟設された窒化物半導体からなる活性層１６を備えた
窒化物半導体レーザダイオード素子である。Embodiment 2 Next, a second embodiment according to the present invention will be described. FIG. 2 shows a second embodiment according to the present invention.
FIG. 1 is a schematic cross-sectional view (a cross section perpendicular to the resonance direction of a laser beam) showing the structure of a nitride semiconductor device of Example 1. The nitride semiconductor device is formed on a substrate 10 such as sapphire having a C-plane as a main surface. The n-type nitride semiconductor layer regions (the n-side contact layer 12, the crack prevention layer 13, the n-side cladding layer 14,
The side light guide layer 15 is formed. ) And a p-type nitride semiconductor region (consisting of a cap layer 17, a p-side optical guide layer 18, a p-side cladding layer 19, and a p-side contact layer 20). It is a nitride semiconductor laser diode element provided.
【００４６】ここで、本実施形態２の窒化物半導体素子
は、ｎ型窒化物半導体層領域におけるｎ側クラッド層１
４を超格子層で形成し、かつｐ型窒化物半導体領域にお
けるｐ側クラッド層１９を超格子層で形成することによ
り、ＬＤ素子である窒化物半導体素子の閾値電圧を低く
設定している。以下この図２を参照して本発明に係る実
施形態２の窒化物半導体素子について詳細に説明する。Here, the nitride semiconductor device according to the second embodiment has an n-side cladding layer 1 in the n-type nitride semiconductor layer region.
By forming a superlattice layer 4 and a p-side cladding layer 19 in the p-type nitride semiconductor region with a superlattice layer, the threshold voltage of the nitride semiconductor element as an LD element is set low. Hereinafter, the nitride semiconductor device according to the second embodiment of the present invention will be described in detail with reference to FIG.
【００４７】この実施形態２の窒化物半導体素子におい
ては、まず、基板１０上にバッファ層１１と第２のバッ
ファ層１１２を介してｎ側コンタクト層１２が形成さ
れ、さらにｎ側コンタクト層１２上に、クラック防止層
１３、ｎ側クラッド層１４及びｎ側光ガイド層１５が積
層されて、ｎ型窒化物半導体層領域が形成される。尚、
クラック防止層１３の両側に露出されたｎ側コンタクト
層１２の表面にはそれぞれ、ｎ側コンタクト層１２とオ
ーミック接触するｎ側電極２３が形成され、該ｎ側電極
２３上には、例えば、ワイヤーボンディング用のｎ側パ
ッド電極が形成される。そして、ｎ側光ガイド層１５上
に窒化物半導体からなる活性層１６が形成され、さらに
該活性層１６上に、キャップ層１７、ｐ側光ガイド層１
８、ｐ側クラッド層１９及びｐ側コンタクト層２０が積
層されてｐ型窒化物半導体層領域が形成される。さら
に、ｐ側コンタクト層２０上に該ｐ側コンタクト層２０
とオーミック接触するｐ側電極２１が形成され、該ｐ側
電極２１上には、例えば、ワイヤーボンディング用のｐ
側パッド電極が形成される。なお、ｐ側コンタクト層２
０とｐ側クラッド層１９の上部とによって、共振方向に
長く伸びた峰状のリッジ部が構成され、該リッジ部を形
成することによって、活性層１６において、光りを幅方
向（共振方向に直交する方向）に閉じ込め、リッジ部
（ストライプ状の電極）に垂直な方向で劈開された劈開
面を用いて、リッジ部の長手方向に共振する共振器を作
製してレーザ発振させる。In the nitride semiconductor device of the second embodiment, first, an n-side contact layer 12 is formed on a substrate 10 with a buffer layer 11 and a second buffer layer 112 interposed therebetween. Then, a crack prevention layer 13, an n-side cladding layer 14, and an n-side light guide layer 15 are laminated to form an n-type nitride semiconductor layer region. still,
On the surface of the n-side contact layer 12 exposed on both sides of the crack prevention layer 13, an n-side electrode 23 that makes ohmic contact with the n-side contact layer 12 is formed. On the n-side electrode 23, for example, a wire An n-side pad electrode for bonding is formed. Then, an active layer 16 made of a nitride semiconductor is formed on the n-side light guide layer 15, and a cap layer 17 and a p-side light guide layer 1 are further formed on the active layer 16.
8, p-side cladding layer 19 and p-side contact layer 20 are laminated to form a p-type nitride semiconductor layer region. Further, the p-side contact layer 20 is formed on the p-side contact layer 20.
A p-side electrode 21 that is in ohmic contact with the p-side electrode 21 is formed.
A side pad electrode is formed. The p-side contact layer 2
A peak-like ridge extending long in the resonance direction is formed by the 0 and the upper part of the p-side cladding layer 19. By forming the ridge, light is transmitted in the active layer 16 in the width direction (perpendicular to the resonance direction). Using a cleavage plane cleaved in a direction perpendicular to the ridge portion (striped electrode), a resonator that resonates in the longitudinal direction of the ridge portion is produced, and laser oscillation is performed.
【００４８】次に、実施形態２の窒化物半導体素子の各
構成要素について説明する。 （基板１０）基板１０にはＣ面を主面とするサファイア
の他、Ｒ面、Ａ面を主面とするサファイア、その他、ス
ピネル（ＭｇＡ１2Ｏ4）のような絶縁性の基板の他、Ｓ
ｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、Ｇ
ａＡｓ、ＧａＮ等の半導体基板を用いることができる。Next, each component of the nitride semiconductor device of the second embodiment will be described. Another sapphire (the substrate 10) substrate 10 having a major surface a C plane, sapphire having the principal R-plane, A plane, other, other insulating substrate such as spinel (MgAl2 O4), S
iC (including 6H, 4H, 3C), ZnS, ZnO, G
A semiconductor substrate such as aAs or GaN can be used.
【００４９】（バッファ層１１）バッファ層１１は、例
えばＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等を９０
０℃以下の温度で成長させて、膜厚数十オングストロー
ム〜数百オングストロームに形成する。このバッファ層
１１は、基板と窒化物半導体との格子定数不正を緩和す
るために形成するが、窒化物半導体の成長方法、基板の
種類等によっては省略することも可能である。(Buffer Layer 11) The buffer layer 11 is made of, for example, AlN, GaN, AlGaN, InGaN or the like.
It is grown at a temperature of 0 ° C. or less to form a film having a thickness of several tens angstroms to several hundred angstroms. This buffer layer 11 is formed in order to reduce the lattice constant mismatch between the substrate and the nitride semiconductor, but may be omitted depending on the growth method of the nitride semiconductor, the type of the substrate, and the like.
【００５０】（第２のバッファ層１１２）第２のバッフ
ァ層１１２は、前記バッファ層１１の上に、前記バッフ
ァ層よりも高温で成長させた単結晶の窒化物半導体より
なる層であり、バッファ層１１よりも厚膜を有する。こ
の第２のバッファ層１１２は次に成長させるｎ側コンタ
クト層１２よりもｎ型不純物濃度が少ない層とするか、
若しくはｎ型不純物をドープしない窒化物半導体層、好
ましくはＧａＮ層とすると、第２のバッファ層１１２の
結晶性が良くなる。最も好ましくはｎ型不純物をアンド
ープのＧａＮとすると最も結晶性が良い窒化物半導体が
得られる。従来のように負電極を形成するｎ側コンタク
ト層を数μｍ以上の膜厚で、高キャリア濃度の単一の窒
化物半導体層で構成しようとすると、ｎ型不純物濃度の
大きい層を成長させる必要がある。不純物濃度の大きい
厚膜の層は結晶性が悪くなる傾向にある。このため結晶
性の悪い層の上に、活性層等の他の窒化物半導体を成長
させても、結晶欠陥を他の層が引き継ぐことになって結
晶性の向上が望めない。そこで、ｎ側コンタクト層１２
層を成長させる前に、不純物濃度が小さい、結晶性の良
い第２のバッファ層１１２を成長させることにより、キ
ャリア濃度が大きく結晶性の良いｎ側コンタクト層１２
を成長させることができる。この第２のバッファ層１１
２の膜厚は、０．１μｍ以上、さらに好ましくは０．５
μｍ以上、最も好ましくは１μｍ以上、２０μｍ以下に
調整することが望ましい。第２のバッファ層１１２が
０．１μｍよりも薄いと、不純物濃度の大きいｎ型コン
タクト層１２を厚く成長させなければならず、ｎ側コン
タクト層１２の結晶性の向上があまり望めない傾向にあ
る。また２０μｍよりも厚いと、第２のバッファ層１１
２自体に結晶欠陥が多くなりやすい傾向にある。また第
２のバッファ層１１２を厚く成長させる利点として、放
熱性の向上が挙げられる。つまりレーザ素子を作製した
場合に、第２のバッファ層１１２で熱が広がりやすくレ
ーザ素子の寿命が向上する。さらにレーザ光の漏れ光が
第２のバッファ層１１２内で広がって、楕円形に近いレ
ーザ光が得やすくなる。なお、第２のバッファ層１１２
は、基板にＧａＮ、ＳｉＣ、ＺｎＯ等の導電性基板を使
用した場合には省略してもよい。(Second Buffer Layer 112) The second buffer layer 112 is a layer made of a single crystal nitride semiconductor grown on the buffer layer 11 at a higher temperature than the buffer layer. It has a thicker film than the layer 11. The second buffer layer 112 has a lower n-type impurity concentration than the n-side contact layer 12 to be grown next, or
Alternatively, when a nitride semiconductor layer not doped with an n-type impurity, preferably a GaN layer, is used, the crystallinity of the second buffer layer 112 is improved. Most preferably, when the n-type impurity is undoped GaN, a nitride semiconductor having the best crystallinity can be obtained. If an n-side contact layer forming a negative electrode is formed of a single nitride semiconductor layer having a thickness of several μm or more and a high carrier concentration as in the conventional case, it is necessary to grow a layer having a high n-type impurity concentration. There is. A thick film layer having a high impurity concentration tends to have poor crystallinity. For this reason, even if another nitride semiconductor such as an active layer is grown on a layer having poor crystallinity, the crystal defect is inherited by another layer, so that improvement in crystallinity cannot be expected. Therefore, the n-side contact layer 12
By growing the second buffer layer 112 having a low impurity concentration and good crystallinity before growing the layer, the n-side contact layer 12 having a high carrier concentration and good crystallinity is grown.
Can grow. This second buffer layer 11
2 is 0.1 μm or more, more preferably 0.5 μm or more.
It is desirable to adjust the thickness to not less than μm, most preferably not less than 1 μm and not more than 20 μm. If the second buffer layer 112 is thinner than 0.1 μm, the n-type contact layer 12 having a high impurity concentration must be grown thick, and the crystallinity of the n-side contact layer 12 tends to be hardly expected to be improved. . If the thickness is larger than 20 μm, the second buffer layer 11
2 itself tends to have many crystal defects. An advantage of increasing the thickness of the second buffer layer 112 is improvement in heat dissipation. That is, when a laser element is manufactured, heat easily spreads in the second buffer layer 112, and the life of the laser element is improved. Further, the leakage light of the laser light spreads in the second buffer layer 112, so that a laser light having a nearly elliptical shape is easily obtained. Note that the second buffer layer 112
May be omitted when a conductive substrate such as GaN, SiC, or ZnO is used for the substrate.
【００５１】（ｎ側コンタクト層１２）ｎ側コンタクト
層１２は負電極を形成するコンタクト層として作用する
層であり、０．２μｍ以上、４μｍ以下に調整すること
が望ましい。０．２よりも薄いと、後で負電極を形成す
る際に、この層を露出させるようにエッチングレートを
制御するのが難しく、一方、４μｍ以上にすると不純物
の影響で結晶性が悪くなる傾向にある。このｎ側コンタ
クト層１２の窒化物半導体にドープするｎ型不純物の範
囲は１×１０17／ｃｍ3〜１×１０21／ｃｍ3の範囲、さ
らに好ましくは、１×１０18／ｃｍ3〜１×１０19／ｃ
ｍ3に調整することが望ましい。１×１０17／ｃｍ3より
も小さいとｎ電極の材料と好ましいオーミックが得られ
にくくなるので、レーザ素子では閾値電流、電圧の低下
が望めず、１×１０21／ｃｍ3よりも大きいと、素子自
体のリーク電流が多くなったり、また結晶性も悪くなる
ため、素子の寿命が短くなる傾向にある。なおｎ側コン
タクト層１２においては、ｎ電極２３とのオーミック接
触抵抗を小さくするために、該ｎ側コンタクト層１２の
キャリア濃度を上げる不純物の濃度を、ｎクラッド層１
４よりも大きくすることが望ましい。なお、ｎ側コンタ
クト層１２は基板にＧａＮ、ＳｉＣ、ＺｎＯ等の導電性
基板を使用し基板裏面側に負電極を設ける場合にはコン
タクト層としてではなくバッファ層として作用する。(N-side contact layer 12) The n-side contact layer 12 is a layer which functions as a contact layer for forming a negative electrode, and is preferably adjusted to 0.2 μm or more and 4 μm or less. When the thickness is smaller than 0.2, it is difficult to control the etching rate so as to expose this layer when a negative electrode is formed later. On the other hand, when the thickness is 4 μm or more, the crystallinity tends to deteriorate due to the influence of impurities. It is in. The range of the n-type impurity to be doped into the nitride semiconductor of the n-side contact layer 12 is in the range of 1 × 1017 / cm3 to 1 × 1021 / cm3 , more preferably 1 × 1018 / cm3 to 1 × 1019 / c
It is desirable to adjust the m3. If it is less than 1 × 1017 / cm3, it is difficult to obtain a preferable ohmic material and the n-electrode. Therefore, a decrease in the threshold current and voltage cannot be expected in the laser element, and when it is more than 1 × 1021 / cm3 , Since the leak current of the device itself increases and the crystallinity also deteriorates, the life of the device tends to be shortened. In order to reduce the ohmic contact resistance with the n-electrode 23, the n-side contact layer 12 has an impurity concentration that increases the carrier concentration of the n-side contact layer 12,
It is desirable to make it larger than 4. The n-side contact layer 12 functions not as a contact layer but as a buffer layer when a conductive substrate such as GaN, SiC, or ZnO is used for the substrate and a negative electrode is provided on the back surface of the substrate.
【００５２】また、第２のバッファ層１１、及びｎ側コ
ンタクト層１２の内の少なくとも一方の層を、超格子層
とすることもできる。超格子層とすると、この層の結晶
性が飛躍的に良くなり、閾値電流が低下する。好ましく
は第２のバッファ層１１よりも膜厚が薄いｎ側コンタク
ト層１２の方を超格子層とする。ｎ側コンタクト層１２
を互いにバンドギャップエネルギーが異なる第１の層と
第２の層とが積層されてなる超格子構造とした場合にお
いては、好ましくはバンドギャップエネルギーの小さな
層を露出させてｎ電極２３を形成することにより、ｎ電
極２３との接触抵抗が低くでき閾値を低下させることが
できる。なおｎ型窒化物半導体と好ましいオーミックが
得られるｎ電極２３の材料としてはＡｌ，Ｔｉ，Ｗ，Ｓ
ｉ，Ｚｎ，Ｓｎ，Ｉｎ等の金属若しくは合金が挙げられ
る。Further, at least one of the second buffer layer 11 and the n-side contact layer 12 may be a super lattice layer. When a superlattice layer is used, the crystallinity of this layer is significantly improved, and the threshold current is reduced. Preferably, the n-side contact layer 12 having a smaller thickness than the second buffer layer 11 is used as a super lattice layer. n-side contact layer 12
Is a superlattice structure in which a first layer and a second layer having different band gap energies are laminated, preferably, the n-electrode 23 is formed by exposing a layer having a small band gap energy. Thereby, the contact resistance with the n-electrode 23 can be reduced, and the threshold can be reduced. The material of the n-electrode 23 that can obtain a preferable ohmic with the n-type nitride semiconductor is Al, Ti, W, S
Metals or alloys such as i, Zn, Sn, In and the like can be mentioned.
【００５３】また、ｎ型コンタクト層１２を不純物濃度
が異なる超格子層とすることにより、実施形態１におい
て説明したＨＥＭＴに類似した効果により横方向の抵抗
値を低くでき、ＬＤ素子の閾値電圧、電流を低くするこ
とができる。Further, by making the n-type contact layer 12 a superlattice layer having a different impurity concentration, the resistance in the lateral direction can be reduced by an effect similar to the HEMT described in the first embodiment, and the threshold voltage of the LD element can be reduced. The current can be reduced.
【００５４】（クラック防止層１３）クラック防止層１
３は、例えば、Ｓｉを５×１０18／ｃｍ3ドープしたＩ
ｎ0.1Ｇａ0.9Ｎからなり、例えば、５００オングストロ
ームの膜厚を有する。このクラック防止層１３はＩｎを
含むｎ型の窒化物半導体、好ましくはＩｎＧａＮを成長
させて形成することにより、その上に形成されるＡｌを
含む窒化物半導体層中にクラックが入るのを防止するこ
とができる。なお、このクラック防止層１３は１００オ
ングストローム以上、０．５μｍ以下の膜厚で成長させ
ることが好ましい。１００オングストロームよりも薄い
と前記のようにクラック防止として作用しにくく、０．
５μｍよりも厚いと、結晶自体が黒変する傾向にある。
なお、このクラック防止層１３は、本実施形態１のよう
にｎ側コンタクト層１２を超格子とする場合、または次
に成長させるｎ側クラッド層１４を超格子層とする場合
には省略してもよい。(Crack prevention layer 13) Crack prevention layer 1
3 is, for example, I doped with 5 × 1018 / cm3 of Si.
It is made of n0.1 Ga0.9 N and has a thickness of, for example, 500 Å. The crack prevention layer 13 is formed by growing an n-type nitride semiconductor containing In, preferably InGaN, to thereby prevent cracks from entering the nitride semiconductor layer containing Al formed thereon. be able to. Preferably, the crack prevention layer 13 is grown to a thickness of 100 Å or more and 0.5 μm or less. If it is thinner than 100 angstroms, it is difficult to act as a crack prevention as described above.
If it is thicker than 5 μm, the crystals themselves tend to turn black.
The crack preventing layer 13 is omitted when the n-side contact layer 12 has a superlattice as in the first embodiment or when the n-side cladding layer 14 to be grown next is a superlattice layer. Is also good.
【００５５】（ｎ型超格子からなるｎ側クラッド層１
４）ｎ側クラッド層は、例えばＳｉを５×１０18／ｃｍ
3ドープしたｎ型Ａ１０．２Ｇａ０．８Ｎからなり、２
０オングストロームの膜厚を有する第１の層、及びアン
ドープのＧａＮよりなり、２０オングストロームの膜厚
を有する第２の層とが交互に積層された超格子層よりな
り、全体で例えば０．５μｍの膜厚を有する。このｎ型
クラッド層１４はキャリア閉じ込め層、及び光閉じ込め
層として作用し、超格子層とした場合にはいずれか一方
の層をＡｌを含む窒化物半導体、好ましくはＡｌＧａＮ
を成長させることが望ましく、１００オングストローム
以上、２μｍ以下、さらに好ましくは５００オングスト
ローム以上、１μｍ以下で成長させることにより良好な
キャリア閉じ込め層が成長できる。このｎ型クラッド層
１４は単一の窒化物半導体で成長させることもできる
が、超格子層とすることがクラックのない結晶性のよい
キャリア閉じ込め層が形成できる。(N-side cladding layer 1 made of n-type superlattice)
4) The n-side cladding layer is made of, for example, 5 × 1018 / cm of Si.
3 Doped n-type A10.2Ga0.8N
A superlattice layer comprising a first layer having a thickness of 0 Å and undoped GaN, and a second layer having a thickness of 20 Å, which is alternately laminated; It has a film thickness. The n-type cladding layer 14 functions as a carrier confinement layer and a light confinement layer. When a superlattice layer is formed, one of the layers is a nitride semiconductor containing Al, preferably AlGaN.
It is preferable to grow the carrier at a thickness of 100 Å or more and 2 μm or less, more preferably 500 Å or more and 1 μm or less, so that a good carrier confinement layer can be grown. Although the n-type cladding layer 14 can be grown from a single nitride semiconductor, a superlattice layer can form a carrier confinement layer having good crystallinity without cracks.
【００５６】（ｎ側光ガイド層１５）ｎ側光ガイド層１
５は、例えば、Ｓｉを５×１０18／ｃｍ3ドープしたｎ
型ＧａＮからなり、０．１μｍの膜厚を有する。このｎ
側光ガイド層６は、活性層の光ガイド層として作用し、
ＧａＮ、ＩｎＧａＮを成長させて形成することが望まし
く、通常１００オングストローム〜５μｍ、さらに好ま
しくは２００オングストローム〜１μｍの膜厚で成長さ
せることが望ましい。なお、この光ガイド層１５も超格
子層にすることができる。ｎ側光ガイド層１５、ｎ側ク
ラッド層１４を超格子層にする場合、超格子層を構成す
る窒化物半導体層の平均的なバンドギャップエネルギー
は活性層よりも大きくする。超格子層とする場合には、
第１の層及び第２の層の少なくとも一方にｎ型不純物を
ドープしてもよいし、またアンドープでも良い。また、
この光ガイド層１５は、アンドープの窒化物半導体単独
若しくはアンドープの窒化物半導体が積層された超格子
でもよい。(N-side light guide layer 15) n-side light guide layer 1
5 is, for example, n doped with 5 × 1018 / cm3 of Si.
It is made of type GaN and has a thickness of 0.1 μm. This n
The side light guide layer 6 acts as a light guide layer of the active layer,
It is preferable to grow GaN or InGaN, and it is preferable to grow the film to a thickness of usually 100 Å to 5 μm, more preferably 200 Å to 1 μm. Note that the light guide layer 15 can also be a superlattice layer. When the n-side light guide layer 15 and the n-side cladding layer 14 are superlattice layers, the average band gap energy of the nitride semiconductor layer forming the superlattice layer is larger than that of the active layer. In the case of a superlattice layer,
At least one of the first layer and the second layer may be doped with an n-type impurity or may be undoped. Also,
The light guide layer 15 may be a superlattice in which an undoped nitride semiconductor alone or an undoped nitride semiconductor is stacked.
【００５７】（活性層１６）活性層１６は、例えば、Ｓ
ｉを８×１０18／ｃｍ3でドープしたＩｎ0.2Ｇａ0.8Ｎ
よりなり、２５オングストロームの膜厚を有する井戸層
と、Ｓｉを８×１０18／ｃｍ3ドープしたＩｎ0.05１Ｇ
ａ0.95Ｎよりなり、５０オングストロームの膜厚を有す
る障壁層とを交互に積層することにより、所定の膜厚を
有する多重量子井戸構造（ＭＱＷ）で構成する。活性層
１６においては、井戸層、障壁層両方に不純物をドープ
しても良く、いずれか一方にドープしてもよい。なおｎ
型不純物をドープすると閾値が低下する傾向にある。ま
た、このように活性層１６を多重量子井戸構造とする場
合には必ずバンドギャップエネルギーの小さい井戸層
と、井戸層よりもバンドギャップエネルギーが小さい障
壁層とを積層するため、超格子層とは区別される。井戸
層の厚さは、１００オングストローム以下、好ましくは
７０オングストローム以下、最も好ましくは、５０オン
グストローム以下にする。障壁層の厚さは１５０オング
ストローム以下、好ましくは１００オングストローム以
下、最も好ましくは７０オングストローム以下にする。(Active Layer 16) The active layer 16 is made of, for example, S
In0.2 Ga0.8 N doped with i at 8 × 1018 / cm3
A well layer having a thickness of 25 angstroms, and In0.05 1G doped with 8 × 1018 / cm3 of Si.
By alternately stacking barrier layers made of a0.95 N and having a thickness of 50 angstroms, a multiple quantum well structure (MQW) having a predetermined thickness is formed. In the active layer 16, both the well layer and the barrier layer may be doped with impurities, or one of them may be doped. Note that n
When a type impurity is doped, the threshold value tends to decrease. When the active layer 16 has a multiple quantum well structure, a well layer having a small band gap energy and a barrier layer having a smaller band gap energy than the well layer are always stacked. Be distinguished. The thickness of the well layer is less than 100 angstroms, preferably less than 70 angstroms, and most preferably less than 50 angstroms. The thickness of the barrier layer is less than 150 angstroms, preferably less than 100 angstroms, and most preferably less than 70 angstroms.
【００５８】（ｐ側キャップ層１７）ｐ側キャップ層１
７は、活性層１６よりもバンドギャップエネルギーが大
きい、例えば、Ｍｇを１×１０20／ｃｍ3ドープしたｐ
型Ａｌ0.3Ｇａ0.7Ｎよりなり、例えば、２００オングス
トロームの膜厚を有する。本実施形態２では、このよう
に、キャップ層１７を用いることが好ましいが、このキ
ャップ層は、薄い膜厚に形成されるので、本発明では、
ｎ型不純物をドープしてキャリアが補償されたｉ型とし
ても良い。ｐ側キャップ層１７の膜厚は０．１μｍ以
下、さらに好ましくは５００オングストローム以下、最
も好ましくは３００オングストローム以下に調整する。
０．１μｍより厚い膜厚で成長させると、ｐ側キャップ
層１７中にクラックが入りやすくなり、結晶性の良い窒
化物半導体層が成長しにくいからである。また、ｐ側キ
ャップ層１７の膜厚が、０．１μｍ以上であると、キャ
リアがこのエネルギーバリアとなるｐ型キャップ層１７
をトンネル効果により通過できなくなるからであり、該
トンネル効果によるキャリアの通過を考慮すると、上述
したように５００オングストローム以下、さらには３０
０オングストローム以下に設定することが好ましい。(P-side cap layer 17) p-side cap layer 1
7 has a band gap energy larger than that of the active layer 16, for example, p doped with Mg at 1 × 1020 / cm3.
It is made of Al0.3 Ga0.7 N and has a thickness of, for example, 200 Å. In the second embodiment, it is preferable to use the cap layer 17 as described above. However, since the cap layer is formed to have a small film thickness, the present invention employs:
An i-type in which carriers are compensated by doping with an n-type impurity may be used. The thickness of the p-side cap layer 17 is adjusted to 0.1 μm or less, more preferably 500 Å or less, and most preferably 300 Å or less.
This is because if the layer is grown with a thickness greater than 0.1 μm, cracks are likely to be formed in the p-side cap layer 17 and a nitride semiconductor layer having good crystallinity is difficult to grow. When the thickness of the p-side cap layer 17 is 0.1 μm or more, carriers serve as the energy barrier for the p-type cap layer 17.
Is not allowed due to the tunnel effect, and considering the passage of carriers due to the tunnel effect, as described above, 500 Å or less, and even 30 Å
It is preferable to set it to 0 angstrom or less.
【００５９】また、ｐ側キャップ層１７には、ＬＤ素子
を発振しやすくするために、Ａｌの組成比が大きいＡｌ
ＧａＮを用いて形成することが好ましく、該ＡｌＧａＮ
を薄く形成する程、ＬＤ素子は発振しやすくなる。例え
ば、Ｙ値が０．２以上のＡｌYＧａ1-YＮであれば５００
オングストローム以下に調整することが望ましい。ｐ側
キャップ層１７の膜厚の下限は特に限定しないが、１０
オングストローム以上の膜厚で形成することが望まし
い。The p-side cap layer 17 includes an LD element
In order to facilitate oscillation of Al, Al having a large Al composition ratio
Preferably, the AlGaN is formed using GaN.
As the thickness of the layer becomes thinner, the LD element becomes easier to oscillate. example
If the Y value is 0.2 or more,YGa1-Y500 if N
It is desirable to adjust it to angstrom or less. p side
Although the lower limit of the thickness of the cap layer 17 is not particularly limited,
It is desirable to form a film with a thickness of Å or more.
No.
【００６０】（ｐ側光ガイド層１８）ｐ側光ガイド層１
８は、バンドギャップエネルギーがｐ側キャップ層１７
よりも小さい、例えば、Ｍｇを１×１０20／ｃｍ3ドー
プしたｐ型ＧａＮよりなり、０．１μｍの膜厚を有す
る。このｐ側光ガイド層１８は、活性層１６の光ガイド
層として作用し、ｎ側光ガイド層１５と同じくＧａＮ、
ＩｎＧａＮで成長させて形成することが望ましい。ま
た、この層はｐ側クラッド層１９を成長させる際のバッ
ファ層としても作用し、１００オングストローム〜５μ
ｍ、さらに好ましくは２００オングストローム〜１μｍ
の膜厚で成長させることにより、好ましい光ガイド層と
して作用する。このｐ側光ガイド層は通常はＭｇ等のｐ
型不純物をドープしてｐ型の導電型とするが、特に不純
物をドープしなくても良い。なお、このｐ側光ガイド層
を超格子層とすることもできる。超格子層とする場合に
は第１の層及び第２の層の少なくとも一方にｐ型不純物
をドープしてもよいし、またアンドープでも良い。(P-side light guide layer 18) p-side light guide layer 1
8 denotes a band gap energy of the p-side cap layer 17.
For example, it is made of p-type GaN doped with Mg at 1 × 1020 / cm3 and has a thickness of 0.1 μm. The p-side light guide layer 18 functions as a light guide layer of the active layer 16 and, like the n-side light guide layer 15, GaN,
It is desirable to form by growing with InGaN. This layer also acts as a buffer layer when growing the p-side cladding layer 19, and is 100 Å to 5 μm.
m, more preferably 200 Å to 1 μm
By growing with a film thickness of, it functions as a preferable light guide layer. This p-side light guide layer is usually made of p
Although a p-type conductivity type is obtained by doping a type impurity, the impurity need not be particularly doped. Note that the p-side light guide layer may be a superlattice layer. When a superlattice layer is formed, at least one of the first layer and the second layer may be doped with a p-type impurity or may be undoped.
【００６１】（ｐ側クラッド層１９＝超格子層）ｐ側ク
ラッド層１９は、例えば、Ｍｇを１×１０20／ｃｍ3ド
ープしたｐ型Ａｌ0.2Ｇａ0.8Ｎよりなり、例えば、２０
オングストロームの膜厚を有する第１の層と、例えばＭ
ｇを１×１０20／ｃｍ3ドープしたｐ型ＧａＮよりな
り、２０オングストロームの膜厚を有する第２の層とが
交互に積層された超格子層からなる。このｐ側クラッド
層１９は、ｎ側クラッド層１４と同じくキャリア閉じ込
め層として作用し、特にｐ型層の抵抗率を低下させるた
めの層として作用する。このｐ側クラッド層１９の膜厚
も特に限定しないが、１００オングストローム以上、２
μｍ以下、さらに好ましくは５００オングストローム以
上、１μｍ以下で形成することが望ましい。(P-side cladding layer 19 = superlattice layer) The p-side cladding layer 19 is made of, for example, p-type Al0.2 Ga0.8 N doped with Mg at 1 × 1020 / cm3.
A first layer having a thickness of Å,
The superlattice layer is made of p-type GaN doped with g at 1 × 1020 / cm3 and a second layer having a thickness of 20 Å is alternately stacked. The p-side cladding layer 19 functions as a carrier confinement layer similarly to the n-side cladding layer 14, and particularly functions as a layer for lowering the resistivity of the p-type layer. The thickness of the p-side cladding layer 19 is not particularly limited, but is not less than 100 Å.
It is desirable that the film be formed to have a thickness of 500 μm or less, more preferably 500 Å or more and 1 μm or less.
【００６２】（ｐ側コンタクト層２０）ｐ側コンタクト
層２０は、ｐ側クラッド層１９の上に、例えば、Ｍｇを
２×１０20／ｃｍ3ドープしたｐ型ＧａＮよりなり、例
えば、１５０オングストロームの膜厚を有する。このｐ
側コンタクト層２０はｐ型のＩｎXＡｌYＧａ1-X-YＮ
（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）で構成することがで
き、好ましくは、上述のようにＭｇをドープしたＧａＮ
とすれば、ｐ電極２１と最も好ましいオーミック接触が
得られる。さらにｐ側コンタクト層の膜厚を５００オン
グストローム以下、さらに好ましくは３００オングスト
ローム以下、最も好ましくは２００オングストローム以
下に調整することが望ましい。なぜなら、上述したよう
に抵抗率が数Ω・ｃｍ以上もあるｐ型窒化物半導体層の
膜厚を５００オングストローム以下に調整することによ
り、さらに抵抗率を低げることができるため、閾値での
電流、電圧が低下する。またｐ型層から除去される水素
の量を多くすることができ、さらに抵抗率を低下させる
ことができる。(P-side contact layer 20) The p-side contact layer 20 is formed on the p-side cladding layer 19 by, for example, p-type GaN doped with Mg at 2 × 1020 / cm3 , for example, 150 Å. It has a film thickness. This p
The side contact layer 20 is a p-type Inx AlY Ga1 -XYN
(0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and preferably, GaN doped with Mg as described above.
Then, the most preferable ohmic contact with the p electrode 21 can be obtained. Further, it is desirable to adjust the thickness of the p-side contact layer to 500 Å or less, more preferably 300 Å or less, and most preferably 200 Å or less. This is because the resistivity can be further reduced by adjusting the thickness of the p-type nitride semiconductor layer having a resistivity of several Ω · cm or more to 500 Å or less as described above. Current and voltage decrease. Further, the amount of hydrogen removed from the p-type layer can be increased, and the resistivity can be further reduced.
【００６３】なお、本発明では、ｐ側コンタクト層２０
も超格子層とすることもできる。超格子層とする場合に
は、特にバンドギャップエネルギーが異なる第１の層と
第２の層とを積層し、第１＋第２＋第１＋第２＋・・・
というように積層していき、最後にバンドギャップエネ
ルギーが小さい方の層が露出するようにすると、ｐ電極
２１と好ましいオーミック接触が得られる。ｐ電極２１
の材料としては、例えばＮｉ、Ｐｄ、Ｎｉ／Ａｕ等を挙
げることができる。In the present invention, the p-side contact layer 20
Can also be a superlattice layer. In the case of a superlattice layer, a first layer and a second layer having different band gap energies are laminated, and a first + second + first + second +...
When the layers having smaller band gap energies are finally exposed, a preferable ohmic contact with the p-electrode 21 is obtained. p electrode 21
Examples of the material include Ni, Pd, and Ni / Au.
【００６４】また、本実施形態２では、図２に示すよう
にｐ電極２１と、ｎ電極２３との間に露出した窒化物半
導体層の表面にＳｉＯ2よりなる絶縁膜２５が形成さ
れ、この絶縁膜２５に形成された開口部を介してｐ電極
２１と電気的に接続されたｐパッド電極２２、及びｎ電
極２３と接続されたｎパッド電極２４が形成される。こ
のｐパッド電極２２は実質的なｐ電極２１の表面積を広
げて、ｐ電極側をワイヤーボンディング、ダイボンディ
ングできるようにし、一方ｎパッド電極２４はｎ電極２
３の剥がれを防止する。In the second embodiment, as shown in FIG. 2, an insulating film 25 made of SiO2 is formed on the surface of the nitride semiconductor layer exposed between the p-electrode 21 and the n-electrode 23. A p-pad electrode 22 electrically connected to the p-electrode 21 via an opening formed in the insulating film 25 and an n-pad electrode 24 connected to the n-electrode 23 are formed. The p-pad electrode 22 enlarges a substantial surface area of the p-electrode 21 so that the p-electrode side can be wire-bonded and die-bonded, while the n-pad electrode 24 is an n-electrode 2
3 is prevented from peeling off.
【００６５】以上の実施形態２の窒化物半導体素子は、
第１の層、及び第２の層を弾性歪み限界以下の膜厚にし
て積層された超格子層である、結晶性のよいｐ型クラッ
ド層１９を備えている。これによって、本実施形態２の
窒化物半導体素子は、ｐ側クラッド層１９の抵抗値を、
超格子構造を有しないｐ側クラッド層に比較して１桁以
上低くすることができるので、閾値電圧、電流を低くす
ることができる。The nitride semiconductor device of Embodiment 2 described above
A p-type cladding layer 19 having good crystallinity, which is a superlattice layer formed by laminating the first layer and the second layer to a thickness equal to or less than the elastic strain limit, is provided. Thereby, the nitride semiconductor device of the second embodiment increases the resistance value of the p-side cladding layer 19 by
The threshold voltage and the current can be reduced because it can be reduced by one digit or more compared to the p-side cladding layer having no superlattice structure.
【００６６】また、本実施形態２の窒化物半導体素子で
はｐ型ＡｌYＧａ1-YＮを含むｐ側クラッド層１９に接し
て、バンドギャップエネルギーの小さい窒化物半導体を
ｐ側コンタクト層２０として、その膜厚を５００オング
ストローム以下と薄く形成することにより、実質的にｐ
側コンタクト層２０のキャリア濃度が高くなりｐ電極と
好ましいオーミックが得られて、素子の閾値電流、電圧
を低くすることができる。さらに、ｎ側コンタクト層を
成長させる前に、第２のバッファ層１１２を備えている
ので、第２のバッファ層１１２の上に成長させる窒化物
半導体層の結晶性が良くなり、長寿命の素子を実現でき
る。好ましくは、第２のバッファ層１１２の上に成長さ
せるｎ側コンタクト層を超格子とすると、横方向の抵抗
値が低くなり、閾値電圧・閾値電流の低い素子が実現で
きる。In the nitride semiconductor device of the second embodiment, a nitride semiconductor having a small band gap energy is used as the p-side contact layer 20 in contact with the p-side cladding layer 19 containing p- type AlY Ga1 -YN. And by forming the film thickness as thin as 500 angstroms or less,
The carrier concentration of the side contact layer 20 is increased, a favorable ohmic contact with the p-electrode is obtained, and the threshold current and voltage of the device can be reduced. Further, since the second buffer layer 112 is provided before growing the n-side contact layer, the crystallinity of the nitride semiconductor layer grown on the second buffer layer 112 is improved, and a long-life element is formed. Can be realized. Preferably, when the n-side contact layer grown on the second buffer layer 112 is a superlattice, an element having a low lateral resistance and a low threshold voltage / threshold current can be realized.
【００６７】なお、本実施形態２のＬＤ素子ではＩｎＧ
ａＮのような、少なくともインジウムを含む窒化物半導
体を活性層１６に備える場合には、ＩｎXＧａ1-XＮと、
ＡｌYＧａ1-YＮとが交互に積層された超格子層を、活性
層１６を挟設する層（ｎ側クラッド層１４及びｐ側クラ
ッド層１９）として用いることが好ましい。これによっ
て、活性層１６と該超格子層とのバンドギャップエネル
ギー差、屈折率差を大きくできるため、該超格子層をレ
ーザ素子を実現する際に非常に優れた光閉じ込め層とし
て動作させることができる。さらにＩｎＧａＮは結晶の
性質が他のＡｌＧａＮのようなＡｌを含む窒化物半導体
に比べて柔らかいので、ＩｎＧａＮを活性層とすると、
積層した各窒化物半導体層全体にクラックが入りにくく
なる。これによって、ＬＤ素子の寿命を長くすることが
できる。In the LD device of the second embodiment, InG
In the case where a nitride semiconductor containing at least indium, such as aN, is provided in the active layer 16, Inx Ga1 -xN,
It is preferable to use a superlattice layer in which AlY Ga1-Y N is alternately stacked as layers (the n-side cladding layer 14 and the p-side cladding layer 19) sandwiching the active layer 16. Thereby, the band gap energy difference and the refractive index difference between the active layer 16 and the superlattice layer can be increased, so that the superlattice layer can be operated as a very excellent light confinement layer when realizing a laser device. it can. Furthermore, since InGaN has a softer crystalline property than other nitride semiconductors containing Al such as AlGaN, when InGaN is used as an active layer,
Cracks hardly occur in the entire stacked nitride semiconductor layers. Thereby, the life of the LD element can be extended.
【００６８】本実施形態２のように量子井戸構造を有す
る活性層１６を有するダブルヘテロ構造の半導体素子の
場合、その活性層１６に接して、活性層１６よりもバン
ドギャップエネルギーが大きい膜厚０．１μｍ以下の窒
化物半導体よりなるｐ側キャップ層１７、好ましくはＡ
ｌを含む窒化物半導体よりなるｐ側キャップ層１７を設
け、そのｐ側キャップ層１７よりも活性層から離れた位
置に、ｐ側キャップ層１７よりもバンドギャップエネル
ギーが小さいｐ側光ガイド層１８を設け、そのｐ側光ガ
イド層１８よりも活性層から離れた位置に、ｐ側光ガイ
ド層１８よりもバンドギャップが大きい窒化物半導体、
好ましくはＡｌを含む窒化物半導体を含む超格子構造を
有するｐ側クラッド層１９を設けることは非常に好まし
い。しかもｐ側キャップ層１７のバンドギャップエネル
ギーを大きくしてあるため、ｎ層から注入された電子
が、このｐ側キャップ層１７で阻止されて閉じ込めら
れ、電子が活性層をオーバーフローしないために、素子
のリーク電流が少なくなる。In the case of a semiconductor device having a double hetero structure having an active layer 16 having a quantum well structure as in the second embodiment, a film thickness 0 in contact with the active layer 16 and having a band gap energy larger than that of the active layer 16. P-side cap layer 17 made of a nitride semiconductor having a thickness of 0.1 μm or less, preferably A
A p-side cap layer 17 made of a nitride semiconductor containing 1 is provided, and a p-side light guide layer 18 having a smaller band gap energy than the p-side cap layer 17 is provided at a position farther from the active layer than the p-side cap layer 17. A nitride semiconductor having a larger band gap than the p-side light guide layer 18 at a position farther from the active layer than the p-side light guide layer 18;
It is very preferable to provide the p-side cladding layer 19 having a superlattice structure preferably containing a nitride semiconductor containing Al. Moreover, since the band gap energy of the p-side cap layer 17 is increased, electrons injected from the n-layer are blocked and confined by the p-side cap layer 17, and the electrons do not overflow the active layer. Leakage current is reduced.
【００６９】以上の実施形態２の窒化物半導体素子で
は、レーザ素子の構造として好ましい構造を示したが、
本発明ではｎ型の超格子層は活性層１６から下のｎ型窒
化物半導体層領域（ｎ型層側）に少なくとも１層有して
いれば良く、またｐ型の超格子層も活性層１６から上の
ｐ型窒化物半導体層領域（ｐ型層側）に少なくとも１層
有していれば良く、素子構成は特に規定するものではな
い。但し、前記超格子層はｐ層側に形成する場合はキャ
リア閉じ込め層としてのｐ側クラッド層１９に形成し、
ｎ層側に形成する場合はｎ電極２３が接した電流注入層
としてのｎコンタクト層１２、またはキャリア閉じ込め
としてのｎクラッド層１４として形成することが素子の
Ｖｆ、閾値を低下させる上で最も好ましい傾向にある。
また、実施形態２の素子と同様の構成を、ＬＥＤ素子に
適用できることはいうまでもない（ただし、ＬＥＤ素子
では、リッジ部は必要ない）。In the nitride semiconductor device of Embodiment 2 described above, a preferable structure of the laser device has been described.
In the present invention, it is sufficient that at least one n-type superlattice layer is provided in the n-type nitride semiconductor layer region (n-type layer side) below the active layer 16, and the p-type superlattice layer is also an active layer. It is sufficient that at least one layer is provided in the p-type nitride semiconductor layer region (p-type layer side) above 16 and the element configuration is not particularly limited. However, when the superlattice layer is formed on the p-layer side, it is formed on the p-side clad layer 19 as a carrier confinement layer,
When it is formed on the n-layer side, it is most preferable to form it as the n-contact layer 12 as a current injection layer in contact with the n-electrode 23 or as the n-cladding layer 14 as a carrier confinement in terms of lowering the Vf and threshold of the device. There is a tendency.
Needless to say, the same configuration as the element of the second embodiment can be applied to the LED element (however, the LED element does not require a ridge).
【００７０】以上のように構成された実施形態２の窒化
物半導体素子では、各層が形成された後、Ｈを含まない
雰囲気、例えば、窒素雰囲気中で、４００℃以上、例え
ば７００℃でアニーリングを行うことが好ましく、これ
によって、ｐ型窒化物半導体層領域の各層をさらに低抵
抗化することができるので、これによって、さらに閾値
電圧を低くすることができる。In the nitride semiconductor device of Embodiment 2 configured as described above, after each layer is formed, annealing is performed at 400 ° C. or more, for example, 700 ° C. in an atmosphere containing no H, for example, a nitrogen atmosphere. It is preferable to perform the step, whereby the resistance of each layer in the p-type nitride semiconductor layer region can be further reduced, whereby the threshold voltage can be further reduced.
【００７１】また、実施形態２の窒化物半導体素子で
は、ｐ側コンタクト層１２の表面にＮｉとＡｕよりなる
ｐ電極２１がストライプ状に形成され、このｐ電極２１
に対して左右対称にｎ側コンタクト層を露出させて、そ
のｎ側コンタクト層表面のほぼ全面にｎ電極２３を設け
ている。このように、絶縁性基板を用いた場合ｐ電極２
１の両側に左右対称にｎ電極２３を設ける構造は、閾値
電圧を低くする上で非常に有利である。In the nitride semiconductor device of the second embodiment, a p-electrode 21 made of Ni and Au is formed on the surface of the p-side contact layer 12 in a stripe shape.
The n-side contact layer is exposed to the left and right symmetrically, and an n-electrode 23 is provided on almost the entire surface of the n-side contact layer. Thus, when the insulating substrate is used, the p-electrode 2
The structure in which the n-electrodes 23 are provided symmetrically on both sides of the device 1 is very advantageous in lowering the threshold voltage.
【００７２】なお、本実施形態２では、リッジ部（スト
ライプ状の電極）に垂直な方向で劈開した劈開面（共振
器面）にＳｉＯ2とＴｉＯ2よりなる誘電体多層膜を形成
してもよい。In the second embodiment, a dielectric multilayer film made of SiO2 and TiO2 may be formed on a cleavage plane (resonator plane) cleaved in a direction perpendicular to the ridge portion (striped electrode). Good.
【００７３】このように、本発明において、超格子層
は、活性層を挟設するｎ型領域又はｐ型領域に形成され
るキャリア閉じ込め層としてのクラッド層、活性層の光
ガイド層、若しくは電極が接して形成される電流注入層
として用いられるため、超格子層を構成する窒化物半導
体の平均バンドギャップエネルギーが活性層よりも大き
くなるように調整することが望ましい。As described above, in the present invention, the superlattice layer is a clad layer as a carrier confinement layer formed in the n-type region or the p-type region sandwiching the active layer, a light guide layer of the active layer, or an electrode. Is used as a current injection layer formed in contact with, so that it is desirable to adjust the average band gap energy of the nitride semiconductor constituting the superlattice layer to be larger than that of the active layer.
【００７４】[0074]
【実施例】以下、実施例において本発明を詳説する。 ［実施例１］本発明に係る実施例１は図２に示す窒化物
半導体素子（ＬＤ素子）の作成例であり、以下の手順で
作製される。まず、サファイア（Ｃ面）よりなる基板１
０を反応容器内にセットし、容器内を水素で十分置換し
た後、水素を流しながら、基板の温度を１０５０℃まで
上昇させ、基板のクリーニングを行う。続いて、温度を
５１０℃まで下げ、キャリアガスに水素、原料ガスにア
ンモニア（ＮＨ3）とＴＭＧ（トリメチルガリウム）と
を用い、基板１０上にＧａＮよりなる第１のバッファ層
１１を約２００オングストロームの膜厚で成長させる。The present invention will be described below in detail with reference to examples. [Embodiment 1] Embodiment 1 according to the present invention is an example of forming a nitride semiconductor device (LD device) shown in FIG. First, a substrate 1 made of sapphire (C-plane)
After 0 is set in the reaction vessel and the inside of the vessel is sufficiently replaced with hydrogen, the temperature of the substrate is increased to 1050 ° C. while flowing hydrogen to clean the substrate. Subsequently, the temperature is lowered to 510 ° C., and the first buffer layer 11 made of GaN is formed on the substrate 10 by about 200 Å using hydrogen as the carrier gas, ammonia (NH3 ) and TMG (trimethylgallium) as the source gas. It grows with the film thickness of.
【００７５】バッファ層１１成長後、ＴＭＧのみ止め
て、温度を１０５０℃まで上昇させる。１０５０℃にな
ったら、同じく原料ガスにＴＭＧ、アンモニアガスを用
い、キャリア濃度１×１０18／cm3のアンドープＧａＮ
よりなる第２のバッファ層１１２を５μｍの膜厚で成長
させる。第２のバッファ層はＩｎXＡｌYＧａ1-X-YＮ
（０≦X、０≦Y、X＋Y≦１）で構成でき、その組成は特
に問うものではないが、好ましくはアンドープでＡｌ
（Ｙ値）が０．１以下のＡｌYＧａ1-YＮ、最も好ましく
はアンドープのＧａＮとする。続いて、１０５０℃でＴ
ＭＧ、アンモニア、不純物ガスにシランガス（Ｓｉ
Ｈ4）を用い、Ｓｉを１×１０19／cm3ドープしたｎ型Ｇ
ａＮよりなるｎ側コンタクト層１２を１μｍの膜厚で成
長させる。このｎ側コンタクト層１２は超格子で形成す
るとさらに好ましい。After the growth of the buffer layer 11, only TMG is stopped, and the temperature is increased to 1050 ° C. At 1050 ° C., undoped GaN having a carrier concentration of 1 × 1018 / cm3 using TMG and ammonia gas as the source gas.
The second buffer layer 112 is grown to a thickness of 5 μm. The second buffer layer is Inx AlY Ga1 -XYN
(0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and the composition thereof is not particularly limited.
AlY Ga1-Y N having a (Y value) of 0.1 or less, most preferably undoped GaN. Subsequently, at 1050 ° C., T
MG, ammonia, silane gas (Si
H4 ) and n-type G doped with 1 × 1019 / cm3 of Si
An n-side contact layer 12 of aN is grown to a thickness of 1 μm. More preferably, the n-side contact layer 12 is formed of a super lattice.
【００７６】次に、温度を８００℃にして、原料ガスに
ＴＭＧ、ＴＭＩ（トリメチルインジウム）、アンモニ
ア、不純物ガスにシランガスを用い、Ｓｉを５×１０18
／cm3ドープしたＩｎ0.1Ｇａ0.9Ｎよりなるクラック防
止層１３を５００オングストロームの膜厚で成長させ
る。そして温度を１０５０℃にして、ＴＭＡ、ＴＭＧ、
アンモニア、シランガスを用い、Ｓｉを５×１０18／cm
3ドープしたｎ型Ａｌ0.2Ｇａ0.8Ｎよりなる第１の層を
２０オングストロームの膜厚で成長させ、続いて、ＴＭ
Ａ、シランを止め、アンドープＧａＮよりなる第２の層
を２０オングストロームの膜厚で成長させる。そして、
この操作をそれぞれ１００回繰り返し、総膜厚０．４μ
ｍの超格子層よりなるｎ側クラッド層１４を成長させ
る。Then, the temperature was raised to 800 ° C., and TMG, TMI (trimethylindium) and ammonia were used as the source gas, silane gas was used as the impurity gas, and 5 × 1018 Si was used.
An anti-crack layer 13 made of In0.1 Ga0.9 N doped with / cm3 is grown to a thickness of 500 Å. Then, the temperature was raised to 1050 ° C., and TMA, TMG,
Using ammonia and silane gas, Si is 5 × 1018 / cm
A first layer of3- doped n-type Al0.2 Ga0.8 N is grown to a thickness of 20 Å, followed by TM
A, silane is stopped, and a second layer of undoped GaN is grown to a thickness of 20 Å. And
This operation was repeated 100 times, and the total film thickness was 0.4 μm.
An n-side cladding layer 14 consisting of m superlattice layers is grown.
【００７７】続いて、１０５０℃でＳｉを５×１０18／
cm3ドープしたｎ型ＧａＮよりなるｎ側光ガイド層１５
を０．１μｍの膜厚で成長させる。次に、ＴＭＧ、ＴＭ
Ｉ、アンモニア、シランを用いて活性層１６を成長させ
る。活性層１６は温度を８００℃に保持して、まずＳｉ
を８×１０18／cm3でドープしたＩｎ0.2Ｇａ0.8Ｎより
なる井戸層を２５オングストロームの膜厚で成長させ
る。次にＴＭＩのモル比を変化させるのみで同一温度
で、Ｓｉを８×１０18／cm3ドープしたＩｎ0.01Ｇａ
0.99Ｎよりなる障壁層を５０オングストロームの膜厚で
成長させる。この操作を２回繰り返し、最後に井戸層を
積層した総膜厚１７５オングストロームの多重量子井戸
構造（ＭＱＷ）の活性層１６を成長させる。Subsequently, at 1050 ° C., 5 × 1018 / Si
n-side light guide layer 15 made of n-type GaN doped with cm3
Is grown to a thickness of 0.1 μm. Next, TMG, TM
The active layer 16 is grown using I, ammonia, and silane. The active layer 16 is maintained at a temperature of 800.degree.
Is grown at a thickness of 25 angstroms of In0.2 Ga0.8 N doped with 8 × 1018 / cm3 . Next, at the same temperature, only by changing the molar ratio of TMI, In0.01 Ga doped with 8 × 1018 / cm3 of Si was used.
A barrier layer of0.99 N is grown to a thickness of 50 Å. This operation is repeated twice, and finally, an active layer 16 having a multiple quantum well structure (MQW) having a total film thickness of 175 Å, in which well layers are stacked, is grown.
【００７８】次に、温度を１０５０℃に上げ、原料ガス
にＴＭＧ、ＴＭＡ、アンモニア、不純物ガスにＣｐ2Ｍ
ｇ（シクロペンタジエニルマグネシウム）を用い、活性
層よりもバンドギャップエネルギーが大きく、Ｍｇを１
×１０20／cm3ドープしたｐ型Ａｌ0.3Ｇａ0.7Ｎよりな
るｐ側キャップ層１７を３００オングストロームの膜厚
で成長させる。続いて、１０５０℃で、バンドギャップ
エネルギーがｐ側キャップ層１７よりも小さい、Ｍｇを
１×１０20／cm3ドープしたｐ型ＧａＮよりなるｐ側光
ガイド層１８を０．１μｍの膜厚で成長させる。Next, the temperature was raised to 1050 ° C., and TMG, TMA, ammonia was used as a source gas, and Cp2 M was used as an impurity gas.
g (cyclopentadienyl magnesium), the band gap energy is larger than that of the active layer, and Mg is 1
A p-side cap layer 17 made of p-type Al0.3 Ga0.7 N doped with × 1020 / cm3 is grown to a thickness of 300 Å. Subsequently, at 1050 ° C., a p-side optical guide layer 18 made of p-type GaN doped with 1 × 1020 / cm3 of Mg and having a band gap energy smaller than that of the p-side cap layer 17 is formed to a thickness of 0.1 μm. Let it grow.
【００７９】続いて、ＴＭＡ、ＴＭＧ、アンモニア、Ｃ
ｐ2Ｍｇを用い、１０５０℃でＭｇを１×１０20／cm3ド
ープしたｐ型Ａｌ0.2Ｇａ0.8Ｎよりなる第１の層を２０
オングストロームの膜厚で成長させ、続いてＴＭＡのみ
を止め、Ｍｇを１×１０20／cm3ドープしたｐ型ＧａＮ
よりなる第２の層を２０オングストロームの膜厚で成長
させる。そしてこの操作をそれぞれ１００回繰り返し、
総膜厚０．４μｍの超格子層よりなるｐ側クラッド層１
９を形成する。最後に、１０５０℃で、ｐ側クラッド層
１９の上に、Ｍｇを２×１０20／cm3ドープしたｐ型Ｇ
ａＮよりなるｐ側コンタクト層２０を１５０オングスト
ロームの膜厚で成長させる。Subsequently, TMA, TMG, ammonia, C
A first layer made of p-type Al0.2 Ga0.8 N doped with Mg at 1 × 1020 / cm3 at 1050 ° C. was formed using p2 Mg.
P-type GaN doped with Mg at 1 × 1020 / cm3 , grown only with Å thickness
A second layer is grown with a thickness of 20 Angstroms. And this operation is repeated 100 times,
P-side cladding layer 1 composed of a superlattice layer having a total thickness of 0.4 μm
9 is formed. Finally, at 1050 ° C., p-type G doped with 2 × 1020 / cm3 of Mg is formed on the p-side cladding layer 19.
A p-side contact layer 20 made of aN is grown to a thickness of 150 Å.
【００８０】反応終了後、温度を室温まで下げ、さらに
窒素雰囲気中、ウェーハを反応容器内において、７００
℃でアニーリングを行い、ｐ型層をさらに低抵抗化す
る。アニーリング後、ウェーハを反応容器から取り出
し、図２に示すように、ＲＩＥ装置により最上層のｐ側
コンタクト層２０と、ｐ側クラッド層１９とをエッチン
グして、４μｍのストライプ幅を有するリッジ形状とす
る。After the completion of the reaction, the temperature is lowered to room temperature, and the wafer is placed in a reaction vessel in a nitrogen atmosphere at a temperature of 700.degree.
Anneal at ℃ to further reduce the resistance of the p-type layer. After the annealing, the wafer is taken out of the reaction vessel, and as shown in FIG. 2, the uppermost p-side contact layer 20 and the p-side cladding layer 19 are etched by an RIE apparatus to form a ridge shape having a stripe width of 4 μm. I do.
【００８１】次にリッジ表面にマスクを形成し、図２に
示すように、ストライプ状のリッジに対して左右対称に
して、ｎ側コンタクト層１２の表面を露出させる。次に
ｐ側コンタクト層２０のストライプリッジ最表面のほぼ
全面にＮｉとＡｕよりなるｐ電極２１を形成する。一
方、ＴｉとＡｌよりなるｎ電極２３をストライプ状のｎ
側コンタクト層３のほぼ全面に形成する。Next, a mask is formed on the surface of the ridge, and as shown in FIG. 2, the surface of the n-side contact layer 12 is exposed symmetrically with respect to the stripe-shaped ridge. Next, a p-electrode 21 made of Ni and Au is formed on almost the entire outermost surface of the stripe ridge of the p-side contact layer 20. On the other hand, an n electrode 23 made of Ti and Al is
It is formed on almost the entire surface of the side contact layer 3.
【００８２】次に、図２に示すようにｐ電極２１と、ｎ
電極２３との間に露出した窒化物半導体層の表面にＳｉ
Ｏ2よりなる絶縁膜２５を形成し、この絶縁膜２５を介
してｐ電極２１と電気的に接続したｐパッド電極２２、
及びｎパッド電極２４を形成する。以上のようにして、
ｎ電極とｐ電極とを形成したウェーハを研磨装置に移送
し、ダイヤモンド研磨剤を用いて、窒化物半導体を形成
していない側のサファイア基板１をラッピングし、基板
の厚さを５０μｍとする。ラッピング後、さらに細かい
研磨剤で１μｍポリシングして基板表面を鏡面状とす
る。Next, as shown in FIG.
The surface of the nitride semiconductor layer exposed between the electrode 23 and Si
An insulating film 25 made of O2 is formed, and a p-pad electrode 22 electrically connected to the p-electrode 21 via the insulating film 25;
And an n-pad electrode 24 are formed. As described above,
The wafer on which the n-electrode and the p-electrode have been formed is transferred to a polishing apparatus, and the sapphire substrate 1 on which the nitride semiconductor is not formed is wrapped using a diamond abrasive to reduce the thickness of the substrate to 50 μm. After lapping, the substrate surface is mirror-finished by polishing with a finer abrasive at 1 μm.
【００８３】基板研磨後、研磨面側をスクライブして、
ストライプ状の電極に垂直な方向でバー状に劈開し、劈
開面に共振器を作製する。共振器面にＳｉＯ2とＴｉＯ2
よりなる誘電体多層膜を形成し、最後にｐ電極に平行な
方向で、バーを切断してレーザチップとした。次にチッ
プをフェースアップ（基板とヒートシンクとが対向した
状態）でヒートシンクに設置し、それぞれの電極をワイ
ヤーボンディングして、室温でレーザ発振を試みたとこ
ろ、室温において、閾値電流密度２．９ｋＡ／cm2、閾
値電圧４．４Ｖで、発振波長４０５ｎｍの連続発振が確
認され、５０時間以上の寿命を示した。After the substrate is polished, the polished surface side is scribed,
Cleavage is performed in a bar shape in a direction perpendicular to the stripe-shaped electrodes, and a resonator is formed on the cleavage plane. SiO2 and TiO2 on the resonator surface
A dielectric multilayer film was formed, and finally the bar was cut in a direction parallel to the p-electrode to form a laser chip. Next, the chip was placed face-up (in a state in which the substrate and the heat sink faced each other), and the electrodes were wire-bonded, and laser oscillation was attempted at room temperature. At room temperature, the threshold current density was 2.9 kA / At cm2 and a threshold voltage of 4.4 V, continuous oscillation with an oscillation wavelength of 405 nm was confirmed, and a life of 50 hours or more was shown.
【００８４】（比較例１）一方、第２のバッファ層１１
２を成長させず、さらにｎ側コンタクト層１２をＳｉを
１×１０19／cm3ドープしたｎ型ＧａＮ単一で５μｍ成
長させ、ｎ側クラッド層１４をＳｉを１×１０19／cm3
ドープしたｎ型Ａｌ0.2Ｇａ0.8Ｎ単一で０．４μｍ成長
させ、ｐ側クラッド層１９をＭｇを１×１０20／m3ドー
プしたｐ型Ａｌ0.2Ｇａ0.8Ｎ単一で０．４μｍ成長さ
せ、さらにｐ側コンタクト層２０をＭｇを２×１０20／
cm3ドープした単一のｐ型ＧａＮを０．２μｍ成長させ
る他は実施例１と同様にしてレーザ素子を得た。つまり
基本構成として、表１に示すように構成する。(Comparative Example 1) On the other hand, the second buffer layer 11
2 without growth, to further 5μm growing the n-side contact layer 12 of Si with 1 × 1019 / cm3 doped with n-type GaN single, 1 × a n-side cladding layer 14 Si 1019 / cm3
A single layer of doped n-type Al0.2 Ga0.8 N is grown at 0.4 μm, and a p-side cladding layer 19 is grown at 0.4 μm of single p-type Al0.2 Ga0.8 N doped with 1 × 1020 / m3 of Mg. And the p-side contact layer 20 is made of Mg 2 × 1020 /
A laser device was obtained in the same manner as in Example 1 except that a single p-type GaN doped with cm3 was grown to 0.2 μm. That is, it is configured as shown in Table 1 as a basic configuration.
【００８５】[0085]
【表１】[Table 1]
【００８６】このように構成した比較例のレーザ素子
は、閾値電流密度７ｋＡ／cm2で連続発振が確認された
が、閾値電圧は８．０Ｖ以上あり、数分で切れてしまっ
た。In the laser device of the comparative example thus configured, continuous oscillation was confirmed at a threshold current density of 7 kA / cm2 , but the threshold voltage was 8.0 V or more, and the laser device was cut off in several minutes.
【００８７】［実施例２］実施例１において、ｎ側コン
タクト層１２を、Ｓｉを２×１０19／cm3ドープしたｎ
型Ａｌ0.05Ｇａ0.95Ｎよりなる第１の層を３０オングス
トロームの膜厚で成長させ、続いて、アンドープのＧａ
Ｎよりなる第２の層を３０オングストロームの膜厚で成
長させて、これを繰り返し、総膜厚１．２μｍの超格子
構造とする。それ以外の構造は実施例１と同様の構造を
有するレーザ素子としたところ、閾値電流密度２．７ｋ
Ａ／cm2、閾値電圧４．２Ｖで、寿命も６０時間以上を
示した。[Embodiment 2] In the embodiment 1, the n-side contact layer 12 is made of n doped with 2 × 1019 / cm3 of Si.
A first layer of type Al0.05 Ga0.95 N is grown to a thickness of 30 Å, followed by undoped Ga
A second layer of N is grown to a thickness of 30 Å, and this is repeated to form a superlattice structure with a total thickness of 1.2 μm. Otherwise, a laser device having the same structure as that of the first embodiment was obtained.
A / cm2 , a threshold voltage of 4.2 V, and a lifetime of 60 hours or more.
【００８８】［実施例３］実施例２において、ｎ側コン
タクト層１２を構成する超格子において、第２の層をＳ
ｉを１×１０18／cm3ドープしたＧａＮとする他は、実
施例２と同様の構造を有するレーザ素子を作製したとこ
ろ、実施例２とほぼ同等の特性を有するレーザ素子が得
られた。[Embodiment 3] In the superlattice constituting the n-side contact layer 12 in the embodiment 2, the second layer is made of S
When a laser device having the same structure as in Example 2 was produced except that i was GaN doped at 1 × 1018 / cm3 , a laser device having substantially the same characteristics as in Example 2 was obtained.
【００８９】［実施例４］実施例１において、第２のバ
ッファ層１１２を、Ｓｉを１×１０17／cm3ドープした
ＧａＮとして、４μｍ成長させる他は、実施例１と同様
の構造を有するレーザ素子を作製したところ、閾値電流
密度２．９ｋＡ／cm2、閾値電圧４．５Ｖに上昇した
が、寿命は５０時間以上を示した。Example 4 Example 2 has the same structure as that of Example 1 except that the second buffer layer 112 is made of GaN doped with 1 × 1017 / cm3 of Si and grown to 4 μm. When the laser device was manufactured, the threshold current density was increased to 2.9 kA / cm2 and the threshold voltage was increased to 4.5 V, but the life was over 50 hours.
【００９０】［実施例５］実施例１において、ｎ側コン
タクト層１２を、Ｓｉを２×１０19／cm3ドープしたｎ
型Ａｌ0.2Ｇａ0.8Ｎよりなる第１の層を６０オングスト
ロームの膜厚で成長させ、続いて、Ｓｉを１×１０19／
cm3ドープしたＧａＮよりなる第２の層を４０オングス
トロームの膜厚で成長させて、順次これを繰り返し、総
膜厚２μｍの超格子構造とする。そして、ｎ側クラッド
層１４をＳｉを１×１０19／cm3ドープしたｎ型Ａｌ0.2
Ｇａ0.8Ｎ単一で０．４μｍ成長させる。それ以外の構
造は実施例１と同様の構造を有するレーザ素子としたと
ころ、閾値電流密度３．２ｋＡ／cm2、閾値電圧４．８
Ｖで、寿命も３０時間以上を示した。Fifth Embodiment In the first embodiment, the n-side contact layer 12 is made of n doped with 2 × 1019 / cm3 of Si.
A first layer of Al0.2 Ga0.8 N is grown to a thickness of 60 Å, followed by a 1 × 1019 / Si layer.
A second layer of cm3 -doped GaN is grown to a thickness of 40 Å, and this is repeated sequentially to form a superlattice structure with a total thickness of 2 μm. The n-side cladding layer 14 is made of n-type Al0.2 doped with 1 × 1019 / cm3 of Si.
0.4 μm of Ga0.8 N is grown alone. Except for this point, a laser device having the same structure as that of the first embodiment was obtained. The threshold current density was 3.2 kA / cm2 and the threshold voltage was 4.8.
At V, the life was over 30 hours.
【００９１】［実施例６］実施例６は、実施例１と比較
して、以下の（１）、（２）が異なる他は、実施例１と
同様に構成される。 （１）バッファ層１１成長後、ＴＭＧのみ止めて、温度
を１０５０℃まで上昇させる。１０５０℃になったら、
原料ガスにＴＭＡ、ＴＭＧ、アンモニア、シランを用
い、Ｓｉを１×１０19／cm3ドープしたｎ型Ａｌ0.2Ｇａ
0.8Ｎよりなる第１の層を６０オングストロームの膜厚
で成長させ、続いて、シラン、ＴＭＡを止めアンドープ
のＧａＮよりなる第２の層を４０オングストロームの膜
厚で成長させる。そして第１層＋第２層＋第１層＋第２
層＋・・・というように超格子層を構成し、それぞれ第
１の層を５００層、第２の層を５００層交互に積層し、
総膜厚５μｍの超格子よりなるｎ側コンタクト層１２を
形成する。 （２）次に、実施例１と同様にして、Ｓｉを５×１０18
／cm3ドープしたＩｎ0.1Ｇａ0.9Ｎよりなるクラック防
止層１３を５００オングストロームの膜厚で成長させ
る。そして、温度を１０５０℃にして、ＴＭＡ、ＴＭ
Ｇ、アンモニア、シランを用い、Ｓｉを５×１０18／cm
3ドープしたｎ型Ａｌ0.2Ｇａ0.8Ｎよりなるｎ側クラッ
ド層１４を０．５μｍの膜厚で成長させる。後の、ｎ側
クラッド層１４から上は、実施例１のレーザ素子と同様
の構造を有するレーザ素子とする。つまり表１の基本構
造において、ｎ側コンタクト層１２、及びｐ側クラッド
層１９を超格子とし、ｐ側コンタクト層２０の膜厚を実
施例１のように１５０オングストロームとするレーザ素
子を作製する。このレーザ素子は閾値電流密度３．２ｋ
Ａ／cm2、閾値電圧４．８Ｖで、４０５ｎｍの連続発振
が確認され、寿命も３０時間以上を示した。[Sixth Embodiment] A sixth embodiment is the same as the first embodiment except that the following (1) and (2) are different from the first embodiment. (1) After growing the buffer layer 11, only TMG is stopped, and the temperature is increased to 1050 ° C. When it reaches 1050 ° C,
N-type Al0.2 Ga doped with Si at 1 × 1019 / cm3 using TMA, TMG, ammonia and silane as source gases
A first layer of0.8 N is grown to a thickness of 60 Å, followed by a stop of silane and TMA, and a second layer of undoped GaN is grown to a thickness of 40 Å. Then, the first layer + the second layer + the first layer + the second layer
A superlattice layer is composed of layers +..., And the first layer is alternately laminated to 500 layers and the second layer is alternately laminated to 500 layers,
An n-side contact layer 12 made of a superlattice having a total film thickness of 5 μm is formed. (2) Next, in the same manner as in Example 1, 5 × 1018
An anti-crack layer 13 made of In0.1 Ga0.9 N doped with / cm3 is grown to a thickness of 500 Å. Then, the temperature is set to 1050 ° C., and TMA, TM
G, ammonia, silane, Si is 5 × 1018 / cm
An n-side cladding layer 14 made of3- doped n-type Al0.2 Ga0.8 N is grown to a thickness of 0.5 μm. A laser element having a structure similar to that of the laser element of the first embodiment is formed from the n-side cladding layer 14 to the upper part. That is, in the basic structure shown in Table 1, a laser element is manufactured in which the n-side contact layer 12 and the p-side cladding layer 19 are superlattices and the thickness of the p-side contact layer 20 is 150 Å as in the first embodiment. This laser device has a threshold current density of 3.2 k.
At A / cm2 and a threshold voltage of 4.8 V, continuous oscillation of 405 nm was confirmed, and the life was 30 hours or more.
【００９２】さらに、実施例６の構造のＬＤ素子のｐ側
コンタクト層の膜厚を順次変更した際、そのｐ側コンタ
クト層の膜厚と、ＬＤ素子の閾値電圧との関係を図３に
示す。これはｐ側コンタクト層が、左から順にＡ（１０
オングストローム以下）、Ｂ（１０オングストロー
ム）、Ｃ（３０オングストローム）、Ｄ（１５０オング
ストローム、本実施例）、Ｅ（５００オングストロー
ム）、Ｆ（０．２μｍ）、Ｇ（０．５μｍ）、Ｈ（０．
８μｍ）の場合の閾値電圧を示している。この図に示す
ように、ｐ側コンタクト層の膜厚が５００オングストロ
ームを超えると閾値電圧が次第に上昇する傾向にある。
ｐ側コンタクト層２０の膜厚は５００オングストローム
以下、さらに好ましくは３００オングストローム以下で
あることが望ましい。なお１０オングストローム以下
（およそ１原子層、２原子層近く）になると、下部のｐ
側クラッド層１９の表面が露出してくるため、ｐ電極の
コンタクト抵抗が悪くなり、閾値電圧は上昇する傾向に
ある。しかしながら、本発明のＬＤ素子では超格子層を
有しているために、閾値電圧が比較例のものに比べて大
幅に低下している。FIG. 3 shows the relationship between the thickness of the p-side contact layer and the threshold voltage of the LD element when the thickness of the p-side contact layer of the LD element having the structure of the sixth embodiment is sequentially changed. . This is because the p-side contact layer is A (10
B (10 Å), B (10 Å), C (30 Å), D (150 Å, this embodiment), E (500 Å), F (0.2 μm), G (0.5 μm), H (0.5 μm).
8 μm). As shown in this figure, when the thickness of the p-side contact layer exceeds 500 angstroms, the threshold voltage tends to gradually increase.
It is desirable that the thickness of the p-side contact layer 20 be 500 Å or less, more preferably 300 Å or less. When the thickness is less than 10 angstroms (approximately 1 atomic layer or 2 atomic layers), the lower p
Since the surface of the side cladding layer 19 is exposed, the contact resistance of the p-electrode deteriorates, and the threshold voltage tends to increase. However, since the LD element of the present invention has a superlattice layer, the threshold voltage is much lower than that of the comparative example.
【００９３】（比較例２）表１の構成のレーザ素子にお
いて、ｎ側クラッド層１４をＳｉを１×１０19／cm3ド
ープしたｎ型Ａｌ0.2Ｇａ0.8Ｎよりなる第１の層を１８
０オングストロームの膜厚で成長させ、続いてアンドー
プのＧａＮよりなる第２の層を１２０オングストローム
の膜厚で成長させ、総膜厚０．６μｍの多層膜とする。
つまり第１の層と第２の層の膜厚を厚くした構造で構成
してレーザ素子を作製したところ、閾値電流密度６．５
ｋＡ／cm2で連続発振が確認され、閾値電圧が７．５Ｖ
であった。なおこのレーザ素子は数分で切れてしまっ
た。COMPARATIVE EXAMPLE 2 In the laser device having the structure shown in Table 1, the n-side cladding layer 14 was formed of18 × 1019 / cm3 doped first layer of n-type Al0.2 Ga0.8 N.
It is grown to a thickness of 0 Å, and then a second layer of undoped GaN is grown to a thickness of 120 Å to form a multilayer film having a total thickness of 0.6 μm.
That is, when a laser element was manufactured with a structure in which the thickness of the first layer and the second layer was increased, the threshold current density was 6.5.
Continuous oscillation was confirmed at kA / cm2 , and the threshold voltage was 7.5 V
Met. This laser element was cut off in a few minutes.
【００９４】［実施例７］実施例６において、ｐ側クラ
ッド層１９をＭｇを１×１０20／cm3ドープしたＡｌ0.2
Ｇａ0.8Ｎ、６０オングストロームよりなる第１の層
と、Ｍｇを１×１０20／cm3ドープしたｐ型ＧａＮ、４
０オングストロームよりなる第２の層とを積層した総膜
厚０．５μｍの超格子構造とする他は実施例６と同様の
レーザ素子を作製する。つまり、実施例６のｐ側クラッ
ド層１９を構成する超格子層の膜厚を変える他は同様に
してレーザ素子を作製したところ、閾値電圧が実施例６
のレーザ素子に比較して若干上昇する傾向にあったが、
２０時間以上の寿命を示した。[Example 7] In Example 6, the p-side cladding layer 19 was made of Al0.2 doped with Mg at 1 × 1020 / cm3.
A first layer of Ga0.8 N, 60 Å, p-type GaN doped with Mg at 1 × 1020 / cm3 ,
A laser element similar to that of Example 6 is manufactured except that a superlattice structure having a total film thickness of 0.5 μm is formed by laminating a second layer of 0 Å. That is, a laser device was manufactured in the same manner as in Example 6 except that the thickness of the superlattice layer constituting the p-side cladding layer 19 was changed.
There was a tendency to slightly increase compared to the laser element of
It showed a service life of 20 hours or more.
【００９５】［実施例８］実施例７において、さらにｎ
側クラッド層１４をＳｉを１×１０19／cm3ドープした
ｎ型Ａｌ0.2Ｇａ0.8Ｎ、６０オングストロームよりなる
第１の層と、Ｓｉを１×１０19／cm3ドープしたｎ型Ｇ
ａＮ、４０オングストロームよりなる第２の層とを積層
した総膜厚０．５μｍの超格子構造とする他は実施例７
と同様のレーザ素子を作製する。つまり、実施例６のｎ
側コンタクト層１２、ｐ側クラッド層１９に加えてｎ側
クラッド層を超格子としたレーザ素子は、実施例６とほ
ぼ同等の特性を有していた。[Embodiment 8] In Embodiment 7, n
Side cladding layer 14 1 a Si a × 1019 / cm3 doped with n-type Al0.2 Ga0.8 N, a first layer consisting of 60 angstroms, n-type and 1 × 1019 / cm3 doped with Si G
Example 7 except that a superlattice structure having a total thickness of 0.5 μm was formed by laminating aN and a second layer of 40 Å.
A laser device similar to the above is manufactured. That is, n of Embodiment 6
The laser device having the superlattice of the n-side cladding layer in addition to the side contact layer 12 and the p-side cladding layer 19 had almost the same characteristics as those of the sixth embodiment.
【００９６】［実施例９］実施例１において、第２のバ
ッファ層１１２を成長させずに、表１に示すように、第
１のバッファ層１１の上に、直接ｎ側コンタクト層１２
としてＳｉを１×１０19／cm3ドープしたｎ型ＧａＮ層
を５μｍ成長させる。その他は、実施例１と同様の構造
を有するレーザ素子とする。つまり、表１の基本構造に
おいて、ｎ側クラッド層１４を２０オングストロームの
Ｓｉ（１×１０19／cm3）ドープｎ型Ａｌ0.2Ｇａ0.8Ｎ
よりなる第１の層と、２０オングストロームのアンドー
プＧａＮよりなる第２の層とを積層してなる総膜厚０．
４μｍの超格子構造とする。さらにｐ側クラッド層１９
を２０オングストロームのＭｇ（１×１０20／cm3）ド
ープｐ型Ａｌ0.2Ｇａ0.8Ｎよりなる第１の層と、２０オ
ングストロームのＭｇ（１×１０20／cm3）ドープｐ型
ＧａＮよりなる第２の層とを積層してなる総膜厚０．４
μｍの超格子構造とする。さらにまたｐ側コンタクト層
２０を実施例１のように１５０オングストロームのＭｇ
（２×１０20／cm3）ドープｐ型ＧａＮとしたところ、
閾値電流密度３．３ｋＡ／cm2で、４０５ｎｍの連続発
振が確認され、閾値電圧は５．０Ｖ、寿命も３０時間以
上を示した。Ninth Embodiment In the first embodiment, the n-side contact layer 12 is formed directly on the first buffer layer 11 without growing the second buffer layer 112, as shown in Table 1.
Then, an n-type GaN layer doped with 1 × 1019 / cm3 of Si is grown to a thickness of 5 μm. Otherwise, the laser device has the same structure as that of the first embodiment. That is, in the basic structure shown in Table 1, the n-side cladding layer 14 is made of 20 Å of Si (1 × 1019 / cm3 ) -doped n-type Al0.2 Ga0.8 N
And a second layer made of undoped GaN having a thickness of 20 Å.
It has a super lattice structure of 4 μm. Further, the p-side cladding layer 19
A first layer of 20 Å of Mg (1 × 1020 / cm3 ) -doped p-type Al0.2 Ga0.8 N and a first layer of 20 Å of Mg (1 × 1020 / cm3 ) -doped p-type GaN Total film thickness of 0.4 laminated with 2 layers
It has a superlattice structure of μm. Further, the p-side contact layer 20 is made of 150 Å of Mg as in the first embodiment.
(2 × 1020 / cm3 ) doped p-type GaN,
At a threshold current density of 3.3 kA / cm2 , continuous oscillation of 405 nm was confirmed, the threshold voltage was 5.0 V, and the lifetime was 30 hours or more.
【００９７】［実施例１０］実施例９において、ｎ側ク
ラッド層１４の超格子を構成する第２の層を、Ｓｉを１
×１０17／cm3ドープしたＧａＮとする他は、実施例９
と同様のレーザ素子を作製する。つまりバンドギャップ
エネルギーの大きい方の層に、Ｓｉを多くドープする他
は、実施例９と同様にして作製したレーザ素子は、実施
例９とほぼ同等の特性を示した。[Embodiment 10] In the ninth embodiment, the second layer constituting the superlattice of the n-side cladding layer 14 is formed by adding Si to 1
Example 9 except that GaN doped with × 1017 / cm3 was used.
A laser device similar to the above is manufactured. That is, a laser element manufactured in the same manner as in the ninth embodiment except that a layer having a larger bandgap energy is doped with a large amount of Si showed almost the same characteristics as the ninth embodiment.
【００９８】［実施例１１］実施例９において、ｎ側ク
ラッド層１４を構成する第２の層を、Ｓｉを１×１０19
／cm3ドープしたｎ型Ｉｎ0.01Ｇａ0.99Ｎとする他は同
様にしてレーザ素子を作製する。つまりｎ側クラッド層
１４の超格子を構成する第２の層の組成をＩｎＧａＮと
し、第１の層と第２の層との不純物濃度を同じにする他
は、実施例９と同様にして作製したレーザ素子は、実施
例９とほぼ同等の特性を示した。[Embodiment 11] In the ninth embodiment, the second layer constituting the n-side cladding layer 14 is made of 1 × 1019 Si.
A laser device is manufactured in the same mannerexcept that n-type In0.01 Ga0.99 N doped with / cm3 is used. That is, except that the composition of the second layer constituting the superlattice of the n-side cladding layer 14 was InGaN, and the impurity concentrations of the first layer and the second layer were the same, the fabrication was performed in the same manner as in Example 9. The obtained laser device exhibited almost the same characteristics as those of the ninth embodiment.
【００９９】［実施例１２］実施例９において、ｎ側ク
ラッド層１４を構成する第１の層（Ｓｉ：１×１０19／
cm3ドープＡｌ0.2Ｇａ0.8Ｎ）の膜厚を６０オングスト
ロームとし、第２の層をＳｉを１×１０19／cm3ドープ
した４０オングストロームのＧａＮとし、総膜厚０．５
μｍの超格子構造とする。さらにｐ側クラッド層１９を
構成する第１の層（Ｍｇ：１×１０20／cm3ドープＡｌ
0.2Ｇａ0.8Ｎ）の膜厚を６０オングストロームとし、第
２の層（Ｍｇ：１×１０20／cm3ドープ：ＧａＮ）の膜
厚を４０オングストロームとし、総膜厚０．５μｍの超
格子構造とする。つまりｎ側クラッド層１４を構成する
第１の層と第２の層のドープ量を同じにして、膜厚を変
化させ、ｐ側クラッド層１９を構成する第１の層と第２
の層との膜厚を変化させる他は、実施例９と同様にして
レーザ素子を作製したところ、閾値電流密度３．４ｋＡ
／cm2で、４０５ｎｍの連続発振が確認され、閾値電圧
は５．２Ｖ、寿命も２０時間以上を示した。[Embodiment 12] In the ninth embodiment, the first layer (Si: 1 × 1019 /
cm3 doped Al0.2 Ga0.8 N) with a thickness of 60 Å, the second layer with 40 Å of GaN doped with 1 × 1019 / cm3 of Si, and a total thickness of 0.5 Å
It has a superlattice structure of μm. Further, the first layer (Mg: 1 × 1020 / cm3 doped Al) constituting the p-side cladding layer 19 is formed.
0.2 Ga0.8 N) with a thickness of 60 Å, the second layer (Mg: 1 × 1020 / cm3 doped: GaN) with a thickness of 40 Å, and a superlattice structure having a total thickness of 0.5 μm. I do. In other words, the first layer and the second layer constituting the n-side cladding layer 14 are made to have the same doping amount, and the film thickness is changed so that the first layer and the second layer constituting the p-side cladding layer 19 become the same.
A laser device was fabricated in the same manner as in Example 9 except that the thickness of the layer was changed to a threshold current density of 3.4 kA.
/ Cm2 , continuous oscillation of 405 nm was confirmed, the threshold voltage was 5.2 V, and the lifetime was 20 hours or more.
【０１００】［実施例１３］実施例１１において、ｎ側
クラッド層１４を構成する第２の層（ＧａＮ）のＳｉ濃
度を１×１０17／cm3とする他は実施例１１と同様の構
造を有するレーザ素子を作製したところ、実施例１１と
ほぼ同等の特性を有するレーザ素子が作製できた。[Embodiment 13] The structure of the eleventh embodiment is the same as that of the eleventh embodiment except that the Si concentration of the second layer (GaN) constituting the n-side cladding layer 14 is 1 × 1017 / cm3. As a result, a laser element having substantially the same characteristics as those of Example 11 could be manufactured.
【０１０１】［実施例１４］実施例１１において、ｎ側
クラッド層１４を構成する第２の層（ＧａＮ）をアンド
ープとする他は実施例１１と同様の構造を有するレーザ
素子を作製したところ、実施例１１とほぼ同等の特性を
有するレーザ素子が作製できた。Example 14 A laser device having the same structure as in Example 11 except that the second layer (GaN) forming the n-side cladding layer 14 was undoped was prepared. A laser device having substantially the same characteristics as in Example 11 was produced.
【０１０２】［実施例１５］実施例９において、ｎ側ク
ラッド層１４をＳｉを１×１０19／cm3ドープしたｎ型
Ａｌ0.2Ｇａ0.8Ｎ単一で０．４μｍ成長させる他は同様
にしてレーザ素子を作製する。つまり、表１の基本構造
において、ｐ側クラッド層１９のみを実施例１のように
Ｍｇを１×１０20／cm3ドープしたｐ型Ａｌ0.2Ｇａ0.8
Ｎよりなる第１の層、２０オングストロームと、Ｍｇを
１×１０19／cm3ドープしたｐ型ＧａＮよりなる第２の
層２０オングストロームとからなる総膜厚０．４μｍの
超格子構造とし、さらに、ｐ側コンタクト層２０を実施
例１のように１５０オングストロームのＭｇ（２×１０
20／cm3）ドープｐ型ＧａＮとしたところ、同じく閾値
電流密度３．４ｋＡ／cm2で、４０５ｎｍの連続発振が
確認され、閾値電圧は５．１Ｖ、寿命は２０時間以上を
示した。[Embodiment 15] In the ninth embodiment, the n-side cladding layer 14 is grown in a single n-type Al0.2 Ga0.8 N doped with Si at 1 × 1019 / cm3 by 0.4 μm. A laser device is manufactured. That is, in the basic structure shown in Table 1, only the p-side cladding layer 19 was doped with Mg at 1 × 1020 / cm3 as in Example 1, and was p-type Al0.2 Ga0.8.
A first layer of N, 20 Å, and a second layer of 20 Å of p-type GaN doped with Mg at 1 × 1019 / cm3 , having a superlattice structure with a total film thickness of 0.4 μm; , The p-side contact layer 20 is made of 150 Å of Mg (2 × 10
20 / cm3 ) When doped p-type GaN, continuous oscillation of 405 nm was confirmed at the same threshold current density of 3.4 kA / cm2 , the threshold voltage was 5.1 V, and the lifetime was 20 hours or more.
【０１０３】［実施例１６］実施例１５において、ｐ側
クラッド層１９を構成する超格子層の膜厚を第１の層
（Ａｌ0.2Ｇａ0.8Ｎ）を６０オングストロームとし、第
２の層（ＧａＮ）を４０オングストロームとして積層
し、総膜厚０．５μｍとする他は実施例１４と同様のレ
ーザ素子を得たところ、閾値電圧は若干上昇する傾向に
あったが、寿命は２０時間以上あった。[Embodiment 16] In Embodiment 15, the thickness of the superlattice layer constituting the p-side cladding layer 19 is 60 Å for the first layer (Al0.2 Ga0.8 N), and the second layer (GaN ) Was stacked at 40 Å, and a laser element similar to that of Example 14 was obtained except that the total film thickness was 0.5 μm. The threshold voltage tended to slightly increase, but the life was 20 hours or more. .
【０１０４】［実施例１７］実施例９において、ｐ側ク
ラッド層１９をＭｇを１×１０20／cm3ドープしたｐ型
Ａｌ0.2Ｇａ0.8Ｎ単一で０．４μｍ成長させる他は同様
にしてレーザ素子を作製する。つまり、表１の基本構造
において、ｎ側クラッド層１４のみを実施例１のように
Ｓｉを１×１０19／cm3ドープしたｎ型Ａｌ0.2Ｇａ0.8
Ｎよりなる第１の層、２０オングストロームと、アンド
ープのＧａＮよりなる第２の層２０オングストロームと
からなる総膜厚０．４μｍの超格子構造とし、さらに、
ｐ側コンタクト層２０を実施例１のように１５０オング
ストロームのＭｇ（２×１０20／cm3）ドープｐ型Ｇａ
Ｎとしたところ、同じく閾値電流密度３．５ｋＡ／cm2
で、４０５ｎｍの連続発振が確認され、閾値電圧は５．
４Ｖ、寿命は１０時間以上を示した。[Embodiment 17] In the ninth embodiment, the p-side cladding layer 19 is grown in a single p-type Al0.2 Ga0.8 N doped with Mg at 1 × 1020 / cm3 by 0.4 μm. A laser device is manufactured. That is, in the basic structure shown in Table 1, only the n-side cladding layer 14 is doped with 1 × 1019 / cm3 of n-type Al0.2 Ga0.8 as in Example 1.
A first layer of N, 20 Å, and a second layer of undoped GaN, 20 Å, having a superlattice structure with a total thickness of 0.4 μm;
As in the first embodiment, the p-side contact layer 20 is made of 150 Å of Mg (2 × 1020 / cm3 ) -doped p-type Ga.
N, the threshold current density was 3.5 kA / cm2.
, A continuous oscillation of 405 nm was confirmed, and the threshold voltage was 5.
At 4 V, the life was 10 hours or more.
【０１０５】［実施例１８］実施例１７において、ｎ側
クラッド層１４を構成する超格子層の膜厚を第１の層
（Ａｌ0.2Ｇａ0.8Ｎ）を７０オングストロームとし、第
２の層をＳｉを１×１０19／cm3ドープしたＩｎ0.01Ｇ
ａ0.99Ｎ、７０オングストロームとして積層し、総膜厚
０．４９μｍとする他は実施例１７と同様のレーザ素子
を得たところ、実施例１６に比べて閾値電圧が若干上昇
する傾向にあったが、同じく１０時間以上の寿命を有す
るレーザ素子が得られた。[Embodiment 18] In Embodiment 17, the thickness of the superlattice layer constituting the n-side cladding layer 14 is set to 70 Å for the first layer (Al0.2 Ga0.8 N), and the second layer is formed of Si. In0.01 G doped with 1 × 1019 / cm3
A laser device similar to that of Example 17 was obtained except that the thickness was a0.99 N and a thickness of 70 Å, and the total film thickness was 0.49 μm. However, the threshold voltage tended to slightly increase as compared with Example 16. As a result, a laser element having a lifetime of 10 hours or more was obtained.
【０１０６】［実施例１９］実施例１７において、ｎ側
クラッド層１４を構成する超格子層の膜厚を第１の層
（Ａｌ0.2Ｇａ0.8Ｎ）を６０オングストロームとし、第
２の層（アンドープＧａＮ）を４０オングストロームと
して積層し、総膜厚０．５μｍとする他は実施例１６と
同様のレーザ素子を得たところ、実施例１７に比べて閾
値電圧が若干上昇する傾向にあったが、同じく１０時間
以上の寿命を有するレーザ素子が得られた。[Embodiment 19] In Embodiment 17, the thickness of the superlattice layer constituting the n-side cladding layer 14 is set to 60 Å for the first layer (Al0.2 Ga0.8 N), and to the second layer (undoped). GaN) was stacked at 40 Å, and a laser device similar to that of Example 16 was obtained except that the total film thickness was 0.5 μm. As a result, the threshold voltage tended to slightly increase as compared with Example 17. Similarly, a laser element having a life of 10 hours or more was obtained.
【０１０７】［実施例２０］実施例９において、さらに
ｎ側光ガイド層１５をアンドープのＧａＮよりなる第１
の層、２０オングストロームと、アンドープのＩｎ0.1
Ｇａ0.9Ｎよりなる第２の層、２０とを積層してなる総
膜厚８００オングストロームの超格子層とする。それに
加えて、ｐ側光ガイド層１８もアンドープのＧａＮより
なる第１の層、２０オングストロームと、アンドープの
Ｉｎ0.1Ｇａ0.9Ｎよりなる第２の層、２０オングストロ
ームとを積層してなる総膜厚８００オングストロームの
超格子構造とする。つまり、表１の基本構造において、
ｎ側クラッド層１４、ｎ側光ガイド層１５、ｐ側光ガイ
ド層１８、及びｐ側クラッド層１９とを超格子構造と
し、さらにまたｐ側コンタクト層２０を実施例１のよう
に１５０オングストロームのＭｇ（２×１０20／cm3）
ドープｐ型ＧａＮとしたところ、閾値電流密度２．９ｋ
Ａ／cm2で、４０５ｎｍの連続発振が確認され、閾値電
圧は４．４Ｖ、寿命も６０時間以上を示した。[Embodiment 20] In the ninth embodiment, the n-side light guide layer 15 is made of the first undoped GaN.
Layer, 20 Å and undoped In0.1
A superlattice layer having a total film thickness of 800 Å formed by laminating the second layer 20 of Ga0.9 N and 20 is formed. In addition, the p-side light guide layer 18 also has a total film thickness formed by laminating a first layer of undoped GaN, 20 angstroms, and a second layer of undoped In0.1 Ga0.9 N, 20 angstroms. A superlattice structure of 800 Å is used. That is, in the basic structure of Table 1,
The n-side cladding layer 14, the n-side light guide layer 15, the p-side light guide layer 18, and the p-side cladding layer 19 have a superlattice structure, and the p-side contact layer 20 has a thickness of 150 Å as in the first embodiment. Mg (2 × 1020 / cm3 )
When doped p-type GaN is used, the threshold current density is 2.9 k
At A / cm2 , continuous oscillation of 405 nm was confirmed, the threshold voltage was 4.4 V, and the lifetime was 60 hours or more.
【０１０８】［実施例２１］本実施例は図１のＬＥＤ素
子を元に説明する。実施例１と同様にしてサファイアよ
りなる基板１の上にＧａＮよりなるバッファ層２を２０
０オングストロームの膜厚で成長させ、次いでＳｉを１
×１０19／cm3ドープしたｎ型ＧａＮよりなるコンタク
ト層を５μｍの膜厚で成長させ、次にＩｎ0.4Ｇａ0.6Ｎ
よりなる膜厚３０オングストロームの単一量子井戸構造
よりなる活性層４を成長させる。[Embodiment 21] This embodiment will be described based on the LED element of FIG. A buffer layer 2 made of GaN is formed on a substrate 1 made of sapphire in the same manner as in the first embodiment.
Grown to a thickness of 0 Å, and then
A contact layer made of x1019 / cm3 doped n-type GaN is grown to a thickness of 5 μm, and then In0.4 Ga0.6 N
An active layer 4 having a single quantum well structure having a thickness of 30 Å is grown.
【０１０９】（ｐ側超格子層）次に、実施例１と同様に
して、Ｍｇを１×１０20／cm3ドープしたｐ型Ａｌ0.2Ｇ
ａ0.8Ｎよりなる第１の層を２０オングストロームの膜
厚で成長させ、続いてＭｇを１×１０19／cm3ドープし
たｐ型ＧａＮよりなる第２の層を２０オングストローム
の膜厚で成長させ、総膜厚０．４μｍの超格子よりなる
ｐ側クラッド層５を成長させる。このｐ側クラッド層４
の膜厚も特に限定しないが、１００オングストローム以
上、２μｍ以下、さらに好ましくは５００オングストロ
ーム以上、１μｍ以下で成長させることが望ましい。(P-side superlattice layer) Next, as in Example 1, p-type Al0.2 G doped with Mg at 1 × 1020 / cm3.
A first layer of a0.8 N is grown to a thickness of 20 Å, and a second layer of p-type GaN doped with Mg at 1 × 1019 / cm3 is grown to a thickness of 20 Å. Then, a p-side cladding layer 5 made of a superlattice having a total film thickness of 0.4 μm is grown. This p-side cladding layer 4
The thickness of the film is not particularly limited, but it is desirable that the film be grown to a thickness of 100 Å or more and 2 μm or less, more preferably 500 Å or more and 1 μm or less.
【０１１０】次にこのｐ側クラッド層５の上にＭｇを１
×１０20／cm3ドープしたｐ型ＧａＮ層を０．５μｍの
膜厚で成長させる。成長後、ウェーハを反応容器から取
り出し実施例１と同様にして、アニーリングを行った
後、ｐ側コンタクト層６側からエッチングを行いｎ電極
９を形成すべきｎ側コンタクト層３の表面を露出させ
る。最上層のｐ側コンタクト層６のほぼ全面に膜厚２０
０オングストロームのＮｉ−Ａｕよりなる透光性のｐ電
極７を形成し、その全面電極７の上にＡｕよりなるｐパ
ッド電極８を形成する。露出したｎ側コンタクト層の表
面にもＴｉ−Ａｌよりなるｎ電極９を形成する。Next, Mg is added on the p-side
A p-type GaN layer doped with × 1020 / cm3 is grown to a thickness of 0.5 μm. After the growth, the wafer is taken out of the reaction vessel, annealed in the same manner as in Example 1, and then etched from the p-side contact layer 6 side to expose the surface of the n-side contact layer 3 where the n-electrode 9 is to be formed. . A film thickness of 20 is formed on almost the entire surface of the uppermost p-side contact layer 6.
A transmissive p-electrode 7 made of 0 Å Ni-Au is formed, and a p-pad electrode 8 made of Au is formed on the entire surface electrode 7. An n-electrode 9 made of Ti-Al is also formed on the exposed surface of the n-side contact layer.
【０１１１】以上のようにして電極を形成したウェーハ
を３５０μｍ角のチップに分離してＬＥＤ素子としたと
ころ、Ｉｆ２０ｍＡにおいて５２０ｎｍの緑色発光を示
し、Ｖｆは３．２Ｖであった。これに対し、ｐ側クラッ
ド層５を単一のＭｇドープＡｌ0.2Ｇａ0.8Ｎで構成した
ＬＥＤ素子のＶｆは３．４Ｖであった。さらに静電耐圧
は本実施例の方が２倍以上の静電耐圧を有していた。When the wafer on which the electrodes were formed as described above was separated into chips of 350 μm square to form LED elements, green light emission of 520 nm was obtained at If mA of 20 mA, and Vf was 3.2 V. On the other hand, Vf of the LED element in which the p-side cladding layer 5 was composed of a single Mg-doped Al0.2 Ga0.8 N was 3.4 V. Further, the electrostatic withstand voltage of this embodiment was twice or more that of the present embodiment.
【０１１２】［実施例２２］実施例２１において、ｐ側
クラッド層５を構成する超格子層を、第１の層の膜厚を
５０オングストロームとし、第２の層をＭｇを１×１０
20／cm3ドープしたＧａＮ、５０オングストロームとし
て、それぞれ２５層積層し、総膜厚０．２５μｍの超格
子とする他は同様にしてＬＥＤ素子を作成したところ、
実施例２１とほぼ同等の特性を有するＬＥＤ素子が得ら
れた。[Example 22] In Example 21, the superlattice layer constituting the p-side cladding layer 5 was formed such that the first layer had a thickness of 50 Å and the second layer was 1 × 10 5 Mg.
An LED element was prepared in the same manner except that 25 layers each of20 / cm3 doped GaN and 50 Å were laminated to form a superlattice having a total film thickness of 0.25 μm.
An LED element having substantially the same characteristics as in Example 21 was obtained.
【０１１３】［実施例２３］実施例２１において、ｐ側
クラッド層５を構成する超格子層の厚さを、第１の層１
００オングストローム、第２の層を７０オングストロー
ムの膜厚として、総膜厚０．２５μｍの超格子とする他
は同様にしてＬＥＤ素子を作成したところ、Ｖｆは３．
４Ｖであったが、静電耐圧は従来のものよりも２０％以
上優れていた。[Example 23] In Example 21, the thickness of the superlattice layer constituting the p-side cladding layer 5 was changed to the first layer 1
When an LED element was prepared in the same manner as above except that the thickness of the second layer was 70 Å, the superlattice was 0.25 μm in total thickness, and the Vf was 3.
Although it was 4 V, the electrostatic breakdown voltage was at least 20% better than the conventional one.
【０１１４】［実施例２４］実施例２１において、ｎ側
コンタクト層３を成長させる際、Ｓｉを２×１０19／cm
3ドープしたｎ型Ａｌ0.2Ｇａ0.8Ｎよりなる第１の層を
６０オングストローム、アンドープのＧａＮよりなる第
２の層を４０オングストロームの膜厚で成長させ、それ
ぞれ第１の層を５００層、第２の層を５００層交互に積
層し、総膜厚５μｍの超格子とする。その他は実施例１
２と同様にしてＬＥＤ素子を作製したところ、同じくＩ
ｆ２０ｍＡにおいて、Ｖｆは３．１Ｖに低下し、静電耐
圧は従来に比較比較して２．５倍以上に向上した。[Example 24] In Example 21, when growing the n-side contact layer 3, Si was added at 2 × 1019 / cm 2.
A first layer made of3- doped n-type Al0.2 Ga0.8 N is grown to a thickness of 60 Å, and a second layer made of undoped GaN is grown to a thickness of 40 Å. Are alternately laminated to form a superlattice having a total film thickness of 5 μm. Others are Example 1.
When an LED element was manufactured in the same manner as in Example 2,
At f20 mA, Vf was reduced to 3.1 V, and the electrostatic withstand voltage was improved to 2.5 times or more as compared with the related art.
【０１１５】［実施例２５］実施例２３において、ｐ側
クラッド層５を構成する超格子の第１の層（Ａｌ0.2Ｇ
ａ0.8Ｎ）の膜厚を６０オングストロームとし、第２の
層の膜厚を４０オングストロームとして、それぞれ２５
層交互に積層して、総膜厚０．３μｍとする他は同様の
構造を有するＬＥＤ素子を作製したところ、Ｖｆは３．
２Ｖで、静電耐圧は従来の２倍以上であった。[Embodiment 25] In the embodiment 23, the first layer (Al0.2 G) of the superlattice constituting the p-side cladding layer 5 is formed.
a0.8 N) with a thickness of 60 Å and a second layer with a thickness of 40 Å, each having a thickness of 25 Å.
When an LED element having the same structure except that the total thickness was 0.3 μm was produced by alternately stacking layers, Vf was 3.
At 2V, the electrostatic withstand voltage was more than twice that of the conventional one.
【０１１６】［実施例２６］本実施例は図４に示すレー
ザ素子を基に説明する。図４も、図２と同様にレーザ光
の共振方向に垂直な方向で素子を切断した際の断面図で
あるが、図２と異なるところは、基板１０にＧａＮより
なる基板１０１を用いているところと、第２のバッファ
層１１２を成長させずに、ｎ型不純物をドープした第３
のバッファ層１１３を成長させているところにある。こ
の図４に示すレーザ素子は以下の方法によって得られ
る。[Embodiment 26] This embodiment will be described based on the laser device shown in FIG. FIG. 4 is also a cross-sectional view when the element is cut in a direction perpendicular to the resonance direction of the laser beam, similarly to FIG. 2, but differs from FIG. 2 in that a substrate 101 made of GaN is used for the substrate 10. However, the third buffer layer doped with an n-type impurity is grown without growing the second buffer layer 112.
Buffer layer 113 is being grown. The laser device shown in FIG. 4 is obtained by the following method.
【０１１７】まずサファイア基板上にＭＯＶＰＥ法、若
しくはＨＶＰＥ法を用いて、Ｓｉを５×１０18／cm3ド
ープしたＧａＮ層を厚さ３００μｍで成長させた後、サ
ファイア基板を除去して厚さ３００μｍのＳｉドープＧ
ａＮ基板１０１を作製する。ＧａＮ基板１０１は、この
ように窒化物半導体と異なる基板の上に、例えば１００
μｍ以上の膜厚で成長させた後、その異種基板を除去す
ることによって得られる。ＧａＮ基板１０１はアンドー
プでも良いし、またｎ型不純物をドープして作製しても
良い。ｎ型不純物をドープする場合には通常１×１０17
／cm3〜１×１０19／cm3の範囲で不純物をドープすると
結晶性の良いＧａＮ基板が得られる。First, a GaN layer doped with 5 × 1018 / cm3 of Si is grown to a thickness of 300 μm on a sapphire substrate by MOVPE or HVPE, and then the sapphire substrate is removed to remove the sapphire substrate to a thickness of 300 μm. Si-doped G
An aN substrate 101 is manufactured. The GaN substrate 101 is, for example, 100
It is obtained by removing the heterogeneous substrate after growing with a film thickness of μm or more. The GaN substrate 101 may be undoped or may be manufactured by doping an n-type impurity. When doping with an n-type impurity, it is usually 1 × 1017
By doping impurities in the range of / cm3 to 1 × 1019 / cm3, a GaN substrate having good crystallinity can be obtained.
【０１１８】ＧａＮ基板１０１作製後、温度を１０５０
℃にして、Ｓｉを３×１０18／cm3ドープしたｎ型Ｇａ
Ｎよりなる第３のバッファ層１１３を３μｍの膜厚で成
長させる。なお第３のバッファ層１１３は図１、図２に
おいてｎ側コンタクト層１４に相当する層であるが、電
極を形成する層ではないので、ここではコンタクト層と
は言わず、第３のバッファ層１１３という。なおＧａＮ
基板１０１と第３のバッファ層１１３との間に、実施例
１と同様にして低温で成長させる第１のバッファ層を成
長させても良いが、第１のバッファ層を成長させる場合
には、３００オングストローム以下にすることが望まし
い。After forming the GaN substrate 101, the temperature was set at 1050.
° C and n-type Ga doped with 3 × 1018 / cm3 of Si
A third buffer layer 113 made of N is grown to a thickness of 3 μm. Note that the third buffer layer 113 is a layer corresponding to the n-side contact layer 14 in FIGS. 1 and 2, but is not a layer for forming an electrode. 113. GaN
Between the substrate 101 and the third buffer layer 113, a first buffer layer grown at a low temperature may be grown in the same manner as in the first embodiment. However, when growing the first buffer layer, It is desirable that the thickness be 300 angstroms or less.
【０１１９】次に第３のバッファ層１１３の上に、実施
例１と同様にＳｉを５×１０18／cm3ドープしたＩｎ0.1
Ｇａ0.9Ｎよりなるクラック防止層１３を５００オング
ストロームの膜厚で成長させる。次に、Ｓｉを５×１０
18／cm3ドープしたｎ型Ａｌ0.2Ｇａ0.8Ｎよりなる第１
の層、２０オングストロームと、Ｓｉを５×１０18／cm
3ドープしたＧａＮよりなる第２の層２０オングストロ
ームとを１００回交互に積層した、総膜厚０．４μｍの
超格子層よりなるｎ側クラッド層１４を成長させる。次
に実施例１と同様に、Ｓｉを５×１０18／cm3ドープし
たｎ型ＧａＮよりなるｎ側光ガイド層１５を０．１μｍ
の膜厚で成長させる。Next, on the third buffer layer 113, as in Example 1, In0.1 doped with Si at 5 × 1018 / cm3 was used.
A crack preventing layer 13 made of Ga0.9 N is grown to a thickness of 500 Å. Next, 5 × 10
The first of 18 / cm3 doped n-type Al0.2 Ga0.8 N
Layer, 20 angstroms and Si at 5 × 1018 / cm
An n-side cladding layer 14 composed of a superlattice layer having a total film thickness of 0.4 μm is formed by alternately laminating the second layer 20 of3 doped GaN and 20 angstroms 100 times. Next, as in the first embodiment, the n-side light guide layer 15 made of n-type GaN doped with 5 × 1018 / cm3 of Si is 0.1 μm thick.
It grows with the film thickness of.
【０１２０】次に、アンドープＩｎ0.2Ｇａ0.8Ｎよりな
る井戸層、２５オングストロームと、アンドープＧａＮ
よりなる障壁層５０オングストロームとを成長させ、交
互に２回繰り返し、最後に井戸層を積層した総膜厚１７
５オングストロームの多重量子井戸構造（ＭＱＷ）の活
性層１６を成長させる。Next, a well layer of undoped In0.2 Ga0.8 N, 25 Å, and undoped GaN
A barrier layer made of 50 Å and alternately repeated twice, and finally a total film thickness of 17
A 5 Å multi-quantum well structure (MQW) active layer 16 is grown.
【０１２１】次に、実施例１と同様に、Ｍｇを１×１０
20／cm3ドープしたｐ型Ａｌ0.3Ｇａ0.7Ｎよりなるｐ側
キャップ層１７を３００オングストロームの膜厚で成長
させ、Ｍｇを１×１０20／cm3ドープしたｐ型ＧａＮよ
りなるｐ側光ガイド層１８を０．１μｍの膜厚で成長さ
せる。Next, as in Example 1, Mg was added to 1 × 10
A p-side cap layer 17 made of p-type Al0.3 Ga0.7 N doped with20 / cm3 is grown to a thickness of 300 Å, and a p-side light guide made of p-type GaN doped with 1 × 1020 / cm3 of Mg. Layer 18 is grown to a thickness of 0.1 μm.
【０１２２】次に実施例１と同様にして、Ｍｇを１×１
０20／cm3ドープしたｐ型Ａｌ0.2Ｇａ0.8Ｎよりなる第
１の層、２０オングストロームと、Ｍｇを１×１０20／
cm3ドープしたｐ型ＧａＮよりなる第２の層、２０オン
グストロームよりなる、総膜厚０．４μｍの超格子層よ
りなるｐ側クラッド層１９を形成し、最後に、ｐ側クラ
ッド層１９の上に、Ｍｇを２×１０20／cm3ドープした
ｐ型ＧａＮよりなるｐ側コンタクト層２０を１５０オン
グストロームの膜厚で成長させる。Next, in the same manner as in Example 1, Mg was added to 1 × 1
A first layer of p-type Al0.2 Ga0.8 N doped with 020 / cm3 , 20 Å, and 1 × 1020 / Mg of Mg.
A second layer of p-type GaN doped with cm3 , a p-side cladding layer 19 of 20 Å and a superlattice layer having a total thickness of 0.4 μm is formed. Next, a p-side contact layer 20 made of p-type GaN doped with Mg at 2 × 1020 / cm3 is grown to a thickness of 150 Å.
【０１２３】反応終了後、７００℃でアニーリングした
後、実施例１と同様に、ＲＩＥ装置により最上層のｐ側
コンタクト層２０と、ｐ側クラッド層１９とをエッチン
グして、４μｍのストライプ幅を有するリッジ形状とす
る。After the reaction was completed, annealing was performed at 700 ° C., and the uppermost p-side contact layer 20 and the p-side cladding layer 19 were etched by the RIE apparatus in the same manner as in Example 1 to reduce the stripe width to 4 μm. Ridge shape.
【０１２４】次に、実施例１と同じくｐ側コンタクト層
２０のストライプリッジ最表面のほぼ全面にＮｉとＡｕ
よりなるｐ電極２１を形成し、ＧａＮ基板１０１の裏面
のほぼ全面に、ＴｉとＡｌよりなるｎ電極２３を形成す
る。Next, as in the first embodiment, Ni and Au are formed almost all over the outermost surface of the stripe ridge of the p-side contact layer 20.
A p-electrode 21 is formed, and an n-electrode 23 made of Ti and Al is formed on almost the entire back surface of the GaN substrate 101.
【０１２５】次に、図４に示すようにｐ電極２１の面積
を除く、ｐ側クラッド層１９のＳｉＯ2よりなる絶縁膜
２５を形成し、この絶縁膜２５を介して、ｐ電極２１と
電気的に接続したｐパッド電極２２を形成する。Next, as shown in FIG. 4, an insulating film 25 made of SiO2 of the p-side cladding layer 19 except for the area of the p-electrode 21 is formed. A p-pad electrode 22 which is electrically connected is formed.
【０１２６】電極形成後、ｐ電極２１に垂直な方向でＧ
ａＮ基板１０１をバー状に劈開し、劈開面に共振器を作
製する。なおＧａＮ基板の劈開面はＭ面とする。劈開面
にＳｉＯ2とＴｉＯ2よりなる誘電体多層膜を形成し、最
後にｐ電極に平行な方向で、バーを切断して図４に示す
レーザチップとした。次にチップをフェースアップ（基
板とヒートシンクとが対向した状態）でヒートシンクに
設置し、ｐパッド電極２２をワイヤーボンディングし
て、室温でレーザ発振を試みたところ、室温において、
閾値電流密度２．５ｋＡ／cm2、閾値電圧４．０Ｖで、
発振波長４０５ｎｍの連続発振が確認され、５００時間
以上の寿命を示した。これは基板にＧａＮを使用したこ
とにより、結晶欠陥の広がりが少なくなったことによ
る。After the electrodes are formed, G is applied in a direction perpendicular to the p-electrode 21.
The aN substrate 101 is cleaved in a bar shape, and a resonator is formed on the cleaved surface. The cleavage plane of the GaN substrate is an M plane. A dielectric multilayer film made of SiO2 and TiO2 was formed on the cleavage plane, and finally, the bar was cut in a direction parallel to the p-electrode to obtain a laser chip shown in FIG. Next, the chip was placed on the heat sink face up (in a state where the substrate and the heat sink faced each other), and the p-pad electrode 22 was wire-bonded, and laser oscillation was attempted at room temperature.
At a threshold current density of 2.5 kA / cm2 and a threshold voltage of 4.0 V,
Continuous oscillation at an oscillation wavelength of 405 nm was confirmed, and a life of 500 hours or more was shown. This is because the spread of crystal defects was reduced by using GaN for the substrate.
【０１２７】[0127]
【発明の効果】以上説明したように、本発明に係る窒化
物半導体素子は、活性層以外のｐ型窒化物半導体領域又
はｎ型窒化物半導体領域において、超格子層を用いて構
成しているので、電力効率を極めて良くすることができ
る。すなわち、従来の窒化物半導体素子では、活性層を
多重量子井戸構造とすることは提案されていたが、活性
層を挟む、例えばクラッド層等は単一の窒化物半導体層
で構成されているのが通常であった。しかし、本発明の
窒化物半導体素子では量子効果が出現するような層を有
する超格子層をクラッド層、若しくは電流を注入するコ
ンタクト層として設けているため、クラッド層側の抵抗
率を低くすることができる。これによって、例えばＬＤ
素子の閾値電流、閾値電圧を低くでき、該素子を長寿命
とすることができる。さらに従来のＬＥＤは静電気に弱
かったが、本発明では静電耐圧に強い素子を実現でき
る。このようにＶｆ、閾値電圧が低くできるので、発熱
量も少なくなり、該素子の信頼性も向上させることがで
きる。本発明の窒化物半導体素子によれば、ＬＥＤ、Ｌ
Ｄ等の発光素子はもちろんのこと、窒化物半導体を用い
た太陽電池、光センサー、トランジスタ等に利用すると
非常の効率の高いデバイスを実現することが可能となり
その産業上の利用価値は非常に大きい。As described above, the nitride semiconductor device according to the present invention is constituted by using a superlattice layer in a p-type nitride semiconductor region or an n-type nitride semiconductor region other than the active layer. Therefore, power efficiency can be extremely improved. That is, in the conventional nitride semiconductor device, it has been proposed that the active layer has a multiple quantum well structure, but the active layer is sandwiched between the active layers, for example, the cladding layer is formed of a single nitride semiconductor layer. Was normal. However, in the nitride semiconductor device of the present invention, since a superlattice layer having a layer where a quantum effect appears is provided as a cladding layer or a contact layer for injecting current, the resistivity on the cladding layer side must be reduced. Can be. Thereby, for example, LD
The threshold current and the threshold voltage of the element can be reduced, and the element can have a long life. Further, the conventional LED is weak against static electricity, but the present invention can realize an element strong against electrostatic withstand voltage. Since the Vf and the threshold voltage can be reduced in this manner, the amount of heat generated is reduced, and the reliability of the element can be improved. According to the nitride semiconductor device of the present invention, LED, L
When used not only for light-emitting elements such as D, but also for solar cells, photosensors, transistors, and the like using nitride semiconductors, it is possible to realize devices with extremely high efficiency, and the industrial use value is extremely large. .
【図１】 本発明に係る実施形態１の窒化物半導体素子
（ＬＥＤ素子）の構成を示す模式断面図である。FIG. 1 is a schematic cross-sectional view illustrating a configuration of a nitride semiconductor device (LED device) according to a first embodiment of the present invention.
【図２】 本発明に係る実施形態２の窒化物半導体素子
（ＬＤ素子）の構成を示す模式断面図である。FIG. 2 is a schematic cross-sectional view illustrating a configuration of a nitride semiconductor device (LD device) according to a second embodiment of the present invention.
【図３】 本発明に係る実施例１のＬＤ素子におけるｐ
側コンタクト層の膜厚と、閾値電圧との関係を示すグラ
フである。FIG. 3 is a graph showing the relationship between p and p in the LD element of Example 1 according to the present invention
9 is a graph showing a relationship between a thickness of a side contact layer and a threshold voltage.
【図４】 本発明に係る実施例２６のＬＤ素子の模式断
面図である。FIG. 4 is a schematic sectional view of an LD element according to Example 26 of the present invention.
１、１０・・・・基板、 ２、１１・・・・バッファ層、 ３、１２・・・・ｎ側コンタクト層、 １３・・・・クラック防止層、 １４・・・・ｎ側クラッド層（超格子層）、 １５・・・・ｎ側光ガイド層、 ４、１６・・・・活性層、 １７・・・・キャップ層、 １８・・・・ｐ側光ガイド層、 ５、１９・・・・ｐ側クラッド層（超格子層）、 ６、２０・・・・ｐ側コンタクト層、 ７、２１・・・・ｐ電極、 ８、２２・・・・ｐパッド電極、 ９、２３・・・・ｎ電極、 ２４・・・・ｎパッド電極、 ２５・・・・絶縁膜、 １０１・・・・ＧａＮ基板、 １１２・・・・第２のバッファ層、 １１３・・・・第３のバッファ層。 1, 10... Substrate, 2, 11... Buffer layer, 3, 12... N-side contact layer, 13... Crack preventing layer, 14. ... N-side light guide layer, 4, 16... Active layer, 17... Cap layer, 18... P-side light guide layer, 5, 19. ..P-side cladding layer (superlattice layer), 6, 20,... P-side contact layer, 7, 21,... P electrode, 8, 22,. ··· n electrode, 24 ··· n pad electrode, 25 ··· insulating film, 101 ··· GaN substrate, 112 ··· second buffer layer, 113 ··· third buffer layer.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36401297AJP3374737B2 (en) | 1997-01-09 | 1997-12-16 | Nitride semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP193797 | 1997-01-09 | ||
| JP1270797 | 1997-01-27 | ||
| JP10279397 | 1997-04-03 | ||
| JP9-12707 | 1997-04-03 | ||
| JP9-1937 | 1997-04-03 | ||
| JP9-102793 | 1997-04-03 | ||
| JP36401297AJP3374737B2 (en) | 1997-01-09 | 1997-12-16 | Nitride semiconductor device |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002128255ADivisionJP4378070B2 (en) | 1997-01-09 | 2002-04-30 | Nitride semiconductor device |
| JP2002268261ADivisionJP3835384B2 (en) | 1997-01-09 | 2002-09-13 | Nitride semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JPH10335757Atrue JPH10335757A (en) | 1998-12-18 |
| JP3374737B2 JP3374737B2 (en) | 2003-02-10 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36401297AExpired - Fee RelatedJP3374737B2 (en) | 1997-01-09 | 1997-12-16 | Nitride semiconductor device |
| JP2002128255AExpired - Fee RelatedJP4378070B2 (en) | 1997-01-09 | 2002-04-30 | Nitride semiconductor device |
| JP2002268261AExpired - Fee RelatedJP3835384B2 (en) | 1997-01-09 | 2002-09-13 | Nitride semiconductor device |
| JP2006333737AExpired - Fee RelatedJP4816434B2 (en) | 1997-01-09 | 2006-12-11 | Nitride semiconductor device |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002128255AExpired - Fee RelatedJP4378070B2 (en) | 1997-01-09 | 2002-04-30 | Nitride semiconductor device |
| JP2002268261AExpired - Fee RelatedJP3835384B2 (en) | 1997-01-09 | 2002-09-13 | Nitride semiconductor device |
| JP2006333737AExpired - Fee RelatedJP4816434B2 (en) | 1997-01-09 | 2006-12-11 | Nitride semiconductor device |
| Country | Link |
|---|---|
| JP (4) | JP3374737B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223790A (en)* | 1999-01-29 | 2000-08-11 | Toshiba Corp | Nitride based semiconductor laser device |
| JP2000252591A (en)* | 1999-02-26 | 2000-09-14 | Sanyo Electric Co Ltd | Nitride system semiconductor element and its manufacturing method |
| JP2001077470A (en)* | 1999-09-01 | 2001-03-23 | Japan Science & Technology Corp | Semiconductor laser |
| JP2001148539A (en)* | 1999-09-10 | 2001-05-29 | Sharp Corp | Nitride based semiconductor laser device and optical information reproducing apparatus |
| JP2001203387A (en)* | 2000-01-20 | 2001-07-27 | Shiro Sakai | GaN-based compound semiconductor and method for manufacturing light emitting device |
| JP2001210863A (en)* | 1999-11-17 | 2001-08-03 | Lumileds Lighting Us Llc | Semiconductor device having selectively doped iii-v nitride layers |
| JP2002100803A (en)* | 2000-09-22 | 2002-04-05 | Shiro Sakai | Gallium nitride-based compound semiconductor device and method for forming electrode |
| JP2002305323A (en)* | 2000-07-03 | 2002-10-18 | Nichia Chem Ind Ltd | N-type nitride semiconductor laminate and semiconductor device using the same |
| JP2002319743A (en)* | 2001-04-20 | 2002-10-31 | Ricoh Co Ltd | P-type group III nitride semiconductor, semiconductor device and method of manufacturing the same |
| JP2003017420A (en)* | 2001-07-04 | 2003-01-17 | Nichia Chem Ind Ltd | Gallium nitride based compound semiconductor substrate and method of manufacturing the same |
| US6541798B2 (en) | 1999-12-06 | 2003-04-01 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and group III nitride compound semiconductor light-emitting device |
| JP2003101141A (en)* | 2001-07-09 | 2003-04-04 | Nichia Chem Ind Ltd | Multilayer reflective layer and gallium nitride based light emitting device using the same |
| JP2004247465A (en)* | 2003-02-13 | 2004-09-02 | Sharp Corp | Oxide semiconductor light emitting device |
| US6841800B2 (en) | 1997-12-26 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Light-emitting device comprising a gallium-nitride-group compound-semiconductor |
| KR100475005B1 (en)* | 2001-03-28 | 2005-03-08 | 파이오니아 가부시키가이샤 | Nitride semiconductor device |
| JP2005197292A (en)* | 2003-12-26 | 2005-07-21 | Toyoda Gosei Co Ltd | Group iii nitride based compound semiconductor light emitting element and its fabrication process |
| JP2005217059A (en)* | 2004-01-28 | 2005-08-11 | Sumitomo Electric Ind Ltd | Semiconductor element |
| WO2005106979A1 (en)* | 2004-04-28 | 2005-11-10 | Mitsubishi Cable Industries, Ltd. | Nitride semiconductor light emitting element |
| US7015053B2 (en) | 1999-03-04 | 2006-03-21 | Nichia Corporation | Nitride semiconductor laser device |
| JP2006114886A (en)* | 2004-09-14 | 2006-04-27 | Showa Denko Kk | N-type group III nitride semiconductor multilayer structure |
| JP2006332611A (en)* | 2005-04-27 | 2006-12-07 | Matsushita Electric Ind Co Ltd | Nitride semiconductor device |
| US7160748B2 (en) | 2000-12-25 | 2007-01-09 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating nitride semiconductor, method for fabricating nitride semiconductor device, and nitride semiconductor device |
| JP2007036239A (en)* | 2005-07-22 | 2007-02-08 | Samsung Electro Mech Co Ltd | Vertical structure gallium nitride based light-emitting diode device and method for manufacturing the same |
| US7193246B1 (en) | 1998-03-12 | 2007-03-20 | Nichia Corporation | Nitride semiconductor device |
| KR100736600B1 (en)* | 2000-07-04 | 2007-07-09 | 엘지전자 주식회사 | Nitride Semiconductor Laser Diode Manufacturing Method |
| US7345297B2 (en) | 2004-02-09 | 2008-03-18 | Nichia Corporation | Nitride semiconductor device |
| JP2008511152A (en)* | 2004-08-26 | 2008-04-10 | エルジー イノテック カンパニー リミテッド | Nitride semiconductor light emitting device and manufacturing method thereof |
| US7365369B2 (en) | 1997-06-11 | 2008-04-29 | Nichia Corporation | Nitride semiconductor device |
| JP2008227103A (en)* | 2007-03-12 | 2008-09-25 | Rohm Co Ltd | GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT |
| JP2009124149A (en)* | 2007-11-14 | 2009-06-04 | Advanced Optoelectronic Technology Inc | Group III element nitride semiconductor light emitting device and method for producing the same |
| JP2009277844A (en)* | 2008-05-14 | 2009-11-26 | Rohm Co Ltd | Nitride semiconductor laser element |
| JP2010021576A (en)* | 2009-10-19 | 2010-01-28 | Ricoh Co Ltd | Method of manufacturing semiconductor device |
| US7692182B2 (en) | 2001-05-30 | 2010-04-06 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| JP2010212719A (en)* | 2005-07-22 | 2010-09-24 | Samsung Electro-Mechanics Co Ltd | Method of manufacturing gallium nitride-based light emitting diode element of vertical structure |
| KR101012516B1 (en) | 2008-02-21 | 2011-02-08 | 에이. 에프. 이오페 피지코-테크니컬 인스티튜트 오브 라스 | Nitride semiconductor light emitting device |
| US7968360B2 (en) | 2007-06-18 | 2011-06-28 | Sharp Kabushiki Kaisha | Method of producing nitride semiconductor light-emitting device using a surfactant material |
| US8044384B2 (en) | 2001-05-30 | 2011-10-25 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| JP2013516751A (en)* | 2009-12-30 | 2013-05-13 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Light emitting semiconductor chip |
| US8519437B2 (en) | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
| US8575592B2 (en) | 2010-02-03 | 2013-11-05 | Cree, Inc. | Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses |
| JP2014116580A (en)* | 2012-09-14 | 2014-06-26 | Palo Alto Research Center Inc | P-side layers for short wavelength light emitting elements |
| JP2014160872A (en)* | 2014-05-26 | 2014-09-04 | Ricoh Co Ltd | Method for manufacturing semiconductor device |
| JP2014199849A (en)* | 2013-03-29 | 2014-10-23 | ウシオ電機株式会社 | Nitride light-emitting element |
| WO2014192428A1 (en)* | 2013-05-31 | 2014-12-04 | ウシオ電機株式会社 | Nitride semiconductor light emitting element and method for manufacturing same |
| JP2014236070A (en)* | 2013-05-31 | 2014-12-15 | ウシオ電機株式会社 | Nitride semiconductor light-emitting element |
| US8928001B2 (en) | 2012-03-28 | 2015-01-06 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor light emitting element and method for producing the same |
| JP2015028965A (en)* | 2013-07-30 | 2015-02-12 | ウシオ電機株式会社 | Nitride semiconductor light emitting element |
| US8994064B2 (en) | 2011-09-03 | 2015-03-31 | Kabushiki Kaisha Toshiba | Led that has bounding silicon-doped regions on either side of a strain release layer |
| US9041139B2 (en) | 2007-01-19 | 2015-05-26 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| JP2016054321A (en)* | 2015-12-08 | 2016-04-14 | 株式会社リコー | Semiconductor device |
| JP2022029865A (en)* | 2020-08-05 | 2022-02-18 | パナソニック株式会社 | Semiconductor laser element |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026653B2 (en)* | 2004-01-27 | 2006-04-11 | Lumileds Lighting, U.S., Llc | Semiconductor light emitting devices including current spreading layers |
| DE112005000296B4 (en)* | 2004-02-24 | 2015-10-15 | Toyoda Gosei Co., Ltd. | Gallium nitride compound semiconductor multilayer structure, lamp with it and manufacturing method for it |
| JP2005268581A (en) | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | Gallium nitride compound semiconductor light emitting device |
| EP1794813B1 (en)* | 2004-08-26 | 2015-05-20 | LG Innotek Co., Ltd. | Nitride semiconductor light emitting device and fabrication method thereof |
| JP2006108585A (en) | 2004-10-08 | 2006-04-20 | Toyoda Gosei Co Ltd | Group III nitride compound semiconductor light emitting device |
| KR100773559B1 (en) | 2005-11-18 | 2007-11-05 | 삼성전자주식회사 | Semiconductor device and method of fabricating the same |
| JP2008244360A (en)* | 2007-03-28 | 2008-10-09 | Furukawa Electric Co Ltd:The | Semiconductor light emitting device |
| JP5391661B2 (en) | 2007-11-21 | 2014-01-15 | 三菱化学株式会社 | Method for crystal growth of nitride semiconductor |
| EP2221856B1 (en) | 2007-11-21 | 2020-09-09 | Mitsubishi Chemical Corporation | Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element |
| DE102007057756B4 (en)* | 2007-11-30 | 2022-03-10 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Process for producing an optoelectronic semiconductor body |
| US8664747B2 (en) | 2008-04-28 | 2014-03-04 | Toshiba Techno Center Inc. | Trenched substrate for crystal growth and wafer bonding |
| JP2010087217A (en) | 2008-09-30 | 2010-04-15 | Toyoda Gosei Co Ltd | Group-iii nitride semiconductor light-emitting element, and method of manufacturing the same |
| JP5453780B2 (en) | 2008-11-20 | 2014-03-26 | 三菱化学株式会社 | Nitride semiconductor |
| US8207547B2 (en) | 2009-06-10 | 2012-06-26 | Brudgelux, Inc. | Thin-film LED with P and N contacts electrically isolated from the substrate |
| WO2010150809A1 (en) | 2009-06-24 | 2010-12-29 | 日亜化学工業株式会社 | Nitride semiconductor light emitting diode |
| JP5310382B2 (en)* | 2009-08-24 | 2013-10-09 | 住友電気工業株式会社 | Group III nitride semiconductor optical device and method for fabricating group III nitride semiconductor optical device |
| US8525221B2 (en) | 2009-11-25 | 2013-09-03 | Toshiba Techno Center, Inc. | LED with improved injection efficiency |
| KR101662037B1 (en)* | 2009-12-02 | 2016-10-05 | 삼성전자 주식회사 | Light Emitting Device and method for manufacturing the same |
| US8395165B2 (en) | 2011-07-08 | 2013-03-12 | Bridelux, Inc. | Laterally contacted blue LED with superlattice current spreading layer |
| US20130026480A1 (en) | 2011-07-25 | 2013-01-31 | Bridgelux, Inc. | Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow |
| US8916906B2 (en) | 2011-07-29 | 2014-12-23 | Kabushiki Kaisha Toshiba | Boron-containing buffer layer for growing gallium nitride on silicon |
| US8865565B2 (en) | 2011-08-02 | 2014-10-21 | Kabushiki Kaisha Toshiba | LED having a low defect N-type layer that has grown on a silicon substrate |
| US9012939B2 (en)* | 2011-08-02 | 2015-04-21 | Kabushiki Kaisha Toshiba | N-type gallium-nitride layer having multiple conductive intervening layers |
| US9142743B2 (en) | 2011-08-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | High temperature gold-free wafer bonding for light emitting diodes |
| US9343641B2 (en) | 2011-08-02 | 2016-05-17 | Manutius Ip, Inc. | Non-reactive barrier metal for eutectic bonding process |
| US20130032810A1 (en) | 2011-08-03 | 2013-02-07 | Bridgelux, Inc. | Led on silicon substrate using zinc-sulfide as buffer layer |
| US8564010B2 (en) | 2011-08-04 | 2013-10-22 | Toshiba Techno Center Inc. | Distributed current blocking structures for light emitting diodes |
| US8624482B2 (en) | 2011-09-01 | 2014-01-07 | Toshiba Techno Center Inc. | Distributed bragg reflector for reflecting light of multiple wavelengths from an LED |
| US8558247B2 (en) | 2011-09-06 | 2013-10-15 | Toshiba Techno Center Inc. | GaN LEDs with improved area and method for making the same |
| US8686430B2 (en) | 2011-09-07 | 2014-04-01 | Toshiba Techno Center Inc. | Buffer layer for GaN-on-Si LED |
| US8698163B2 (en) | 2011-09-29 | 2014-04-15 | Toshiba Techno Center Inc. | P-type doping layers for use with light emitting devices |
| US20130082274A1 (en) | 2011-09-29 | 2013-04-04 | Bridgelux, Inc. | Light emitting devices having dislocation density maintaining buffer layers |
| US8552465B2 (en) | 2011-11-09 | 2013-10-08 | Toshiba Techno Center Inc. | Method for reducing stress in epitaxial growth |
| US8581267B2 (en) | 2011-11-09 | 2013-11-12 | Toshiba Techno Center Inc. | Series connected segmented LED |
| US9248228B2 (en) | 2013-01-18 | 2016-02-02 | Peter L. Bono | Suction and irrigation apparatus with anti-clogging capability |
| KR102237111B1 (en)* | 2014-07-28 | 2021-04-08 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
| KR102212781B1 (en)* | 2014-07-29 | 2021-02-05 | 엘지이노텍 주식회사 | Light emitting device and lighting system |
| CN113964224B (en)* | 2021-12-22 | 2022-04-01 | 至芯半导体(杭州)有限公司 | Semiconductor ultraviolet detector chip and epitaxial structure thereof |
| CN114068741B (en)* | 2022-01-17 | 2022-04-19 | 至善时代智能科技(北京)有限公司 | A UV detector chip |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2795294B2 (en)* | 1991-10-12 | 1998-09-10 | 日亜化学工業株式会社 | A method for growing a gallium aluminum nitride semiconductor crystal. |
| JPH07283489A (en)* | 1994-02-16 | 1995-10-27 | Sony Corp | Semiconductor light-emitting element |
| JP3605906B2 (en)* | 1994-10-28 | 2004-12-22 | 三菱化学株式会社 | Semiconductor device having contact resistance reduction layer |
| JPH08264877A (en)* | 1995-03-20 | 1996-10-11 | Mitsubishi Electric Corp | Semiconductor laser device and manufacturing method thereof |
| JPH08307003A (en)* | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | Semiconductor laser device |
| JPH09107155A (en)* | 1995-10-11 | 1997-04-22 | Sony Corp | Semiconductor light emitting element |
| JPH09298341A (en)* | 1996-05-09 | 1997-11-18 | Hitachi Ltd | Semiconductor laser device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7365369B2 (en) | 1997-06-11 | 2008-04-29 | Nichia Corporation | Nitride semiconductor device |
| US7002184B2 (en) | 1997-12-26 | 2006-02-21 | Matsushita Electric Industrial Co., Ltd. | Light-emitting device comprising a gallum-nitride-group compound-semiconductor |
| US6841800B2 (en) | 1997-12-26 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Light-emitting device comprising a gallium-nitride-group compound-semiconductor |
| US7947994B2 (en) | 1998-03-12 | 2011-05-24 | Nichia Corporation | Nitride semiconductor device |
| US7402838B2 (en) | 1998-03-12 | 2008-07-22 | Nichia Corporation | Nitride semiconductor device |
| US7193246B1 (en) | 1998-03-12 | 2007-03-20 | Nichia Corporation | Nitride semiconductor device |
| JP2000223790A (en)* | 1999-01-29 | 2000-08-11 | Toshiba Corp | Nitride based semiconductor laser device |
| JP2000252591A (en)* | 1999-02-26 | 2000-09-14 | Sanyo Electric Co Ltd | Nitride system semiconductor element and its manufacturing method |
| US7496124B2 (en) | 1999-03-04 | 2009-02-24 | Nichia Corporation | Nitride semiconductor laser device |
| US7015053B2 (en) | 1999-03-04 | 2006-03-21 | Nichia Corporation | Nitride semiconductor laser device |
| JP2001077470A (en)* | 1999-09-01 | 2001-03-23 | Japan Science & Technology Corp | Semiconductor laser |
| JP2001148539A (en)* | 1999-09-10 | 2001-05-29 | Sharp Corp | Nitride based semiconductor laser device and optical information reproducing apparatus |
| JP2001210863A (en)* | 1999-11-17 | 2001-08-03 | Lumileds Lighting Us Llc | Semiconductor device having selectively doped iii-v nitride layers |
| US6617061B2 (en) | 1999-12-06 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and group III nitride compound semiconductor light-emitting device |
| US6541798B2 (en) | 1999-12-06 | 2003-04-01 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and group III nitride compound semiconductor light-emitting device |
| JP2001203387A (en)* | 2000-01-20 | 2001-07-27 | Shiro Sakai | GaN-based compound semiconductor and method for manufacturing light emitting device |
| JP2002305323A (en)* | 2000-07-03 | 2002-10-18 | Nichia Chem Ind Ltd | N-type nitride semiconductor laminate and semiconductor device using the same |
| KR100736600B1 (en)* | 2000-07-04 | 2007-07-09 | 엘지전자 주식회사 | Nitride Semiconductor Laser Diode Manufacturing Method |
| JP2002100803A (en)* | 2000-09-22 | 2002-04-05 | Shiro Sakai | Gallium nitride-based compound semiconductor device and method for forming electrode |
| US7160748B2 (en) | 2000-12-25 | 2007-01-09 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating nitride semiconductor, method for fabricating nitride semiconductor device, and nitride semiconductor device |
| KR100475005B1 (en)* | 2001-03-28 | 2005-03-08 | 파이오니아 가부시키가이샤 | Nitride semiconductor device |
| JP2002319743A (en)* | 2001-04-20 | 2002-10-31 | Ricoh Co Ltd | P-type group III nitride semiconductor, semiconductor device and method of manufacturing the same |
| US8546787B2 (en) | 2001-05-30 | 2013-10-01 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| US8227268B2 (en) | 2001-05-30 | 2012-07-24 | Cree, Inc. | Methods of fabricating group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures |
| US9112083B2 (en) | 2001-05-30 | 2015-08-18 | Cree, Inc. | Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures |
| US8044384B2 (en) | 2001-05-30 | 2011-10-25 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| US7692182B2 (en) | 2001-05-30 | 2010-04-06 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| US9054253B2 (en) | 2001-05-30 | 2015-06-09 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| JP2003017420A (en)* | 2001-07-04 | 2003-01-17 | Nichia Chem Ind Ltd | Gallium nitride based compound semiconductor substrate and method of manufacturing the same |
| JP2003101141A (en)* | 2001-07-09 | 2003-04-04 | Nichia Chem Ind Ltd | Multilayer reflective layer and gallium nitride based light emitting device using the same |
| JP2004247465A (en)* | 2003-02-13 | 2004-09-02 | Sharp Corp | Oxide semiconductor light emitting device |
| JP2005197292A (en)* | 2003-12-26 | 2005-07-21 | Toyoda Gosei Co Ltd | Group iii nitride based compound semiconductor light emitting element and its fabrication process |
| JP2005217059A (en)* | 2004-01-28 | 2005-08-11 | Sumitomo Electric Ind Ltd | Semiconductor element |
| US7345297B2 (en) | 2004-02-09 | 2008-03-18 | Nichia Corporation | Nitride semiconductor device |
| WO2005106979A1 (en)* | 2004-04-28 | 2005-11-10 | Mitsubishi Cable Industries, Ltd. | Nitride semiconductor light emitting element |
| JP5082444B2 (en)* | 2004-04-28 | 2012-11-28 | 三菱化学株式会社 | Nitride semiconductor light emitting device |
| JPWO2005106979A1 (en)* | 2004-04-28 | 2008-03-21 | 三菱電線工業株式会社 | Nitride semiconductor light emitting device |
| JP2008511152A (en)* | 2004-08-26 | 2008-04-10 | エルジー イノテック カンパニー リミテッド | Nitride semiconductor light emitting device and manufacturing method thereof |
| JP2006114886A (en)* | 2004-09-14 | 2006-04-27 | Showa Denko Kk | N-type group III nitride semiconductor multilayer structure |
| JP2006332611A (en)* | 2005-04-27 | 2006-12-07 | Matsushita Electric Ind Co Ltd | Nitride semiconductor device |
| JP2010212719A (en)* | 2005-07-22 | 2010-09-24 | Samsung Electro-Mechanics Co Ltd | Method of manufacturing gallium nitride-based light emitting diode element of vertical structure |
| JP2007036239A (en)* | 2005-07-22 | 2007-02-08 | Samsung Electro Mech Co Ltd | Vertical structure gallium nitride based light-emitting diode device and method for manufacturing the same |
| US9041139B2 (en) | 2007-01-19 | 2015-05-26 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| JP2008227103A (en)* | 2007-03-12 | 2008-09-25 | Rohm Co Ltd | GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT |
| US7968360B2 (en) | 2007-06-18 | 2011-06-28 | Sharp Kabushiki Kaisha | Method of producing nitride semiconductor light-emitting device using a surfactant material |
| US8519437B2 (en) | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
| JP2009124149A (en)* | 2007-11-14 | 2009-06-04 | Advanced Optoelectronic Technology Inc | Group III element nitride semiconductor light emitting device and method for producing the same |
| KR101012516B1 (en) | 2008-02-21 | 2011-02-08 | 에이. 에프. 이오페 피지코-테크니컬 인스티튜트 오브 라스 | Nitride semiconductor light emitting device |
| JP2009277844A (en)* | 2008-05-14 | 2009-11-26 | Rohm Co Ltd | Nitride semiconductor laser element |
| JP2010021576A (en)* | 2009-10-19 | 2010-01-28 | Ricoh Co Ltd | Method of manufacturing semiconductor device |
| US9012885B2 (en) | 2009-12-30 | 2015-04-21 | Osram Opto Semiconductors Gmbh | Light-emitting semiconductor chip |
| US9530931B2 (en) | 2009-12-30 | 2016-12-27 | Osram Opto Semiconductors Gmbh | Light-emitting semiconductor chip |
| US9799797B2 (en) | 2009-12-30 | 2017-10-24 | Osram Opto Semiconductors Gmbh | Light-emitting semiconductor chip |
| US10388828B2 (en) | 2009-12-30 | 2019-08-20 | Osram Opto Semiconductors Gmbh | Light-emitting semiconductor chip |
| JP2013516751A (en)* | 2009-12-30 | 2013-05-13 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Light emitting semiconductor chip |
| US8575592B2 (en) | 2010-02-03 | 2013-11-05 | Cree, Inc. | Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses |
| US8994064B2 (en) | 2011-09-03 | 2015-03-31 | Kabushiki Kaisha Toshiba | Led that has bounding silicon-doped regions on either side of a strain release layer |
| US8928001B2 (en) | 2012-03-28 | 2015-01-06 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor light emitting element and method for producing the same |
| JP2014116580A (en)* | 2012-09-14 | 2014-06-26 | Palo Alto Research Center Inc | P-side layers for short wavelength light emitting elements |
| JP2014199849A (en)* | 2013-03-29 | 2014-10-23 | ウシオ電機株式会社 | Nitride light-emitting element |
| JP2014236070A (en)* | 2013-05-31 | 2014-12-15 | ウシオ電機株式会社 | Nitride semiconductor light-emitting element |
| WO2014192428A1 (en)* | 2013-05-31 | 2014-12-04 | ウシオ電機株式会社 | Nitride semiconductor light emitting element and method for manufacturing same |
| JP2015028965A (en)* | 2013-07-30 | 2015-02-12 | ウシオ電機株式会社 | Nitride semiconductor light emitting element |
| JP2014160872A (en)* | 2014-05-26 | 2014-09-04 | Ricoh Co Ltd | Method for manufacturing semiconductor device |
| JP2016054321A (en)* | 2015-12-08 | 2016-04-14 | 株式会社リコー | Semiconductor device |
| JP2022029865A (en)* | 2020-08-05 | 2022-02-18 | パナソニック株式会社 | Semiconductor laser element |
| Publication number | Publication date |
|---|---|
| JP3835384B2 (en) | 2006-10-18 |
| JP3374737B2 (en) | 2003-02-10 |
| JP4378070B2 (en) | 2009-12-02 |
| JP2003017746A (en) | 2003-01-17 |
| JP2007067454A (en) | 2007-03-15 |
| JP4816434B2 (en) | 2011-11-16 |
| JP2003101160A (en) | 2003-04-04 |
| Publication | Publication Date | Title |
|---|---|---|
| JP3374737B2 (en) | Nitride semiconductor device | |
| CN1964094B (en) | Nitride semiconductor device | |
| JP4947035B2 (en) | Nitride semiconductor device | |
| JP3223832B2 (en) | Nitride semiconductor device and semiconductor laser diode | |
| JPH10145000A (en) | Nitride semiconductor device and method of manufacturing the same | |
| JP3282175B2 (en) | Nitride semiconductor device | |
| JPH1065213A (en) | Nitride semiconductor device | |
| JP3651260B2 (en) | Nitride semiconductor device | |
| JP3275810B2 (en) | Nitride semiconductor light emitting device | |
| JP3620292B2 (en) | Nitride semiconductor device | |
| JP3951973B2 (en) | Nitride semiconductor device | |
| JP3314641B2 (en) | Nitride semiconductor laser device | |
| JP3448196B2 (en) | Nitride semiconductor light emitting device | |
| JP3434162B2 (en) | Nitride semiconductor device | |
| JP3537984B2 (en) | Nitride semiconductor laser device | |
| JPH10326943A (en) | Nitride semiconductor device | |
| JP3857417B2 (en) | Nitride semiconductor device | |
| JP4492013B2 (en) | Nitride semiconductor device | |
| JPH10270755A (en) | Nitride semiconductor device | |
| JP4954407B2 (en) | Nitride semiconductor light emitting device | |
| JP2002151798A5 (en) | ||
| JP4524997B2 (en) | Nitride semiconductor device | |
| JP2002164572A (en) | Nitride semiconductor light emitting device | |
| JP2000188423A5 (en) | ||
| JP2004146854A (en) | Nitride semiconductor laser device |
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20081129 Year of fee payment:6 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20091129 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20091129 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20091129 Year of fee payment:7 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20101129 Year of fee payment:8 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20101129 Year of fee payment:8 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20111129 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20111129 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20121129 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20121129 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20131129 Year of fee payment:11 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| LAPS | Cancellation because of no payment of annual fees |