【０００１】[0001]
【発明の属する技術分野】本発明は、例えばマイクロマ
シニング技術等によりシリコンウエハに対して微細構造
物を形成するのに用いて好適なシリコンウエハの加工方
法に関し、特にシリコンウエハに両面加工を施す場合に
用いられるシリコンウエハの加工方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of processing a silicon wafer suitable for forming a microstructure on the silicon wafer by, for example, a micromachining technique, and more particularly to a method of processing a silicon wafer on both sides. The present invention relates to a method for processing a silicon wafer used for a semiconductor device.
【０００２】[0002]
【従来の技術】一般に、例えばマイクロマシニング技術
等によりシリコンウエハに対して各種センサや半導体素
子等の微細構造物を形成するシリコンウエハの加工方法
は、例えばダイアフラム型の圧力センサを形成する場合
等に用いられている。2. Description of the Related Art In general, a silicon wafer processing method for forming a microstructure such as various sensors and semiconductor elements on a silicon wafer by, for example, a micromachining technique is used for forming a diaphragm-type pressure sensor. Used.
【０００３】そこで、この種の従来技術による圧力セン
サを例に挙げて述べると、この圧力センサは、シリコン
ウエハの一部からなるシリコン基板と、該シリコン基板
に裏面側から形成される薄肉のダイアフラム部と、該ダ
イアフラム部に対応する位置でシリコン基板の表面側に
形成された圧電素子等とから構成されている。そして、
この圧力センサは、例えば空気圧等に応じてシリコン基
板のダイアフラム部が撓むことにより、このダイアフラ
ム部からのひずみが加わった圧電素子の抵抗値の変化を
圧力として検出するものである。A pressure sensor according to the prior art of this type will be described as an example. This pressure sensor is composed of a silicon substrate that is a part of a silicon wafer and a thin diaphragm formed on the silicon substrate from the back side. And a piezoelectric element formed on the surface of the silicon substrate at a position corresponding to the diaphragm. And
This pressure sensor detects, as pressure, a change in the resistance value of a piezoelectric element to which strain is applied from a diaphragm portion of a silicon substrate when the diaphragm portion of the silicon substrate is bent in response to, for example, air pressure.
【０００４】一方、この圧力センサの製造時には、シリ
コンウエハ上に複数の圧力センサが同時に形成される。
即ち、シリコンウエハの表面側に圧電素子材料の薄膜を
形成し、この薄膜に対してエッチング処理を施すことに
より各圧力センサの圧電素子を形成すると共に、シリコ
ンウエハの裏面側にもエッチング処理を施し、該各圧電
素子に対応する所定の位置に各ダイアフラム部を形成す
る。そして、これらのエッチング処理を施した後に、こ
のシリコンウエハを複数枚のシリコン基板毎に切離すよ
うにして複数の圧力センサを形成する。On the other hand, when manufacturing this pressure sensor, a plurality of pressure sensors are simultaneously formed on a silicon wafer.
That is, a thin film of a piezoelectric element material is formed on the front side of a silicon wafer, and the thin film is subjected to an etching process to form a piezoelectric element of each pressure sensor, and the back surface of the silicon wafer is also subjected to an etching process. Each diaphragm is formed at a predetermined position corresponding to each piezoelectric element. After performing these etching processes, a plurality of pressure sensors are formed by separating the silicon wafer into a plurality of silicon substrates.
【０００５】また、これらの各エッチング処理にあたっ
ては、シリコンウエハの表面側、裏面側に対してそれぞ
れエッチング処理用の露光マスクが予め用意される。そ
して、表面用の露光マスクには各圧電素子に対応するパ
ターンが設けられ、このパターンは露光装置によりシリ
コンウエハの表面側に転写される。また、裏面用の露光
マスクには各ダイアフラム部に対応するパターンが設け
られ、このパターンは露光装置によりシリコンウエハの
裏面側に転写される。ここで、この露光装置とは、シリ
コンウエハと露光マスクとの相対位置を調整しつつ、シ
リコンウエハに塗布されたレジスト膜を前記パターンに
応じて感光させるためのものである。[0005] In each of these etching processes, an exposure mask for the etching process is prepared in advance on each of the front side and the back side of the silicon wafer. A pattern corresponding to each piezoelectric element is provided on the exposure mask for the front surface, and this pattern is transferred to the front surface side of the silicon wafer by the exposure device. Further, a pattern corresponding to each diaphragm portion is provided on the exposure mask for the back surface, and this pattern is transferred to the back surface side of the silicon wafer by the exposure device. Here, the exposure apparatus is for exposing the resist film applied to the silicon wafer according to the pattern while adjusting the relative position between the silicon wafer and the exposure mask.
【０００６】この場合、各露光マスクのパターンをシリ
コンウエハに転写するときには、各圧電素子と各ダイア
フラム部の形成位置をシリコンウエハの両面側で整合さ
せるために、表面用と裏面用の各露光マスクのパターン
を互いに正確に位置合わせした状態でシリコンウエハに
転写する必要がある。In this case, when the pattern of each exposure mask is transferred to the silicon wafer, each of the exposure masks for the front surface and the back surface is aligned in order to align the formation positions of each piezoelectric element and each diaphragm on both sides of the silicon wafer. Need to be transferred to a silicon wafer in a state where the patterns are accurately aligned with each other.
【０００７】そこで、従来技術（以下、第１の従来技術
という）では、例えば両面型の露光装置を用いることに
より各露光マスクのパターンを位置合わせする方法が採
用されている。この両面型の露光装置は、シリコンウエ
ハの両面側を挟む位置に配設され互いに連動する一対の
露光装置からなり、これらの各露光装置により表面用と
裏面用の露光マスクのパターンを互いに位置合わせしつ
つ、シリコンウエハの両面側に対して同時に転写できる
構成となっている。Therefore, the prior art (hereinafter referred to as a first prior art) employs a method of aligning the pattern of each exposure mask by using, for example, a double-sided exposure apparatus. This double-sided exposure apparatus is composed of a pair of exposure apparatuses arranged at positions interposing both sides of the silicon wafer and interlocking with each other. The exposure mask patterns for the front side and the back side are aligned with each other by these respective exposure apparatuses. While simultaneously transferring images to both sides of the silicon wafer.
【０００８】これに対し、第２の従来技術としては、片
面位置合わせ式の露光装置を用いる方法が採用されてい
る。この片面位置合わせ式の露光装置では、例えばシリ
コンウエハの表面側に露光装置が設けられ、シリコンウ
エハの裏面側にはシリコンウエハの拡大映像をモニタす
るモニタ装置が配設されている。また、加工対象となる
シリコンウエハには、例えば裏面側に位置合わせの基準
となるマークが設けられる。On the other hand, as a second prior art, a method using a one-sided alignment type exposure apparatus is adopted. In this single-sided alignment type exposure apparatus, for example, an exposure apparatus is provided on the front side of a silicon wafer, and a monitor apparatus for monitoring an enlarged image of the silicon wafer is provided on the back side of the silicon wafer. In addition, a mark serving as a reference for alignment is provided on the back surface side of the silicon wafer to be processed, for example.
【０００９】そして、例えばシリコンウエハの表面側を
露光するときには、モニタ装置の映像により裏面側のマ
ークを基準として表面用の露光マスクのパターンを位置
合わせする。また、シリコンウエハを裏返して裏面側を
露光するときには、露光装置で裏面用の露光マスクのパ
ターンを前記マークに対して直接位置合わせすることに
より、このマークを介して各露光マスクのパターンを互
いに整合させるものである。For example, when exposing the front side of the silicon wafer, the pattern of the exposure mask for the front side is aligned with reference to the mark on the rear side based on the image of the monitor device. When the silicon wafer is turned upside down and the back side is exposed, the pattern of the exposure mask for the back side is directly aligned with the mark by an exposure apparatus, so that the patterns of the respective exposure masks are aligned with each other through the mark. It is to let.
【００１０】さらに、第３の従来技術としては、赤外線
透過式の露光装置を用いる方法が採用されている。この
赤外線透過式の露光装置では、前記第２の従来技術のモ
ニタ装置に替えて例えばシリコンウエハの表面側に赤外
線透過装置が設けられ、この赤外線透過装置でシリコン
ウエハの裏面側のマークを透視することにより、第２の
従来技術と同様に前記マークを介して各露光マスクのパ
ターンを互いに整合させるものである。Further, as a third prior art, a method using an infrared transmitting type exposure apparatus is adopted. In this infrared transmission type exposure apparatus, for example, an infrared transmission apparatus is provided on the front side of a silicon wafer in place of the second prior art monitor apparatus, and the infrared transmission apparatus allows a mark on the back side of the silicon wafer to be seen through. Thus, the patterns of the respective exposure masks are aligned with each other via the marks as in the second conventional technique.
【００１１】[0011]
【発明が解決しようとする課題】ところで、上述した各
従来技術では、２台の露光装置を備えた両面型の露光装
置や、モニタ装置が付設された片面位置合わせ式の露光
装置、または赤外線透過装置が付設された赤外線透過式
の露光装置を用いるため、単一の露光装置に比較して露
光用の設備が複雑化、大型化するばかりでなく、この設
備を収容するため大きな収容スペース等が必要となり、
大幅なコストアップを招くという問題がある。Incidentally, in each of the above-mentioned prior arts, a double-sided exposure apparatus having two exposure apparatuses, a single-side alignment type exposure apparatus provided with a monitor apparatus, or an infrared transmission apparatus. The use of an infrared transmissive exposure device with an attached device not only complicates and enlarges the exposure equipment compared to a single exposure apparatus, but also requires a large accommodation space to accommodate this equipment. Required
There is a problem that the cost is significantly increased.
【００１２】本発明は上述した従来技術の問題に鑑みな
されたもので、本発明は単一の露光装置を用いてシリコ
ンウエハに対し両面加工を簡単に施すことができ、表面
側と裏面側の各露光マスクのパターンを正確に整合させ
た状態でシリコンウエハの両面側に転写できると共に、
露光用の設備が大型化したり、コストアップを招いたり
するのを確実に抑制できるようにしたシリコンウエハの
加工方法を提供することを目的としている。The present invention has been made in view of the above-described problems of the prior art, and the present invention can easily perform double-sided processing on a silicon wafer using a single exposure apparatus, and can perform both the front side and the back side. With the pattern of each exposure mask accurately aligned, it can be transferred to both sides of the silicon wafer,
It is an object of the present invention to provide a method for processing a silicon wafer, which can reliably suppress an increase in the size of an exposure facility and an increase in cost.
【００１３】[0013]
【課題を解決するための手段】上述した課題を解決する
ために請求項１に記載の発明は、基板となるシリコンウ
エハに対して予め決められた位置に貫通孔を穿設する穿
孔工程と、前記シリコンウエハの表面側に前記貫通孔を
基準として第１のエッチング処理部を形成する第１の処
理工程と、前記シリコンウエハの裏面側に前記貫通孔を
基準として第２のエッチング処理部を形成する第２の処
理工程とを含んでなる方法を採用している。According to a first aspect of the present invention, there is provided a silicon wafer serving as a substrate, wherein a through hole is formed at a predetermined position in a silicon wafer serving as a substrate; A first processing step of forming a first etching portion on the front side of the silicon wafer based on the through hole, and forming a second etching portion on the back side of the silicon wafer based on the through hole; And a second processing step.
【００１４】上記方法によれば、穿設工程でシリコンウ
エハの表面側と裏面側に開口させた貫通孔を基準とし
て、第１の処理工程ではシリコンウエハの表面側に第１
のエッチング処理部を形成し、第２の処理工程ではシリ
コンウエハの裏面側に第２のエッチング処理部を形成す
るから、該各エッチング処理部がシリコンウエハの両面
側で予め定められた所定の位置関係となるように、これ
らを貫通孔を基準としてシリコンウエハの両面側にそれ
ぞれ形成できる。即ち、シリコンウエハの両面側に対し
て第１、第２のエッチング処理部を互いに位置合わせし
た状態で形成できる。According to the above method, in the first processing step, the first hole is formed on the front side of the silicon wafer with reference to the through holes opened on the front side and the back side of the silicon wafer in the drilling step.
Are formed on the back side of the silicon wafer in the second processing step, so that each of the etching sections is located at a predetermined position on both sides of the silicon wafer. These can be formed on both sides of the silicon wafer on the basis of the through holes, respectively. That is, the first and second etching processing sections can be formed on both sides of the silicon wafer in a state where they are aligned with each other.
【００１５】また、請求項２に記載の発明においては、
前記第１の処理工程では、予め用意された第１露光マス
クの位置合わせマークを前記シリコンウエハの貫通孔に
一致させ、この状態で該シリコンウエハの表面側に前記
第１露光マスクのパターンを転写して前記第１のエッチ
ング処理部を形成し、前記第２の処理工程では、予め用
意された第２露光マスクの位置合わせマークを前記シリ
コンウエハの貫通孔に一致させ、この状態で該シリコン
ウエハの裏面側に前記第２露光マスクのパターンを転写
して前記第２のエッチング処理部を形成している。[0015] In the invention according to claim 2,
In the first processing step, the alignment mark of the first exposure mask prepared in advance is matched with the through hole of the silicon wafer, and in this state, the pattern of the first exposure mask is transferred to the front surface side of the silicon wafer. Forming a first etching processing portion, and in the second processing step, aligning a positioning mark of a second exposure mask prepared in advance with a through hole of the silicon wafer; The second etching processing portion is formed by transferring the pattern of the second exposure mask to the back side of the substrate.
【００１６】これにより、第１の処理工程では第１の露
光マスクの位置合わせマークをシリコンウエハの貫通孔
に一致させ、第２の処理工程では第２の露光マスクの位
置合わせマークを前記貫通孔に一致させることにより、
該各露光マスクのパターンが前記貫通孔を基準として予
め定められた所定の位置関係となるようにこれらをシリ
コンウエハの両面側にそれぞれ転写でき、第１、第２の
エッチング処理部をシリコンウエハの両面側に互いに位
置合わせした状態で形成できる。Thus, in the first processing step, the alignment mark of the first exposure mask is made to coincide with the through hole of the silicon wafer, and in the second processing step, the alignment mark of the second exposure mask is placed in the through hole. By matching
These exposure masks can be respectively transferred to both sides of the silicon wafer so that the patterns of the exposure masks have a predetermined positional relationship based on the through-holes, and the first and second etching processing portions are formed on the silicon wafer. It can be formed on both sides in a state where they are aligned with each other.
【００１７】さらに、請求項３に記載の発明において
は、前記穿孔工程では、前記シリコンウエハの表面側と
裏面側の両面に予めスパッタ防止用の被膜を形成し、こ
の被膜上から前記シリコンウエハに対してレーザ加工を
施すことにより前記貫通孔を穿設している。Further, in the invention according to claim 3, in the perforating step, a film for preventing spatter is formed in advance on both the front surface side and the back surface side of the silicon wafer, and the silicon wafer is coated on the silicon wafer from the film. On the other hand, the through holes are formed by performing laser processing.
【００１８】これにより、穿孔工程ではシリコンウエハ
に対してレーザ加工を施し、孔径の小さい貫通孔を形成
でき、このときシリコンウエハの表面側と裏面側の両面
に予め被膜を形成しておくことにより、レーザ加工を施
したときに貫通孔の周囲に付着するスパッタをこの被膜
と共に除去できる。In this way, in the drilling step, laser processing is performed on the silicon wafer to form a through hole having a small hole diameter. At this time, a film is formed on both the front side and the back side of the silicon wafer in advance. Sputters that adhere around the through holes when laser processing is performed can be removed together with the coating.
【００１９】一方、請求項４に記載の発明では、マスタ
ウエハとなるシリコンウエハの表面側と裏面側とにそれ
ぞれ位置合わせマークを形成するマスタウエハ形成工程
と、前記マスタウエハをウエハ加工用の基台上で予め定
められた位置に載置するマスタウエハ載置工程と、前記
マスタウエハの表面側に形成した位置合わせマークを基
準にして、第１露光マスクを前記基台に対し位置決めす
る第１のマスク位置決め工程と、前記基台上の予め決め
られた位置に前記マスタウエハに替えて加工用ウエハを
載置するウエハ差替え工程と、前記加工用ウエハの表面
側に前記第１露光マスクのパターンを転写して第１のエ
ッチング処理部を形成する第１の処理工程と、前記基台
上の予め定められた位置に前記マスタウエハを裏側へと
反転させて載置するマスタウエハ反転工程と、前記マス
タウエハの裏面側に形成した位置合わせマークを基準と
して、第２露光マスクを前記基台に対し位置決めする第
２のマスク位置決め工程と、前記加工用ウエハを裏側に
反転させた状態でこの加工用ウエハを前記マスタウエハ
に替えて前記基台上の予め定められた位置に載置する加
工用ウエハ反転工程と、前記加工用ウエハの裏面側に前
記第２露光マスクのパターンを転写して第２のエッチン
グ処理部を形成する第２の処理工程とを含んでなるシリ
コンウエハの加工方法を採用している。On the other hand, in the invention according to claim 4, a master wafer forming step of forming alignment marks on the front side and the back side of the silicon wafer serving as the master wafer, and the master wafer is placed on a wafer processing base. A master wafer mounting step of mounting at a predetermined position, and a first mask positioning step of positioning a first exposure mask with respect to the base with reference to an alignment mark formed on the front side of the master wafer. A wafer replacement step of placing a processing wafer in place of the master wafer at a predetermined position on the base, and transferring the first exposure mask pattern onto the front side of the processing wafer to perform a first A first processing step of forming an etching processing section, and mounting the master wafer at a predetermined position on the base by inverting the master wafer to the back side A master wafer inversion step, a second mask positioning step of positioning a second exposure mask with respect to the base with reference to an alignment mark formed on the back side of the master wafer, and the processing wafer is inverted to the back side. A process wafer reversing step of replacing the process wafer with the master wafer in a state and mounting the process wafer at a predetermined position on the base, and transferring the pattern of the second exposure mask to the back side of the process wafer And a second processing step of forming a second etching processing section.
【００２０】これにより、マスタウエハ載置工程では、
マスタウエハを基台上の予め定められた位置に載置でき
るから、第１のマスク位置決め工程では、該マスタウエ
ハの表面側の位置合わせマークに対して第１露光マスク
に設けられた位置合わせマークを一致させることによ
り、この第１露光マスクを基台に対して位置決めするこ
とができる。そして、ウエハ差替え工程では、マスタウ
エハに替えて加工用ウエハを基台上でマスタウエハと同
じ位置に載置することにより、第１の処理工程では、加
工用ウエハの表面側に転写した第１露光マスクのパター
ンに基づいて第１のエッチング処理部を所定の位置に形
成できる。また、マスタウエハ反転工程、第２のマスク
位置決め工程、加工用ウエハ反転工程および第２の処理
工程では、前述した各工程と同様の手順により、基台上
に載置したマスタウエハの裏面側の位置合わせマークを
基準として第２露光マスクを基台に対し位置決めするこ
とができ、該第２露光マスクから加工用ウエハの裏面側
に転写したパターンに基づいて第２のエッチング処理部
を所定の位置に形成できる。この結果、マスタウエハ形
成工程でマスタウエハの両面側に形成した各位置合わせ
マークを基準として、加工用ウエハの両面側に第１、第
２のエッチング処理部を互いに位置合わせした状態で形
成できる。Thus, in the master wafer mounting process,
Since the master wafer can be placed at a predetermined position on the base, in the first mask positioning step, the alignment mark provided on the first exposure mask coincides with the alignment mark on the front side of the master wafer. By doing so, the first exposure mask can be positioned with respect to the base. In the wafer replacement step, the processing wafer is mounted on the base at the same position as the master wafer in place of the master wafer, so that in the first processing step, the first exposure mask transferred to the front side of the processing wafer The first etching processing portion can be formed at a predetermined position based on the above pattern. In the master wafer reversing step, the second mask positioning step, the processing wafer reversing step, and the second processing step, the positioning of the back side of the master wafer mounted on the base is performed in the same procedure as the above-described steps. The second exposure mask can be positioned with respect to the base with reference to the mark, and the second etching processing unit is formed at a predetermined position based on the pattern transferred from the second exposure mask to the back side of the processing wafer. it can. As a result, it is possible to form the first and second etching units on both sides of the processing wafer in a state where they are aligned with each other with reference to the respective alignment marks formed on both sides of the master wafer in the master wafer forming step.
【００２１】また、請求項５に記載の発明では、マスタ
ウエハとなるシリコンウエハの一側面に互いに対称とな
るように少なくとも一対の位置合わせマークを形成する
マスタウエハ形成工程と、前記マスタウエハをウエハ加
工用の基台上で予め定められた位置に載置するマスタウ
エハ載置工程と、前記マスタウエハの各位置合わせマー
クを基準にして第１露光マスクを前記基台に対し位置決
めする第１のマスク位置決め工程と、前記基台上の予め
決められた位置に前記マスタウエハに替えて加工用ウエ
ハを載置するウエハ差替え工程と、前記加工用ウエハの
表面側に前記第１露光マスクのパターンを転写して第１
のエッチング処理部を形成する第１の処理工程と、前記
基台上の予め定められた位置に前記マスタウエハを戻す
マスタウエハ戻し工程と、前記マスタウエハの各位置合
わせマークを基準として第２露光マスクを前記基台に対
し位置決めする第２のマスク位置決め工程と、前記加工
用ウエハを裏側に反転させた状態でこの加工用ウエハを
前記マスタウエハに替えて前記基台上の予め定められた
位置に載置する加工用ウエハ反転工程と、前記加工用ウ
エハの裏面側に前記第２露光マスクのパターンを転写し
て第２のエッチング処理部を形成する第２の処理工程と
を含んでなるシリコンウエハの加工方法を採用してい
る。Further, in the invention according to claim 5, a master wafer forming step of forming at least one pair of alignment marks on one side surface of the silicon wafer serving as the master wafer so as to be symmetrical with each other; A master wafer mounting step of mounting at a predetermined position on a base, a first mask positioning step of positioning a first exposure mask with respect to the base with reference to each alignment mark of the master wafer, A wafer replacement step of mounting a processing wafer in place of the master wafer at a predetermined position on the base, and transferring the first exposure mask pattern to a front side of the processing wafer to perform a first
A first processing step of forming an etching processing section, a master wafer returning step of returning the master wafer to a predetermined position on the base, and a second exposure mask using the respective alignment marks of the master wafer as a reference. A second mask positioning step of positioning with respect to the base, and mounting the processing wafer at a predetermined position on the base in place of the master wafer in a state where the processing wafer is turned upside down; A silicon wafer processing method, comprising: a processing wafer reversing step; and a second processing step of transferring a pattern of the second exposure mask to a back surface side of the processing wafer to form a second etching processing unit. Is adopted.
【００２２】これにより、マスタウエハ載置工程、第１
のマスク位置決め工程、加工用ウエハ差替え工程および
第１の処理工程では、一側面が表面側となるように基台
上に載置したマスタウエハの各位置合わせマークを基準
として加工用ウエハの表面側に対し第１のエッチング処
理部を所定の位置に形成できる。また、マスタウエハ戻
し工程、第２のマスク位置決め工程、加工用ウエハ反転
工程および第２の処理工程では、基台上に戻したマスタ
ウエハの各位置合わせマークを基準として加工用ウエハ
の裏面側に対し第２のエッチング処理部を所定の位置に
形成できる。この場合、マスタウエハの各位置合わせマ
ークは互いに対称となるように形成されているから、仮
りにマスタウエハを裏側へと反転させたとしても各位置
合わせマークがマスタウエハの裏面側でも等しい位置に
配設される。そこで、マスタウエハ戻し工程では、マス
タウエハを裏側へと反転させることなく基台上の所定の
位置に戻すだけで、マスタウエハの表面側（一側面）の
各位置合わせマークを裏面側の位置合わせマークとして
用いることができる。これにより、マスタウエハ形成工
程でマスタウエハの一側面に形成した各位置合わせマー
クを基準として、加工用ウエハの両面側に第１、第２の
エッチング処理部を互いに位置合わせした状態で形成で
きる。Thus, the master wafer mounting step, the first
In the mask positioning step, the processing wafer replacement step, and the first processing step, the surface of the processing wafer is positioned on the basis of the respective alignment marks of the master wafer placed on the base such that one side is on the front side. On the other hand, the first etching portion can be formed at a predetermined position. Further, in the master wafer returning step, the second mask positioning step, the processing wafer reversing step and the second processing step, the second processing step is performed with respect to the back side of the processing wafer with reference to each alignment mark of the master wafer returned to the base. 2 can be formed at predetermined positions. In this case, since the respective alignment marks on the master wafer are formed so as to be symmetrical to each other, even if the master wafer is inverted to the back side, the respective alignment marks are arranged at the same position on the back side of the master wafer. You. Therefore, in the master wafer returning step, each positioning mark on the front side (one side) of the master wafer is used as a positioning mark on the back side only by returning the master wafer to a predetermined position on the base without being inverted to the back side. be able to. Thus, the first and second etching units can be formed on both sides of the processing wafer in a state where they are aligned with each other with reference to the respective alignment marks formed on one side surface of the master wafer in the master wafer forming step.
【００２３】さらに、請求項６に記載の発明において
は、前記マスタウエハ形成工程では、マスタウエハとな
るシリコンウエハに対して予め定められた位置に貫通孔
を穿設し、該貫通孔により前記マスタウエハの位置合わ
せマークを構成している。Further, in the invention according to claim 6, in the master wafer forming step, a through hole is formed at a predetermined position with respect to a silicon wafer to be a master wafer, and the position of the master wafer is determined by the through hole. It constitutes an alignment mark.
【００２４】これにより、マスタウエハの位置合わせマ
ークを貫通孔によって形成でき、このマスタウエハの貫
通孔を基準として第１、第２のエッチング処理部を加工
用ウエハの両面側に互いに位置合わせした状態で形成で
きる。Thus, the alignment marks of the master wafer can be formed by the through holes, and the first and second etching portions are formed on both sides of the processing wafer with reference to the through holes of the master wafer. it can.
【００２５】[0025]
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従って詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【００２６】ここで、図１ないし図１１は本発明による
第１の実施例を示し、本実施例では、シリコンウエハに
ダイアフラム型の圧力センサを加工形成する場合を例に
挙げて説明する。FIGS. 1 to 11 show a first embodiment according to the present invention. In this embodiment, a case where a diaphragm type pressure sensor is formed on a silicon wafer by way of example will be described.
【００２７】図中、１は後述の圧力センサ３を加工形成
するために用意されたシリコンウエハを示し、該シリコ
ンウエハ１は例えば１０ｃｍ程度の円形状に形成され、
その表面１Ａ側と裏面１Ｂ側には後述の貫通孔２，２が
開口している。また、シリコンウエハ１の外周側には、
互いに平行となるように形成された面取り部１Ｃ，１Ｄ
（所謂、オリエンテーション・フラットを含む）が径方
向で対向する位置に設けられている。In the drawing, reference numeral 1 denotes a silicon wafer prepared for processing and forming a pressure sensor 3 described later. The silicon wafer 1 is formed in a circular shape of, for example, about 10 cm.
Through holes 2 and 2 to be described later are opened on the front surface 1A side and the back surface 1B side. Also, on the outer peripheral side of the silicon wafer 1,
Chamfered portions 1C and 1D formed so as to be parallel to each other
(Including a so-called orientation flat) are provided at positions facing each other in the radial direction.
【００２８】２，２は後述の穿孔工程によりシリコンウ
エハ１に穿設された２個の貫通孔を示し、該各貫通孔２
はシリコンウエハ１の外周側に位置して径方向で互いに
対向するように予め定められた所定の位置に形成され、
面取り部１Ｃ，１Ｄ間に配設されている。そして、各貫
通孔２は図２に示す如く、例えば表面１Ａ側の孔径Ｄ1
が１００μｍ程度、裏面１Ｂ側の孔径Ｄ2 が５０μｍ程
度に形成されている。Reference numerals 2 and 2 denote two through holes formed in the silicon wafer 1 in a punching step described later.
Are formed at predetermined positions so as to be located on the outer peripheral side of the silicon wafer 1 and radially opposed to each other,
It is disposed between the chamfers 1C and 1D. As shown in FIG. 2, each through hole 2 has, for example, a hole diameter D1 on the surface 1A side.
Of about 100 .mu.m, and the hole diameter D2 on the back surface 1B side is about 50 .mu.m.
【００２９】３はシリコンウエハ１に加工形成されるダ
イアフラム型の圧力センサで、該圧力センサ３は図３に
示す如く、シリコンウエハ１の一部を切離すことにより
形成されるシリコン基板４と、該シリコン基板４の裏面
側に第２のエッチング処理部として形成され、横断面が
四角形状をなす凹部５と、該凹部５を形成することによ
りシリコン基板４の表面側に薄肉部として残された可撓
性のダイアフラム部６と、該ダイアフラム部６上の外縁
側となる所定位置でシリコン基板４の表面側に第１のエ
ッチング処理部として固着形成され、加えられたひずみ
に応じて抵抗値が変化する薄膜状の圧電素子７と、該圧
電素子７に接続されるリード端子８，８とから構成され
ている。Reference numeral 3 denotes a diaphragm type pressure sensor which is formed on the silicon wafer 1. The pressure sensor 3 includes a silicon substrate 4 formed by cutting off a part of the silicon wafer 1 as shown in FIG. A concave portion 5 formed as a second etching portion on the back surface side of the silicon substrate 4 and having a rectangular cross section and a thin portion left on the front surface side of the silicon substrate 4 by forming the concave portion 5 A flexible diaphragm portion 6 is fixedly formed as a first etching portion on the front surface side of the silicon substrate 4 at a predetermined position on the outer peripheral side of the diaphragm portion 6, and the resistance value is changed according to the applied strain. It comprises a piezoelectric element 7 in the form of a thin film that changes, and lead terminals 8 connected to the piezoelectric element 7.
【００３０】そして、圧力センサ３は流体圧等がダイア
フラム部６に作用すると、この圧力に応じてダイアフラ
ム部６が撓むことにより圧電素子７にひずみが加えら
れ、このひずみに応じて圧電素子７は抵抗値が変化し、
この抵抗値の変化を圧力の変化として各リード端子８か
ら検出するものである。When the fluid pressure or the like acts on the diaphragm 6, the pressure sensor 3 bends the diaphragm 6 in accordance with the pressure, thereby applying a strain to the piezoelectric element 7. Changes the resistance value,
This change in resistance is detected from each lead terminal 8 as a change in pressure.
【００３１】また、圧力センサ３の製造時には図４に示
す如く、後述の露光マスク９，１０を用いてシリコンウ
エハ１上に複数の圧力センサ３を形成した後に、シリコ
ンウエハ１を該各圧力センサ３のシリコン基板４毎に切
離すようになっている。When the pressure sensor 3 is manufactured, as shown in FIG. 4, a plurality of pressure sensors 3 are formed on the silicon wafer 1 using exposure masks 9 and 10 to be described later, and then the silicon wafer 1 is connected to each of the pressure sensors. Each of the three silicon substrates 4 is separated.
【００３２】９はシリコンウエハ１の表面１Ａ側に各圧
力センサ３の圧電素子７を形成するために予め用意され
た第１露光マスクを示し、該露光マスク９には図４に示
す如く、シリコンウエハ１の各貫通孔２と対応する位置
に位置合わせマーク９Ａ，９Ａが略十字状をなして形成
されている。また、露光マスク９は各圧力センサ３に対
応する複数のエリア９Ｂ，９Ｂ，…を有し、該各エリア
９Ｂ内には図９に示すように、各圧電素子７に対応する
所定の位置に遮光部となるパターン９Ｃ（１個のみ図
示）がそれぞれ形成されている。Reference numeral 9 denotes a first exposure mask prepared in advance for forming the piezoelectric element 7 of each pressure sensor 3 on the surface 1A side of the silicon wafer 1, and the exposure mask 9 includes a silicon as shown in FIG. Alignment marks 9A, 9A are formed at positions corresponding to the respective through holes 2 of the wafer 1 in a substantially cross shape. Further, the exposure mask 9 has a plurality of areas 9B, 9B,... Corresponding to the respective pressure sensors 3, and in each of the areas 9B, as shown in FIG. Patterns 9C (only one is shown) serving as light-shielding portions are respectively formed.
【００３３】１０はシリコンウエハ１の裏面１Ｂ側に各
圧力センサ３の凹部５を形成するために予め用意された
第２露光マスクを示し、該露光マスク１０は図４に示す
如く露光マスク９とほぼ同様に構成され、シリコンウエ
ハ１の各貫通孔２と対応する位置に形成された位置合わ
せマーク１０Ａ，１０Ａと、各圧力センサ３に対応する
複数のエリア１０Ｂ，１０Ｂとを有し、該各エリア１０
Ｂ内には図１１に示す如く、各凹部５に対応する所定の
位置を除いて遮光部となるパターン１０Ｃ，１０Ｃ，…
がそれぞれ設けられている。Reference numeral 10 denotes a second exposure mask prepared in advance to form the concave portion 5 of each pressure sensor 3 on the back surface 1B side of the silicon wafer 1, and the exposure mask 10 includes the exposure mask 9 and the exposure mask 9 as shown in FIG. It has substantially the same configuration, has alignment marks 10A, 10A formed at positions corresponding to the respective through holes 2 of the silicon wafer 1, and a plurality of areas 10B, 10B corresponding to the respective pressure sensors 3. Area 10
In B, as shown in FIG. 11, patterns 10C, 10C,... Serving as light shielding portions except for predetermined positions corresponding to the respective concave portions 5 are formed.
Are provided respectively.
【００３４】本実施例は上述の如き構成を有するもの
で、次に図５ないし図１１を参照しつつシリコンウエハ
１の加工方法について述べる。This embodiment has the above-described configuration. Next, a method of processing the silicon wafer 1 will be described with reference to FIGS.
【００３５】まず、図５および図６に示す穿孔工程で
は、シリコンウエハ１の表面１Ａ側と裏面１Ｂ側とに例
えばレジスト膜１１，１１を被膜として形成した後に、
該レジスト膜１１上からシリコンウエハ１に対して予め
定められた所定の位置に例えばエキシマレーザ、ＹＡＧ
レーザ装置等を用いてレーザ加工を施すことにより、図
６に示す如く各貫通孔２をシリコンウエハ１の厚さ方向
に向けて穿設する。First, in the perforation process shown in FIGS. 5 and 6, for example, resist films 11 are formed on the front surface 1A side and the back surface 1B side of the silicon wafer 1 as coatings.
For example, an excimer laser or YAG laser is placed on the silicon wafer 1 from the resist film 11 at a predetermined position.
By performing laser processing using a laser device or the like, each through-hole 2 is formed in the thickness direction of the silicon wafer 1 as shown in FIG.
【００３６】この場合、例えば表面１Ａ側から裏面１Ｂ
側に向けてレーザ加工を施すと、各貫通孔２の孔径は入
射側となった表面１Ａ側の方が裏面１Ｂ側よりも大きく
なるが、露光マスク９，１０の各位置合わせマーク９
Ａ，１０Ａを各貫通孔２の孔径Ｄ1 ，Ｄ2 （図２参照）
に対応した大きさに形成することで、後述の如く各位置
合わせマーク９Ａ，１０Ａと各貫通孔２とを一致させる
ときの位置合わせ精度を向上させることができる。In this case, for example, from the front surface 1A side to the back surface 1B
When the laser processing is performed toward the side, the hole diameter of each through-hole 2 becomes larger on the front side 1A, which is the incident side, than on the back side 1B side.
A and 10A are used as the hole diameters D1 and D2 of the through holes 2 (see FIG. 2).
In this case, the positioning accuracy can be improved when the alignment marks 9A, 10A and the through holes 2 are aligned as described later.
【００３７】そして、各貫通孔２の穿設後には、例えば
レジスト用の剥離剤等を用いてシリコンウエハ１を洗浄
することにより、各貫通孔２の周囲に図６に示す如く付
着したシリコン材料からなるスパッタ１２，１２を、図
２に示すように各レジスト膜１１と共に剥離して除去す
る。After the perforations 2 are formed, the silicon wafer 1 is washed using, for example, a resist stripper, so that the silicon material adhered around each perforation 2 as shown in FIG. As shown in FIG. 2, the sputters 12 and 12 are removed together with the respective resist films 11 and removed.
【００３８】次に、図７ないし図１０に示す第１の処理
工程では、露光装置１３を用いてシリコンウエハ１の表
面１Ａ側に第１のエッチング処理部としての各圧電素子
７を形成する。ここで、露光装置１３は、シリコンウエ
ハ１が載置されるウエハ加工用の基台１３Ａと、シリコ
ンウエハ１の拡大映像を露光マスク９，１０を介して矢
示Ａの如く透視するモニタ機器と、露光マスク９，１０
と基台１３Ａとの相対位置を調整する位置調整機構およ
び照射機器（いずれも図示せず）等とを備えている。ま
た、基台１３Ａにはシリコンウエハ１を位置決めする突
起部１３Ｂが設けられている。Next, in a first processing step shown in FIGS. 7 to 10, each piezoelectric element 7 as a first etching processing section is formed on the surface 1A side of the silicon wafer 1 by using the exposure apparatus 13. Here, the exposure apparatus 13 includes a wafer processing base 13A on which the silicon wafer 1 is mounted, and a monitor device for viewing an enlarged image of the silicon wafer 1 through the exposure masks 9 and 10 as shown by arrow A. , Exposure masks 9 and 10
A position adjusting mechanism for adjusting the relative position between the base and the base 13A, an irradiation device (none of which is shown), and the like are provided. Further, a projection 13B for positioning the silicon wafer 1 is provided on the base 13A.
【００３９】そして、第１の処理工程では図８に示すよ
うに、まずシリコンウエハ１を基台１３Ａ上に載置し、
このときシリコンウエハ１は図７に示す如く表面１Ａ側
が上向きとなり、面取り部１Ｃ，１Ｄのうちいずれか一
方が基台１３Ａの突起部１３Ｂに当接するようにする。
この場合、シリコンウエハ１には、表面１Ａ側に圧電素
子材料からなる薄膜１４を予め形成した後に、両面側に
レジスト膜１５，１５を形成しておく。Then, in the first processing step, as shown in FIG. 8, first, the silicon wafer 1 is placed on the base 13A,
At this time, as shown in FIG. 7, the surface 1A of the silicon wafer 1 faces upward, and one of the chamfers 1C and 1D is brought into contact with the protrusion 13B of the base 13A.
In this case, on the silicon wafer 1, a thin film 14 made of a piezoelectric element material is formed in advance on the surface 1A side, and then resist films 15, 15 are formed on both sides.
【００４０】続いて、露光装置１３に露光マスク９をセ
ットした後に、該露光マスク９の各位置合わせマーク９
Ａと、該露光マスク９を介して透視されるシリコンウエ
ハ１の各貫通孔２とを前記モニタ機器により矢印Ａの方
向でモニタしつつ、前記位置調整機構によって露光マス
ク９と基台１３Ａとの相対位置を調整し、露光マスク９
の各位置合わせマーク９Ａとシリコンウエハ１の各貫通
孔２とを互いに一致させる。そして、この状態で矢印Ｂ
の方向から前記照射機器によって光を照射し、露光マス
ク９を介してシリコンウエハ１の表面１Ａ側を露光させ
る。Subsequently, after setting the exposure mask 9 in the exposure device 13, each alignment mark 9 of the exposure mask 9 is set.
A, and the respective through holes 2 of the silicon wafer 1 seen through the exposure mask 9 are monitored in the direction of arrow A by the monitor device, and the position adjusting mechanism is used to move the exposure mask 9 and the base 13A. The relative position is adjusted and the exposure mask 9 is adjusted.
The alignment marks 9A and the through holes 2 of the silicon wafer 1 are aligned with each other. Then, in this state, arrow B
Light is irradiated from the direction of the above by the irradiation device, and the surface 1A side of the silicon wafer 1 is exposed through the exposure mask 9.
【００４１】これにより、レジスト膜１５は図９に示す
如く、露光マスク９の各パターン９Ｃにより遮光される
遮光部１５Ａを除いて感光されるから、これらの各パタ
ーン９Ｃは各貫通孔２を基準としてシリコンウエハ１の
表面１Ａ側に転写される。そこで、遮光部１５Ａを残し
てレジスト膜１５を除去した後に、薄膜１４に対してエ
ッチング処理を施すことにより、図１０に示す如く各圧
電素子７を表面１Ａ側の予め定められた所定の位置に形
成する。また、シリコンウエハ１の表面１Ａ側には、第
１の処理工程と同様の手順により他の露光マスクを用い
て各リード端子８を形成する。As a result, as shown in FIG. 9, the resist film 15 is exposed except for the light-shielding portions 15A which are shielded by the respective patterns 9C of the exposure mask 9, and these patterns 9C are based on the respective through holes 2. Is transferred to the surface 1A side of the silicon wafer 1. Then, after removing the resist film 15 while leaving the light-shielding portion 15A, the thin film 14 is subjected to an etching process so that each piezoelectric element 7 is moved to a predetermined position on the surface 1A side as shown in FIG. Form. Further, on the surface 1A side of the silicon wafer 1, the respective lead terminals 8 are formed by using another exposure mask in the same procedure as in the first processing step.
【００４２】次に、図１１に示す第２の処理工程では、
シリコンウエハ１の裏面１Ｂ側に第２のエッチング処理
部としての各凹部５を形成し、このとき各凹部５（ダイ
アフラム部６）が前記第１の処理工程で形成した各圧電
素子７に対して図３中に示す所定の位置関係となるよう
にする。Next, in the second processing step shown in FIG.
On the back surface 1B side of the silicon wafer 1, each concave portion 5 as a second etching portion is formed. At this time, each concave portion 5 (diaphragm portion 6) corresponds to each piezoelectric element 7 formed in the first processing step. The predetermined positional relationship shown in FIG. 3 is set.
【００４３】即ち、図７および図８に示す前記第１の処
理工程とほぼ同様の手順により、シリコンウエハ１を裏
面１Ｂ側に反転させた状態で基台１３Ａ上に載置し、露
光装置１３に露光マスク１０をセットした後に、該露光
マスク１０と基台１３Ａとの相対位置を調整し、該露光
マスク１０の各位置合わせマーク１０Ａとシリコンウエ
ハ１の各貫通孔２とを互いに一致させる。そして、この
状態で露光マスク１０を介してシリコンウエハ１の裏面
１Ｂ側を露光させる。That is, the silicon wafer 1 is placed on the base 13A in a state where the silicon wafer 1 is turned to the back surface 1B side by substantially the same procedure as the first processing step shown in FIG. 7 and FIG. After setting the exposure mask 10, the relative position between the exposure mask 10 and the base 13A is adjusted so that each alignment mark 10A of the exposure mask 10 and each through-hole 2 of the silicon wafer 1 coincide with each other. Then, in this state, the back surface 1B side of the silicon wafer 1 is exposed through the exposure mask 10.
【００４４】これにより、露光マスク１０の各パターン
１０Ｃは図１１に示すように、各貫通孔２を基準として
シリコンウエハ１の裏面１Ｂ側のレジスト膜１５に予め
定められた所定の位置をもって転写される。そこで、レ
ジスト膜１５の感光部を除去した後に、シリコンウエハ
１の裏面１Ｂ側に対してエッチング処理を施すことによ
り、各凹部５（ダイアフラム部６）を表面１Ａ側の各圧
電素子７と互いに整合する位置に形成する。As a result, as shown in FIG. 11, each pattern 10C of the exposure mask 10 is transferred at a predetermined position to the resist film 15 on the back surface 1B side of the silicon wafer 1 with reference to each through hole 2. You. Then, after removing the photosensitive portion of the resist film 15, the concave portion 5 (diaphragm portion 6) is aligned with each piezoelectric element 7 on the front surface 1A side by performing an etching process on the back surface 1B side of the silicon wafer 1. Formed at the position where
【００４５】最後に、このシリコンウエハ１を露光マス
ク９，１０の各エリア９Ｂ，１０Ｂに対応する複数枚の
シリコン基板４として切離すことにより、各圧力センサ
３を図３に示す如く形成する。Finally, the silicon wafer 1 is cut off as a plurality of silicon substrates 4 corresponding to the respective areas 9B and 10B of the exposure masks 9 and 10, thereby forming the respective pressure sensors 3 as shown in FIG.
【００４６】かくして、本実施例では、穿孔工程でシリ
コンウエハ１に穿設した各貫通孔２を基準として、第１
の処理工程でシリコンウエハ１の表面１Ａ側に各圧電素
子７を形成し、第２の処理工程でシリコンウエハ１の裏
面１Ｂ側に各凹部５を形成するようにしたから、各貫通
孔２を基準として各圧力センサ３の圧電素子７と凹部５
（ダイアフラム部６）とをシリコンウエハ１の両面側に
互い正確に位置合わせした状態で形成することができ
る。Thus, in this embodiment, the first through hole 2 formed in the silicon wafer 1 in the drilling step is used as a reference.
Each of the piezoelectric elements 7 is formed on the front surface 1A side of the silicon wafer 1 in the processing step (1), and each of the recesses 5 is formed on the back surface 1B side of the silicon wafer 1 in the second processing step. As a reference, the piezoelectric element 7 and the recess 5 of each pressure sensor 3
(Diaphragm part 6) can be formed in a state where they are accurately aligned with each other on both sides of the silicon wafer 1.
【００４７】即ち、露光マスク９，１０の各位置合わせ
マーク９Ａ，１０Ａをそれぞれシリコンウエハ１の各貫
通孔２に一致させることにより、該各露光マスク９，１
０の各パターン９Ｃ，１０Ｂが各貫通孔２を基準として
互いに所定の位置関係となるように正確に位置合わせす
ることができ、これらをシリコンウエハ１の両面側に高
い位置精度をもって転写できると共に、転写された各パ
ターン９Ｃ，１０Ｃに基づいて各圧力センサ３の圧電素
子７と凹部５（ダイアフラム部６）とを正確に整合させ
た状態でシリコンウエハ１の両面側に形成することがで
きる。That is, by aligning the respective alignment marks 9A and 10A of the exposure masks 9 and 10 with the respective through-holes 2 of the silicon wafer 1, the respective exposure masks 9 and 1 are formed.
The patterns 9C and 10B can be accurately aligned with each other so as to have a predetermined positional relationship with respect to each through-hole 2. These patterns can be transferred onto both sides of the silicon wafer 1 with high positional accuracy. Based on the transferred patterns 9C and 10C, the piezoelectric element 7 of each pressure sensor 3 and the concave portion 5 (diaphragm portion 6) can be formed on both sides of the silicon wafer 1 in a state of being accurately aligned.
【００４８】従って、本実施例によれば、各圧力センサ
３の製造時には、単一の露光装置１３を用いてシリコン
ウエハ１に対して片面ずつ順次加工を施すことにより、
各圧力センサ３のダイアフラム部６と圧電素子７とを互
いに高い精度で整合させることができ、従来技術のよう
に両面露光装置等を用いることなくシリコンウエハ１に
対して両面加工を簡単に施すことができると共に、露光
用の設備が大型化したり、コストアップしたりするのを
確実に抑制することができる。Therefore, according to the present embodiment, at the time of manufacturing each of the pressure sensors 3, the single exposure apparatus 13 is used to sequentially process the silicon wafer 1 one surface at a time.
The diaphragm 6 and the piezoelectric element 7 of each pressure sensor 3 can be aligned with high accuracy to each other, and the silicon wafer 1 can be easily subjected to double-side processing without using a double-side exposure apparatus as in the related art. In addition to this, it is possible to reliably suppress the increase in the size and cost of the exposure equipment.
【００４９】また、シリコンウエハ１に対してレーザ加
工を施すことにより各貫通孔２を穿設するようにしたか
ら、比較的簡単な作業で微細な各貫通孔２を正確に形成
でき、該各貫通孔２を基準として露光マスク９，１０の
各パターン９Ｃ，１０Ｃを高い精度で位置合わせするこ
とができる。Further, since each through-hole 2 is formed by subjecting the silicon wafer 1 to laser processing, fine through-holes 2 can be accurately formed by relatively simple work. The respective patterns 9C and 10C of the exposure masks 9 and 10 can be aligned with high accuracy based on the through holes 2.
【００５０】そして、各貫通孔２の穿設時には、シリコ
ンウエハ１の両面側に各レジスト膜１１を予め形成して
おくようにしたから、レーザ加工時にシリコンウエハ１
に付着した各スパッタ１２を、その後で各レジスト膜１
１と共に容易に除去することができ、その除去工程を含
めた各貫通孔２の穿孔工程を確実に簡略化することがで
きる。When the respective through holes 2 are formed, the respective resist films 11 are formed on both sides of the silicon wafer 1 in advance.
Each sputter 12 adhered to the resist film 1
1 can be easily removed, and the process of piercing each through hole 2 including the removal process can be reliably simplified.
【００５１】次に、図１２ないし図１８は本発明による
第２の実施例を示し、本実施例の特徴は、マスタウエハ
に形成した位置合わせマークを基準として加工用ウエハ
に対し両面加工を施すようにしたことにある。なお、本
実施例では、前記第１の実施例と同一の構成要素に同一
の符号を付し、その説明を省略するものとする。Next, FIGS. 12 to 18 show a second embodiment of the present invention. The feature of this embodiment is that double-side processing is performed on a processing wafer with reference to an alignment mark formed on a master wafer. It is to have done. In this embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof will be omitted.
【００５２】図中、２１は後述のマスタウエハ形成工程
により形成されるマスタウエハを示し、該マスタウエハ
２１は後述する加工用のシリコンウエハ２３（図１６参
照）と同一の外形状を有し、その表面２１Ａ側および裏
面２１Ｂ側には後述の位置合わせマーク２２，２２，…
が形成されている。また、マスタウエハ２１の外周側に
は径方向で対向する面取り部２１Ｃ，２１Ｄが互いに平
行となるように形成されている。In the figure, reference numeral 21 denotes a master wafer formed by a master wafer forming step described later. The master wafer 21 has the same outer shape as a later-described processing silicon wafer 23 (see FIG. 16) and has a surface 21A. Alignment marks 22, 22,.
Are formed. Further, on the outer peripheral side of the master wafer 21, chamfered portions 21C and 21D facing each other in the radial direction are formed so as to be parallel to each other.
【００５３】２２，２２，…は後述のマスタウエハ形成
工程によりマスタウエハ２１の両面側にそれぞれ形成さ
れた例えば４個の位置合わせマークを示し、該各位置合
わせマーク２２は例えばレジスト等により直径寸法が１
０〜１００μｍ程度の円形状に形成され、マスタウエハ
２１の周方向に間隔をもって配設されている。そして、
各位置合わせマーク２２は図１３に示す如く、マスタウ
エハ２１の表面２１Ａ側と裏面２１Ｂ側とで予め定めら
れた位置に形成されている。Reference numerals 22, 22,... Denote, for example, four alignment marks formed on both sides of the master wafer 21 in a master wafer forming step to be described later.
It is formed in a circular shape of about 0 to 100 μm, and is arranged at intervals in the circumferential direction of the master wafer 21. And
As shown in FIG. 13, each alignment mark 22 is formed at a predetermined position on the front surface 21A side and the back surface 21B side of the master wafer 21.
【００５４】２３は各圧力センサ３を形成するために予
め用意された加工用ウエハとしてのシリコンウエハで、
該シリコンウエハ２３には前記第１の実施例と同様に、
表面２３Ａ側に圧電素子材料の薄膜１４を介してレジス
ト膜１５が形成され、裏面２３Ｂ側には他のレジスト膜
１５が形成されている。Reference numeral 23 denotes a silicon wafer as a processing wafer prepared in advance for forming each pressure sensor 3.
As in the first embodiment, the silicon wafer 23 has
A resist film 15 is formed on the front surface 23A via the thin film 14 of the piezoelectric element material, and another resist film 15 is formed on the back surface 23B.
【００５５】２４はシリコンウエハ２３の表面２３Ａ側
に対応する第１露光マスク、２５は裏面２３Ｂ側に対応
する第２露光マスクで、該各露光マスク２４，２５は図
１５ないし図１７に示す如く、前記第１の実施例とほぼ
同様に構成されている。しかし、各露光マスク２４，２
５には、マスタウエハ２１の各位置合わせマーク２２と
対応する位置にそれぞれ４個の位置合わせマーク２４
Ａ，２４Ａ，…，２５Ａ，２５Ａ，…が形成されてい
る。Reference numeral 24 denotes a first exposure mask corresponding to the front surface 23A side of the silicon wafer 23, and reference numeral 25 denotes a second exposure mask corresponding to the back surface 23B side. The respective exposure masks 24 and 25 are as shown in FIGS. , And is substantially the same as that of the first embodiment. However, each exposure mask 24, 2
5 includes four alignment marks 24 at positions corresponding to the respective alignment marks 22 on the master wafer 21.
, A, 24A,..., 25A, 25A,.
【００５６】本実施例は上述の如き構成を有するもの
で、次に図１４ないし図１７を参照しつつシリコンウエ
ハ２３の加工方法について述べる。This embodiment has the above-described configuration. Next, a method of processing the silicon wafer 23 will be described with reference to FIGS.
【００５７】まず、図１４に示すマスタウエハ形成工程
では、一対のマスク枠２６，２６を用いてマスタウエハ
２１となるシリコンウエハ２７の両面側に各位置合わせ
マーク２２を形成する。ここで、各マスク枠２６の互い
に対向する面には、シリコンウエハ２７の外形状に対応
する凹部２６Ａと、該凹部２６Ａ内に位置してマスタウ
エハ２１の各位置わせマーク２２に対応する４個の貫通
孔２６Ｂ，２６Ｂ，…とが形成されている。First, in the master wafer forming step shown in FIG. 14, each alignment mark 22 is formed on both sides of a silicon wafer 27 serving as the master wafer 21 using a pair of mask frames 26,26. Here, on the mutually facing surfaces of each mask frame 26, there are provided a concave portion 26 A corresponding to the outer shape of the silicon wafer 27 and four concave portions 26 A located in the concave portion 26 A and corresponding to the respective positioning marks 22 of the master wafer 21. The through holes 26B are formed.
【００５８】そして、マスタウエハ形成工程では、予め
両面側にレジスト膜（図示せず）を形成したシリコンウ
エハ２７を各マスク枠２６の凹部２６Ａ内に挟持し、こ
の状態でシリコンウエハ２７の両面側を各マスク枠２６
上から片面ずつ順次露光することにより、マスタウエハ
２１の両面側には図１２および図１３に示す如く、前記
レジスト膜の感光した部位からなる各位置合わせマーク
２２が形成される。In the master wafer forming step, a silicon wafer 27 having a resist film (not shown) formed on both sides in advance is sandwiched in the recesses 26A of each mask frame 26. In this state, both sides of the silicon wafer 27 are held. Each mask frame 26
By sequentially exposing one surface at a time from the top, each alignment mark 22 composed of the exposed portion of the resist film is formed on both sides of the master wafer 21 as shown in FIGS.
【００５９】次に、マスタウエハ載置工程では、図１５
中に示す露光装置１３の基台１３Ａ上にマスタウエハ２
１を表面２１Ａ側を上向きにした状態で載置する。ここ
で、基台１３Ａ上には、突起部１３Ｂと同様の突起部２
８Ａ，２８Ｂが突設されている。そして、マスタウエハ
２１は面取り部２１Ｃ，２１Ｄおよび外周側の一箇所が
基台１３Ａの突起部１３Ｂ，２８Ａおよび突起部２８Ｂ
に当接し、この状態で基台１３Ａ上の予め定められた所
定の位置に載置されるようになっている。Next, in the master wafer mounting step, FIG.
The master wafer 2 is placed on a base 13A of the exposure apparatus 13 shown in FIG.
1 is placed with the surface 21A side facing upward. Here, the projection 2 similar to the projection 13B is provided on the base 13A.
8A and 28B protrude. The master wafer 21 has the chamfered portions 21C and 21D and the outer peripheral side at one location of the projections 13B and 28A and the projections 28B of the base 13A.
, And in this state, it is placed at a predetermined position on the base 13A.
【００６０】次に、図１５に示す第１のマスク位置決め
工程では、露光装置１３に露光マスク２４をセットした
後に、露光マスク２４と基台１３Ａとの相対位置を調整
し、該露光マスク２４の各位置合わせマーク２４Ａとマ
スタウエハ２１の各位置合わせマーク２２とを矢印Ａの
方向で互いに一致させる。これにより、露光マスク２４
は基台１３Ａに対して所定の位置関係となるように位置
決めされる。Next, in the first mask positioning step shown in FIG. 15, after setting the exposure mask 24 in the exposure device 13, the relative position between the exposure mask 24 and the base 13A is adjusted. The respective alignment marks 24A and the respective alignment marks 22 of the master wafer 21 are aligned with each other in the direction of arrow A. Thereby, the exposure mask 24
Are positioned so as to have a predetermined positional relationship with respect to the base 13A.
【００６１】次に、図１６に示すウエハ差替え工程で
は、基台１３Ａ上のマスタウエハ２１を加工用のシリコ
ンウエハ２３と差替える。このとき、シリコンウエハ２
３を表面２３Ａ側を上向きにした状態で基台１３Ａ上の
所定の位置に載置する。Next, in the wafer replacement step shown in FIG. 16, the master wafer 21 on the base 13A is replaced with a processing silicon wafer 23. At this time, the silicon wafer 2
3 is placed at a predetermined position on the base 13A with the surface 23A facing upward.
【００６２】そして、第１の処理工程では、前記第１の
実施例（図７ないし図９）と同様に、シリコンウエハ２
３の表面２３Ａ側のレジスト膜１５に露光マスク２４の
パターンを転写する。この場合、露光マスク２４はマス
タウエハ２１の各位置合わせマーク２２を基準として基
台１３Ａに対し所定の位置関係となるように位置決めさ
れているから、転写されたパターンに基づいて各圧力セ
ンサ３の圧電素子７をシリコンウエハ２３の表面２３Ａ
側に対して所定の位置に形成できる。In the first processing step, as in the first embodiment (FIGS. 7 to 9), the silicon wafer 2
The pattern of the exposure mask 24 is transferred to the resist film 15 on the surface 23A side of No.3. In this case, since the exposure mask 24 is positioned so as to have a predetermined positional relationship with respect to the base 13A with reference to each alignment mark 22 of the master wafer 21, the piezoelectric mask of each pressure sensor 3 is based on the transferred pattern. The element 7 is placed on the surface 23A of the silicon wafer 23.
It can be formed at a predetermined position with respect to the side.
【００６３】次に、図１７に示すマスタウエハ反転工
程、第２のマスク位置決め工程、加工用ウエハ反転工程
では、マスタウエハ２１の裏面２１Ｂ側に形成した各位
置合わせマーク２２を用いて前述した各工程とほぼ同様
の処理を行う。Next, in the master wafer reversing step, the second mask positioning step, and the processing wafer reversing step shown in FIG. 17, each of the above-described steps is performed by using the respective alignment marks 22 formed on the back surface 21B side of the master wafer 21. Almost the same processing is performed.
【００６４】即ち、マスタウエハ反転工程では、基台１
３Ａ上の所定の位置にマスタウエハ２１を裏面２１Ｂ側
へと反転させて載置し、第２のマスク位置決め工程で
は、該マスタウエハ２１の裏面２１Ｂ側の位置合わせマ
ーク２２を基準として、露光マスク２５を基台１３Ａに
対し所定の位置関係となるように位置決めすると共に、
加工用ウエハ反転工程では、シリコンウエハ２３を裏面
２３Ｂ側に反転させた状態でマスタウエハ２１に替えて
基台１３Ａ上の所定の位置に載置する。That is, in the master wafer reversing process, the base 1
The master wafer 21 is placed in a predetermined position on the back surface 3A on the back surface 21B side, and in the second mask positioning step, the exposure mask 25 is placed on the basis of the alignment mark 22 on the back surface 21B side of the master wafer 21. While positioning so as to have a predetermined positional relationship with respect to the base 13A,
In the processing wafer reversing step, the silicon wafer 23 is placed at a predetermined position on the base 13A instead of the master wafer 21 in a state where the silicon wafer 23 is reversed to the back surface 23B side.
【００６５】そして、第２の処理工程では、前記第１の
処理工程と同様の処理を行うことにより、露光マスク２
５のパターンをシリコンウエハ２３の裏面２３Ｂ側に転
写する。この結果、各圧力センサ３の凹部５（ダイアフ
ラム部６）をシリコンウエハ２３の裏面２３Ｂ側に対し
て所定の位置に形成でき、この状態で各圧力センサ３の
凹部５（ダイアフラム部６）と圧電素子７とは、マスタ
ウエハ２１の両面側に形成した各位置合わせマーク２２
を基準として互いに位置合わせされる。In the second processing step, by performing the same processing as in the first processing step, the exposure mask 2 is formed.
The pattern No. 5 is transferred to the back surface 23B side of the silicon wafer 23. As a result, the concave portion 5 (diaphragm portion 6) of each pressure sensor 3 can be formed at a predetermined position with respect to the back surface 23B side of the silicon wafer 23. In this state, the concave portion 5 (diaphragm portion 6) of each pressure sensor 3 is The elements 7 are the alignment marks 22 formed on both sides of the master wafer 21.
Are aligned with each other.
【００６６】かくして、このように構成される本実施例
でも、前記第１の実施例とほぼ同様の作用効果を得るこ
とができるが、特に本実施例では、複数のシリコンウエ
ハ２３に対して圧力センサ３を形成する場合でも、単一
のマスタウエハ２１にだけ各位置合わせマーク２２を形
成すればよく、各シリコンウエハ２３にそれぞれ位置合
わせマーク２２等を形成する必要がなくなるから、シリ
コンウエハ２３に対して両面加工を施すときの加工工程
を大幅に簡略化することができる。Thus, in the present embodiment having the above-described structure, substantially the same operation and effect as those of the first embodiment can be obtained. Even when the sensor 3 is formed, the alignment marks 22 may be formed only on the single master wafer 21, and there is no need to form the alignment marks 22 on each silicon wafer 23. Thus, the processing steps for performing double-sided processing can be greatly simplified.
【００６７】なお、図１８に第２の実施例の変形例とし
て示すように、マスタウエハ３１に前記第１の実施例と
同様の貫通孔３２，３２，…を位置合わせマークとして
穿設し、該マスタウエハ３１をマスタウエハ２１に替え
て用いてもよく、これにより前記マスタウエハ形成工程
を簡略化することができる。As shown in FIG. 18 as a modification of the second embodiment, through holes 32, 32,... Similar to those of the first embodiment are formed in the master wafer 31 as alignment marks. The master wafer 31 may be used in place of the master wafer 21, thereby simplifying the master wafer forming step.
【００６８】次に、図１９および図２０は本発明による
第３の実施例を示し、本実施例の特徴は、マスタウエハ
の一側面に対して左，右対称となる位置に位置合わせマ
ークを形成し、このマスタウエハを用いて加工用ウエハ
に対し両面加工を施すようにしたことにある。なお、本
実施例では、前記第２の実施例と同一の構成要素に同一
の符号を付し、その説明を省略するものとする。19 and 20 show a third embodiment according to the present invention. The feature of this embodiment is that an alignment mark is formed at a position symmetrical left and right with respect to one side of the master wafer. The master wafer is used to perform double-sided processing on a processing wafer. In this embodiment, the same components as those in the second embodiment are denoted by the same reference numerals, and the description thereof will be omitted.
【００６９】図中、４１は本実施例によるマスタウエハ
を示し、該マスタウエハ４１の外周側には、互いに平行
となり寸法Ｌの間隔をもって径方向で対向する面取り部
４１Ａ，４１Ｂと、該面取り部４１Ａ，４１Ｂ間に位置
してこれらと直角をなす面取り部４１Ｃとが形成され、
加工用ウエハ（図示せず）と同一の外形状をなしてい
る。In the drawing, reference numeral 41 denotes a master wafer according to the present embodiment. On the outer peripheral side of the master wafer 41, chamfered portions 41A and 41B which are parallel to each other and are radially opposed to each other with an interval of a dimension L, and chamfered portions 41A and 41B, A chamfered portion 41C is formed between 41B and at a right angle thereto.
It has the same outer shape as a processing wafer (not shown).
【００７０】そして、マスタウエハ４１を露光装置１３
の基台１３Ａ上に載置した状態では図２０に示す如く、
面取り部４１Ａ，４１Ｂが基台１３Ａの突起部１３Ｂ，
２８Ａに当接し、面取り部４１Ｃが基台１３Ａの突起部
２８Ｂに当接することにより、基台１３Ａ上の予め定め
られた所定の位置に位置決めされる。Then, the master wafer 41 is transferred to the exposure apparatus 13
As shown in FIG. 20, in the state of being placed on the base 13A of
The chamfered portions 41A and 41B are formed on the protrusions 13B of the base 13A.
By contacting the base 28A and the chamfered portion 41C abutting the projection 28B of the base 13A, it is positioned at a predetermined position on the base 13A.
【００７１】４２，４２はマスタウエハ４１に設けられ
た一対の位置合わせマークで、該各位置合わせマーク４
２は前記第２の実施例とほぼ同様に構成されているもの
の、本実施例では、シリコンウエハ４１の一側面だけに
形成されている。そして、各位置合わせマーク４２はシ
リコンウエハ４１の面取り部４１Ａ，４１Ｂから一定の
寸法Ｄだけ内周側となる予め定められた所定の位置に形
成され、マスタウエハ４１上の左，右対称となる位置に
配設されている。Reference numerals 42, 42 denote a pair of alignment marks provided on the master wafer 41.
Reference numeral 2 is substantially the same as that of the second embodiment, but is formed on only one side surface of the silicon wafer 41 in this embodiment. Then, each alignment mark 42 is formed at a predetermined position on the inner peripheral side of the chamfered portions 41A and 41B of the silicon wafer 41 by a predetermined dimension D, and is left and right symmetrical on the master wafer 41. It is arranged in.
【００７２】かくして、このように構成される本実施例
でも、前記第２の実施例とほぼ同様の作用効果を得るこ
とができが、特に本実施例では、各位置合わせマーク４
２をマスタウエハ４１上の左，右対称となる位置に形成
したから、マスタウエハ４１の裏面側に位置合わせマー
ク４２を形成することなく、表面側（一側面）の各位置
合わせマーク４２を基準として露光マスク９，１０を図
２０に示す如く露光装置１３の基台１３Ａに対し正確に
位置決めすることができ、マスタウエハ４１を用いて前
記加工用ウエハの両面側に対し各圧力センサ３の圧電素
子７と凹部５（ダイアフラム部６）とを互いに正確に位
置合わせした状態で形成できると共に、マスタウエハ４
１の形成工程をさらに簡略化することができる。Thus, in this embodiment constructed as described above, substantially the same operation and effect as those of the second embodiment can be obtained. In particular, in this embodiment, each alignment mark 4
2 are formed at left and right symmetrical positions on the master wafer 41, so that the alignment marks 42 on the front side (one side surface) are exposed without forming the alignment marks 42 on the back side of the master wafer 41. As shown in FIG. 20, the masks 9 and 10 can be accurately positioned with respect to the base 13A of the exposure apparatus 13, and the piezoelectric elements 7 of each pressure sensor 3 can be positioned on both sides of the processing wafer using the master wafer 41. The concave portions 5 (diaphragm portions 6) can be formed in a state where they are accurately aligned with each other.
1 can be further simplified.
【００７３】即ち、各位置合わせマーク４２はマスタウ
エハ４１の面取り部４１Ａ，４１Ｂから一定の寸法Ｄだ
け内周側に形成されているので、仮りにマスタウエハ４
１を面取り部４１Ａ，４１Ｂの位置が逆転するように裏
側へと反転させたとしても、前記表面側の各位置合わせ
マーク４２は裏面側でも等しい位置に配設されることに
なる。That is, since each alignment mark 42 is formed on the inner peripheral side by a fixed dimension D from the chamfered portions 41A and 41B of the master wafer 41,
Even if 1 is inverted to the back side so that the positions of the chamfers 41A and 41B are reversed, the alignment marks 42 on the front side will be disposed at the same position on the back side.
【００７４】従って、マスタウエハ４１の表面側に形成
した各位置合わせマーク４２は裏面側の位置合わせマー
クとしても用いることができ、第１の処理工程の終了後
には前記第２の実施例で用いたマスタウエハ反転工程に
替えてマスタウエハ戻し工程を行う。そして、マスタウ
エハ戻し工程では、マスタウエハ４１を裏側へと反転さ
せることなく基台１３Ａ上の所定の位置に戻すだけで、
第２のマスク位置決め工程では、各位置合わせマーク４
２を基準として裏面用の露光マスク１０を基台１３Ａに
対して正確に位置決めすることができる。Therefore, each alignment mark 42 formed on the front surface side of the master wafer 41 can be used also as the alignment mark on the back surface side, and is used in the second embodiment after the completion of the first processing step. A master wafer return process is performed instead of the master wafer reversal process. In the master wafer return step, the master wafer 41 is simply returned to a predetermined position on the base 13A without being inverted,
In the second mask positioning step, each alignment mark 4
2, the exposure mask 10 for the back surface can be accurately positioned with respect to the base 13A.
【００７５】また、マスタウエハ４１と前記加工用ウエ
ハとを３箇所の面取り部４１Ａ，４１Ｂ，４１Ｃ等によ
り露光装置１３の基台１３Ａ上に位置決めするようにし
たから、これらを基台１３Ａ上の所定の位置に正確に載
置でき、露光マスク９，１０を基台１３Ａに対して高い
精度で位置決めすることができる。Further, since the master wafer 41 and the processing wafer are positioned on the base 13A of the exposure apparatus 13 by three chamfers 41A, 41B, 41C, etc., these are fixed on the base 13A. And the exposure masks 9 and 10 can be positioned with high accuracy with respect to the base 13A.
【００７６】なお、前記第１の実施例では、第１、第２
の処理工程でシリコンウエハ１の両面側に対してそれぞ
れエッチング処理を施すことにより、各圧力センサ３の
圧電素子７と凹部５とを形成するようにしたが、本発明
はこれに限らず、第１、第２の処理工程で第１露光マス
ク、第２露光マスクのパターンをシリコンウエハの両面
側にそれぞれ転写した後に、シリコンウエハの両面側に
対してエッチング処理を施すことにより第１、第２のエ
ッチング処理部を形成してもよい。また、第２および第
３の実施例の場合も同様である。In the first embodiment, the first and second
The piezoelectric element 7 and the concave portion 5 of each pressure sensor 3 are formed by performing the etching process on both surface sides of the silicon wafer 1 in the processing step described above. However, the present invention is not limited to this. After the patterns of the first exposure mask and the second exposure mask are respectively transferred to both sides of the silicon wafer in the first and second processing steps, the first and second exposure masks are etched on both sides of the silicon wafer. May be formed. The same applies to the second and third embodiments.
【００７７】さらに、前記第１の実施例では、シリコン
ウエハ１に対してレーザ加工を施すことにより各貫通孔
２を穿設するようにしたが、本発明はこれに限らず、シ
リコンウエハ１に対して例えばエッチング等の加工処理
を施すことにより各貫通孔２を穿設するようにしてもよ
い。Further, in the first embodiment, each through-hole 2 is formed by subjecting the silicon wafer 1 to laser processing. However, the present invention is not limited to this. On the other hand, each through-hole 2 may be formed by performing processing such as etching.
【００７８】さらにまた、前記各実施例では、シリコン
ウエハ１、加工用ウエハ２３等に各圧力センサ３を形成
する場合を例に挙げて述べたが、本発明はこれに限ら
ず、例えば振動センサや流速センサ、または半導体の集
積回路等からなる微細構造物をシリコンウエハの両面側
に加工形成する場合に適用してもよい。Further, in each of the above embodiments, the case where the pressure sensors 3 are formed on the silicon wafer 1, the processing wafer 23, and the like has been described as an example. However, the present invention is not limited to this. Alternatively, the present invention may be applied to the case where a microstructure formed of a semiconductor device, a flow sensor, or a semiconductor integrated circuit is formed on both sides of a silicon wafer.
【００７９】[0079]
【発明の効果】以上詳述した通り、請求項１に記載の発
明によれば、穿孔工程でシリコンウエハに穿設した貫通
孔を基準として、第１の処理工程ではシリコンウエハの
表面側に第１のエッチング処理部を形成し、第２の処理
工程ではシリコンウエハの裏面側に第２のエッチング処
理部を形成するようにしたから、シリコンウエハの両面
側に開口する貫通孔を基準として第１、第２のエッチン
グ処理部が互いに所定の位置関係となるように、これら
を正確に位置合わせした状態でシリコンウエハの両面側
に形成することができる。従って、シリコンウエハに対
して両面加工を施すときに単一の露光装置を用いても第
１、第２のエッチング処理部を正確に整合させて形成で
き、両面露光装置等を用いることなくシリコンウエハに
対して両面加工を簡単に施すことができると共に、露光
用設備の小型化、低コスト化を図ることができる。As described in detail above, according to the first aspect of the present invention, in the first processing step, the first processing step is performed on the front side of the silicon wafer with reference to the through hole formed in the silicon wafer in the punching step. 1 is formed, and in the second processing step, the second etching processing section is formed on the back surface side of the silicon wafer. The second etching processing sections can be formed on both sides of the silicon wafer in a state where they are accurately aligned so that they have a predetermined positional relationship with each other. Therefore, even when a single exposure apparatus is used when performing double-sided processing on a silicon wafer, the first and second etching processing sections can be accurately aligned and formed, and without using a double-sided exposure apparatus or the like. In addition, the double-sided processing can be easily performed, and the size and cost of the exposure equipment can be reduced.
【００８０】また、請求項２に記載の発明によれば、第
１の処理工程では第１露光マスクの位置合わせマークを
シリコンウエハの貫通孔に一致させ、第２の処理工程で
は第２露光マスクの位置合わせマークをシリコンウエハ
の貫通孔に一致させることにより、シリコンウエハの両
面側に第１、第２のエッチング処理部を形成するように
したから、第１露光マスク、第２露光マスクの各パター
ンが前記貫通孔を基準として予め定められた位置関係と
なるように、これらをシリコンウエハの両面側に対して
それぞれ高い位置精度をもって転写でき、転写した各パ
ターンに基づいて第１、第２のエッチング処理部を互い
に正確に整合させた状態でシリコンウエハの両面側に形
成することができる。According to the second aspect of the invention, in the first processing step, the alignment mark of the first exposure mask is made to coincide with the through hole of the silicon wafer, and in the second processing step, the second exposure mask is formed. The first and second etching processing portions are formed on both surface sides of the silicon wafer by aligning the alignment marks with the through holes of the silicon wafer. These patterns can be transferred to both sides of the silicon wafer with high positional accuracy so that the patterns have a predetermined positional relationship based on the through holes, and the first and second patterns can be transferred based on the transferred patterns. The etching portions can be formed on both sides of the silicon wafer in a state where they are accurately aligned with each other.
【００８１】さらに、請求項３に記載の発明によれば、
穿孔工程では、スパッタ防止用の被膜を予め形成したシ
リコンウエハに対してこの被膜上からレーザ加工を施す
ことにより貫通孔を穿設するようにしたから、貫通孔の
穿設手段としてレーザ加工を用いることにより、比較的
簡単な作業により孔径の小さい貫通孔を高い精度で形成
でき、該貫通孔を基準として第１、第２のエッチング処
理部を互いに高い精度で位置合わせすることができる。
そして、貫通孔の穿設後には、レーザ加工時にシリコン
ウエハに付着したスパッタ等をスパッタ防止用の被膜と
共に容易に除去することができ、その除去工程を含めた
貫通孔の穿孔工程を確実に簡略化することができる。According to the third aspect of the present invention,
In the drilling step, a through hole is formed by performing laser processing on the silicon wafer on which a film for preventing sputtering has been formed in advance, so that laser processing is used as a means for forming the through hole. Accordingly, a through hole having a small hole diameter can be formed with high accuracy by a relatively simple operation, and the first and second etching units can be positioned with high accuracy with respect to the through hole.
Then, after drilling the through-hole, the spatter and the like attached to the silicon wafer during the laser processing can be easily removed together with the film for preventing the spatter, and the through-hole drilling process including the removing process is reliably simplified. Can be
【００８２】一方、請求項４に記載の発明によれば、マ
スタウエハ載置工程、第１のマスク位置決め工程、ウエ
ハ差替え工程および第１の処理工程では、マスタウエハ
形成工程でマスタウエハの表面側に形成した位置合わせ
マークを基準として加工用ウエハの表面側に第１のエッ
チング処理部を形成し、マスタウエハ反転工程、第２の
マスク位置決め工程、加工用ウエハ反転工程および第２
の処理工程では、マスタウエハの裏面側の位置合わせマ
ークを基準として加工用ウエハの裏面側に第２のエッチ
ング処理部を形成するようにしたから、マスタウエハ形
成工程でマスタウエハの両面側に形成した各位置合わせ
マークを基準として、加工用ウエハの両面側に第１、第
２のエッチング処理部を互いに正確に位置合わせした状
態で形成でき、単一の露光装置を用いてシリコンウエハ
に対し片面ずつ順次加工を施すことにより、シリコンウ
エハに対する高い精度の両面加工を簡単に行うことがで
きる。また、複数の加工用ウエハに対して両面加工を施
す場合でも、単一のマスタウエハにだけ位置合わせマー
クを形成すればよいから、各加工用ウエハにそれぞれ位
置合わせマークを形成する必要がなくなり、加工用ウエ
ハに両面加工を施すときの加工工程を大幅に簡略化する
ことができる。According to the fourth aspect of the present invention, in the master wafer mounting step, the first mask positioning step, the wafer replacement step and the first processing step, the master wafer is formed on the front side of the master wafer in the master wafer forming step. Forming a first etching portion on the front side of the processing wafer with reference to the alignment mark, and performing a master wafer reversing step, a second mask positioning step, a processing wafer reversing step, and a second etching step;
In the processing step, the second etching processing portion is formed on the back side of the processing wafer with reference to the alignment mark on the back side of the master wafer. Therefore, each position formed on both sides of the master wafer in the master wafer forming step Based on the alignment mark, the first and second etching processing sections can be formed on both sides of the processing wafer in a state where they are accurately aligned with each other, and the silicon wafer is sequentially processed one side at a time using a single exposure apparatus. , It is possible to easily perform high-precision double-sided processing on a silicon wafer. Further, even when performing double-sided processing on a plurality of processing wafers, it is only necessary to form alignment marks on a single master wafer. Therefore, it is not necessary to form alignment marks on each processing wafer. The processing steps for performing double-sided processing on a wafer for use can be greatly simplified.
【００８３】また、請求項５に記載の発明によれば、マ
スタウエハ載置工程、第１のマスク位置決め工程、ウエ
ハ差替え工程および第１の処理工程では、マスタウエハ
形成工程でマスタウエハの一側面に互いに対称となるよ
うに形成した各位置合わせマークを基準として加工用ウ
エハの表面側に第１のエッチング処理部を形成し、マス
タウエハ戻し工程、第２のマスク位置決め工程、加工用
ウエハ反転工程および第２の処理工程では、前記各位置
合わせマークを基準として加工用ウエハの裏面側に第２
のエッチング処理部を形成するようにしたから、各位置
わせマークの対称性を利用してこれらを表面側と裏面側
の位置合わせマークとして共用するこができ、マスタウ
エハ形成工程を大幅に簡略化できると共に、各位置合わ
せマークを基準として加工用ウエハの両面側に第１、第
２のエッチング処理部を互いに正確に位置合わせした状
態で形成することができる。According to the fifth aspect of the present invention, in the master wafer mounting step, the first mask positioning step, the wafer replacement step, and the first processing step, the master wafer forming step is symmetrical to one side of the master wafer. A first etching processing unit is formed on the front side of the processing wafer with reference to each alignment mark formed so that the master wafer return step, the second mask positioning step, the processing wafer reversing step and the second In the processing step, the second alignment mark is formed on the back side of the processing wafer with reference to the alignment marks.
Since the etching processing section is formed, the alignment marks on the front side and the back side can be shared by utilizing the symmetry of each alignment mark, and the master wafer forming process can be greatly simplified. At the same time, the first and second etching units can be formed on both sides of the processing wafer on the basis of each alignment mark in a state where they are accurately aligned with each other.
【００８４】さらに、請求項６に記載の発明によれば、
マスタウエハに位置合わせマークとして貫通孔を穿設す
るようにしたから、該貫通孔により位置合わせマークを
簡単に形成することができ、マスタウエハ形成工程を大
幅に簡略化することができる。特に、マスタウエハの両
面側に位置合わせマークを形成する場合には、各位置合
わせマークを貫通孔として一度に形成することができ、
該貫通孔を基準として第１、第２のエッチング処理部を
加工用ウエハの両面側に互いに正確に位置合わせした状
態で形成することができる。Further, according to the invention described in claim 6,
Since the through holes are formed as alignment marks in the master wafer, the alignment marks can be easily formed by the through holes, and the master wafer forming process can be greatly simplified. In particular, when forming alignment marks on both sides of the master wafer, each alignment mark can be formed at once as a through hole,
The first and second etching processing portions can be formed in a state where they are accurately aligned with each other on both sides of the processing wafer with reference to the through holes.
【図１】第１の実施例に用いるシリコンウエハを示す平
面図である。FIG. 1 is a plan view showing a silicon wafer used in a first embodiment.
【図２】図１中のシリコンウエハに穿設された貫通孔を
拡大して示す縦断面図である。FIG. 2 is an enlarged longitudinal sectional view showing a through hole formed in a silicon wafer in FIG. 1;
【図３】図１中のシリコンウエハに形成される圧力セン
サを示す一部破断の斜視図である。FIG. 3 is a partially broken perspective view showing a pressure sensor formed on the silicon wafer in FIG. 1;
【図４】図１中のシリコンウエハと各露光マスクとの対
応を示す斜視図である。FIG. 4 is a perspective view showing the correspondence between the silicon wafer and each exposure mask in FIG. 1;
【図５】シリコンウエハの両面側にレジスト膜を形成し
た状態を示す縦断面図である。FIG. 5 is a longitudinal sectional view showing a state where resist films are formed on both sides of a silicon wafer.
【図６】図５中のシリコンウエハに対してレジスト膜上
から穿孔工程による貫通孔を穿孔した状態を示す縦断面
図である。FIG. 6 is a longitudinal sectional view showing a state in which a through-hole is formed in the silicon wafer in FIG. 5 by a punching process from a resist film.
【図７】露光装置の基台上に載置したシリコンウエハの
表面側を露光マスクを介して露光させる第１の処理工程
を示す斜視図である。FIG. 7 is a perspective view showing a first processing step of exposing the front side of a silicon wafer placed on a base of an exposure apparatus through an exposure mask.
【図８】図７中の矢示VIII−VIII方向からみた縦断面図
である。8 is a longitudinal sectional view as seen from the direction of arrows VIII-VIII in FIG. 7;
【図９】図７中のシリコンウエハの表面側に露光マスク
のパターンに対応する遮光部を形成した状態を示す縦断
面図である。9 is a longitudinal sectional view showing a state in which a light shielding portion corresponding to the pattern of the exposure mask is formed on the front surface side of the silicon wafer in FIG. 7;
【図１０】図９中のレジスト膜の遮光部によりシリコン
ウエハの表面側に圧電素子を形成する状態を示す縦断面
図である。10 is a longitudinal sectional view showing a state in which a piezoelectric element is formed on the front surface side of a silicon wafer by a light shielding portion of a resist film in FIG. 9;
【図１１】第２の処理工程によりシリコンウエハの裏面
側に露光マスクのパターンに対応した凹部を形成する状
態を示す縦断面図である。FIG. 11 is a longitudinal sectional view showing a state in which a concave portion corresponding to the pattern of the exposure mask is formed on the back surface side of the silicon wafer by a second processing step.
【図１２】第２の実施例に用いるマスタウエハを示す斜
視図である。FIG. 12 is a perspective view showing a master wafer used in the second embodiment.
【図１３】図１２中の矢示XIII−XIII方向からみた縦断
面図である。FIG. 13 is a longitudinal sectional view as seen from the direction of arrows XIII-XIII in FIG.
【図１４】図１２中のマスタウエハに各マスク枠を用い
て位置合わせマークを形成するマスタウエハ形成工程を
示す斜視図である。14 is a perspective view showing a master wafer forming step of forming an alignment mark on the master wafer in FIG. 12 using each mask frame.
【図１５】マスタウエハ載置工程と第１のマスク位置決
め工程とを示す基台および露光マスク等の斜視図であ
る。FIG. 15 is a perspective view of a base, an exposure mask, and the like showing a master wafer mounting step and a first mask positioning step.
【図１６】ウエハ差替え工程により図１５中のマスタウ
エハを加工用のシリコンウエハと差し替える状態を示す
縦断面図である。16 is a longitudinal sectional view showing a state where a master wafer in FIG. 15 is replaced with a processing silicon wafer in a wafer replacement step.
【図１７】マスタウエハ反転工程、第２のマスク位置決
め工程および加工用ウエハ反転工程によりシリコンウエ
ハおよび露光マスク等を示す縦断面図である。FIG. 17 is a longitudinal sectional view showing a silicon wafer, an exposure mask, and the like in a master wafer inversion step, a second mask positioning step, and a processing wafer inversion step.
【図１８】第２の実施例の変形例によるマスタウエハを
示す縦断面図である。FIG. 18 is a longitudinal sectional view showing a master wafer according to a modification of the second embodiment.
【図１９】第３の実施例に用いるマスタウエハを示す平
面図である。FIG. 19 is a plan view showing a master wafer used in the third embodiment.
【図２０】マスタウエハ載置工程と第１のマスク位置決
め工程とを示す基台および露光マスク等の斜視図であ
る。FIG. 20 is a perspective view of a base, an exposure mask, and the like showing a master wafer mounting step and a first mask positioning step.
１ シリコンウエハ ２ 貫通孔 ３ 圧力センサ ５ 凹部（第２のエッチング処理部） ６ ダイアフラム部 ７ 圧電素子（第１のエッチング処理部） ９，２４ 露光マスク（第１露光マスク） ９Ａ，１０Ａ，２４Ａ，２５Ａ 位置合わせマーク ９Ｃ，１０Ｃ パターン １０，２５ 露光マスク（第２露光マスク） １１ レジスト膜（被膜） １３ 露光装置 １３Ａ 基台 ２１，３１，４１ マスタウエハ ２２，４２ 位置合わせマーク ２３ シリコンウエハ（加工用ウエハ） ３２ 貫通孔（位置合わせマーク） DESCRIPTION OF SYMBOLS 1 Silicon wafer 2 Through-hole 3 Pressure sensor 5 Depression (2nd etching processing part) 6 Diaphragm part 7 Piezoelectric element (1st etching processing part) 9, 24 Exposure mask (1st exposure mask) 9A, 10A, 24A, 25A alignment mark 9C, 10C pattern 10, 25 exposure mask (second exposure mask) 11 resist film (coating) 13 exposure device 13A base 21, 31, 41 master wafer 22, 42 alignment mark 23 silicon wafer (processing wafer) ) 32 Through hole (positioning mark)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888896AJPH10163136A (en) | 1996-12-04 | 1996-12-04 | Silicon wafer processing method |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888896AJPH10163136A (en) | 1996-12-04 | 1996-12-04 | Silicon wafer processing method |
| Publication Number | Publication Date |
|---|---|
| JPH10163136Atrue JPH10163136A (en) | 1998-06-19 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33888896APendingJPH10163136A (en) | 1996-12-04 | 1996-12-04 | Silicon wafer processing method |
| Country | Link |
|---|---|
| JP (1) | JPH10163136A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165359A (en)* | 2004-12-09 | 2006-06-22 | Canon Inc | Wafer dicing method and liquid discharge head |
| JP2007152374A (en)* | 2005-12-02 | 2007-06-21 | Fuji Electric Device Technology Co Ltd | Method for forming through hole in ferrite plate |
| US7357486B2 (en) | 2001-12-20 | 2008-04-15 | Hewlett-Packard Development Company, L.P. | Method of laser machining a fluid slot |
| JP2008135455A (en)* | 2006-11-27 | 2008-06-12 | Ngk Insulators Ltd | Chip transfer apparatus |
| JP2008153638A (en)* | 2006-11-24 | 2008-07-03 | Semiconductor Energy Lab Co Ltd | Substrate with marker, method for manufacturing substrate with marker, laser irradiation apparatus, laser irradiation method, exposure apparatus, and method for manufacturing semiconductor device |
| JP2009147317A (en)* | 2007-11-20 | 2009-07-02 | Asml Netherlands Bv | Lithographic apparatus and method |
| JP2010164943A (en)* | 2008-12-19 | 2010-07-29 | Tokyo Ohka Kogyo Co Ltd | Processed substrate and method for manufacturing the same |
| CN102130149A (en)* | 2011-01-06 | 2011-07-20 | 浙江贝力生科技有限公司 | Method for processing Mark points on sealing cover plate of organic light emitting display (OLED) |
| CN109725500A (en)* | 2017-10-31 | 2019-05-07 | 株式会社阿迪泰克工程 | Double-side exposure apparatus and double-side exposure method |
| CN109742182A (en)* | 2018-11-28 | 2019-05-10 | 苏州迈为科技股份有限公司 | A kind of vision positioning method before cell piece scribing and printing |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7357486B2 (en) | 2001-12-20 | 2008-04-15 | Hewlett-Packard Development Company, L.P. | Method of laser machining a fluid slot |
| JP2006165359A (en)* | 2004-12-09 | 2006-06-22 | Canon Inc | Wafer dicing method and liquid discharge head |
| JP2007152374A (en)* | 2005-12-02 | 2007-06-21 | Fuji Electric Device Technology Co Ltd | Method for forming through hole in ferrite plate |
| JP2008153638A (en)* | 2006-11-24 | 2008-07-03 | Semiconductor Energy Lab Co Ltd | Substrate with marker, method for manufacturing substrate with marker, laser irradiation apparatus, laser irradiation method, exposure apparatus, and method for manufacturing semiconductor device |
| JP2008135455A (en)* | 2006-11-27 | 2008-06-12 | Ngk Insulators Ltd | Chip transfer apparatus |
| JP2009147317A (en)* | 2007-11-20 | 2009-07-02 | Asml Netherlands Bv | Lithographic apparatus and method |
| JP2010164943A (en)* | 2008-12-19 | 2010-07-29 | Tokyo Ohka Kogyo Co Ltd | Processed substrate and method for manufacturing the same |
| US9017932B2 (en) | 2008-12-19 | 2015-04-28 | Tokyo Ohka Kogyo Co., Ltd. | Processed substrate and method for manufacturing same |
| CN102130149A (en)* | 2011-01-06 | 2011-07-20 | 浙江贝力生科技有限公司 | Method for processing Mark points on sealing cover plate of organic light emitting display (OLED) |
| CN102130149B (en) | 2011-01-06 | 2012-11-07 | 浙江贝力生科技有限公司 | Method for processing Mark points on sealing cover plate of organic light emitting display (OLED) |
| CN109725500A (en)* | 2017-10-31 | 2019-05-07 | 株式会社阿迪泰克工程 | Double-side exposure apparatus and double-side exposure method |
| CN109725500B (en)* | 2017-10-31 | 2024-01-19 | 株式会社阿迪泰克工程 | Double-sided exposure apparatus and double-sided exposure method |
| CN109742182A (en)* | 2018-11-28 | 2019-05-10 | 苏州迈为科技股份有限公司 | A kind of vision positioning method before cell piece scribing and printing |
| CN109742182B (en)* | 2018-11-28 | 2020-08-11 | 苏州迈为科技股份有限公司 | Battery piece scribing and visual positioning method before printing |
| Publication | Publication Date | Title |
|---|---|---|
| KR100704688B1 (en) | Manufacturing Method of Deposition Mask and Deposition Mask | |
| JPH10163136A (en) | Silicon wafer processing method | |
| US6300018B1 (en) | Photolithography mask having a subresolution alignment mark window | |
| CA1202123A (en) | Method and apparatus for captivating a substrate within a holder | |
| JP2007240676A (en) | Alignment method | |
| JP2024541404A (en) | Precision multi-axis photolithography alignment correction using stressor films | |
| JP4250448B2 (en) | Double-sided exposure method | |
| US7195715B2 (en) | Method for manufacturing quartz oscillator | |
| JPS62254423A (en) | Semiconductor printing device | |
| JPH1174190A (en) | X-ray exposure equipment | |
| JP2005303781A (en) | Method for manufacturing thin film resonant element | |
| TW200532399A (en) | Exposure device and positioning method | |
| JP4390195B2 (en) | Patterning method | |
| JP4331604B2 (en) | Exposure mask apparatus and method for aligning multiple substrates on exposure mask | |
| JP4229101B2 (en) | Double-sided alignment method, substrate holder, substrate holder holder, and double-sided lens array forming method. | |
| JP2002072447A (en) | Method for producing semiconductor device | |
| JPH04216553A (en) | Mask for semiconductor manufacturing | |
| JP2003015324A (en) | Exposure equipment | |
| JP3507996B2 (en) | A pair of photomasks and a method for processing front and back surfaces of a transparent substrate using the same | |
| JPH06295854A (en) | Method for manufacturing semiconductor device | |
| JPH0437113A (en) | Contraction projecting aligner | |
| JP2000188249A (en) | Exposure apparatus and device manufacturing method | |
| JP2000150361A (en) | Position measuring method and position measuring device | |
| JPH10321875A (en) | Silicon wafer processing method | |
| JPH08328260A (en) | Exposure method and aligner used therefor |