【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、サブミクロン領域のフォトリソグラフ
ィ−工程において、露光装置の限界解像力以下の微細な
レジストパタ−ンを形成する方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a fine resist pattern having a resolution not more than the limit resolution of an exposure apparatus in a photolithography process in a submicron region. is there.
【０００２】[0002]
【従来技術】従来方法のフォトリソグラフィ−技術を用
いた微細レジストパタ−ンの形成方法として、ポジ型レ
ジストを用いる方法が知られている。このポジ型レジス
トを用いる微細レジストパターンの形成方法を図２を参
照しながら説明する。2. Description of the Related Art As a method for forming a fine resist pattern using a conventional photolithography technique, a method using a positive resist is known. A method of forming a fine resist pattern using this positive resist will be described with reference to FIG.
【０００３】まず、シリコン半導体基板の表面に吸着さ
れている水分を蒸発させるために、脱水（デハイドレー
ション）ベ−ク処理を１００℃よりも高温の熱板上で行
う。次に、シリコン半導体基板上に成膜された被膜とポ
ジ型レジスト膜との密着性を向上させるために、ＨＭＤ
Ｓ（ヘキサメチルジシザラン）処理を施した後、スピン
コ−ト法を用いて厚み1.0 〜1.5 μｍのポジ型レジスト
膜を形成する。続いて１００℃前後の熱処理を施すこと
により、塗布レジスト膜中の残存溶媒を除去する。[0003] First, in order to evaporate moisture adsorbed on the surface of a silicon semiconductor substrate, a dehydration bake treatment is performed on a hot plate at a temperature higher than 100 ° C. Next, in order to improve the adhesion between the film formed on the silicon semiconductor substrate and the positive resist film, HMD was used.
After S (hexamethyldisizaran) treatment, a positive resist film having a thickness of 1.0 to 1.5 .mu.m is formed by spin coating. Subsequently, by performing a heat treatment at about 100 ° C., the residual solvent in the applied resist film is removed.
【０００４】次の露光工程では、所望の箇所にクロム膜
の遮光帯として機能するパタ−ンを有するレチクルを用
い、ｇ線（λ＝４３６ｎｍ）、ｉ線（λ＝３６５ｎｍ）
等の単一短波長光を用いて露光を行う。この露光におい
ては、一般的に縮小投影露光装置（通称：ステップアン
ドリピ−ト露光装置；略称：ステッパ−）が用いられ
る。次に、解像力の向上とレジストプロファイルの向上
を図るため、熱処理（通称：ポストイクスポ−ジャ−ベ
−ク；略称：ＰＥＢ）を１１０〜１３０℃で行った後
に、アルカリ水溶液、通常、濃度2.38％のＴＭＡＨ（テ
トラメチルアンモニュウム・ハイドロオキサイド) を含
むアルカリ水溶液を用いて６０秒前後の現像が行われ
る。In the next exposure step, a reticle having a pattern functioning as a light-shielding band of a chromium film at a desired position is used, and a g-line (λ = 436 nm) and an i-line (λ = 365 nm) are used.
Exposure is performed using a single short-wavelength light. In this exposure, a reduction projection exposure apparatus (commonly called a step and repeat exposure apparatus; abbreviated as a stepper) is generally used. Next, in order to improve the resolving power and the resist profile, a heat treatment (commonly referred to as post-exposure bake; abbreviated as PEB) is performed at 110 to 130 ° C., and then an aqueous alkaline solution, usually having a concentration of 2.38%. The development is performed for about 60 seconds using an alkaline aqueous solution containing TMAH (tetramethylammonium hydroxide).
【０００５】次に、上記アルカリ水溶液による現像処理
と、純水リンス処理とが行われたシリコン基板上に残存
する水分を蒸発させるために、熱処理（通称：ポストベ
−ク）を１００℃以上の温度で行うことにより、ポジレ
ジスト膜のレジストパタ−ンを形成していた。なお、こ
の従来技術によるレジストパタ−ンの形成方法の概念図
を図７に示す。Next, in order to evaporate the water remaining on the silicon substrate which has been subjected to the above-mentioned development with the aqueous alkali solution and the rinsing treatment with pure water, a heat treatment (commonly called post bake) is performed at a temperature of 100 ° C. or more. Thus, a resist pattern of a positive resist film was formed. FIG. 7 is a conceptual diagram of a method for forming a resist pattern according to the prior art.
【０００６】上記従来方法における最小解像力パタ−ン
は、フォトリソグラフィ−工程における各種要因で決定
され、特に、使用するレジストや露光装置に大きく依存
し、微細な解像力を実現するためには、露光装置の短波
長化、塗布レジスト膜の薄膜化が必要とされた。The minimum resolution pattern in the above-mentioned conventional method is determined by various factors in the photolithography process. In particular, the minimum resolution pattern largely depends on a resist and an exposure apparatus to be used. It was necessary to shorten the wavelength of the film and to reduce the thickness of the applied resist film.
【０００７】そこで、新たな露光装置を用いることなく
露光装置の限界解像力以下のレジストパタ−ン形成する
ための図４に示す方法が、特開平７−３０７３３３号公
報に提案されている。Japanese Patent Application Laid-Open No. 7-307333 proposes a method shown in FIG. 4 for forming a resist pattern having a resolution equal to or less than the limit resolution of an exposure apparatus without using a new exposure apparatus.
【０００８】この方法によれば、まず、（Ａ）に示すよ
うに、フォトリソグラフィ−技術によるレジストパタ−
ンの形成に先立って、シリコン半導体基板１上に形成さ
れた被膜２の上に金属膜１３の被覆が形成され、この金
属膜１３上に従来技術によるレジストパタ−ン１４が形
成される。続いて、Ｏ2ガスを用いたリアクティブ・イ
オンエッチングを行うことにより、レジストパタ−ン１
４の側壁にレジスト膜と金属膜からなる化合物を側壁１
５として形成したのち、化合物の側壁１５のみを残し、
レジストパタ−ン１４を除去する（Ｂ，Ｃ）。According to this method, first, as shown in FIG. 1A, a resist pattern by photolithography is used.
Prior to the formation of the pattern, a coating of a metal film 13 is formed on the coating 2 formed on the silicon semiconductor substrate 1, and a conventional resist pattern 14 is formed on the metal film 13. Subsequently, reactive ion etching using an O2 gas is performed to form a resist pattern 1.
The compound consisting of a resist film and a metal film is applied to the side wall 1
After forming as 5, only the compound side wall 15 is left,
The resist pattern 14 is removed (B, C).
【０００９】次に、化合物の側壁１５をマスクとして下
層に位置する金属膜１３にリアクティブ・イオンエッチ
ングを行うことにより、金属膜のパタ−ン１３ａを形成
し、引き続き、レジスト膜と金属膜の化合物の側壁１５
を剥離除去することにより、金属膜のパタ−ン１３ａを
微細なマスクパタ−ンとして作成する。この微細なマス
クパタ−ンをマスクとして、エッチングやイオン注入な
どの被膜２に対する処理が行われる。Next, a metal film pattern 13a is formed by performing reactive ion etching on the lower metal film 13 using the compound side wall 15 as a mask, and subsequently, a resist film and a metal film are formed. Compound sidewall 15
Is removed to form a metal film pattern 13a as a fine mask pattern. Using this fine mask pattern as a mask, a process for the coating 2 such as etching or ion implantation is performed.
【００１０】[0010]
【発明が解決しようとする課題】最近の半導体製造技術
における微細化の進歩は著しく、フォトリソグラフィ−
行程においては使用する露光装置の限界解像力によって
デザインル−ルが決定付けられると言っても過言ではな
い。従って、より一層の寸法の微細化に対し、従来のフ
ォトリソグラフィ−技術によるレジストパタ−ン形成方
法によって対応するには、より一層の高開口率、短波長
の露光装置が要求されてきているのが現状である。The recent progress in miniaturization of semiconductor manufacturing technology is remarkable, and photolithography
In the process, it is no exaggeration to say that the design rule is determined by the limiting resolution of the exposure apparatus used. Therefore, in order to respond to the further miniaturization of the dimensions by the conventional resist pattern forming method using photolithography technology, an exposure apparatus with a higher aperture ratio and a shorter wavelength is required. It is the current situation.
【００１１】また、露光装置の限界解像力に近い寸法の
レジストパタ−ンを形成する場合には、フォ−カス余裕
度がせばまり、プロセスの揺らぎに対するマ−ジン幅が
狭くなるという問題が生じる。In the case of forming a resist pattern having a size close to the limit resolution of the exposure apparatus, there is a problem that the margin of focus is narrowed and the margin width for process fluctuations becomes narrow.
【００１２】このように、従来技術に則して微細化に対
応しようとすれば、常に、高解像力の露光装置が要求さ
れる。しかしながら、露光装置を短期間で更新するには
かなりの投資が必要となり、製品コストが引き上げられ
るという問題がある。このような点に鑑みて、上記特開
平７−３０７３３３号公報に開示されたようにな微細パ
タ−ンの形成方法が提起されている。As described above, in order to cope with miniaturization in accordance with the prior art, an exposure apparatus having a high resolution is always required. However, updating the exposure apparatus in a short period of time requires a considerable investment, and raises the problem of increasing the product cost. In view of the above, a method for forming a fine pattern as disclosed in Japanese Patent Application Laid-Open No. 7-307333 has been proposed.
【００１３】しかしながら、レジストパタ−ン１４の周
辺に形成されるレジスト膜と金属膜の化合物の側壁１５
は、このレジストパタ−ン１４との密着性が相当高い。
このため、第１の問題点として、この化合物の側壁１５
の形成後に不要となったレジストパタ−ン１４を剥離除
去することや、側壁１５をシリコン基板に対して垂直の
状態で保持することなどが困難であり、更に、しばしば
金属膜１３から剥離、離脱するなどの問題がある。However, the resist film formed around the resist pattern 14 and the side wall 15 of the compound of the metal film are formed.
Has a very high adhesion to the resist pattern 14.
Therefore, the first problem is that the side wall 15
It is difficult to peel off and remove the unnecessary resist pattern 14 after the formation of the mask, to keep the side wall 15 perpendicular to the silicon substrate, etc., and to often peel and separate from the metal film 13. There is such a problem.
【００１４】また、金属膜の微細な金属パタ−ン１３ａ
をマスクとして被エッチング膜２に対するエッチングを
行った後には、この金属パタ−ン１３ａをエッチングな
どによって除去することが必要性になる。このため、第
２の問題点として、行程数が増加すると共に、金属パタ
−ン１３ａのエッチング除去時のプラズマ処理などによ
って被エッチング膜２が損傷するなどの問題もある。A fine metal pattern 13a of a metal film is provided.
After the etching of the film 2 to be etched with the mask as a mask, it becomes necessary to remove the metal pattern 13a by etching or the like. Therefore, the second problem is that the number of steps increases, and the film 2 to be etched is damaged by plasma processing at the time of etching and removing the metal pattern 13a.
【００１５】さらに、第３の問題点として、レジストパ
タ−ン１４の周辺にレジストと下層金属膜の化合物から
なる側壁１５を均一かつ安定に形成するには、ドライエ
ッチング処理における使用ガス、真空度、パワ−等の制
御が困難であるという問題もある。Further, as a third problem, in order to uniformly and stably form the side wall 15 made of the compound of the resist and the lower metal film around the resist pattern 14, the gas used in the dry etching process, the degree of vacuum, There is also a problem that it is difficult to control power and the like.
【００１６】また、たとえ、レジストパタ−ン１４の周
辺に安定性な化合物の側壁１５を形成できたとしても、
この化合物の側壁１５をマスクとして行う下層金属膜１
３のエッチングには異方性が要求される。しかしなが
ら、第４の問題点として、このエッチングの異方性を得
るために上層化合物パタ−ンに側壁物（ポリマ−）付着
を行うなどの対策が必要になり、これに伴い寸法の変動
が生じるという問題がある。Even if a stable compound sidewall 15 can be formed around the resist pattern 14,
Lower metal film 1 performed using side wall 15 of this compound as a mask
Etching 3 requires anisotropy. However, as a fourth problem, in order to obtain this etching anisotropy, it is necessary to take measures such as adhesion of a side wall (polymer) to the upper layer compound pattern, which causes a change in dimension. There is a problem.
【００１７】第５の問題として、被エッチング膜２のエ
ッチングに際し、従来のレジストパタ−ンに代わって金
属膜のパタ−ン１３ａをエッチングマスクとして使用す
るため、従来のエッチング条件をそのまま転用すること
ができず、新たなエッチング条件の検討が必要になると
いう問題がある。依って、本発明の目的は、上記数々の
問題点を解決できる微細パタ−ンの形成方法を提供する
ことにある。A fifth problem is that in etching the film 2 to be etched, a conventional resist pattern is used as an etching mask instead of the conventional resist pattern. However, there is a problem that new etching conditions need to be studied. Therefore, an object of the present invention is to provide a method for forming a fine pattern which can solve the above-mentioned problems.
【００１８】[0018]
【課題を解決するための手段】本発明の微細パターンの
形成方法によれば、半導体基板やその上に形成された被
膜上に酸化膜を形成し、この酸化膜のパターンをフォト
リソグラフィ−の手法とエッチングとにより形成する工
程と、作成対象の前記微細パターンと同一の厚みのポジ
型のレジスト膜によって前記酸化膜のパターンを被覆す
る工程と、前記レジスト膜の全厚みついて感光可能な露
光量でこのレジスト膜の全面を露光し、引き続き、アル
カリ水溶液による現像処理を施すことにより、前記レジ
スト膜のうち前記酸化膜のパタ−ンの周辺部の未感光部
分のみを選択的に残存させる工程と、前記酸化膜のパタ
−ンをエッチングにより選択的に除去することによりこ
の酸化膜のパタ−ンの周辺部に残存する前記レジスト膜
の未感光部分から成る微細レジストパタ−ンを形成する
工程とを含んでいる。According to the method for forming a fine pattern of the present invention, an oxide film is formed on a semiconductor substrate or a film formed thereon, and the pattern of the oxide film is formed by photolithography. And etching, the step of coating the oxide film pattern with a positive resist film having the same thickness as the fine pattern to be formed, and an exposure amount that is photosensitive for the entire thickness of the resist film. Exposing the entire surface of the resist film, and subsequently performing a developing treatment with an alkaline aqueous solution to selectively leave only the unexposed portions of the resist film around the oxide film pattern; By selectively removing the pattern of the oxide film by etching, the unexposed portion of the resist film remaining on the periphery of the pattern of the oxide film is removed. That the fine resist pattern - and a step of forming a down.
【００１９】[0019]
【発明の実施の形態】本発明の好適な実施の形態によれ
ば、被膜上などに酸化膜を形成する処理は化学気相成長
法によっ行われ、酸化膜のパターンを形成する際のエッ
チングはドライエッチングによって行われ、この酸化膜
のパターンを除去するための選択的エッチングは弗化ア
ンモニュウム、バッファ−ド弗酸その他の弗酸系薬液を
用いて行われる。また、本発明の他の好適な実施の形態
によれば、本発明により作成される微細パターンは、そ
の下層の半導体基板又はその上に形成された被膜に対す
るエッチングやイオン注入などの処理を行う際のマスク
パターンとなる。According to a preferred embodiment of the present invention, a process of forming an oxide film on a film or the like is performed by a chemical vapor deposition method, and etching for forming a pattern of the oxide film is performed. Is performed by dry etching, and selective etching for removing the pattern of the oxide film is performed by using ammonium fluoride, buffered hydrofluoric acid or another hydrofluoric acid-based chemical. Further, according to another preferred embodiment of the present invention, the fine pattern formed by the present invention is used when performing processing such as etching or ion implantation on the underlying semiconductor substrate or the film formed thereon. Mask pattern.
【００２０】[0020]
【作用】本発明によれば、酸化膜パタ−ンの形成後に塗
布形成されるポジ型レジスト膜の厚みによって、酸化膜
パタ−ンの側壁に自己整合的に形成される最終的な微細
レジストパタ−ンの寸法の制御が可能となる。このポジ
型レジスト膜に対する露光装置は、このレジスト膜への
感光波長成分を含んでいれば任意のもので良く、その解
像力は問わない。According to the present invention, the final fine resist pattern formed in a self-aligned manner on the side wall of the oxide film pattern by the thickness of the positive resist film applied and formed after the formation of the oxide film pattern. Control of the dimensions of the components. The exposure device for the positive resist film may be any device as long as it contains a photosensitive wavelength component for the resist film, and its resolution is not limited.
【００２１】また、好適には、酸化膜パタ−ンの側壁に
ポジ型レジスト膜を自己整合的に形成した後に不要とな
った酸化膜パタ−ンを除去する際に、ドライエッチング
ではなく、酸化膜をエッチング可能な弗酸系薬液による
ウエットエッチングが用いることにより、ドライエッチ
ングを用いた場合のポジ型レジスト膜の目減りと、レジ
スト膜パタ−ンの側壁にポリマ−が生成されることに伴
う寸法変動が有効に防止される。Preferably, when a positive resist film is formed on the side wall of the oxide film pattern in a self-aligning manner, the unnecessary oxide film pattern is removed by dry oxidation, not by dry etching. By using wet etching with a hydrofluoric acid-based chemical solution capable of etching the film, the size of the positive resist film is reduced when dry etching is used and the size of the polymer is generated on the side wall of the resist film pattern. Fluctuations are effectively prevented.
【００２２】更に、前述した特開平７−３０７３３３号
公報に記載された方法と異なり、金属膜ではなくレジス
ト膜をマスクパターンとしているため、下層の被膜に対
するエッチングに際しても、このエッチングの終了後の
マスクパターンの除去に際しても、従来のエッチング手
法が転用できると共に、コンタミネ−ションの問題も発
生しない。Further, unlike the method described in the above-mentioned Japanese Patent Application Laid-Open No. 7-307333, a resist film is used as a mask pattern instead of a metal film. In removing the pattern, the conventional etching method can be diverted, and there is no problem of contamination.
【００２３】[0023]
【実施例】本発明の実施例については、シリコン半導体
基板上にＬＯＣＯＳ法などにより素子分離領域を形成す
る工程や、ＭＯＳ型トランジスタの構造を形成する工程
などの周知な慣用の工程を省略し、シリコン半導体基板
上に形成された処理対象の被膜上に微細レジストパタ−
ンを形成する工程について、図１の断面工程図を参照し
ながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the embodiments of the present invention, well-known common steps such as a step of forming an element isolation region on a silicon semiconductor substrate by a LOCOS method or the like and a step of forming a structure of a MOS transistor are omitted. A fine resist pattern is formed on the film to be processed formed on the silicon semiconductor substrate.
The process of forming the pattern will be described with reference to the sectional process diagram of FIG.
【００２４】まず、（Ａ）に示すように、シリコン半導
体基板１上に窒化シリコン膜や金属膜などのエッチング
処理対象の被膜２を形成し、その上に酸化膜３を形成す
る。この酸化膜３の形成方法としては、下層被膜２に対
する熱履歴を軽減すると共にこの下層の被膜２との反応
を抑制するなどの理由で、化学気相成長法が好適であ
る。更に、後に必要となるエッチングによる除去の容易
さを考慮して、弗酸系薬液を用いたウエットエッチング
で除去可能な材料である酸化膜を形成することが好まし
い。First, as shown in FIG. 1A, a film 2 to be etched, such as a silicon nitride film or a metal film, is formed on a silicon semiconductor substrate 1, and an oxide film 3 is formed thereon. As a method of forming the oxide film 3, a chemical vapor deposition method is preferable because the thermal history of the lower film 2 is reduced and the reaction with the lower film 2 is suppressed. Furthermore, it is preferable to form an oxide film that is a material that can be removed by wet etching using a hydrofluoric acid-based chemical solution in consideration of the easiness of removal by etching that is required later.
【００２５】上記化学気相成長による成膜方法として
は、有機シリコン系のＴＥＯＳ＋Ｏ3やＯＭＣＴＳ＋Ｘ
Ｏ3などによる常圧ＣＶＤ、ＴＥＯＳ＋Ｏ3やＯ2リモ
−トプラズマ（ＴＭＳ）などによる減圧ＣＶＤ、ＴＥＯ
Ｓ＋Ｏ2やパルス変調を用いたＴＥＯＳ＋Ｈ2Ｏなどに
よるプラズマＣＶＤ、あるいは、シラン系のＳｉＨ4＋
Ｏ2を用いたプラズマＣＶＤ法などが適用できる。As the film formation method by the chemical vapor deposition, the organic silicon-based TEOS + O3 or OMCTS + X
O3 atmospheric pressure CVD due, TEOS + O3 and O2 remote - DOO plasma (TMS) such as by vacuum CVD, TEO
Plasma CVD using S + O2 or TEOS + H2 O using pulse modulation, or silane SiH4 +
A plasma CVD method using O2 or the like can be applied.
【００２６】また、形成する酸化膜３の厚みとしては、
この酸化膜３による酸化膜パタ−ンの側壁にレジスト膜
を形成し、側壁に自己整合的にレジスト膜を残存させて
パタ−ン形成を行うために、この酸化膜３の形成膜厚が
前記レジストパタ−ンの高さを決定付ける。依って、こ
の酸化膜３の厚みの設定は、被膜２をエッチングする際
に必要なレジストの膜厚や、処理の際の所望の膜厚から
決定される。本実施例では、ＴＥＯＳ＋Ｏ3による減圧
ＣＶＤ法を用い、エッチング時の選択比の観点から５０
００Åの膜厚の酸化膜３が形成される。The thickness of the oxide film 3 to be formed is
To form a pattern by forming a resist film on the side wall of the oxide film pattern by the oxide film 3 and leaving the resist film on the side wall in a self-aligned manner, the formed film thickness of the oxide film 3 is as described above. Determine the height of the resist pattern. Therefore, the setting of the thickness of the oxide film 3 is determined based on the resist film thickness required for etching the coating film 2 and the desired film thickness for processing. In this embodiment, a low-pressure CVD method using TEOS + O3 is used, and from the viewpoint of selectivity at the time of etching, 50
An oxide film 3 having a thickness of 00 ° is formed.
【００２７】次に、フォトリソグラフィ−技術を用いる
ことにより、酸化膜３上にレジストパタ−ンを形成し、
このレジストパタ−ンをエッチングマスクとして異方性
を有するドライエッチングを行われる。その後、酸素ア
ッシングと硫酸＋過酸化水素水による融解によりレジス
トパタ−ンの除去を行うことによって、（Ｂ）に示すよ
うな、矩形状の酸化膜パタ−ン３ａを形成する。Next, a resist pattern is formed on the oxide film 3 by using a photolithography technique.
Dry etching having anisotropy is performed using this resist pattern as an etching mask. Thereafter, the resist pattern is removed by oxygen ashing and melting with sulfuric acid + hydrogen peroxide solution, thereby forming a rectangular oxide film pattern 3a as shown in FIG.
【００２８】次に、（Ｃ）に示すように、スピンコ−ト
法を用いて、被膜２と酸化膜パターン３ａ上にポジ型の
レジスト膜４を塗布する。このレジスト膜４は、シリコ
ン基板上１の平坦部と、酸化膜パタ−ン３ａの側壁に均
一の膜厚で形成され、最終的なレジストパタ−ンの寸法
はこのレジスト膜４の厚みによって仕上がる。この際、
レジスト膜４の厚みが酸化膜パタ−ン３ａの厚み以上で
あると酸化膜パタ−ン３ａの側壁の被覆状態に傾斜が発
生するため、レジスト膜４の厚みは酸化膜パタ−ン３ａ
の厚み以下となるように設定される。このため、本実施
例では、酸化膜パタ−ン３ａの厚み５０００Åに対して
レジスト膜４の厚みは３０００Åに設定される。Next, as shown in FIG. 1C, a positive resist film 4 is applied on the film 2 and the oxide film pattern 3a by using a spin coating method. The resist film 4 is formed with a uniform thickness on the flat portion on the silicon substrate 1 and on the side wall of the oxide film pattern 3a. The final size of the resist pattern is determined by the thickness of the resist film 4. On this occasion,
If the thickness of the resist film 4 is greater than the thickness of the oxide film pattern 3a, the side wall of the oxide film pattern 3a is covered with a gradient, so that the thickness of the resist film 4 is reduced to the oxide film pattern 3a.
Is set to be equal to or less than the thickness. For this reason, in the present embodiment, the thickness of the resist film 4 is set to be 3000 mm with respect to the thickness of the oxide film pattern 3a being 5000 mm.
【００２９】続いて、（Ｄ）に示すように、ポジ型のレ
ジスト膜４の平坦部の全厚みにわたって、この実施例で
は３０００Åの膜厚にわたって感光可能な露光エネルギ
−により全面露光を行う。この露光により、レジスト膜
４の平坦部分は全面感光されるが、酸化膜パタ−ン３ａ
の周辺部について平坦部の膜厚と同一の上部のみが感光
し、その下方部分は未感光の状態に保たれる。Subsequently, as shown in FIG. 3D, the entire surface is exposed with exposure energy that can be applied over the entire thickness of the flat portion of the positive resist film 4 and, in this embodiment, over a thickness of 3000 °. By this exposure, the entire flat portion of the resist film 4 is exposed, but the oxide film pattern 3a is exposed.
In the peripheral portion, only the upper portion having the same thickness as the flat portion is exposed, and the lower portion is kept unexposed.
【００３０】なお、この露光方法としては、レチクルを
用いる場合には露光領域内に遮光部を有しない全面素ガ
ラスレチクルを用いたり、レチクルを用いない場合には
シリコン基板１の全面にわたって露光、感光が行われた
りする。In this exposure method, when a reticle is used, an entire surface glass reticle having no light-shielding portion in an exposure area is used, and when a reticle is not used, exposure and exposure are performed over the entire surface of the silicon substrate 1. Is done.
【００３１】引き続き、2.38％のＴＭＡＨ（テトラメチ
ルアンモニュウム・ハイドロオキサイド）を含むアルカ
リ水溶液を使用して現像処理が行われる。これに伴い、
レジスト層４のうち感光した平坦部分と、酸化膜パタ−
ン３ａ周辺部の上方部分のみについて現像が進行し、除
去される。この結果、酸化膜パタ−ン３ａ周辺部のみに
未感光のレジスト４ａが自己整合的に形成される。Subsequently, development processing is performed using an alkaline aqueous solution containing 2.38% of TMAH (tetramethylammonium hydroxide). Along with this,
The exposed flat portion of the resist layer 4 and the oxide film pattern
Development proceeds only in the upper part of the periphery of the substrate 3a and is removed. As a result, the unexposed resist 4a is formed in a self-aligned manner only in the peripheral portion of the oxide film pattern 3a.
【００３２】次に、（Ｅ）に示すように、弗化アンモニ
ュウムや、バッファ−ド弗酸などの弗酸系の薬液を用
い、酸化膜パタ−ン３ａをエッチング除去する。この薬
液に対してレジスト膜４ａは耐薬品性を有し、かつ下層
の被膜２とも選択性があるため、酸化膜パタ−ン３ａの
周辺に自己整合的に形成されたレジストパタ−ン４ａの
みが残存する事となる。Next, as shown in (E), the oxide film pattern 3a is etched away using a hydrofluoric acid-based chemical such as ammonium fluoride or buffered hydrofluoric acid. Since the resist film 4a has chemical resistance to this chemical and has selectivity with the underlying film 2, only the resist pattern 4a formed in a self-aligned manner around the oxide film pattern 3a is used. It will remain.
【００３３】上記各工程を経ることにより露光装置の限
界解像力以下の微細なレジストパタ−ンの形成が可能と
なる。上記実施例で述べた種々の条件のもとで、幅が0.
3 μｍ、高さが0.5 μｍの矩形状のレジストパタ−ン４
ａが形成できた。このことは解像力0.3 μｍのレジスト
パタ−ンの形成が可能になったことを意味する。Through the above steps, it is possible to form a fine resist pattern having a resolution lower than the limit resolution of the exposure apparatus. Under the various conditions described in the above embodiment, the width is 0.
3 μm, 0.5 μm height rectangular resist pattern 4
a was formed. This means that a resist pattern having a resolution of 0.3 μm can be formed.
【００３４】[0034]
【発明の効果】以上詳細に説明したように、本発明によ
れば、露光装置の解像力以下の微細レジストパタ−ンが
形成でき、しかも従来技術（特開平７−３０７３３３号
公報）による金属膜を用いた場合に比較して、工程の簡
略化が可能となった。As described in detail above, according to the present invention, a fine resist pattern having a resolution equal to or less than the resolution of an exposure apparatus can be formed, and a metal film according to the prior art (JP-A-7-307333) is used. The process can be simplified as compared with the case in which it is provided.
【００３５】また、従来技術（特開平７−３０７３３３
号公報）において生じていたコンタミネ−ションの問題
を回避する事が可能となり、製品の信頼性の向上、工程
の簡略化などに伴う歩留りの向上と相まって新たな露光
装置の設備投資を不要にできるという効果が奏される。Further, a conventional technique (Japanese Patent Laid-Open No. 7-307333)
Issue), it is possible to avoid the problem of contamination caused by the above problem, and to improve the reliability of products and the yield due to simplification of processes, thereby eliminating the need for capital investment for a new exposure apparatus. The effect is achieved.
【図１】本発明の実施例を説明する断面構造図である。FIG. 1 is a sectional structural view illustrating an embodiment of the present invention.
【図２】従来の一般的な方法によるフォトリソグラフィ
−工程フロ−説明図である。FIG. 2 is an explanatory diagram of a process flow of photolithography by a conventional general method.
【図３】図２の一般的な従来方法による工程概略断面構
造図である。FIG. 3 is a schematic cross-sectional structural view of a process according to the general conventional method of FIG. 2;
【図４】従来技術の特殊な方法（特開平７−３０７３３
３号公報）を説明する断面構造図である。FIG. 4 shows a special method of the prior art (JP-A-7-30733).
FIG. 3 is a cross-sectional structure diagram for explaining Japanese Patent Publication No.
１ シリコン半導体基板 ２ 被エッチング膜 ３ 酸化膜 3a 酸化膜パタ−ン ４ ポジ型のレジスト膜 4a 微細レジストパターン 13 金属膜 13a 金属膜パタ−ン 14 レジストパタ−ン 15 金属膜とレジストの化合物 DESCRIPTION OF SYMBOLS 1 Silicon semiconductor substrate 2 Film to be etched 3 Oxide film 3a Oxide film pattern 4 Positive resist film 4a Fine resist pattern 13 Metal film 13a Metal film pattern 14 Resist pattern 15 Metal film and resist compound
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32339696AJPH10150027A (en) | 1996-11-19 | 1996-11-19 | Formation of minute resist pattern of semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32339696AJPH10150027A (en) | 1996-11-19 | 1996-11-19 | Formation of minute resist pattern of semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JPH10150027Atrue JPH10150027A (en) | 1998-06-02 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32339696APendingJPH10150027A (en) | 1996-11-19 | 1996-11-19 | Formation of minute resist pattern of semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JPH10150027A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005121019A1 (en)* | 2004-06-08 | 2005-12-22 | Riken | Method for manufacturing nanostructure and nanostructure |
| KR100642886B1 (en) | 2005-06-27 | 2006-11-03 | 주식회사 하이닉스반도체 | Method of forming fine pattern of semiconductor device |
| KR100761857B1 (en) | 2006-09-08 | 2007-09-28 | 삼성전자주식회사 | Method of forming fine pattern of semiconductor device and manufacturing method of semiconductor device using same |
| JP2009507375A (en)* | 2005-09-01 | 2009-02-19 | マイクロン テクノロジー， インク． | Mask pattern having spacers for increasing pitch and method for forming the same |
| US7575992B2 (en) | 2005-09-14 | 2009-08-18 | Hynix Semiconductor Inc. | Method of forming micro patterns in semiconductor devices |
| JP2009218556A (en)* | 2008-03-12 | 2009-09-24 | Taiwan Semiconductor Manufacturing Co Ltd | Method of lithography patterning |
| KR101002928B1 (en)* | 2003-11-29 | 2010-12-27 | 주식회사 하이닉스반도체 | Fine line formation method of semiconductor device |
| US7935477B2 (en) | 2007-11-30 | 2011-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101002928B1 (en)* | 2003-11-29 | 2010-12-27 | 주식회사 하이닉스반도체 | Fine line formation method of semiconductor device |
| WO2005121019A1 (en)* | 2004-06-08 | 2005-12-22 | Riken | Method for manufacturing nanostructure and nanostructure |
| US7993706B2 (en) | 2004-06-08 | 2011-08-09 | Riken | Method of forming a nano-structure and the nano-structure |
| KR100642886B1 (en) | 2005-06-27 | 2006-11-03 | 주식회사 하이닉스반도체 | Method of forming fine pattern of semiconductor device |
| JP2009507375A (en)* | 2005-09-01 | 2009-02-19 | マイクロン テクノロジー， インク． | Mask pattern having spacers for increasing pitch and method for forming the same |
| US9099314B2 (en) | 2005-09-01 | 2015-08-04 | Micron Technology, Inc. | Pitch multiplication spacers and methods of forming the same |
| US7575992B2 (en) | 2005-09-14 | 2009-08-18 | Hynix Semiconductor Inc. | Method of forming micro patterns in semiconductor devices |
| KR100761857B1 (en) | 2006-09-08 | 2007-09-28 | 삼성전자주식회사 | Method of forming fine pattern of semiconductor device and manufacturing method of semiconductor device using same |
| US10515801B2 (en) | 2007-06-04 | 2019-12-24 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7935477B2 (en) | 2007-11-30 | 2011-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench |
| JP2009218556A (en)* | 2008-03-12 | 2009-09-24 | Taiwan Semiconductor Manufacturing Co Ltd | Method of lithography patterning |
| US8048616B2 (en) | 2008-03-12 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
| Publication | Publication Date | Title |
|---|---|---|
| US7846843B2 (en) | Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern | |
| US7354847B2 (en) | Method of trimming technology | |
| US5700628A (en) | Dry microlithography process | |
| JP3003657B2 (en) | Method for manufacturing semiconductor device | |
| JPH10150027A (en) | Formation of minute resist pattern of semiconductor device | |
| US6251804B1 (en) | Method for enhancing adhesion of photo-resist to silicon nitride surfaces | |
| US5922516A (en) | Bi-layer silylation process | |
| US20080156346A1 (en) | Method and apparatus for cleaning a substrate | |
| JPH09134862A (en) | Forming method of resist pattern | |
| JPH0225025A (en) | Dryetching process | |
| JPH0620943A (en) | Forming method for resist pattern | |
| US6200886B1 (en) | Fabricating process for polysilicon gate | |
| JPH10261628A (en) | Method for manufacturing contact hole of semiconductor device | |
| JPH098034A (en) | Formation of si3n4 film and mis semiconductor element | |
| JPH07321091A (en) | Etching and wiring forming method | |
| US20020164543A1 (en) | Bi-layer photolithographic process | |
| JPH0963928A (en) | Antireflection film for optical lithography, method for producing the same, and method for using the same | |
| US20020168838A1 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
| JP2647011B2 (en) | Method of forming resist pattern | |
| JP3540503B2 (en) | Pattern formation method | |
| JP2000114133A (en) | Manufacture of semiconductor device | |
| KR100369866B1 (en) | Method for forming fine contact hole in semiconductor device | |
| KR0170898B1 (en) | Method of manufacturing photosensitive film pattern using liquid sililation | |
| JP2000156339A (en) | Manufacture of semiconductor device and photolithography method | |
| JPH05142788A (en) | Formation of resist pattern |
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval | Effective date:20040205 Free format text:JAPANESE INTERMEDIATE CODE: A971007 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20040217 | |
| A521 | Written amendment | Effective date:20040226 Free format text:JAPANESE INTERMEDIATE CODE: A523 | |
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20050208 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20050309 | |
| A02 | Decision of refusal | Free format text:JAPANESE INTERMEDIATE CODE: A02 Effective date:20050405 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20050712 | |
| RD04 | Notification of resignation of power of attorney | Free format text:JAPANESE INTERMEDIATE CODE: A7424 Effective date:20051226 | |
| RD02 | Notification of acceptance of power of attorney | Effective date:20060130 Free format text:JAPANESE INTERMEDIATE CODE: A7422 | |
| A521 | Written amendment | Free format text:JAPANESE INTERMEDIATE CODE: A523 Effective date:20060822 |