【０００１】[0001]
【発明の属する技術分野】本発明は、半導体不揮発性記
憶装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor nonvolatile memory device.
【０００２】[0002]
【従来の技術】通常、半導体不揮発性記憶装置は、半導
体基板上にゲート絶縁膜を介して形成されているフロー
ティングゲートと、前記フローティングゲート上に絶縁
膜を介して形成されているコントロールゲートを備えて
いる。そして、フローティングゲートは多結晶シリコン
で形成されていることが通例である。2. Description of the Related Art Generally, a semiconductor nonvolatile memory device includes a floating gate formed on a semiconductor substrate via a gate insulating film, and a control gate formed on the floating gate via an insulating film. ing. The floating gate is usually formed of polycrystalline silicon.
【０００３】かかる半導体不揮発性記憶装置の書き込み
は、トンネル現象によって電子がゲート絶縁膜を貫通さ
せられてフローティングゲートに注入させられることに
より、フローティングゲートに電荷を蓄積させて行う。
また消去はフローティングゲートに蓄積された電荷を、
逆向きのトンネル現象を起こさせることにより、放出さ
せて行う。[0003] Writing in such a nonvolatile semiconductor memory device is performed by accumulating charges in the floating gate by causing electrons to penetrate the gate insulating film and be injected into the floating gate by a tunnel phenomenon.
Erasing removes the charge stored in the floating gate,
Release is performed by causing a reverse tunnel phenomenon.
【０００４】このように電荷の蓄積および放出が情報記
憶の手段であり、半導体不揮発性記憶装置の記憶性能
は、フローティングゲートに電子が注入されて電荷が蓄
積されている状態の正確さに依存している。As described above, accumulation and release of electric charges are means of information storage. The storage performance of a semiconductor nonvolatile memory device depends on the accuracy of the state in which electrons are injected into the floating gate to accumulate electric charges. ing.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、半導体
不揮発性記憶装置のフローティングゲートは多結晶シリ
コンで形成されているので、フローティングゲートとゲ
ート絶縁膜との伝導帯エネルギーレベルの差が小さい。
そのため、フローティングゲートとゲート絶縁膜との間
で、電荷および不純物の授受が容易となっている。そこ
でゲート絶縁膜は電荷の漏洩や不純物の侵入を防ぐだけ
の厚みを必要とする。一方、フローティングゲートに電
子を注入するためには、上記ゲート絶縁膜の厚みを貫通
するだけの電圧が必要になる。However, since the floating gate of the semiconductor nonvolatile memory device is formed of polycrystalline silicon, the difference in the conduction band energy level between the floating gate and the gate insulating film is small.
Therefore, it is easy to transfer charges and impurities between the floating gate and the gate insulating film. Therefore, the gate insulating film needs to be thick enough to prevent leakage of electric charges and intrusion of impurities. On the other hand, in order to inject electrons into the floating gate, a voltage enough to penetrate the thickness of the gate insulating film is required.
【０００６】また、低電圧動作を行うために、電荷をフ
ローティングゲートに迅速かつ正確に蓄積および放出す
ることが要求される。そのため低電圧で注入される電荷
がゲート絶縁膜を貫通してフローティングゲートに到達
するには、より薄いゲート絶縁膜が必要になる。しか
し、ゲート絶縁膜を薄くすれば、フローティングゲート
からの電荷の漏洩および外部からフローティングゲート
への不純物の侵入が生じ易くなる。[0006] In addition, in order to perform low-voltage operation, it is required to accumulate and discharge charges quickly and accurately in a floating gate. Therefore, a thinner gate insulating film is required for the charge injected at a low voltage to pass through the gate insulating film and reach the floating gate. However, when the thickness of the gate insulating film is reduced, leakage of charges from the floating gate and intrusion of impurities from the outside into the floating gate easily occur.
【０００７】上記のように、電子がフローティングゲー
トへ容易に到達すること、そしてフローティングゲート
から電荷の損失が抑止されること、という相反する事象
が要求されている。しかし、多結晶シリコンとゲート絶
縁膜との伝導帯エネルギーレベルの差が小さいために、
多結晶シリコンで形成されているフローティングゲート
は蓄積された電荷を捕捉する能力が低い。このように、
情報記憶媒体としてのフローティングゲートを多結晶シ
リコンで形成したのでは、長期間にわたり情報を正確に
記憶することが困難である。[0007] As described above, contradictory events are required that electrons easily reach the floating gate and that loss of charge from the floating gate is suppressed. However, because the difference in conduction band energy level between polycrystalline silicon and the gate insulating film is small,
A floating gate formed of polycrystalline silicon has a low ability to capture accumulated charges. in this way,
If the floating gate as the information storage medium is formed of polycrystalline silicon, it is difficult to store information accurately for a long period of time.
【０００８】[0008]
【課題を解決するための手段】本発明は、上記の課題を
解決するためになされた半導体不揮発性記憶装置であ
る。SUMMARY OF THE INVENTION The present invention is a semiconductor non-volatile memory device for solving the above-mentioned problems.
【０００９】すなわち、半導体基板上にゲート絶縁膜を
介して形成されているフローティングゲートを備えたも
のであって、フローティングゲートをシリコンよりも伝
導帯のエネルギーレベルの低い材料で形成したものであ
る。That is, the semiconductor device includes a floating gate formed on a semiconductor substrate via a gate insulating film, wherein the floating gate is formed of a material having a lower conduction band energy level than silicon.
【００１０】上記半導体不揮発性記憶装置では、シリコ
ンよりも伝導帯のエネルギーレベルの低い材料でフロー
ティングゲートを形成することから、フローティングゲ
ートの伝導帯のエネルギーレベルはシリコン（多結晶シ
リコンも含む）で形成されたフローティングゲートより
も低くなる。従って、従来と同様の電荷を蓄積させるに
あたってゲート絶縁膜のエネルギー障壁は従来のものよ
りも小さくて良い。そのためゲート絶縁膜の膜厚は従来
のものよりも薄膜化できる。薄膜化することによりトン
ネル現象が生じやすくなるから、低電圧でも動作され
る。すなわち、書き込みや読み込みが低電圧でなされ
る。In the above-mentioned semiconductor nonvolatile memory device, since the floating gate is formed of a material having a lower conduction band energy level than silicon, the energy level of the conduction band of the floating gate is formed of silicon (including polycrystalline silicon). Lower than the floating gate. Therefore, the energy barrier of the gate insulating film may be smaller than that of the conventional structure in accumulating the same charges as in the conventional case. Therefore, the thickness of the gate insulating film can be made thinner than the conventional one. Since the tunnel phenomenon easily occurs by making the film thin, the device can be operated even at a low voltage. That is, writing and reading are performed at a low voltage.
【００１１】一方、ゲート絶縁膜を薄くしても、フロー
ティングゲートのエネルギーレベルとゲート絶縁膜のエ
ネルギーレベルとの障壁の差が、従来と同様なだけ確保
されているため安定して電荷が蓄積される。また、不純
物の侵入も防止される。したがって、フローティングゲ
ートを多結晶シリコンで形成するときと比較し、ゲート
絶縁膜を薄くしても情報の記憶性能の低下をきたさな
い。On the other hand, even if the thickness of the gate insulating film is reduced, the difference in barrier between the energy level of the floating gate and the energy level of the gate insulating film is assured as in the prior art, so that charges are stably accumulated. You. Further, intrusion of impurities is also prevented. Therefore, as compared with the case where the floating gate is formed of polycrystalline silicon, even if the gate insulating film is thinned, the storage performance of information does not deteriorate.
【００１２】[0012]
【発明の実施の形態】本発明の実施形態の一例を図１に
よって説明する。図１に示すように、半導体基板１１上
には絶縁膜１２（以下、第１ゲート絶縁膜と呼ぶ）を介
してフローティングゲート１３が形成されている。この
フローティングゲート１３上には第２ゲート絶縁膜１４
を介してコントロールゲート１５が形成されている。以
下、半導体基板１１上に形成されている、第１ゲート絶
縁膜１２からコントロールゲート１５までの積層構造を
ゲート１６と呼ぶ。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIG. As shown in FIG. 1, a floating gate 13 is formed on a semiconductor substrate 11 via an insulating film 12 (hereinafter, referred to as a first gate insulating film). On the floating gate 13, a second gate insulating film 14 is formed.
, A control gate 15 is formed. Hereinafter, a laminated structure from the first gate insulating film 12 to the control gate 15 formed on the semiconductor substrate 11 is referred to as a gate 16.
【００１３】上記半導体基板１１は、例えばｐ型不純物
が注入されている単結晶シリコンからなる。上記ｐ型不
純物には、例えばホウ素が用いられ、１０16［ａｔｏｍ
ｓ／ｃｍ3］程度の濃度で注入されている。上記第１ゲ
ート絶縁膜１２は、例えばゲート長が６００ｎｍで厚さ
が３ｎｍ〜６ｎｍの酸化シリコンで形成されている。ま
た、第２ゲート絶縁膜１４は、例えばゲート長が６００
ｎｍで厚さが５ｎｍの酸化シリコンで形成されている。
さらにフローティングゲート１３は、伝導帯のエネルギ
ーレベルがシリコンよりも低い材料で形成されていて、
例えばゲート長が６００ｎｍで厚さが５０ｎｍに形成さ
れている。上記コントロールゲート１５は例えばゲート
長が６００ｎｍで厚さが１００ｎｍの多結晶シリコンで
形成されている。The semiconductor substrate 11 is made of, for example, single crystal silicon into which p-type impurities have been implanted. For example, boron is used as the p-type impurity, and 1016 [atom]
s / cm3 ]. The first gate insulating film 12 is formed of, for example, silicon oxide having a gate length of 600 nm and a thickness of 3 nm to 6 nm. The second gate insulating film 14 has a gate length of, for example, 600
It is formed of silicon oxide having a thickness of 5 nm and a thickness of 5 nm.
Further, the floating gate 13 is formed of a material having a conduction band energy level lower than that of silicon,
For example, the gate length is 600 nm and the thickness is 50 nm. The control gate 15 is made of, for example, polycrystalline silicon having a gate length of 600 nm and a thickness of 100 nm.
【００１４】そして多結晶シリコンより伝導帯のエネル
ギーレベルが低い材料には、多結晶ゲルマニウムおよび
シリコンとゲルマニウムとの混晶がある。ちなみに真空
の伝導帯のエネルギーレベルである０ｅＶを基準にする
と、シリコンの伝導帯のエネルギーレベルは−４．０５
ｅＶである。一方、ゲルマニウムの伝導帯のエネルギー
レベルは−４．１ｅＶである。そしてまた酸化シリコン
の伝導帯のエネルギーレベルは−０．９ｅＶである。Materials having a lower conduction band energy level than polycrystalline silicon include polycrystalline germanium and mixed crystals of silicon and germanium. Incidentally, based on 0 eV which is the energy level of the vacuum conduction band, the energy level of the silicon conduction band is -4.05.
eV. On the other hand, the energy level of the conduction band of germanium is -4.1 eV. Further, the energy level of the conduction band of silicon oxide is -0.9 eV.
【００１５】この他、シリコンよりも伝導帯のエネルギ
ーレベルの低い材料は多々ある。以下に主な材料とその
伝導帯のエネルギーレベルを示す。ガリウムヒ素（Ｇａ
Ａｓ）は−４．０７ｅＶ、ガリウムリン（ＧａＰ）は−
４．３ｅＶ、インジウムリン（ＩｎＰ）は−４．４ｅ
Ｖ、インジウムヒ素（ＩｎＡｓ）は−４．５４ｅＶ、イ
ンジウムアンチモン（ＩｎＳｂ）は−４．５９ｅＶ、カ
ドミウム硫黄（ＣｄＳ）は−４．７９ｅＶ、カドミウム
セレン（ＣｄＳｅ）は−４．９５ｅＶ、カドミウムテル
ル（ＣｄＴｅ）は−４．２８ｅＶである。In addition, there are many materials having a lower conduction band energy level than silicon. The main materials and their conduction band energy levels are shown below. Gallium arsenide (Ga
As) is -4.07 eV, and gallium phosphide (GaP) is-
4.3 eV, indium phosphide (InP) is -4.4 e
V, indium arsenic (InAs) is -4.54 eV, indium antimony (InSb) is -4.59 eV, cadmium sulfur (CdS) is -4.79 eV, cadmium selenium (CdSe) is -4.95 eV, and cadmium telluride (CdTe). ) Is -4.28 eV.
【００１６】またこの半導体不揮発性記憶装置１は、ゲ
ート長方向においてゲート１６の両側でかつ半導体基板
１１の上層に、拡散層１７、１８が形成されている。上
記拡散層１７、１８はｎ型不純物である例えばヒ素を半
導体基板１１の表面から１００ｎｍの深さまで拡散して
なるもので、ヒ素の濃度は、例えばピーク濃度で１０21
［ａｔｏｍｓ／ｃｍ3］である。上記拡散層１７、１８
の一方側、例えば拡散層１７はソースとして機能し、他
方の拡散層１８はドレインとして機能する。上記のよう
に半導体不揮発性記憶装置１は構成されている。The semiconductor nonvolatile memory device 1 has a
The semiconductor substrate on both sides of the gate 16 in the gate length direction.
Diffusion layers 17 and 18 are formed on the upper layer 11. Up
The diffusion layers 17 and 18 are made of an n-type impurity, for example, arsenic.
Diffusion from the surface of the conductive substrate 11 to a depth of 100 nm
The arsenic concentration is, for example, 10 at the peak concentration.twenty one
[Atoms / cmThree]. Diffusion layers 17 and 18
, For example, the diffusion layer 17 functions as a source,
The other diffusion layer 18 functions as a drain. As above
The semiconductor nonvolatile memory device 1 is configured as follows.
【００１７】次に、上記フローティングゲート１３とし
てシリコンよりも伝導帯のエネルギーレベルの低い材料
であるゲルマニウムでフローティングゲートを形成した
ものを以下に説明する。ゲルマニウムはシリコンより
０．０５ｅＶほど伝導帯のエネルギーレベルが低い。こ
のことから多結晶ゲルマニウムで形成されたフローティ
ングゲート１３が、多結晶シリコンで形成されたときと
同等の電荷量を蓄積するには、第１ゲート絶縁膜１２の
エネルギー障壁は小さくても良い。同容量の電荷を蓄積
するのに必要なエネルギー障壁が小さいため、第１ゲー
ト絶縁膜１２の膜厚を従来の８ｎｍ〜１０ｎｍから３ｎ
ｍ〜６ｎｍ程度に薄膜化できる。Next, the floating gate 13 formed of germanium, which is a material having a lower conduction band energy level than silicon, will be described below. Germanium has a conduction band energy level about 0.05 eV lower than that of silicon. For this reason, the energy barrier of the first gate insulating film 12 may be small in order for the floating gate 13 formed of polycrystalline germanium to accumulate the same amount of charge as that formed by polycrystalline silicon. Since the energy barrier required to accumulate the same amount of charge is small, the thickness of the first gate insulating film 12 is changed from 8 nm to 10 nm of the related art to 3 n.
The thickness can be reduced to about m to 6 nm.
【００１８】すなわち第１ゲート絶縁膜１２が薄くなる
ことにより、トンネル現象によって電子が第１ゲート絶
縁膜１２を貫通しフローティングゲート１３に到達し易
くなる。そのため、低電圧動作が可能となる。しかも低
エネルギーレベルで電荷を保存することが可能であるた
め、電荷を安定した状態で保存できる。That is, as the first gate insulating film 12 becomes thinner, electrons easily pass through the first gate insulating film 12 and reach the floating gate 13 due to a tunnel phenomenon. Therefore, low-voltage operation becomes possible. In addition, since the charge can be stored at a low energy level, the charge can be stored in a stable state.
【００１９】また、上記フローティングゲート１３とし
てシリコンよりも伝導帯のエネルギーレベルの低い材料
であるシリコンとゲルマニウムとの混晶でフローティン
グゲートを形成したものを以下に説明する。シリコンと
ゲルマニウムとの混晶はゲルマニウムを１０ａｔｏｍｓ
％〜４０ａｔｏｍｓ％程度含むものであり、それをフロ
ーティングゲート１３に用いた。ゲルマニウムはシリコ
ンより０．０５ｅｖほど伝導帯のエネルギーレベルが低
く、シリコンとゲルマニウムとの混晶の伝導帯エネルギ
ーレベル値は、ゲルマニウム含有量の増加に従い一次関
数的に下降する。しかも混晶中のゲルマニウム含有量に
よって伝導帯のエネルギーレベルは変動するので、限ら
れた範囲ではあるが、伝導帯のエネルギーレベルを制御
できる。なお、ゲルマニウムの含有量が１０ａｔｏｍｓ
％よりも少ない場合には、伝導帯のエネルギーレベルを
多結晶シリコンよりも十分に低下させることができな
い。一方、ゲルマニウムの含有量が４０ａｔｏｍｓ％よ
りも多い場合には、安定な混晶を形成することが困難に
なる。The floating gate 13 formed of a mixed crystal of silicon and germanium, which is a material having a lower conduction band energy level than silicon, will be described below. Mixed crystal of silicon and germanium is 10 atoms germanium
% To about 40 atoms%, which was used for the floating gate 13. Germanium has a conduction band energy level lower than silicon by about 0.05 ev, and the conduction band energy level value of the mixed crystal of silicon and germanium decreases linearly as the germanium content increases. In addition, since the energy level of the conduction band varies depending on the germanium content in the mixed crystal, the energy level of the conduction band can be controlled in a limited range. The germanium content is 10 atoms
%, The energy level of the conduction band cannot be sufficiently reduced as compared with that of polycrystalline silicon. On the other hand, when the content of germanium is more than 40 atoms%, it is difficult to form a stable mixed crystal.
【００２０】このことから、シリコンとゲルマニウムと
の混晶で形成されたフローティングゲート１３が多結晶
シリコンで形成されたときと同等の電荷量を蓄積するに
は、第１ゲート絶縁膜１２のエネルギー障壁は小さくて
も良い。そのエネルギー障壁の大きさは、混晶のゲルマ
ニウム含有量にともなって一次関数的に小さくなる。こ
のため、限られた範囲で第１ゲート絶縁膜１２の膜厚を
制御でき、第１ゲート絶縁膜１２の膜厚を従来の８ｎｍ
〜１０ｎｍよりも薄膜化できる。Therefore, in order to accumulate the same amount of charge as when the floating gate 13 formed of a mixed crystal of silicon and germanium is formed of polycrystalline silicon, the energy barrier of the first gate insulating film 12 is required. May be small. The size of the energy barrier decreases linearly with the germanium content of the mixed crystal. For this reason, the thickness of the first gate insulating film 12 can be controlled within a limited range, and the thickness of the first gate insulating film
It can be made thinner than 10 nm.
【００２１】このように、第１ゲート絶縁膜１２が薄く
なることにより、トンネル現象によって 電子が第１ゲ
ート絶縁膜１２を貫通しフローティングゲート１３に到
達し易くなる。そのため、低電圧動作が可能になり、従
来５Ｖの電源電圧を用いていたが３．３Ｖの電源電圧を
用いることが可能となる（但し昇圧回路を用いてい
る）。しかも低エネルギーレベルで電荷を保存すること
が可能になり、電荷を安定した状態で保存できる。As described above, when the first gate insulating film 12 is thinned, electrons easily pass through the first gate insulating film 12 and reach the floating gate 13 due to a tunnel phenomenon. Therefore, low-voltage operation becomes possible, and a power supply voltage of 3.3 V can be used (instead of using a booster circuit). In addition, charges can be stored at a low energy level, and charges can be stored in a stable state.
【００２２】[0022]
【発明の効果】以上、説明したように本発明によれば、
フローティングゲートをシリコンよりも伝導帯のエネル
ギーレベルの低い材料で形成したので、従来と同様に安
定的な動作を維持した上で、ゲート絶縁膜の薄膜化が可
能になる。よって低電圧動作を行うことが可能になる。As described above, according to the present invention,
Since the floating gate is formed of a material having a lower conduction band energy level than silicon, the gate insulating film can be made thinner while maintaining stable operation as in the related art. Therefore, low-voltage operation can be performed.
【図１】本発明の半導体不揮発性記憶装置の概略構成断
面図である。FIG. 1 is a schematic sectional view of the configuration of a semiconductor nonvolatile memory device according to the present invention.
１１ 半導体基板 １２ ゲート絶縁膜 １３ フ
ローティングゲートDESCRIPTION OF SYMBOLS 11 Semiconductor substrate 12 Gate insulating film 13 Floating gate
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8284776AJPH10135357A (en) | 1996-10-28 | 1996-10-28 | Semiconductor non-volatile memory |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8284776AJPH10135357A (en) | 1996-10-28 | 1996-10-28 | Semiconductor non-volatile memory |
| Publication Number | Publication Date |
|---|---|
| JPH10135357Atrue JPH10135357A (en) | 1998-05-22 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8284776APendingJPH10135357A (en) | 1996-10-28 | 1996-10-28 | Semiconductor non-volatile memory |
| Country | Link |
|---|---|
| JP (1) | JPH10135357A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150680A (en)* | 1998-11-12 | 2000-05-30 | Fujitsu Ltd | Semiconductor storage device |
| WO2001041199A1 (en) | 1999-12-03 | 2001-06-07 | Intel Corporation | Integrated memory cell and method of fabrication |
| JP2001168213A (en)* | 1999-12-03 | 2001-06-22 | Fujitsu Ltd | Semiconductor memory device and method of manufacturing the same |
| WO2002029902A1 (en)* | 2000-10-03 | 2002-04-11 | Sony Corporation | Nonvolatile semiconductor storage device and production method therefor |
| JP2007288178A (en)* | 2006-03-21 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | Nonvolatile semiconductor memory device |
| US7692232B2 (en) | 2006-03-21 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7718483B2 (en) | 2005-04-08 | 2010-05-18 | Kabushiki Kaisha Toshiba | Method of manufacturing non-volatile semiconductor memory |
| US7723773B2 (en) | 2006-02-10 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US7786526B2 (en) | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7842992B2 (en) | 2006-03-31 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device having floating gate that includes two layers |
| US8022460B2 (en) | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8212302B2 (en) | 2006-03-21 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8227863B2 (en) | 2006-03-21 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| WO2015029270A1 (en)* | 2013-08-28 | 2015-03-05 | 株式会社 東芝 | Semiconductor device and method for manufacturing same |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195292B1 (en) | 1998-11-12 | 2001-02-27 | Fujitsu Limited | Semiconductor memory with floating gate type FET |
| JP2000150680A (en)* | 1998-11-12 | 2000-05-30 | Fujitsu Ltd | Semiconductor storage device |
| WO2001041199A1 (en) | 1999-12-03 | 2001-06-07 | Intel Corporation | Integrated memory cell and method of fabrication |
| JP2001168213A (en)* | 1999-12-03 | 2001-06-22 | Fujitsu Ltd | Semiconductor memory device and method of manufacturing the same |
| US6518618B1 (en) | 1999-12-03 | 2003-02-11 | Intel Corporation | Integrated memory cell and method of fabrication |
| US6943071B2 (en) | 1999-12-03 | 2005-09-13 | Intel Corporation | Integrated memory cell and method of fabrication |
| WO2002029902A1 (en)* | 2000-10-03 | 2002-04-11 | Sony Corporation | Nonvolatile semiconductor storage device and production method therefor |
| US7098504B2 (en) | 2000-10-03 | 2006-08-29 | Sony Corporation | Nonvolatile semiconductor storage device and production method therefor |
| US7485527B2 (en) | 2000-10-03 | 2009-02-03 | Sony Corporation | Nonvolatile semiconductor storage device and its manufacturing method |
| US7718483B2 (en) | 2005-04-08 | 2010-05-18 | Kabushiki Kaisha Toshiba | Method of manufacturing non-volatile semiconductor memory |
| EP1818989A3 (en)* | 2006-02-10 | 2010-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US7723773B2 (en) | 2006-02-10 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US8338257B2 (en) | 2006-02-10 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor storage device and manufacturing method thereof |
| US7692232B2 (en) | 2006-03-21 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| JP2007288178A (en)* | 2006-03-21 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | Nonvolatile semiconductor memory device |
| US8212302B2 (en) | 2006-03-21 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US8227863B2 (en) | 2006-03-21 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7786526B2 (en) | 2006-03-31 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| US7842992B2 (en) | 2006-03-31 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device having floating gate that includes two layers |
| US8022460B2 (en) | 2006-03-31 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| WO2015029270A1 (en)* | 2013-08-28 | 2015-03-05 | 株式会社 東芝 | Semiconductor device and method for manufacturing same |
| Publication | Publication Date | Title |
|---|---|---|
| JP3473953B2 (en) | Nonvolatile random access memory device | |
| US7485513B2 (en) | One-device non-volatile random access memory cell | |
| US7768062B2 (en) | Combined volatile and non-volatile memory device with graded composition insulator stack | |
| US4471471A (en) | Non-volatile RAM device | |
| JPH10135357A (en) | Semiconductor non-volatile memory | |
| EP2737529B1 (en) | Memory cells and methods of storing information | |
| US20060202254A1 (en) | Multi-level flash memory cell capable of fast programming | |
| GB1425985A (en) | Arrangements including semiconductor memory devices | |
| US4717943A (en) | Charge storage structure for nonvolatile memories | |
| JP2000150680A (en) | Semiconductor storage device | |
| JP2000208649A (en) | Silicon-on-insulator nonvolatile random access memory device | |
| JPS5948557B2 (en) | Structure with dual electron injectors | |
| KR100833452B1 (en) | Flash memory device and its erasing method | |
| US4010482A (en) | Non-volatile schottky barrier diode memory cell | |
| US3922710A (en) | Semiconductor memory device | |
| EP0021777B1 (en) | Semiconductor non-volatile memory device | |
| EP0166208B1 (en) | Charge storage structure for nonvolatile memory | |
| JPH0265276A (en) | Storage device | |
| JP3272007B2 (en) | Method for manufacturing charge trapping film | |
| US5401991A (en) | Optically eraseable nonvolatile semiconductor memory | |
| TW200917468A (en) | Non-volatile memory devices with charge storage regions | |
| EP0420182B1 (en) | Nonvolatile memory cell and its manufacturing method | |
| US10910476B2 (en) | Integrated structures having gallium-containing regions | |
| JPS63144577A (en) | Non-volatile semiconductor memory device | |
| JPS6349389B2 (en) |