【０００１】[0001]
【発明の属する技術分野】本発明はディジタル無線通信
システムの検波処理に係わり、特に高速データ伝送を行
う際の搬送波再生方式の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a detection process in a digital radio communication system, and more particularly to an improvement of a carrier recovery system for high-speed data transmission.
【０００２】[0002]
【従来の技術】まず、ＰＬＬ（Phase Locked Loop)の基
本動作について図２を用いて説明する。図において２１
は位相比較器、２２はループフィルタ、２３はＶＣＯ
（Voltage Controlled Oscillator)とする。2. Description of the Related Art First, a basic operation of a PLL (Phase Locked Loop) will be described with reference to FIG. In the figure, 21
Is a phase comparator, 22 is a loop filter, 23 is a VCO
(Voltage Controlled Oscillator).
【０００３】位相比較器２１で、受信信号とＶＣＯ２３
の再生搬送波の位相差を求め、その出力をループフィル
タ２２へ送る。ループフィルタ２２は、位相比較器２１
において生じた雑音成分の除去を行い、雑音を除去した
位相差情報に対しフィルタ処理を行う。この時のフィル
タの構成や、その定数がＰＬＬ全体の応答を決定する。
フィルタ処理を行われた位相差情報はＶＣＯ２３へ入力
される。ＶＣＯ２３は入力された位相差情報に応じた周
波数の搬送波信号を出力し、位相比較器２１で検出され
る位相差が零になるようにする。その結果、受信信号と
ＶＣＯ２３からの再生搬送波は同期することとなる。[0003] The phase comparator 21 compares the received signal with the VCO 23
And outputs the output to the loop filter 22. The loop filter 22 includes a phase comparator 21
And removes noise components generated in the above, and performs a filtering process on the phase difference information from which the noise has been removed. The configuration of the filter and its constant at this time determine the response of the entire PLL.
The phase difference information subjected to the filter processing is input to the VCO 23. The VCO 23 outputs a carrier signal having a frequency corresponding to the input phase difference information so that the phase difference detected by the phase comparator 21 becomes zero. As a result, the received signal and the reproduced carrier from the VCO 23 are synchronized.
【０００４】次に、ＱＰＳＫなどの場合に適用されるコ
スタス・ループ（Costas Loop)による搬送波再生方式に
ついて、図３を用いて説明する。図３において、３１，
３６，３７は周波数混合器、３２，３８はローパスフィ
ルタ（ＬＰＦ）、３３は９０°位相シフト器、３４はＶ
ＣＯ、３５はループフィルタとする。[0004] Next, a carrier recovery method using a Costas Loop applied to the case of QPSK or the like will be described with reference to FIG. In FIG. 3, 31,
36 and 37 are frequency mixers, 32 and 38 are low-pass filters (LPF), 33 is a 90 ° phase shifter, and 34 is V
CO and 35 are loop filters.
【０００５】直交変調され伝送された信号は、周波数混
合器３１，３７に送られる。周波数混合器３１ではＶＣ
Ｏ３４からの再生搬送波を、９０°位相シフト器３３に
より位相シフトしたものと受信信号を乗積検波すること
により、直交成分が検出される。周波数混合器３７では
ＶＣＯ３４からの再生搬送波と受信信号を乗積検波する
ことにより、同相成分が検出される。この時、再生搬送
波と受信信号の位相差成分は、検出された信号に含まれ
ている。検出された両成分は、それぞれローパスフィル
タ３２，３８へ入力される。ローパスフィルタ３２，３
８では、乗積検波により生じた搬送波の２倍高調波成分
除去を行う。雑音を除去された両成分は、周波数混合器
３６において乗積される。乗積により両成分に含まれて
いた、再生搬送波と受信信号の位相差情報を含む成分が
算出される。この位相差情報はループフィルタ３５に入
力される。ループフィルタ３５では、位相差情報に対し
ＰＬＬの応答を決めるフィルタ処理が行われ、ＶＣＯ３
４へ出力される。ＶＣＯ３４では入力された情報（電
圧）に応じて再生搬送波の周波数を受信信号に近づくよ
う変更する。このように、徐々に受信信号と再生搬送波
の同期が行われる。[0005] The orthogonally modulated and transmitted signal is sent to frequency mixers 31 and 37. VC in the frequency mixer 31
A quadrature component is detected by multiplying and detecting a product obtained by phase-shifting the reproduced carrier from O34 by the 90 ° phase shifter 33 and the received signal. The frequency mixer 37 detects the in-phase component by multiplying and detecting the reproduced carrier wave from the VCO 34 and the received signal. At this time, the phase difference component between the reproduced carrier and the received signal is included in the detected signal. Both detected components are input to low-pass filters 32 and 38, respectively. Low-pass filters 32, 3
In step 8, the second harmonic component of the carrier generated by the product detection is removed. The two components from which the noise has been removed are multiplied in the frequency mixer 36. The component containing the phase difference information between the reproduced carrier and the received signal, which was included in both components, is calculated by the product. This phase difference information is input to the loop filter 35. In the loop filter 35, a filter process for determining the response of the PLL to the phase difference information is performed, and the VCO 3
4 is output. The VCO changes the frequency of the reproduced carrier so as to approach the received signal in accordance with the input information (voltage). In this manner, the synchronization between the received signal and the reproduced carrier is gradually performed.
【０００６】受信信号はフレームで構成され図５に示さ
れるように、プリアンブル、データ、ポストアンブル部
を持ち、それぞれデータは数十シンボルから数百シンボ
ルで、プリアンブルやポストアンブルは数シンボルから
数十シンボル程度で構成されるものとする。A received signal is composed of a frame and has a preamble, data, and postamble part as shown in FIG. 5, and each data is several tens to several hundreds of symbols, and the preamble and postamble are several to several tens of symbols. It shall be composed of about symbols.
【０００７】また、周波数混合器３１，３７で得られた
位相差情報がＶＣＯ３４を制御するまで、１シンボル時
間内で処理は行われている。つまり、自シンボルから得
られた情報を元に自シンボル時間内での位相修正を行っ
ている。The processing is performed within one symbol time until the phase difference information obtained by the frequency mixers 31 and 37 controls the VCO 34. That is, the phase is corrected within the own symbol time based on the information obtained from the own symbol.
【０００８】[0008]
【発明が解決しようとする課題】上記従来技術の問題点
として、周波数選択性フェーディングにより符号間干渉
が発生する場合、受信信号の位相成分に雑音が加わるこ
ととなり位相変動が激しくなる。このため、位相差情報
によるＰＬＬの駆動では、受信信号と再生搬送波の同期
が困難となり、送信系列を誤って受信する問題点があ
る。また、高速にデータ伝送を行う場合、位相差検出な
どに伴うループ遅延のため、１シンボル時間内でのＰＬ
Ｌ動作は困難となる問題点もある。As a problem of the above-mentioned prior art, when intersymbol interference occurs due to frequency selective fading, noise is added to the phase component of the received signal and the phase fluctuation becomes severe. Therefore, in driving the PLL based on the phase difference information, it becomes difficult to synchronize the received signal with the reproduced carrier, and there is a problem that a transmission sequence is erroneously received. In addition, when data transmission is performed at high speed, the PL within one symbol time is reduced due to a loop delay caused by phase difference detection.
There is also a problem that the L operation becomes difficult.
【０００９】本発明の第１の目的は、周波数選択性フェ
ーディングにより符号間干渉を起こす環境下での復調に
用いる搬送波再生を、正確かつ安定に行うことにある。
第２の目的は高速データ伝送等の為、ＰＬＬ動作に１シ
ンボル時間以上の遅延が生じた場合でも搬送波の再生を
行うことにある。A first object of the present invention is to accurately and stably reproduce a carrier used for demodulation in an environment where intersymbol interference occurs due to frequency selective fading.
A second object is to reproduce a carrier even when a delay of one or more symbol times occurs in a PLL operation for high-speed data transmission or the like.
【００１０】[0010]
【課題を解決するための手段】本発明は上記第１、２の
目的を達成する為に、周波数オフセットと位相誤差を別
個に修正するものである。すなわち、周波数同期はＰＬ
Ｌで行い、残りの位相誤差成分は波形等化器により修正
を行うようにしたものである。波形等化器とは、周波数
選択性フェーディングにより生ずる符号間干渉を軽減す
るものである。周波数のみが同期して検波された場合、
位相誤差成分が検波後の信号に含まれているが、その誤
差成分はフェーディングなどで生じたものと同様にして
波形等化器によって修正を行う。In order to achieve the first and second objects, the present invention separately corrects a frequency offset and a phase error. That is, the frequency synchronization is PL
L, and the remaining phase error components are corrected by a waveform equalizer. The waveform equalizer reduces intersymbol interference caused by frequency selective fading. If only the frequency is detected synchronously,
Although the phase error component is included in the signal after detection, the error component is corrected by the waveform equalizer in the same manner as that generated by fading or the like.
【００１１】検波部での処理を周波数のみの同期とし、
位相の誤差分を波形等化器により修正することにより、
周波数選択性フェーディングにより符号間干渉が発生す
る場合でも、正確かつ安定した再生搬送波を得ることが
可能となる。また、ＰＬＬ動作に１シンボル時間以上の
遅延が含まれる場合でも、正確な再生搬送波を得ること
が可能となる。The processing in the detection unit is synchronized only with the frequency,
By correcting the phase error by the waveform equalizer,
Even when intersymbol interference occurs due to frequency selective fading, it is possible to obtain an accurate and stable reproduced carrier. Further, even when the PLL operation includes a delay of one symbol time or more, an accurate reproduced carrier can be obtained.
【００１２】[0012]
【発明の実施の形態】以下、図面を用いて本発明の実施
例を説明する。図１は本発明による直交変調の搬送波再
生方式の一実施例である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an embodiment of a carrier recovery system of quadrature modulation according to the present invention.
【００１３】図において、１はＡＧＣ（Automatic Gain
Control）回路、２はバンドパスフィルタ、３−１，３
−２は周波数混合器、４−１，４−２，１２はローパス
フィルタ、５−１，５−２はＡ／Ｄ変換器、６−１，６
−２はディジタルフィルタ、７は伝搬路推定部、８は位
相比較器、９は波形等化部、１０はループフィルタ、１
１はＤ／Ａ変換器、１３はＶＣＯ、１４は９０°位相シ
フト器を表す。図中で実線の矢印はデータの流れを示
し、点線の矢印は搬送波再生のための制御の流れを示
す。In FIG. 1, reference numeral 1 denotes an AGC (Automatic Gain).
Control) circuit, 2 is a band pass filter, 3-1 and 3
-2 is a frequency mixer, 4-1 and 4-2 and 12 are low-pass filters, 5-1 and 5-2 are A / D converters, and 6-1 and 6
-2 is a digital filter, 7 is a propagation path estimator, 8 is a phase comparator, 9 is a waveform equalizer, 10 is a loop filter,
1 denotes a D / A converter, 13 denotes a VCO, and 14 denotes a 90 ° phase shifter. In the figure, solid arrows indicate the flow of data, and dotted arrows indicate the flow of control for carrier recovery.
【００１４】ループフィルタ１０は図４で示されるよう
なディジタルフィルタであり、受信信号は従来例におい
て説明したものと同様に、図５に示すフレーム構造を取
るものとする。また、実施例では周波数混合器３−１，
３−２から位相比較器８までの、各ブロックの処理はフ
レーム時間単位で行っている。その為、検波したデータ
を用いて周波数オフセットを検出し、ＶＣＯ１３を制御
するまでに数フレーム時間分の遅延が生じる。The loop filter 10 is a digital filter as shown in FIG. 4, and the received signal has a frame structure shown in FIG. 5 in the same manner as described in the conventional example. In the embodiment, the frequency mixers 3-1 and 3-1 are used.
The processing of each block from 3-2 to the phase comparator 8 is performed in frame time units. Therefore, a delay of several frame times occurs until the frequency offset is detected using the detected data and the VCO 13 is controlled.
【００１５】受信信号はＡＧＣ回路１により振幅調整を
受けた後、自チャネル以外の周波数成分がＢＰＦ２によ
り除去される。ＢＰＦ２より出力された受信信号は周波
数混合器３−１で直交成分を、周波数混合器３−２によ
って同相成分を検出される。この時の検波に用いられて
いる再生搬送波は、受信信号とまだ同期していない。ロ
ーパスフィルタ４−１，４−２では、それぞれ乗積検波
により生じた搬送波の２倍高調波成分の除去を行う。Ｌ
ＰＦ４−１，４−２の出力は、それぞれＡ／Ｄ変換器５
−１，５−２に送られる。Ａ／Ｄ変換器５−１，５−２
では、入力された受信信号の標本化が行われる。標本化
された受信信号はディジタルフィルタ６−１，６−２へ
出力される。ディジタルフィルタ６−１，６−２は受信
信号に対し、ルートロールオフフィルタ処理とアパーチ
ャ補正の為のフィルタ処理を行う。ディジタルフィルタ
６−１，６−２からの出力は伝搬路推定部７へ送られ
る。伝搬路推定部７では、入力された受信信号のプリア
ンブルと、既知データとして受信側で保持していたプリ
アンブルと比較しながら、伝搬路の伝搬路係数を推定す
る。求められた伝搬路係数は受信信号と一緒に位相比較
器８へ送られる。位相比較器８では伝搬路推定部７と同
様に受信信号のプリアンブルと既知データとしてのプリ
アンブルを比較し、プリアンブル部での平均位相を求
め、同様にポストアンブル部での平均位相を求める。ポ
ストアンブルの平均位相からプリアンブルの平均位相を
減じたものが、１フレーム時間での位相の変位量であ
り、周波数オフセットとして考えることが可能となる。
周波数オフセットはプリアンブル及びポストアンブルの
両データから求めるため、位相比較器８からの出力は１
フレームにつき１回となる。求められた位相差情報はル
ープフィルタ１０へ、受信信号と伝搬路係数は波形等化
部９へ送られる。この時の受信信号は、周波数オフセッ
トと位相誤差を含んだままである。ループフィルタ１０
は、入力された位相差情報にフィルタ処理を行い、Ｄ／
Ａ変換器１１へ出力する。Ｄ／Ａ変換器１１は入力され
た位相差情報（ディジタル値）を電圧（アナログ値）に
変換を行う。出力電圧はＬＰＦ１２に入力される。ＬＰ
Ｆ１２は、Ｄ／Ａ変換器１１の処理で生じた高周波成分
を除去する。雑音を除去された出力電圧はＶＣＯ１３へ
入力される。ＶＣＯ１３は入力電圧に応じ、受信信号と
同期をとるよう再生搬送波の周波数を変更する。ＰＬＬ
により、受信信号と再生搬送波の周波数は次第に近づ
き、最終的に同一のものとなり同期する。同期した状態
では周波数混合器３−１，３−２からの信号には位相誤
差成分しか含まれていないこととなる。この位相誤差成
分は波形等化部９において、フェーディングによる誤差
と見なされる。この誤差は伝搬路係数を用いて修正が行
われ、波形等化部９からは正確な送信系列が出力される
こととなる。After the received signal is subjected to amplitude adjustment by the AGC circuit 1, frequency components other than its own channel are removed by the BPF 2. The received signal output from the BPF 2 detects a quadrature component by the frequency mixer 3-1 and an in-phase component by the frequency mixer 3-2. The reproduced carrier wave used for detection at this time is not yet synchronized with the received signal. The low-pass filters 4-1 and 4-2 remove the second harmonic component of the carrier generated by the product detection. L
The outputs of the PFs 4-1 and 4-2 are supplied to the A / D converters 5 respectively.
-1 and 5-2. A / D converters 5-1 and 5-2
Then, the input received signal is sampled. The sampled received signal is output to digital filters 6-1 and 6-2. The digital filters 6-1 and 6-2 perform a route roll-off filter process and a filter process for aperture correction on the received signal. Outputs from the digital filters 6-1 and 6-2 are sent to the propagation path estimation unit 7. The propagation path estimating unit 7 estimates the propagation path coefficient of the propagation path while comparing the preamble of the input received signal with the preamble held on the receiving side as known data. The obtained propagation path coefficient is sent to the phase comparator 8 together with the received signal. The phase comparator 8 compares the preamble of the received signal with the preamble as known data in the same manner as the propagation path estimating unit 7, obtains an average phase in the preamble part, and similarly obtains an average phase in the postamble part. What is obtained by subtracting the average phase of the preamble from the average phase of the postamble is the amount of phase displacement in one frame time, and can be considered as a frequency offset.
Since the frequency offset is obtained from both the preamble and postamble data, the output from the phase comparator 8 is 1
Once per frame. The obtained phase difference information is sent to the loop filter 10, and the received signal and the propagation path coefficient are sent to the waveform equalizer 9. At this time, the received signal still contains the frequency offset and the phase error. Loop filter 10
Performs a filtering process on the input phase difference information,
Output to A converter 11. The D / A converter 11 converts the input phase difference information (digital value) into a voltage (analog value). The output voltage is input to LPF12. LP
F12 removes high-frequency components generated in the processing of the D / A converter 11. The output voltage from which noise has been removed is input to the VCO 13. The VCO 13 changes the frequency of the reproduced carrier to synchronize with the received signal according to the input voltage. PLL
Accordingly, the frequency of the received signal and the frequency of the reproduced carrier gradually approach each other, and finally become the same and are synchronized. In a synchronized state, the signals from the frequency mixers 3-1 and 3-2 contain only a phase error component. This phase error component is regarded as an error due to fading in the waveform equalizer 9. This error is corrected using the propagation path coefficient, and the waveform equalizer 9 outputs an accurate transmission sequence.
【００１６】[0016]
【発明の効果】本発明によれば、周波数選択性フェーデ
ィングによる符号間干渉が発生する場合でも、周波数ず
れをＰＬＬ回路で、位相差変動を波形等化器で補正する
ことにより、検波部では周波数のみ同期すればよいこと
となり、ＰＬＬ動作に遅延が生じた場合でも、正確かつ
安定した搬送波の再生が可能となる。According to the present invention, even when intersymbol interference due to frequency-selective fading occurs, the frequency shift is corrected by the PLL circuit and the phase difference fluctuation is corrected by the waveform equalizer, so that the detecting unit can Only the frequency needs to be synchronized, and even if a delay occurs in the PLL operation, accurate and stable reproduction of the carrier can be achieved.
【００１７】その結果、再生搬送波と受信信号の周波数
・位相ずれから発生する送信系列の誤りを補正すること
が出来る。また、実施例ではループ遅延を６フレーム時
間としたが、この値が増減してもループフィルタの係数
を変更することにより、容易に適用が可能である。As a result, it is possible to correct an error in the transmission sequence caused by a frequency / phase shift between the reproduced carrier and the received signal. In the embodiment, the loop delay is set to 6 frame times. However, even if this value increases or decreases, it can be easily applied by changing the coefficient of the loop filter.
【図１】本発明の実施例のブロック図。FIG. 1 is a block diagram of an embodiment of the present invention.
【図２】ＰＬＬを説明するブロック図。FIG. 2 is a block diagram illustrating a PLL.
【図３】従来技術を説明するためのコスタスループのブ
ロック図。FIG. 3 is a block diagram of a Costas loop for explaining a conventional technique.
【図４】本発明の実施例におけるループフィルタの構成
図。FIG. 4 is a configuration diagram of a loop filter according to the embodiment of the present invention.
【図５】転送データのフレーム構成図。FIG. 5 is a diagram illustrating a frame configuration of transfer data.
１：ＡＧＣ（Automatic Gain Control) 回路、２：バン
ドパスフィルタ、３−１，３−２，３１，３６，３７：
周波数混合器、４１，４３，４６，４７：係数掛け算
器、４−１，４−２，１２，３２，３８：ローパスフィ
ルタ、５−１，５−２，３３：Ａ／Ｄ変換器、６−１，
６−２：ディジタルフィルタ、７：伝搬路推定部、８，
２１，３４：位相比較器、９：等化部、１０．２２，３
５：ループフィルタ、１１，３６：Ｄ／Ａ変換器、１
３，２３，３４：ＶＣＯ（Voltage Controlled Oscilla
tor)、１４，３３：９０°位相シフト器、４２，４４：
加算器、４５：遅延素子。1: AGC (Automatic Gain Control) circuit, 2: Band pass filter, 3-1, 3-2, 31, 36, 37:
Frequency mixer, 41, 43, 46, 47: coefficient multiplier, 4-1, 4-2, 12, 32, 38: low-pass filter, 5-1, 5-2, 33: A / D converter, 6 -1,
6-2: Digital filter, 7: Propagation path estimator, 8,
21, 34: phase comparator, 9: equalizer, 10.22, 3
5: loop filter, 11, 36: D / A converter, 1
3, 23, 34: VCO (Voltage Controlled Oscilla)
tor), 14, 33: 90 ° phase shifter, 42, 44:
Adder, 45: delay element.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258415AJPH10107863A (en) | 1996-09-30 | 1996-09-30 | Carrier recovery method |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258415AJPH10107863A (en) | 1996-09-30 | 1996-09-30 | Carrier recovery method |
| Publication Number | Publication Date |
|---|---|
| JPH10107863Atrue JPH10107863A (en) | 1998-04-24 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8258415APendingJPH10107863A (en) | 1996-09-30 | 1996-09-30 | Carrier recovery method |
| Country | Link |
|---|---|
| JP (1) | JPH10107863A (en) |
| Publication | Publication Date | Title |
|---|---|---|
| US5809009A (en) | Demodulator apparatus for digital radio communication receiver providing pseudo-coherent quadrature demodulation based on periodic estimation of frequency offset | |
| JP3077881B2 (en) | Demodulation method and demodulation device | |
| US4575682A (en) | Circuit for establishing accurate sample timing | |
| US7492836B2 (en) | Wireless data communication demodulation device and demodulation method | |
| JP3189138B2 (en) | Automatic frequency control method and device | |
| JPH09298460A (en) | Digital pll circuit and starting method therefor | |
| JP2001217889A (en) | Timing error detection circuit and demodulation circuit and its method | |
| JPH06244813A (en) | Carrier wave synchronizing device | |
| US6191649B1 (en) | Quadrature demodulator and method for quadrature demodulation | |
| US5533059A (en) | Carrier phase lock detecting apparatus used in PSK-modulated signal receiver for satellite communication system | |
| JPH09224059A (en) | Direct conversion fsk receiver | |
| IL92288A (en) | Method of and apparatus for automatic frequency control | |
| JPH1041992A (en) | Quasi-synchronous detection demodulator | |
| US6597725B1 (en) | Carrier phase follower and frequency hopping receiver | |
| JP3353724B2 (en) | Wireless communication device, wireless communication system, and communication control method | |
| JP2006121677A (en) | Circuit and method for regenerating carrier | |
| JP3342967B2 (en) | OFDM synchronous demodulation circuit | |
| JPH10107863A (en) | Carrier recovery method | |
| JPH01132253A (en) | phase control device | |
| JP4003386B2 (en) | Clock signal reproducing device and receiving device, clock signal reproducing method and receiving method | |
| JPH07183925A (en) | Frequency offset correction device | |
| JP3537738B2 (en) | Clock recovery circuit | |
| JP2001257733A (en) | Carrier recovery apparatus and its method and receiver | |
| US6587523B1 (en) | Radio signal receiving apparatus and a method of radio signal reception | |
| JP3185725B2 (en) | Carrier recovery circuit |