【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくは、非晶質ケイ素膜を結晶
化した結晶性ケイ素膜を活性領域として有する半導体装
置およびその製造方法に関するものである。特に、本発
明は、絶縁性基板上に設けられたＴＦＴ（薄膜トランジ
スタ）を用いた半導体装置に有効であり、アクティブマ
トリクス型液晶表示装置、密着型イメージセンサー、三
次元ＩＣ等に利用できるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a crystalline silicon film obtained by crystallizing an amorphous silicon film as an active region and a manufacturing method thereof. . In particular, the present invention is effective for a semiconductor device using a TFT (thin film transistor) provided on an insulating substrate, and can be used for an active matrix type liquid crystal display device, a contact type image sensor, a three-dimensional IC and the like. .
【０００２】[0002]
【従来の技術】近年、大型で高解像度の液晶表示装置
や、高速で高解像度の密着型イメージセンサー、三次元
ＩＣ等の実現に向けて、ガラス等の絶縁性基板上、また
は基板上の絶縁膜上に、高性能な半導体素子を形成する
試みがなされている。これらの装置に用いられる半導体
素子としてはＴＦＴ等が挙げられ、その活性領域には薄
膜状のケイ素半導体を用いるのが一般的である。2. Description of the Related Art In recent years, in order to realize a large-sized, high-resolution liquid crystal display device, a high-speed, high-resolution contact image sensor, a three-dimensional IC, etc., insulation on an insulating substrate such as glass or on a substrate Attempts have been made to form high-performance semiconductor elements on the film. Examples of semiconductor elements used in these devices include TFTs, and a thin film silicon semiconductor is generally used in the active region thereof.
【０００３】この薄膜状のケイ素半導体としては、非晶
質ケイ素（ａ−Ｓｉ）半導体からなるものと、結晶性を
有するケイ素半導体からなるものの２つに大別される。The thin-film silicon semiconductor is roughly classified into two types, that is, an amorphous silicon (a-Si) semiconductor and a crystalline silicon semiconductor.
【０００４】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられている。しかし、非晶質ケ
イ素半導体では、導電性等の物性が結晶性を有するケイ
素半導体に比べて劣るので、今後、より高速特性を得る
ためには、結晶性を有するケイ素半導体を用いた半導体
装置の作製方法を確立することが強く求める。なお、結
晶性を有するケイ素半導体としては、多結晶ケイ素、微
結晶ケイ素、結晶成分を含む非晶質ケイ素、結晶性と非
結晶性の中間の状態を有するセミアモルファスケイ素等
が知られている。Amorphous silicon semiconductors are the most commonly used because they have a low production temperature, can be produced relatively easily by the vapor phase method, and have high mass productivity. However, since the amorphous silicon semiconductor is inferior in physical properties such as conductivity to the silicon semiconductor having crystallinity, in order to obtain higher speed characteristics in the future, a semiconductor device using the silicon semiconductor having crystallinity is required. It is strongly demanded to establish a manufacturing method. As a crystalline silicon semiconductor, there are known polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, semi-amorphous silicon having an intermediate state between crystalline and amorphous.
【０００５】これらの結晶性を有する薄膜状のケイ素半
導体を得る方法としては、以下の３つの方法が主として
知られている。The following three methods are mainly known as methods for obtaining these thin film silicon semiconductors having crystallinity.
【０００６】（１）第１の方法は、成膜時に結晶性を有
するケイ素半導体膜を直接成膜する方法である。(1) The first method is a method of directly forming a crystalline silicon semiconductor film during film formation.
【０００７】（２）第２の方法は、予め成膜した非晶質
のケイ素半導体膜を、レーザ光の照射エネルギーにより
結晶性を有するものとする方法である。(2) The second method is a method in which an amorphous silicon semiconductor film formed in advance has crystallinity by the irradiation energy of laser light.
【０００８】（３）第３の方法は、予め成膜した非晶質
のケイ素半導体膜を、熱エネルギーを加えることにより
結晶性を有するものとする方法である。(3) A third method is a method of making an amorphous silicon semiconductor film formed beforehand to have crystallinity by applying heat energy.
【０００９】また、それ以外の特殊な方法として、特開
平５−２１７９８号公報に開示のエピタキシャル結晶成
長技術による方法がある。As another special method, there is a method using the epitaxial crystal growth technique disclosed in Japanese Patent Laid-Open No. 21798/1993.
【００１０】（４）この第４の方法は、ゲルマニウムを
含むシリコン混晶膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ)法により直接成膜し、
さらにその上にＣＶＤ法により１００％シリコンである
膜（以下、１００％ケイ素膜ともいう。）を成膜する。
上記ＣＶＤ法による処理過程にて、シリコン膜はその下
層のゲルマニウムを含むシリコン混晶膜の結晶性を反映
して結晶成長する。即ち、上述の（１）の方法を適用
し、エピタキシャル成長させているわけである。また、
この公報記載のＴＦＴの製造方法では、ゲルマニウムを
含むシリコン混晶膜の界面を利用してチャネル部を形成
しており、ＴＦＴの素子構造は、ａ−ＳｉＴＦＴで一般
的に採用される逆スタガ型となっている。(4) In the fourth method, a silicon mixed crystal film containing germanium is formed by CVD (Chemical Va).
film directly by the Pour Deposition method,
Further, a 100% silicon film (hereinafter, also referred to as 100% silicon film) is formed thereon by the CVD method.
In the process of the CVD method, the silicon film grows in crystal reflecting the crystallinity of the underlying silicon mixed crystal film containing germanium. That is, the method (1) described above is applied for epitaxial growth. Also,
In the TFT manufacturing method described in this publication, the channel portion is formed by utilizing the interface of the silicon mixed crystal film containing germanium, and the element structure of the TFT is an inverted stagger type which is generally adopted in a-Si TFT. Has become.
【００１１】[0011]
【発明が解決しようとする課題】ところが、上述した従
来の（１）〜（４）の方法では、いずれの方法によって
も要求される素子特性を満足させるレベルの結晶性ケイ
素膜が得られていない。However, in any of the above-mentioned conventional methods (1) to (4), a crystalline silicon film of a level satisfying the required device characteristics cannot be obtained by any of the methods. .
【００１２】（１）の方法では、成膜工程と結晶化とが
同時に進行するため、大粒径の結晶性ケイ素を得ること
が困難であり、大粒径の結晶性ケイ素を得るためにはケ
イ素膜を厚膜にすることが不可欠である。しかし、厚膜
化しても、基本的には膜厚と同程度の結晶粒径しか得ら
れず、この方法により良好な結晶性を有するケイ素膜を
得ることは、原理的にまず不可能である。また、この方
法では、成膜温度が６００℃以上と高いので、安価なガ
ラス基板が使用できないというコスト上の問題もある。In the method (1), it is difficult to obtain crystalline silicon having a large grain size because the film forming step and crystallization proceed at the same time, and it is difficult to obtain crystalline silicon having a large grain size. It is essential to make the silicon film thick. However, even if the film thickness is increased, basically only a crystal grain size approximately equal to the film thickness is obtained, and it is impossible in principle to obtain a silicon film having good crystallinity by this method. . Further, in this method, since the film forming temperature is as high as 600 ° C. or higher, there is a cost problem that an inexpensive glass substrate cannot be used.
【００１３】（２）の方法では、溶融固化過程を利用し
て結晶化するので、個々の結晶粒内の結晶性は概ね良好
である。しかし、シリコンの融点が１４１４℃と高く、
結晶性を決定する固化過程において室温との間に大きな
温度差が生じるため、過冷却状態となり、一般的に結晶
粒径は１００〜２００ｎｍ程度と非常に小さいものにな
る。In the method (2), since the crystallization is carried out by utilizing the melting and solidifying process, the crystallinity in each crystal grain is generally good. However, the melting point of silicon is as high as 1414 ° C,
In the solidification process that determines the crystallinity, there is a large temperature difference from the room temperature, so a supercooled state occurs, and the crystal grain size is generally as small as about 100 to 200 nm.
【００１４】また、ハード面，つまりエネルギービーム
の照射装置においても問題がある。つまり、シリコンを
溶融させるエネルギー以上の高エネルギーが必要になる
ため照射面積が小さくなり、エキシマレーザー等のパル
スレーザーを用いた場合にはスキャン（重ね打ち）に伴
うばらつき等が生じる。さらに、大面積基板の全面を均
一に処理するには、レーザーの安定性が未だ充分ではな
いという問題もある。There is also a problem in the hard surface, that is, in the energy beam irradiation device. In other words, the irradiation area becomes small because a higher energy than the energy for melting silicon is required, and when a pulsed laser such as an excimer laser is used, variations due to scanning (overlapping) occur. Further, there is a problem that the stability of the laser is not yet sufficient to uniformly process the entire surface of the large area substrate.
【００１５】（３）の方法では、、上記（１）および
（２）の方法と比較すると大面積に対応できるという利
点はあるが、結晶化に際して６００℃以上の高温で数十
時間にわたる加熱処理を必要とする。従って、安価なガ
ラス基板の使用とスループットの向上を考えると、加熱
温度を下げると共に短時間で結晶化させるという相反す
る問題を同時に解決する必要がある。The method (3) has an advantage that it can deal with a large area as compared with the methods (1) and (2), but at the time of crystallization, heat treatment at a high temperature of 600 ° C. or higher for several tens of hours. Need. Therefore, considering the use of an inexpensive glass substrate and the improvement of throughput, it is necessary to simultaneously solve the conflicting problems of lowering the heating temperature and crystallization in a short time.
【００１６】（４）の特開平５−２１７９８号公報に開
示の方法では、ケイ素膜をエピタキシャル成長させるた
めのシード膜である、ゲルマニウムを含むケイ素混晶膜
の結晶性が良好ではない。その結果、その上に形成され
る結晶性ケイ素膜の結晶性も良好でなく、本発明の目的
とするような高性能な素子特性は得られない。In the method disclosed in JP-A-5-21798 (4), the crystallinity of the silicon mixed crystal film containing germanium, which is the seed film for epitaxially growing the silicon film, is not good. As a result, the crystallinity of the crystalline silicon film formed thereon is not good, and the high-performance device characteristics as the object of the present invention cannot be obtained.
【００１７】この公報に記載の技術は、あくまでも現状
のａ−ＳｉＴＦＴをターゲットとした技術であり、ガラ
ス基板が利用できる６００℃以下の低温でａ−ＳｉＴＦ
Ｔよりある程度高性能なＴＦＴを提供できるにすぎない
ものである。また、この公報記載のＴＦＴは、チャネル
部の、ゲート絶縁膜に面する部分に、ゲルマニウムを含
むケイ素混晶膜を用いた逆スタガ型の構成となっている
が、ゲルマニウムは、一般的にゲート絶縁膜として利用
される酸化ケイ素膜と相性が非常に悪い。従って、この
ようなチャネル部の界面構造で良好な素子特性を得るこ
とは、非常に困難である。The technique described in this publication is intended only for the current a-SiTFT, and the a-SiTF can be used at a low temperature of 600 ° C. or lower at which a glass substrate can be used.
It can only provide a TFT having a higher performance than T. In addition, the TFT described in this publication has an inverted staggered structure in which a silicon mixed crystal film containing germanium is used in a portion of a channel portion facing a gate insulating film. It has very poor compatibility with the silicon oxide film used as an insulating film. Therefore, it is very difficult to obtain good device characteristics with such an interface structure of the channel portion.
【００１８】さらに、ゲルマニウムを含むケイ素混晶膜
は、１００％ケイ素膜に比べて、ゲルマニウムの分率に
応じてバンドギャップが狭くなる。その結果、ＴＦＴの
オン特性，つまりオン電流値やキャリアの移動度等は向
上するが、オフ特性の悪化，つまりオフ電圧印加時のリ
ーク電流の増大等が生じ、オン特性およびオフ特性双方
の特性を満足する良好なＴＦＴは得られない。Further, the silicon mixed crystal film containing germanium has a narrower band gap depending on the germanium fraction than a 100% silicon film. As a result, the on-characteristics of the TFT, that is, the on-current value and carrier mobility are improved, but the off-characteristics are deteriorated, that is, the leak current increases when the off-voltage is applied, and the characteristics of both the on-characteristics and the off-characteristics are increased. It is impossible to obtain a good TFT satisfying the above condition.
【００１９】本発明は、このような従来の問題点を解決
するためになされたものであり、絶縁性表面を有する基
板上に、６００℃以下の低温プロセスにより結晶粒径が
大きく結晶性が良好な結晶性ケイ素膜を、大面積基板に
対しても均一性および安定性良く作製することができ、
また、ＴＦＴ等の能動素子のオン特性及びオフ特性をと
もに向上することが可能な半導体装置およびその製造方
法を提供することを目的とする。The present invention has been made in order to solve such conventional problems, and has a large crystal grain size and good crystallinity on a substrate having an insulating surface by a low temperature process of 600 ° C. or less. It is possible to produce a crystalline silicon film with good uniformity and stability even on a large area substrate.
It is another object of the present invention to provide a semiconductor device capable of improving both on-characteristics and off-characteristics of active elements such as TFTs, and a manufacturing method thereof.
【００２０】[0020]
【課題を解決するための手段】この発明（請求項１）に
係る半導体装置は、絶縁性表面を有する基板と、該基板
上に形成され、結晶性を有するケイ素膜からなる活性領
域とを備えた半導体装置である。該活性領域は、エネル
ギービームの照射により溶融固化過程にて結晶化された
ゲルマニウム膜、またはゲルマニウムを含むケイ素膜を
シードとして、非晶質ケイ素膜を結晶成長させてなるも
のである。そのことにより上記目的が達成される。A semiconductor device according to the present invention (claim 1) comprises a substrate having an insulating surface, and an active region formed on the substrate and comprising a crystalline silicon film. It is a semiconductor device. The active region is formed by crystal growth of an amorphous silicon film using a germanium film crystallized in the melting and solidification process by irradiation with an energy beam or a silicon film containing germanium as a seed. Thereby, the above object is achieved.
【００２１】この発明（請求項２）は、請求項１記載の
半導体装置において、前記エネルギービームを、波長５
００ｎｍ以下のレーザー光としたものである。According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the energy beam has a wavelength of 5
The laser light is 00 nm or less.
【００２２】この発明（請求項３）は、請求項１記載の
半導体装置において、前記ゲルマニウムを含むケイ素膜
（Ｓｉ1-XＧｅX）のゲルマニウム分率Ｘを、０．３以上
としたものである。According to the present invention (claim 3), in the semiconductor device according to claim 1, the germanium fractionX of the silicon film containing germanium (Si1-X Gex ) is set to 0.3 or more. is there.
【００２３】この発明（請求項４）に係る半導体装置の
製造方法は、絶縁性表面を有する基板上に、ゲルマニウ
ム膜、またはゲルマニウムを含むケイ素膜を形成する工
程と、該ゲルマニウム膜、またはゲルマニウムを含むケ
イ素膜にエネルギービームを照射して、該膜をその溶融
固化過程にて結晶化する工程と、該結晶化されたゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜上に、非晶
質ケイ素膜を形成する工程と、加熱処理を施すことによ
り、結晶化されたゲルマニウム膜またはゲルマニウムを
含むケイ素膜をシードとして、該非晶質シリコン膜を結
晶成長させて結晶性ケイ素膜とする工程と、該結晶性ケ
イ素膜を用いて半導体装置の活性領域を形成する工程と
を含んでいる。そのことにより上記目的が達成される。A method of manufacturing a semiconductor device according to the present invention (claim 4) includes a step of forming a germanium film or a silicon film containing germanium on a substrate having an insulating surface, and a step of forming the germanium film or germanium. A step of irradiating the silicon film containing the same with an energy beam to crystallize the film in the melting and solidifying process, and forming an amorphous silicon film on the crystallized germanium film or the silicon film containing germanium And a step of subjecting the amorphous silicon film to crystal growth using the crystallized germanium film or the silicon film containing germanium as a seed by performing heat treatment to form a crystalline silicon film, and the crystalline silicon film Is used to form an active region of the semiconductor device. Thereby, the above object is achieved.
【００２４】この発明（請求項５）に係る半導体装置の
製造方法は、絶縁性表面を有する基板上に非晶質ケイ素
膜を形成する工程と、該非晶質ケイ素膜上に、ゲルマニ
ウム膜、またはゲルマニウムを含むケイ素膜を形成する
工程と、該ゲルマニウム膜またはゲルマニウムを含むケ
イ素膜にエネルギービームを照射して、該膜をその溶融
固化過程にて結晶化する工程と、加熱処理を施すことに
より、結晶化されたゲルマニウム膜またはゲルマニウム
を含むケイ素膜をシードとして、該非晶質シリコン膜を
結晶成長させて結晶性ケイ素膜とする工程と、該結晶性
ケイ素膜を用いて半導体装置の活性領域を形成する工程
とを含んでいる。そのことにより上記目的が達成され
る。A method of manufacturing a semiconductor device according to the present invention (claim 5) includes a step of forming an amorphous silicon film on a substrate having an insulating surface, and a germanium film or a germanium film on the amorphous silicon film. A step of forming a silicon film containing germanium, a step of irradiating the germanium film or a silicon film containing germanium with an energy beam, crystallizing the film in its melting and solidifying process, and by performing heat treatment, Using the crystallized germanium film or the silicon film containing germanium as a seed, crystallizing the amorphous silicon film to form a crystalline silicon film, and using the crystalline silicon film to form an active region of a semiconductor device And the step of performing. Thereby, the above object is achieved.
【００２５】この発明（請求項６）に係る半導体装置の
製造方法は、絶縁性表面を有する透光性基板上に、ゲル
マニウム膜、またはゲルマニウムを含むケイ素膜を形成
する工程と、該ゲルマニウム膜、またはゲルマニウムを
含むケイ素膜上に、非晶質ケイ素膜を形成する工程と、
基板裏面側からエネルギービームを照射して、該ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜をその溶融
固化過程にて結晶化する工程と、加熱処理を施すことに
より、結晶化されたゲルマニウム膜またはゲルマニウム
を含むケイ素膜をシードとして、該非晶質シリコン膜を
結晶成長させて結晶性ケイ素膜とする工程と、該結晶性
ケイ素膜を用いて半導体装置の活性領域を形成する工程
とを含んでいる。そのことにより上記目的が達成され
る。A method of manufacturing a semiconductor device according to the present invention (claim 6) includes a step of forming a germanium film or a silicon film containing germanium on a translucent substrate having an insulating surface, and the germanium film, Alternatively, a step of forming an amorphous silicon film on the silicon film containing germanium,
A step of irradiating an energy beam from the back surface side of the substrate to crystallize the germanium film or the silicon film containing germanium in the melting and solidifying process, and a heat treatment is performed to include a crystallized germanium film or germanium. The method includes a step of crystallizing the amorphous silicon film to form a crystalline silicon film by using the silicon film as a seed, and a step of forming an active region of a semiconductor device using the crystalline silicon film. Thereby, the above object is achieved.
【００２６】この発明（請求項７）は、請求項５または
６記載の半導体装置の製造方法において、前記ゲルマニ
ウム膜またはゲルマニウムを含むケイ素膜と、前記非晶
質ケイ素膜とを、大気に曝すことなく連続的に成膜する
ようにしている。The present invention (claim 7) is the method for manufacturing a semiconductor device according to claim 5 or 6, wherein the germanium film or the silicon film containing germanium and the amorphous silicon film are exposed to the atmosphere. Instead of continuous film formation.
【００２７】この発明（請求項８）は、請求項５または
６記載の半導体装置の製造方法において、前記エネルギ
ービームを、前記ゲルマニウム膜またはゲルマニウムを
含むケイ素膜が溶融し、かつ、該ゲルマニウム膜または
ゲルマニウムを含むケイ素膜に接する前記非晶質ケイ素
膜が溶融しない範囲のエネルギーで照射するようにして
いる。The present invention (claim 8) is the method for manufacturing a semiconductor device according to claim 5 or 6, wherein the germanium film or the silicon film containing germanium is melted by the energy beam, and the germanium film or Irradiation is performed with energy in a range in which the amorphous silicon film in contact with the silicon film containing germanium is not melted.
【００２８】この発明（請求項９）は、請求項４ないし
６のいずれかに記載の半導体装置の製造方法において、
前記ゲルマニウム膜またはゲルマニウムを含むケイ素膜
の溶融固化による結晶化を、前記基板を加熱した状態で
行うようにしている。The present invention (claim 9) provides a method for manufacturing a semiconductor device according to any one of claims 4 to 6.
Crystallization by melting and solidification of the germanium film or the silicon film containing germanium is performed while the substrate is heated.
【００２９】この発明（請求項１０）は、請求項９記載
の半導体装置の製造方法において、前記基板の加熱を、
２００℃〜６００℃の温度範囲で行うようにしている。According to a tenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the ninth aspect, the substrate is heated.
The temperature is in the range of 200 ° C to 600 ° C.
【００３０】この発明（請求項１１）は、請求項４ない
し６のいずれかに記載の半導体装置の製造方法におい
て、前記非晶質ケイ素膜を結晶成長させるための加熱処
理を、５５０℃〜６００℃の温度範囲で行うようにして
いる。According to the present invention (claim 11), in the method for manufacturing a semiconductor device according to any one of claims 4 to 6, the heat treatment for crystal growth of the amorphous silicon film is performed at 550 ° C to 600 ° C. The temperature is in the range of ℃.
【００３１】この発明（請求項１２）は、請求項４ない
し６のいずれかに記載の半導体装置の製造方法におい
て、前記エネルギービームとして、波長５００ｎｍ以下
のレーザー光を用いるようにしている。According to the present invention (claim 12), in the method of manufacturing a semiconductor device according to any one of claims 4 to 6, laser light having a wavelength of 500 nm or less is used as the energy beam.
【００３２】以下、本発明の作用について説明する。The operation of the present invention will be described below.
【００３３】この発明（請求項１）においては、半導体
装置の活性領域を、エネルギービームの照射により溶融
固化過程にて結晶化されたゲルマニウム膜、またはゲル
マニウムを含むケイ素膜をシードとして、非晶質ケイ素
膜を結晶成長させてなる構成としたから、活性領域は、
シード膜の結晶性の向上により、結晶粒の大きな高品質
の結晶性ケイ素領域となる。According to the present invention (claim 1), the active region of the semiconductor device is amorphous with the germanium film crystallized in the melting and solidification process by the irradiation of the energy beam or the silicon film containing germanium as a seed. Since the silicon film is crystal-grown, the active region is
The improved crystallinity of the seed film results in a high-quality crystalline silicon region having large crystal grains.
【００３４】つまり、ゲルマニウム膜、またはゲルマニ
ウムを含むケイ素膜は、その融点が１００％シリコンか
らなる膜に比べて低いため、溶融固化過程における固化
速度が減少し、結果として大粒径の高品質な結晶性膜が
得られる。このため、該活性領域を含む半導体素子を高
性能なものとできる。また、上記活性領域を構成する結
晶性ケイ素膜に対面するよう、ゲート電極を配置するこ
とにより、ゲート絶縁膜との相性の悪いゲルマニウムを
含むシード膜がゲート絶縁膜と接するのを回避できる。
またこの際、バンドギャップが１００％ケイ素膜に比べ
て狭い該シード膜の素子特性への悪影響，つまりオフ電
圧印加時のリーク電流の増大等を防止できる。That is, since the melting point of a germanium film or a silicon film containing germanium is lower than that of a film made of 100% silicon, the solidification rate in the melting and solidification process is reduced, and as a result, a large particle size and high quality are obtained. A crystalline film is obtained. Therefore, the semiconductor device including the active region can have high performance. Further, by disposing the gate electrode so as to face the crystalline silicon film forming the active region, it is possible to prevent the seed film containing germanium, which has a poor compatibility with the gate insulating film, from coming into contact with the gate insulating film.
Further, at this time, it is possible to prevent the seed film having a bandgap narrower than that of the 100% silicon film from adversely affecting the device characteristics, that is, increasing the leak current when the off voltage is applied.
【００３５】また、この場合、溶融のための加熱温度が
低くなることから、照射エネルギーが小さくて済み、大
面積一括照射が可能となり、レーザ照射の安定性も増
す。このためハード面，つまりレーザ照射装置等に課さ
れる条件が緩くなり、ハード面における問題も解消す
る。Further, in this case, since the heating temperature for melting is low, the irradiation energy can be small, large-area batch irradiation is possible, and the stability of laser irradiation is also increased. For this reason, the conditions imposed on the hard surface, that is, the laser irradiation device and the like are relaxed, and the problem on the hard surface is solved.
【００３６】この発明（請求項２）においては、ゲルマ
ニウム膜、またはゲルマニウムを含むケイ素膜を溶融す
るためのエネルギービームを、波長５００ｎｍ以下のレ
ーザー光としたので、波長５００ｎｍ以下のレーザー光
が、ケイ素およびゲルマニウムに対する吸収係数が極め
て高いことから、非常に効率的に、かつ、基板にダメー
ジを与えることなくゲルマニウム膜またはゲルマニウム
を含むケイ素膜の溶融処理を行うことができる。In the present invention (claim 2), since the energy beam for melting the germanium film or the silicon film containing germanium is laser light having a wavelength of 500 nm or less, the laser light having a wavelength of 500 nm or less is silicon. Further, since the absorption coefficient for germanium is extremely high, it is possible to perform the melting treatment of the germanium film or the silicon film containing germanium very efficiently and without damaging the substrate.
【００３７】この発明（請求項３）においては、ゲルマ
ニウムを含むケイ素膜（Ｓｉ1-XＧｅX）のゲルマニウム
分率Ｘを、０．３以上としたので、ケイ素１００％から
なる１００％ケイ素膜よりも１５０℃以上融点を下げ
て、１００％ケイ素膜に対して、明確な結晶性の向上を
図ることができる。In the present invention (claim 3), since the germanium fraction X of the silicon film containing germanium (Si1-x Gex ) is set to 0.3 or more, a 100% silicon film made of 100% silicon. By lowering the melting point by 150 ° C. or more, the crystallinity of a 100% silicon film can be clearly improved.
【００３８】この発明（請求項４）においては、ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜を成膜し、
これにエネルギービームを照射して溶融固化過程にて結
晶化させた後、その上に非晶質ケイ素膜を成膜し、これ
を熱処理により該ゲルマニウム膜あるいはケイ素膜をシ
ード膜として結晶化し、該結晶化した結晶性ケイ素膜を
半導体装置の活性領域として用いるので、シード膜の融
点の低下により、その固化温度を下げてその結晶性を向
上させることができ、これにより、該シード膜の結晶性
が反映される結晶化ケイ素の結晶性が向上することとな
る。また上記活性領域を構成する結晶性ケイ素膜上にゲ
ート絶縁膜を介してゲート電極を配置することにより、
上述したようにＴＦＴなどの半導体素子として、オン特
性及びオフ特性の双方に優れた高性能なものを得ること
ができる。In the present invention (claim 4), a germanium film or a silicon film containing germanium is formed,
After irradiating this with an energy beam to crystallize it in the melting and solidifying process, an amorphous silicon film is formed thereon, and this is heat-treated to crystallize the germanium film or the silicon film as a seed film, Since the crystallized crystalline silicon film is used as the active region of the semiconductor device, the solidification temperature of the seed film can be lowered and the crystallinity of the seed film can be improved due to the lowering of the melting point of the seed film. That is, the crystallinity of crystallized silicon is improved. Further, by disposing a gate electrode on the crystalline silicon film forming the active region via a gate insulating film,
As described above, as a semiconductor element such as a TFT, a high-performance semiconductor element excellent in both on-characteristics and off-characteristics can be obtained.
【００３９】また、この場合、ゲルマニウム膜等の溶融
のための加熱温度が低くなることから、照射エネルギー
が小さくて済み、大面積一括照射が可能となり、レーザ
照射の安定性も増し、上記と同様ハード面における問題
も解消できる。Further, in this case, since the heating temperature for melting the germanium film or the like is low, the irradiation energy can be small, large-area batch irradiation is possible, and the stability of laser irradiation is also increased. It can also solve problems in hardware.
【００４０】また、この発明では、ゲルマニウム膜また
はゲルマニウムを含むケイ素膜のみを形成した状態でエ
ネルギービーム照射が行われるので、照射時のマージン
が大きく、ある程度の高エネルギーを上記ゲルマニウム
膜等に加えることが可能となる。よって、ゲルマニウム
またはゲルマニウムを含むケイ素膜の結晶性を非常に高
品質なものとすることができる。Further, in the present invention, since the energy beam irradiation is performed in the state where only the germanium film or the silicon film containing germanium is formed, the margin at the time of irradiation is large, and a certain amount of high energy should be applied to the germanium film or the like. Is possible. Therefore, the crystallinity of germanium or a silicon film containing germanium can be extremely high.
【００４１】この発明（請求項５）においては、非晶質
ケイ素膜を成膜し、その上にゲルマニウム膜またはゲル
マニウムを含むケイ素膜を成膜した後、そのゲルマニウ
ム膜またはゲルマニウムを含むケイ素膜にエネルギービ
ームを照射し、該膜をその溶融固化過程にて結晶化さ
せ、その後、加熱処理を施して、非晶質ケイ素膜を上記
ゲルマニウム膜等をシード膜として結晶化させて結晶性
ケイ素膜を形成するので、上記請求項４の発明と同様、
シード膜の融点の低下により、その固化温度を下げてそ
の結晶性を向上させることができ、これにより、該シー
ド膜の結晶性が反映される結晶化ケイ素膜の結晶性が向
上することとなる。また、上記と同様、ゲルマニウム膜
等の溶融を行うためのハード面における問題も解消でき
る。In the present invention (claim 5), an amorphous silicon film is formed, a germanium film or a silicon film containing germanium is formed thereon, and then the germanium film or a silicon film containing germanium is formed. The film is irradiated with an energy beam to crystallize the film in the melting and solidifying process, and then subjected to heat treatment to crystallize the amorphous silicon film using the germanium film or the like as a seed film to form a crystalline silicon film. Since it is formed, like the invention of claim 4,
By lowering the melting point of the seed film, it is possible to lower the solidification temperature and improve its crystallinity, which improves the crystallinity of the crystallized silicon film that reflects the crystallinity of the seed film. . Further, similar to the above, it is possible to solve the problem in terms of hardware for melting the germanium film or the like.
【００４２】また、この発明では、シード膜を除去した
後、結晶性ケイ素膜上にゲート電極を形成することによ
り、上記と同様、ＴＦＴ等の半導体素子として、オン特
性及びオフ特性の双方に優れた高性能なものを得ること
ができる。Further, according to the present invention, after the seed film is removed, the gate electrode is formed on the crystalline silicon film, so that the semiconductor element such as the TFT is excellent in both on-characteristics and off-characteristics as in the above. You can get high performance.
【００４３】またこの発明では、シード膜であるゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜が、非晶質
ケイ素膜の上側に形成されているので、これらの膜を形
成した状態で、シード膜へのエネルギービームの照射が
可能である。このことから、非晶質ケイ素膜と、ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜とを、大気
に晒すことなく連続成膜が可能となる。Further, in the present invention, since the germanium film or the silicon film containing germanium which is the seed film is formed on the upper side of the amorphous silicon film, the energy to the seed film is formed in the state where these films are formed. Beam irradiation is possible. Therefore, the amorphous silicon film and the germanium film or the silicon film containing germanium can be continuously formed without exposing to the atmosphere.
【００４４】この発明（請求項６）においては、ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜を成膜し、
その上に非晶質ケイ素膜を成膜した後、基板裏面側から
ゲルマニウム膜またはゲルマニウムを含むケイ素膜にエ
ネルギービームを照射し、該ゲルマニウム膜等を溶融固
化過程にて結晶化させ、その後、加熱処理を施し、非晶
質シリコン膜を上記ゲルマニウム膜等をシード膜として
結晶化させて、結晶性ケイ素膜を形成するので、請求項
４の発明と同様、シード膜の融点の低下により、その固
化温度を下げてその結晶性を向上させることができ、こ
れにより、該シード膜の結晶性が反映される結晶化ケイ
素膜の結晶性が向上することとなる。また、上記と同
様、ゲルマニウム膜等の溶融を行うためのハード面にお
ける問題も解消できる。In the present invention (claim 6), a germanium film or a silicon film containing germanium is formed,
After forming an amorphous silicon film on it, the germanium film or the silicon film containing germanium is irradiated with an energy beam from the back surface side of the substrate to crystallize the germanium film in the melting and solidifying process, and then heating. Since the amorphous silicon film is crystallized by using the germanium film or the like as a seed film to form a crystalline silicon film by performing a treatment, the melting point of the seed film is lowered to solidify the amorphous silicon film. The crystallinity can be improved by lowering the temperature, which improves the crystallinity of the crystallized silicon film that reflects the crystallinity of the seed film. Further, similar to the above, it is possible to solve the problem in terms of hardware for melting the germanium film or the like.
【００４５】また、この発明においても、請求項４の発
明と同様にして、ＴＦＴ等の半導体素子として、オン特
性及びオフ特性の双方に優れた高性能なものを得ること
ができる。Also in this invention, similarly to the invention of claim 4, it is possible to obtain a high performance semiconductor element such as a TFT having both excellent on characteristics and off characteristics.
【００４６】また、請求項５の発明と同様、非晶質ケイ
素膜と、ゲルマニウム膜またはゲルマニウムを含むケイ
素膜とを、大気に晒すことなく連続成膜が可能となる。As in the fifth aspect of the invention, the amorphous silicon film and the germanium film or the silicon film containing germanium can be continuously formed without exposing to the atmosphere.
【００４７】この発明（請求項７）においては、前記ゲ
ルマニウム膜またはゲルマニウムを含むケイ素膜と、前
記非晶質ケイ素膜とを、大気に曝すことなく連続的に成
膜するので、シード膜と非晶質ケイ素膜との界面をクリ
ーンに保って、シード膜の良好な結晶性を十分に反映さ
せて、非晶質ケイ素膜の結晶化を行うことができる。In the present invention (claim 7), since the germanium film or the silicon film containing germanium and the amorphous silicon film are continuously formed without being exposed to the atmosphere, the seed film and the seed film are not formed. The amorphous silicon film can be crystallized by keeping the interface with the crystalline silicon film clean and sufficiently reflecting the good crystallinity of the seed film.
【００４８】この発明（請求項８）においては、シード
膜と非晶質ケイ素膜とを形成した状態で、シード膜にエ
ネルギービームを照射する際、エネルギービームを、該
シード膜であるゲルマニウム膜またはゲルマニウムを含
むケイ素膜が溶融し、かつ、該ゲルマニウム膜またはゲ
ルマニウムを含むケイ素膜に接する前記非晶質ケイ素膜
が溶融しない範囲のエネルギーで照射するようにしてい
るので、シード膜の溶融の際に非晶質ケイ素膜が溶融す
るのを回避できる。これにより非晶質ケイ素膜の結晶化
を、シード膜の良好な結晶性を反映して行うことができ
る。In the present invention (claim 8), when the seed film and the amorphous silicon film are formed, when the seed film is irradiated with the energy beam, the energy beam is applied to the germanium film or the seed film. When the silicon film containing germanium is melted, and the amorphous silicon film in contact with the germanium film or the silicon film containing germanium is irradiated with energy in a range that does not melt. It is possible to avoid melting of the amorphous silicon film. This allows the amorphous silicon film to be crystallized while reflecting the good crystallinity of the seed film.
【００４９】この発明（請求項９）においては、シード
膜であるゲルマニウム膜またはゲルマニウムを含むケイ
素膜の溶融固化による結晶化を、前記基板を加熱した状
態で行うようにしているので、シード膜の固化速度をさ
らに遅くして、さらなる結晶性の向上を図ることができ
る。In the present invention (claim 9), the germanium film or the silicon film containing germanium, which is a seed film, is crystallized by melting and solidification in a state where the substrate is heated. The solidification rate can be further reduced to further improve the crystallinity.
【００５０】この発明（請求項１０）においては、前記
基板の加熱を、２００℃〜６００℃の温度範囲で行うよ
うにしているので、基板加熱のよるシード膜の固化速度
の低減を、基板の損傷を招くことなく、かつ固化速度低
減によりシード膜の結晶性が明確に向上するよう行うこ
とができる。In the present invention (Claim 10), since the substrate is heated in the temperature range of 200 ° C. to 600 ° C., the solidification rate of the seed film is reduced by heating the substrate. The crystallinity of the seed film can be clearly improved by reducing the solidification rate without causing damage.
【００５１】この発明（請求項１１）においては、前記
非晶質ケイ素膜を結晶成長させるための加熱処理を、５
５０℃〜６００℃の温度範囲で行うようにしているの
で、非晶質ケイ素膜の加熱による結晶成長を、基板の損
傷を招くことなく行うことができる。In the present invention (Claim 11), the heat treatment for crystal growth of the amorphous silicon film is 5 times.
Since the temperature is in the range of 50 ° C. to 600 ° C., crystal growth by heating the amorphous silicon film can be performed without causing damage to the substrate.
【００５２】この発明（請求項１２）は、前記エネルギ
ービームとして、波長５００ｎｍ以下のレーザー光を用
いるようにしているので、波長５００ｎｍ以下のレーザ
ー光が、ケイ素およびゲルマニウムに対する吸収係数が
極めて高いことから、非常に効率的に、かつ、基板にダ
メージを与えることなくゲルマニウム膜またはゲルマニ
ウムを含むケイ素膜の溶融処理を行うことができる。In the present invention (claim 12), since the laser beam having the wavelength of 500 nm or less is used as the energy beam, the laser beam having the wavelength of 500 nm or less has an extremely high absorption coefficient for silicon and germanium. Thus, it is possible to perform the melting treatment of the germanium film or the silicon film containing germanium very efficiently and without damaging the substrate.
【００５３】[0053]
【発明の実施の形態】以下まず、本発明の基本原理につ
いて説明する。BEST MODE FOR CARRYING OUT THE INVENTION First, the basic principle of the present invention will be described.
【００５４】本発明は、６００°Ｃ以下の低温プロセス
にて、高移動度で信頼性の高い高性能半導体装置を簡便
に得ることができ、これによりガラスなどの絶縁性基板
上にドライバモノリシック型アクティブマトリクス液晶
表示装置などの高性能薄膜集積回路を実現することが可
能である。According to the present invention, a high-performance semiconductor device having high mobility and high reliability can be easily obtained in a low temperature process of 600 ° C. or lower, which allows a driver monolithic type on an insulating substrate such as glass. It is possible to realize a high-performance thin film integrated circuit such as an active matrix liquid crystal display device.
【００５５】以下詳述すると、本発明では、エネルギー
ビームの照射による溶融固化過程で結晶化されたゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜をシードと
して、非晶質ケイ素膜を結晶成長させ、これを半導体装
置の活性領域に利用している。本発明の大きなポイント
は、シリコンとゲルマニウムの融点の違いに着目した点
であり、ちなみに、ゲルマニウムの融点は、シリコンの
融点１４１４℃に比べ、９５８℃と５００°Ｃ近くも低
温である。More specifically, in the present invention, an amorphous silicon film is crystal-grown with a germanium film or a silicon film containing germanium crystallized in the melting and solidification process by irradiation with an energy beam as a seed, and this is used as a semiconductor. It is used in the active area of the device. The major point of the present invention is to pay attention to the difference between the melting points of silicon and germanium. Incidentally, the melting point of germanium is 958 ° C. and about 500 ° C. lower than the melting point of silicon 1414 ° C.
【００５６】さて、高品質な結晶性ケイ素膜を得るため
には、レーザー等のエネルギービームの照射による溶融
固化過程での結晶化技術が有効である。しかし、この技
術だけでは、高品質な結晶粒は得られてもその粒径が小
さく、また、結晶化のための装置等のハード面でも課題
があることは、従来技術の項で既に述べた通りである。In order to obtain a high quality crystalline silicon film, a crystallization technique in the melting and solidifying process by irradiation with an energy beam such as a laser is effective. However, with this technology alone, even if high-quality crystal grains are obtained, the grain size is small, and there is also a problem in terms of hardware such as an apparatus for crystallization, which has already been described in the section of the prior art. On the street.
【００５７】この溶融固化過程での結晶化において、そ
の結晶性を決定する上で最も重要なパラメーターは固化
速度であり、固化速度が遅ければ、ゆっくりと結晶成長
が進むので個々の結晶粒が大粒径化され、高品質な結晶
性ケイ素膜を得ることができる。このため、実際の処理
では、レーザー照射時に基板を４００℃程度に加熱し
て、少しでも固化速度を遅らせることも一般的に行われ
ている。In the crystallization in the melting and solidification process, the most important parameter for determining the crystallinity is the solidification rate. If the solidification rate is slow, the crystal growth proceeds slowly, so that individual crystal grains are large. It is possible to obtain a high-quality crystalline silicon film having a grain size. For this reason, in actual processing, it is common practice to heat the substrate to about 400 ° C. during laser irradiation to delay the solidification rate as much as possible.
【００５８】しかしながら、ガラス基板の耐熱性を考慮
すると基板の加熱温度には限界があり、最高６００℃ま
で基板を加熱してレーザー照射を行ったとしても、シリ
コンの融点１４１４℃までにはまだ８００℃以上の温度
差があり、画期的な効果は得られない。However, considering the heat resistance of the glass substrate, the heating temperature of the substrate is limited, and even if the substrate is heated to a maximum temperature of 600 ° C. and laser irradiation is performed, it is still 800 by the melting point of 1414 ° C. of silicon. Since there is a temperature difference of ℃ or more, no epoch-making effect can be obtained.
【００５９】そこで、本発明者は、シリコンとゲルマニ
ウムとの融点の違いに注目した。上述したように、シリ
コンの融点１４１４℃に比べて、ゲルマニウムの融点は
９５８℃であり、５００℃近くも低温である。ゲルマニ
ウム膜またはゲルマニウムを含むケイ素膜をこれにエネ
ルギービームを照射して結晶化する場合、溶融固化過程
における固化速度が１００％ケイ素膜の結晶化の場合に
比べて著しく減少し、その結果、大粒径の高品質な結晶
性膜が得られる。また、シリコンに対して融点が低い
分、照射エネルギーも小さくて済むので、大面積を一括
照射することが可能となり、また、安定性も増大して、
ハード面に関する問題もほぼ解決される。Therefore, the present inventor has paid attention to the difference in melting point between silicon and germanium. As described above, the melting point of germanium is 958 ° C., which is lower than the melting point of silicon of 1414 ° C., which is a low temperature near 500 ° C. When a germanium film or a silicon film containing germanium is crystallized by irradiating it with an energy beam, the solidification rate in the melting and solidification process is significantly reduced as compared with the case of crystallization of a 100% silicon film, and as a result, large grains are obtained. A crystalline film with a high quality can be obtained. Further, since the melting point of silicon is low and the irradiation energy is small, it is possible to irradiate a large area at a time, and the stability is increased.
Problems related to hardware are almost solved.
【００６０】この結晶化されたゲルマニウム膜またはゲ
ルマニウムを含むケイ素膜をシードとして、これに接し
て形成された非晶質ケイ素膜を加熱処理により結晶成長
させると、溶融固化過程にて結晶化されたゲルマニウム
膜またはゲルマニウムを含むケイ素膜の良好な結晶性を
反映して、非晶質ケイ素膜が結晶化される。その結果、
従来の方法では得ることができなかったような高品質な
結晶性ケイ素膜が得られる。この結晶性ケイ素膜を半導
体装置の活性領域とすることにより、オン特性およびオ
フ特性の双方が優れた高性能な半導体装置が得られる。When the crystallized germanium film or the silicon film containing germanium was used as a seed and the amorphous silicon film formed in contact with the crystal was grown by heat treatment, it was crystallized in the melting and solidification process. The amorphous silicon film is crystallized, reflecting the good crystallinity of the germanium film or the silicon film containing germanium. as a result,
A crystalline silicon film of high quality that cannot be obtained by the conventional method can be obtained. By using this crystalline silicon film as the active region of the semiconductor device, a high-performance semiconductor device excellent in both on-characteristics and off-characteristics can be obtained.
【００６１】また、上記エネルギービームとしては、波
長５００ｎｍ以下のレーザー光を用いるのが望ましい。
これは、波長５００ｎｍ以下のレーザー光は、ケイ素お
よびゲルマニウムに対する吸収係数が極めて高く、非常
に効率的に、かつ、基板にダメージを与えることなくゲ
ルマニウム膜またはゲルマニウムを含むケイ素膜を結晶
化できるからである。例えば、パルスレーザーでは波長
３０８ｎｍのＸｅＣｌエキシマレーザー、波長２４８ｎ
ｍのＫｒＦエキシマレーザー等があり、連続発振（Ｃ
Ｗ）レーザーとしては波長４８８ｎｍのＡｒＦレーザー
等がある。Further, it is desirable to use laser light having a wavelength of 500 nm or less as the energy beam.
This is because laser light having a wavelength of 500 nm or less has an extremely high absorption coefficient for silicon and germanium, and can extremely efficiently crystallize a germanium film or a silicon film containing germanium without damaging the substrate. is there. For example, a pulse laser is a XeCl excimer laser with a wavelength of 308 nm and a wavelength of 248 n.
There is a KrF excimer laser of m, etc., and continuous oscillation (C
The W) laser includes an ArF laser having a wavelength of 488 nm.
【００６２】また、ゲルマニウムを含むケイ素膜（Ｓｉ
1-XＧｅX）を用いる場合、ゲルマニウム分率Ｘが０．３
以上であるのが望ましい。図４に示すように、ゲルマニ
ウムを含むケイ素膜の融点とゲルマニウム分率Ｘとは、
リニアな関係にある。１００％ケイ素膜に対して、その
結晶性に明確なアドバンテージを持たせるためには、１
００％ケイ素膜よりも１５０℃以上融点を下げる必要が
ある。A silicon film containing germanium (Si
1-X GeX ), the germanium fraction X is 0.3
It is desirable that this is the case. As shown in FIG. 4, the melting point of the silicon film containing germanium and the germanium fraction X are
It has a linear relationship. In order to give a clear advantage to the crystallinity of a 100% silicon film, 1
It is necessary to lower the melting point by 150 ° C. or more than that of a 00% silicon film.
【００６３】これは、レーザー照射時の基板加熱温度に
も同じことが言え、室温より１５０°Ｃ以上高い温度、
すなわち、大体２００°Ｃ以上に加熱しないとその差は
はっきりとは現れてこない。従って、本発明におけるゲ
ルマニウムを含むケイ素膜（Ｓｉ1-XＧｅX）のゲルマニ
ウム分率Ｘとしては、０．３以上であることが望まし
い。The same applies to the substrate heating temperature at the time of laser irradiation, that is, a temperature higher than room temperature by 150 ° C. or more,
That is, the difference does not appear clearly unless it is heated above about 200 ° C. Therefore, the germanium fractionX of the silicon film containing germanium (Si1-x Gex ) in the present invention is preferably 0.3 or more.
【００６４】またレーザー照射の際の基板加熱に関して
は、被照射物質の融点とその雰囲気温度（基板温度）の
温度差が小さければ小さいほど固化速度が低下し、良好
な結晶性膜が得られることから、本発明においても基板
加熱状態でレーザー照射することが望ましい。この際の
基板加熱温度としては、ガラス基板の耐熱性の面から上
限値が６００°Ｃ以下に制限されるため、２００°Ｃ〜
６００°Ｃであることが望ましい。Regarding the heating of the substrate during laser irradiation, the smaller the temperature difference between the melting point of the substance to be irradiated and the ambient temperature (substrate temperature), the lower the solidification rate and the better crystalline film can be obtained. Therefore, also in the present invention, it is desirable to irradiate the laser while the substrate is heated. As for the substrate heating temperature at this time, since the upper limit value is limited to 600 ° C. or less from the viewpoint of the heat resistance of the glass substrate, 200 ° C. to
It is preferably 600 ° C.
【００６５】本発明の基本原理を用いて半導体装置を製
造する方法としては、主に以下の３つの方法が挙げられ
る。As a method of manufacturing a semiconductor device using the basic principle of the present invention, the following three methods are mainly mentioned.
【００６６】第１の方法は、まず、ゲルマニウム膜また
はゲルマニウムを含むケイ素膜を成膜し、これにエネル
ギービームを照射して溶融固化過程にて結晶化させた
後、その上に非晶質ケイ素膜を成膜し、これを熱処理に
より結晶化する方法である。この方法では、結晶性ケイ
素膜の下側にゲルマニウム膜またはゲルマニウムを含む
ケイ素膜が残ってしまうので、ＴＦＴとしては、上記結
晶性ケイ素膜の上面をチャネル面，つまりゲート電極と
対向する面としたトップゲート型構造のものが主として
用いられる。また、この方法では、ゲルマニウム膜また
はゲルマニウムを含むケイ素膜のみを形成した状態でエ
ネルギービーム照射が行われるので、照射時のマージン
が大きく、ある程度の高エネルギーを上記ゲルマニウム
膜等に加えることが可能である。よって、ゲルマニウム
またはゲルマニウムを含むケイ素膜の結晶性を非常に高
品質なものとすることができる。The first method is to first form a germanium film or a silicon film containing germanium, irradiate it with an energy beam to crystallize it in the melting and solidifying process, and then form amorphous silicon on it. This is a method of forming a film and crystallizing it by heat treatment. In this method, since the germanium film or the silicon film containing germanium remains on the lower side of the crystalline silicon film, the upper surface of the above crystalline silicon film is used as a channel surface, that is, a surface facing the gate electrode, as a TFT. A top gate type structure is mainly used. Further, in this method, since the energy beam irradiation is performed in the state in which only the germanium film or the silicon film containing germanium is formed, the irradiation margin is large, and it is possible to add some high energy to the germanium film or the like. is there. Therefore, the crystallinity of germanium or a silicon film containing germanium can be extremely high.
【００６７】また、第２の方法は、まず、非晶質ケイ素
膜を成膜し、その上にゲルマニウム膜またはゲルマニウ
ムを含むケイ素膜を成膜した後、そのゲルマニウム膜ま
たはゲルマニウムを含むケイ素膜にエネルギービームを
照射し、該膜をその溶融固化過程にて結晶化させ、その
後、加熱処理を施して、非晶質ケイ素膜を結晶化させる
方法である。In the second method, first, an amorphous silicon film is formed, a germanium film or a silicon film containing germanium is formed thereon, and then the germanium film or a silicon film containing germanium is formed. This is a method of irradiating an energy beam, crystallizing the film in the melting and solidifying process, and then performing heat treatment to crystallize the amorphous silicon film.
【００６８】この方法は、ゲルマニウム膜等の下側に結
晶性ケイ素膜が形成されるので、ボトムゲート型構造の
ＴＦＴの製造方法にそのまま適用できる。また、非晶質
ケイ素膜を結晶化した後、上層のゲルマニウム膜または
ゲルマニウムを含むケイ素膜を除去することにより、こ
の第２の方法は、トップゲート型ＴＦＴの製造方法にも
適用可能となる。ゲルマニウム膜またはゲルマニウムを
含むケイ素膜は残しておいてもよいが、あくまでも非晶
質ケイ素膜を結晶化するためのシード膜として用いられ
るものであり、素子形成後はリーク源にもなり得るの
で、最終的には除去する方が望ましい。Since a crystalline silicon film is formed on the lower side of the germanium film or the like, this method can be directly applied to the method of manufacturing a bottom gate type TFT. In addition, by crystallizing the amorphous silicon film and then removing the upper germanium film or the silicon film containing germanium, this second method can be applied to the method of manufacturing the top gate type TFT. The germanium film or the silicon film containing germanium may be left, but it is only used as a seed film for crystallizing the amorphous silicon film, and since it can be a leak source after element formation, Ultimately, it is preferable to remove it.
【００６９】またこの第２の方法では、ゲルマニウム膜
またはゲルマニウムを含むケイ素膜が結晶性ケイ素膜の
上側に形成されているので容易に除去でき、この点は、
この第２の方法をＴＦＴの製造方法に適用する場合、大
きなアドバンテージとなる。さらに、非晶質ケイ素膜を
成膜した後、ゲルマニウム膜またはゲルマニウムを含む
ケイ素膜を成膜するので、連続成膜が可能である。これ
は、上記第１の方法とは異なり、非晶質ケイ素膜を結晶
化するためのシード膜が非晶質ケイ素膜上に位置するた
めこれらの膜を形成した状態で、シード膜にエネルギー
ビームの照射が可能であるからである。Further, in the second method, the germanium film or the silicon film containing germanium is formed on the upper side of the crystalline silicon film, so that it can be easily removed.
When this second method is applied to a TFT manufacturing method, it is a great advantage. Furthermore, since the germanium film or the silicon film containing germanium is formed after forming the amorphous silicon film, continuous film formation is possible. This is different from the first method in that since the seed film for crystallizing the amorphous silicon film is located on the amorphous silicon film, the energy beam is applied to the seed film with these films formed. It is possible to irradiate.
【００７０】ところで、溶融固化過程にて結晶化された
ゲルマニウム膜またはゲルマニウムを含むケイ素膜の良
好な結晶性を十分に反映させて非晶質ケイ素膜を結晶化
させるためには、両者の界面をクリーンに保つ必要があ
る。従って、ゲルマニウム膜またはゲルマニウムを含む
ケイ素膜と、非晶質ケイ素膜とを、大気に曝すことなく
連続的に成膜することは非常に有効である。但し、この
方法では、ゲルマニウム膜またはゲルマニウムを含むケ
イ素膜にエネルギービームを照射して溶融固化過程にて
該膜を結晶化させる際に、非晶質ケイ素膜にもエネルギ
ービームが照射されてしまうので、ゲルマニウム膜また
はゲルマニウムを含むケイ素膜のみが溶融し、非晶質ケ
イ素膜が溶融しないようなエネルギー範囲でエネルギー
ビームの照射を行うのが望ましい。この工程において非
晶質ケイ素膜が溶融して結晶化すると、それによって結
晶性ケイ素膜の結晶性が決定されてしまうので、本発明
の目的とするような高品質な結晶性ケイ素膜が得られな
いからである。By the way, in order to crystallize the amorphous silicon film by sufficiently reflecting the good crystallinity of the germanium film or the silicon film containing germanium crystallized in the melting and solidifying process, the interface between the two should be formed. You need to keep it clean. Therefore, it is very effective to continuously form the germanium film or the silicon film containing germanium and the amorphous silicon film without exposing them to the atmosphere. However, in this method, when the germanium film or the silicon film containing germanium is irradiated with the energy beam to crystallize the film in the melting and solidification process, the amorphous silicon film is also irradiated with the energy beam. It is desirable to irradiate the energy beam in the energy range such that only the germanium film or the silicon film containing germanium is melted and the amorphous silicon film is not melted. When the amorphous silicon film is melted and crystallized in this step, the crystallinity of the crystalline silicon film is determined thereby, so that a high-quality crystalline silicon film as the object of the present invention can be obtained. Because there is no.
【００７１】第３の方法は、まず、ゲルマニウム膜また
はゲルマニウムを含むケイ素膜を成膜し、その上に非晶
質ケイ素膜を成膜した後、基板裏面側からゲルマニウム
膜またはゲルマニウムを含むケイ素膜にエネルギービー
ムを照射し、該ゲルマニウム膜等を溶融固化過程にて結
晶化させ、その後、加熱処理を施し、非晶質シリコン膜
を結晶化させるものである。この方法では、基板裏面か
らゲルマニウム膜またはゲルマニウムを含むケイ素膜に
エネルギービームを照射するので、使用するエネルギー
ビームを十分透過することができる透光性材料を基板と
して用いる必要がある。In the third method, first, a germanium film or a silicon film containing germanium is formed, an amorphous silicon film is formed thereon, and then a germanium film or a silicon film containing germanium is formed from the back surface side of the substrate. Is irradiated with an energy beam to crystallize the germanium film or the like in a melting and solidifying process, and then heat treatment is performed to crystallize the amorphous silicon film. In this method, since the germanium film or the silicon film containing germanium is irradiated with the energy beam from the back surface of the substrate, it is necessary to use a translucent material capable of sufficiently transmitting the energy beam used as the substrate.
【００７２】この方法は、チャネル面を形成する１００
％ケイ素膜がシード膜の上側に位置しているため、その
ままトップゲート型構造のＴＦＴの製造方法に適用でき
る。This method forms 100 a channel surface.
Since the% silicon film is located on the upper side of the seed film, it can be applied as it is to the manufacturing method of the TFT having the top gate structure.
【００７３】また、この方法でも、上記第２の方法と同
様、シード膜であるゲルマニウム膜またはゲルマニウム
を含むケイ素膜と非晶質ケイ素膜とを形成した状態で、
エネルギービームをシード膜に照射可能であるため、該
シード膜と非晶質ケイ素膜の連続成膜が可能であり、こ
のため、大気中に曝さずに両者を連続成膜することによ
り該両者の界面をクリーンに保つことができ、良好な結
晶性ケイ素膜を得ることができる。但し、この方法で
も、ゲルマニウム膜またはゲルマニウムを含むケイ素膜
にエネルギービームを照射して溶融固化過程にて該膜を
結晶化させる際に、第２の方法と同様に、ゲルマニウム
膜またはゲルマニウムを含むケイ素膜のみが溶融し、非
晶質ケイ素膜が溶融しないようなエネルギー範囲でエネ
ルギービームの照射を行うのが望ましい。Also in this method, similarly to the second method, a germanium film as a seed film or a silicon film containing germanium and an amorphous silicon film are formed,
Since the seed film can be irradiated with the energy beam, it is possible to continuously form the seed film and the amorphous silicon film. Therefore, by continuously forming the seed film and the amorphous silicon film without exposing them to the atmosphere, The interface can be kept clean and a good crystalline silicon film can be obtained. However, also in this method, when the germanium film or the silicon film containing germanium is irradiated with an energy beam to crystallize the film in the melting and solidifying process, as in the second method, a germanium film or a silicon film containing germanium is formed. It is desirable to irradiate the energy beam in the energy range where only the film is melted and the amorphous silicon film is not melted.
【００７４】以上述べた３つの方法は、いずれも、ゲル
マニウム膜またはゲルマニウムを含むケイ素膜の結晶化
処理を、基板を加熱した状態で行うのが望ましい。これ
は、被照射物質の融点とその雰囲気温度（基板温度）と
の温度差が小さいほど固化速度が低下し、良好な結晶性
膜が得られるからである。その際の加熱温度としては、
これも上述したように、２００°Ｃ〜６００°Ｃの範囲
が適当である。また、上述したように、エネルギービー
ムとしては、波長５００ｎｍ以下のレーザー光を用いる
のが最も効率がよい。In all of the above-mentioned three methods, it is desirable to perform the crystallization treatment of the germanium film or the silicon film containing germanium while the substrate is heated. This is because the smaller the temperature difference between the melting point of the substance to be irradiated and the ambient temperature (substrate temperature), the lower the solidification rate and the better crystalline film can be obtained. As the heating temperature at that time,
As described above, the range of 200 ° C to 600 ° C is also suitable. Further, as described above, it is most efficient to use laser light having a wavelength of 500 nm or less as the energy beam.
【００７５】そして、非晶質ケイ素膜を結晶成長させる
際の加熱処理を、温度５５０°Ｃ〜６００°Ｃの範囲内
で行うことが望ましい。従来、非晶質ケイ素膜の固相結
晶化には、６００℃以上の温度での熱処理が必要であっ
たが、本発明では良好な結晶性を有するゲルマニウム膜
またはゲルマニウムを含むケイ素膜をシードとして非晶
質ケイ素膜を結晶化しているので、その結晶化エネルギ
ーが低減されて、従来より５０°Ｃも低い温度でも結晶
成長が起こる。また、溶融固化過程にて結晶化されたゲ
ルマニウム膜またはゲルマニウムを含むケイ素膜の良好
な結晶性を十分に反映させて非晶質ケイ素膜を結晶化さ
せるためには、ゆっくりと成長させる方がよく、また、
ガラス基板の耐熱性の面からも、上記非晶質ケイ素膜の
結晶化を、結晶化温度の下限である５５０℃より高く６
００℃より低い温度範囲で行うのが望ましい。Then, it is desirable that the heat treatment for crystal growth of the amorphous silicon film is performed at a temperature in the range of 550 ° C. to 600 ° C. Conventionally, solid phase crystallization of an amorphous silicon film requires heat treatment at a temperature of 600 ° C. or higher, but in the present invention, a germanium film having good crystallinity or a silicon film containing germanium is used as a seed. Since the amorphous silicon film is crystallized, its crystallization energy is reduced and crystal growth occurs even at a temperature as low as 50 ° C. as compared with the conventional case. In order to crystallize the amorphous silicon film by sufficiently reflecting the good crystallinity of the germanium film or the silicon film containing germanium crystallized in the melting and solidification process, it is better to grow slowly. ,Also,
In view of the heat resistance of the glass substrate, the crystallization of the amorphous silicon film is higher than 550 ° C. which is the lower limit of the crystallization temperature.
It is desirable to carry out at a temperature range lower than 00 ° C.
【００７６】以下、本発明の実施の形態について説明す
る。The embodiments of the present invention will be described below.
【００７７】（実施形態１）図１は本発明の実施形態１
による半導体装置及びその製造方法を説明するための図
であり、図１（ａ）〜図１（ｅ）は該製造方法の主要工
程における断面構造を示している。(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
2A to 2E are sectional views for explaining a semiconductor device and a method of manufacturing the semiconductor device, and FIGS. 1A to 1E show sectional structures in main steps of the manufacturing method.
【００７８】図において、１００は、本実施形態による
半導体装置であり、そのガラス基板１０１上には、絶縁
性の下地膜１０２を介してＮ型ＴＦＴ１００ａが形成さ
れている。このＴＦＴ１００ａは、アクティブマトリク
ス型液晶表示装置のドライバー回路や画素のスイッチン
グ素子として用いることができる。また、液晶表示装置
のみでなく、密着型イメージセンサー、三次元ＩＣ等、
さらに一般に言われている薄膜集積回路にも利用できる
ことは言うまでもない。In the figure, reference numeral 100 denotes the semiconductor device according to the present embodiment, in which an N-type TFT 100a is formed on a glass substrate 101 via an insulating base film 102. The TFT 100a can be used as a driver circuit of an active matrix liquid crystal display device or a switching element of a pixel. In addition to liquid crystal display devices, contact image sensors, three-dimensional ICs, etc.
Needless to say, it can also be applied to a generally-known thin film integrated circuit.
【００７９】以下詳述すると、上記下地膜１０２上に
は、エネルギービーム照射による溶融固化過程で結晶化
したゲルマニウム膜またはゲルマニウムを含むケイ素膜
１０３ｉと、それをシードとして結晶化させた結晶性ケ
イ素膜１０４ｉとが島状に形成されている。上記ＴＦＴ
１００ａの活性領域である結晶性ケイ素膜１０４ｉは、
チャネル領域１０９およびその両側のソース，ドレイン
領域１１０、１１１から構成されている。該結晶性ケイ
素膜１０４ｉ上には、ゲート絶縁膜１０６を介してチャ
ネル領域１０９と対向するようにゲート電極１０７が形
成されている。More specifically, a germanium film or a silicon film 103i containing germanium crystallized in the melting and solidification process by energy beam irradiation, and a crystalline silicon film crystallized using it as a seed are formed on the base film 102. 104i are formed in an island shape. Above TFT
The crystalline silicon film 104i, which is the active region of 100a, is
The channel region 109 and source / drain regions 110 and 111 on both sides thereof are formed. A gate electrode 107 is formed on the crystalline silicon film 104i so as to face the channel region 109 via the gate insulating film 106.
【００８０】また、該ゲート電極１０７の表面には、こ
れを覆うよう酸化物層１０８が形成され、さらにＴＦＴ
１００ａの全面を覆うよう層間絶縁膜１１３が形成され
ている。該層間絶縁膜１１３には、上記ソース，ドレイ
ン領域１１０，１１１に対応する位置にコンタクトホー
ル１１３ａが形成されており、ソース，ドレイン領域１
１０，１１１は、該コンタクトホール１１３ａを介して
ＴＦＴの電極配線１１４、１１５に電気的に接続されて
いる。On the surface of the gate electrode 107, an oxide layer 108 is formed so as to cover the surface of the gate electrode 107.
An interlayer insulating film 113 is formed so as to cover the entire surface of 100a. Contact holes 113a are formed in the interlayer insulating film 113 at positions corresponding to the source / drain regions 110 and 111.
10 and 111 are electrically connected to the electrode wirings 114 and 115 of the TFT through the contact holes 113a.
【００８１】次に製造方法について説明する。Next, the manufacturing method will be described.
【００８２】まず、図１（ａ）に示すように、ガラス板
などからなる絶縁性基板１０１上に、例えばスパッタリ
ング法により、厚さ２００ｎｍ程度の酸化ケイ素からな
る下地膜１０２を形成する。この酸化ケイ素膜１０２
は、ガラス基板からその上のＴＦＴ側への不純物の拡散
を防ぐ働きがある。First, as shown in FIG. 1A, a base film 102 made of silicon oxide having a thickness of about 200 nm is formed on an insulating substrate 101 made of a glass plate or the like by, for example, a sputtering method. This silicon oxide film 102
Has a function of preventing diffusion of impurities from the glass substrate to the TFT side on the glass substrate.
【００８３】次に、減圧ＣＶＤ法やプラズマＣＶＤ法、
またはスパッタリング法などにより、厚さ１０〜５０ｎ
ｍのゲルマニウム膜またはシリコンゲルマニウム（Ｓｉ
1-XＧｅX）膜１０３を成膜する。ここでは、減圧ＣＶＤ
法を用い、温度５５０℃でＳｉＨ4とＧｅＨ4との混合ガ
スを分解・反応させて膜厚３０ｎｍのシリコンゲルマニ
ウム（Ｓｉ0.5Ｇｅ0.5）膜１０３を成膜した。該シリコ
ンゲルマニウム膜１０３のゲルマニウム分率Ｘは、Ｓｉ
Ｈ4とＧｅＨ4との流量比により決定される。ちなみに、
このＳｉ0.5Ｇｅ0.5膜１０３の融点は１１８０℃程度で
あり、成膜と同時に既に結晶化されている。Next, a low pressure CVD method or a plasma CVD method,
Alternatively, the thickness may be 10 to 50 n by a sputtering method or the like.
m germanium film or silicon germanium (Si
A 1-X GeX ) film 103 is formed. Here, low pressure CVD
Method, a mixed gas of SiH4 and GeH4 was decomposed and reacted at a temperature of 550 ° C. to form a silicon germanium (Si0.5 Ge0.5 ) film 103 having a film thickness of 30 nm. The germanium fraction X of the silicon germanium film 103 is Si
It is determined by the flow rate ratio of H4 and GeH4 . By the way,
The melting point of this Si0.5 Ge0.5 film 103 is about 1180 ° C., and it has already been crystallized at the same time as the film formation.
【００８４】その後、図１（ａ）に示すように、基板上
方からレーザー光１０５を照射することにより、Ｓｉ
0.5Ｇｅ0.5膜１０３を再結晶化する。この時のレーザー
光１０５としては、波長５００ｎｍ以下のレーザーであ
るＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス
幅４０ｎｓｅｃ）を用いた。レーザー光の照射条件は、
照射時に基板を２００〜６００℃、例えば４００℃に加
熱し、エネルギー密度１００〜２５０ｍＪ／ｃｍ2、例
えば２００ｍＪ／ｃｍ2で、照射スポット１カ所に付き
２０ショット照射するものとした。これにより、Ｓｉ
0.5Ｇｅ0.5膜１０３は、その融点以上に加熱され、溶融
して固化する過程において良好な結晶性を有するＳｉ
0.5Ｇｅ0.5膜１０３ｃとなる。Thereafter, as shown in FIG. 1A, the laser beam 105 is irradiated from above the substrate, and
The 0.5 Ge0.5 film 103 is recrystallized. As the laser beam 105 at this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) which is a laser having a wavelength of 500 nm or less was used. Laser light irradiation conditions are
200 to 600 ° C. The substrate upon irradiation, e.g., heated to 400 ° C., the energy density 100~250mJ / cm2, for example, 200 mJ / cm2, and shall be 20 shots per irradiation spot one place. This allows Si
The 0.5 Ge0.5 film 103 has a high crystallinity in the process of being melted and solidified by being heated above its melting point.
It becomes the0.5 Ge0.5 film 103c.
【００８５】続いて、この結晶性Ｓｉ0.5Ｇｅ0.5膜１０
３ｃの表面を、フッ酸（ＨＦ）水溶液により洗浄し、自
然酸化膜を十分に除去した後すぐに、図１（ｂ）に示す
ように、減圧ＣＶＤ法等による厚さ２０〜１００ｎｍ、
例えば３０ｎｍの真性（Ｉ型）非晶質ケイ素膜（ａ−Ｓ
ｉ膜）１０４を成膜する。Subsequently, the crystalline Si0.5 Ge0.5 film 10 is formed.
Immediately after the surface of 3c is washed with an aqueous solution of hydrofluoric acid (HF) to sufficiently remove the natural oxide film, as shown in FIG. 1 (b), as shown in FIG.
For example, a 30 nm intrinsic (I-type) amorphous silicon film (a-S)
i film) 104 is formed.
【００８６】これを水素還元雰囲気下または不活性雰囲
気下、加熱温度５５０〜６００℃、数時間から数十時間
の処理時間という条件で、例えば加熱温度５８０℃、処
理時間２０時間でもってアニール処理を行うことによ
り、上記ａ−Ｓｉ膜１０４を結晶化させる。この際、ａ
−Ｓｉ膜１０４は、その下層の結晶性Ｓｉ0.5Ｇｅ0.5膜
１０３ｃの良好な結晶性を反映して結晶化され、図１
（ｂ）に示すように、高品質な結晶性ケイ素膜１０４ｃ
となる。This is annealed in a hydrogen reducing atmosphere or an inert atmosphere under the conditions of a heating temperature of 550 to 600 ° C. and a processing time of several hours to several tens hours, for example, a heating temperature of 580 ° C. and a processing time of 20 hours. By doing so, the a-Si film 104 is crystallized. At this time, a
The -Si film 104 is crystallized by reflecting the good crystallinity of the crystalline Si0.5 Ge0.5 film 103c thereunder, and
As shown in (b), a high-quality crystalline silicon film 104c
Becomes
【００８７】以上のような処理により得られた高品質な
結晶性ケイ素膜１０４ｃおよび結晶性Ｓｉ0.5Ｇｅ0.5膜
１０３ｃの不要な部分を除去し、図１（ｃ）に示すよう
な素子間分離を行って、後にＴＦＴの活性領域，つまり
チャネル領域１０９、ソース，ドレイン領域１１０，１
１１となる島状の結晶性ケイ素膜１０４ｉを形成する。
この時、該結晶性ケイ素膜１０４ｉの下側には、これと
同一パターンの結晶性Ｓｉ0.5Ｇｅ0.5膜１０３ｉが残
る。Unnecessary portions of the high-quality crystalline silicon film 104c and the crystalline Si0.5 Ge0.5 film 103c obtained by the above-described processing are removed, and element isolation as shown in FIG. 1C is performed. After that, the active region of the TFT, that is, the channel region 109, the source / drain regions 110, 1
An island-shaped crystalline silicon film 104i to be 11 is formed.
At this time, the crystalline Si0.5 Ge0.5 film 103i having the same pattern as the crystalline silicon film 104i remains below the crystalline silicon film 104i.
【００８８】次に、図１（ｄ）に示すように、活性領域
となる結晶性ケイ素膜１０４ｉを覆うように厚さ２０〜
１５０ｎｍ、例えば１００ｎｍの酸化ケイ素膜をゲート
絶縁膜１０６として成膜する。ここでは、ＴＥＯＳ（Ｔ
ｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔ
ｅ）を原料として、これを酸素と共にＲＦプラズマＣＶ
Ｄ法により処理して、分解・堆積した。このときの基板
温度は、例えば１５０〜６００℃、好ましくは３００〜
４００℃である。なお、上記酸化ケイ素膜の形成は、上
記ＴＥＯＳを原料として、これをオゾンガスと共に減圧
ＣＶＤ法または常圧ＣＶＤ法により処理して行ってもよ
い。この場合の基板温度は、例えば３５０〜６００℃、
好ましくは４００〜５５０℃である。さらに、該酸化ケ
イ素膜の成膜後、ゲート絶縁膜自身のバルク特性，およ
び結晶性ケイ素膜とゲート絶縁膜との界面特性を向上す
るために、不活性ガス雰囲気下、４００〜６００℃で３
０〜６０分のアニールを行った。Next, as shown in FIG. 1D, a thickness of 20 to 20 is formed so as to cover the crystalline silicon film 104i to be the active region.
A silicon oxide film of 150 nm, for example 100 nm, is formed as the gate insulating film 106. Here, TEOS (T
Etra Ethoxy Ortho Silicat
RF plasma CV with e) as raw material together with oxygen
It was treated by method D, decomposed and deposited. The substrate temperature at this time is, for example, 150 to 600 ° C., preferably 300 to
It is 400 ° C. The silicon oxide film may be formed by treating the TEOS as a raw material with ozone gas by a low pressure CVD method or a normal pressure CVD method. The substrate temperature in this case is, for example, 350 to 600 ° C.,
It is preferably 400 to 550 ° C. Further, after the formation of the silicon oxide film, in order to improve the bulk characteristics of the gate insulating film itself and the interface characteristics between the crystalline silicon film and the gate insulating film, the temperature is set to 3 to 400 ° C. in an inert gas atmosphere at 400 to 600 ° C.
Annealing was performed for 0 to 60 minutes.
【００８９】続いて、スパッタリング法により、厚さ４
００〜８００ｎｍ、例えば６００ｎｍのアルミニウムを
成膜し、これをパターニングしてゲート電極１０７を形
成する。Then, a thickness of 4 is obtained by the sputtering method.
A film of aluminum having a thickness of 00 to 800 nm, for example 600 nm, is formed and patterned to form a gate electrode 107.
【００９０】さらに、図１（ｄ）に示すように、ゲート
電極１０７の表面を陽極酸化して表面に酸化物層１０８
を形成する。ここでは、上記陽極酸化は酒石酸が１〜５
％含まれたエチレングリコール溶液中で行った。このと
き、陽極酸化処理は、最初一定電流で２２０Ｖまで電圧
を上げ、その状態を１時間保持して終了した。これによ
り厚さ２００ｎｍの酸化物層１０８を形成した。なお、
この酸化物層１０８の厚さは、後のイオンドーピング工
程において、オフセットゲート領域の長さとなるので、
オフセットゲート領域の長さをこの陽極酸化工程で制御
することができる。Further, as shown in FIG. 1D, the surface of the gate electrode 107 is anodized to form an oxide layer 108 on the surface.
To form Here, tartaric acid is used in the anodization of 1-5.
% Ethylene glycol solution. At this time, the anodizing treatment was completed by first increasing the voltage to 220 V with a constant current and maintaining the state for 1 hour. Thus, the oxide layer 108 having a thickness of 200 nm was formed. In addition,
The thickness of the oxide layer 108 becomes the length of the offset gate region in a later ion doping process.
The length of the offset gate region can be controlled by this anodization process.
【００９１】次に、イオンドーピング法により、ゲート
電極１０７およびその表面を覆う酸化物層１０８をマス
クとして、活性領域に不純物（リン）を注入する。ドー
ピングガスとしてはフォスフィン（ＰＨ3）を用い、加
速電圧は６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量は
１×１０15〜８×１０15ｃｍ-2、例えば２×１０15ｃｍ
-2とする。これにより、不純物が注入された領域１１０
と１１１は後にＴＦＴのソース，ドレイン領域となり、
ゲート電極１０７および酸化物層１０８にマスクされて
不純物が注入されない領域１０９は、後にＴＦＴのチャ
ネル領域となる。Next, an impurity (phosphorus) is implanted into the active region by ion doping using the oxide layer 108 covering the gate electrode 107 and its surface as a mask. Phosphine (PH3 ) is used as the doping gas, the acceleration voltage is 60 to 90 kV, for example 80 kV, and the dose amount is 1 × 1015 to 8 × 1015 cm-2 , for example 2 × 1015 cm.
-2 . As a result, the region 110 in which the impurities are implanted
And 111 will later become the source and drain regions of the TFT,
A region 109 which is masked by the gate electrode 107 and the oxide layer 108 and into which impurities are not implanted becomes a channel region of the TFT later.
【００９２】続いて、図１（ｄ）に示すように、レーザ
ー光１１２を照射してアニールを行い、イオン注入した
不純物の活性化を行うと共に、上記不純物導入工程で結
晶性が劣化した部分の結晶性を回復させる。この時のレ
ーザー光１１２としては、ＸｅＣｌエキシマレーザー
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。
レーザー光の照射は、エネルギー密度１５０〜４００ｍ
Ｊ／ｃｍ2、好ましくは２００〜２５０ｍＪ／ｃｍ2で行
った。このようにして形成されたＮ型不純物（リン）領
域１１０、１１１のシート抵抗は、２００〜８００Ω／
□であった。Subsequently, as shown in FIG. 1D, annealing is performed by irradiating laser light 112 to activate the ion-implanted impurities, and at the same time, the crystallinity of the portion deteriorated in the impurity introduction step is removed. Restores crystallinity. As the laser beam 112 at this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used.
Irradiation with laser light has an energy density of 150 to 400 m.
J / cm2 , preferably 200 to 250 mJ / cm2 . The sheet resistance of the N-type impurity (phosphorus) regions 110 and 111 thus formed is 200 to 800 Ω /
It was □.
【００９３】その後、図１（ｅ）に示すように、厚さ６
００ｎｍ程度の酸化ケイ素膜または窒化ケイ素膜を層間
絶縁膜１１３として形成する。酸化ケイ素膜を用いる場
合には、ＴＥＯＳを原料として、これと酸素とのプラズ
マＣＶＤ法での処理、または該ＴＥＯＳとオゾンとの減
圧ＣＶＤ法もしくは常圧ＣＶＤ法での処理を行えば、段
差被覆性に優れた良好な層間絶縁膜が得られる。なお、
上記層間絶縁膜として、ＳｉＨ4とＮＨ3を原料ガスとし
てプラズマＣＶＤ法により成膜された窒化ケイ素膜を用
いると、活性領域とゲート絶縁膜との界面への水素原子
の供給により、ＴＦＴ特性を劣化させる不対結合手を低
減できる効果がある。After that, as shown in FIG.
A silicon oxide film or a silicon nitride film having a thickness of about 00 nm is formed as the interlayer insulating film 113. In the case of using a silicon oxide film, if TEOS is used as a raw material and plasma and oxygen are applied to the TEOS or the TEOS and ozone are processed by a low pressure CVD method or a normal pressure CVD method, a step coverage is obtained. A good interlayer insulating film having excellent properties can be obtained. In addition,
When a silicon nitride film formed by a plasma CVD method using SiH4 and NH3 as source gases is used as the interlayer insulating film, the TFT characteristics are improved by supplying hydrogen atoms to the interface between the active region and the gate insulating film. This has the effect of reducing unpaired bonds that deteriorate.
【００９４】次に、層間絶縁膜１１３およびゲート絶縁
膜１０６にコンタクトホール１１３ａを形成して、金属
材料、例えば窒化チタンとアルミニウムの二層膜からな
るＴＦＴの電極配線１１４、１１５を形成する。ここで
窒化チタン膜は、バリア膜としてアルミニウムが半導体
層に拡散するのを防止する働きがある。そして最後に、
１気圧の水素雰囲気下での、温度３５０℃、処理時間３
０分のアニールを行って、図１（ｅ）に示すＴＦＴ１０
０ａを完成する。Next, contact holes 113a are formed in the interlayer insulating film 113 and the gate insulating film 106 to form the electrode wirings 114 and 115 of the TFT made of a two-layer film of a metal material such as titanium nitride and aluminum. Here, the titanium nitride film functions as a barrier film to prevent aluminum from diffusing into the semiconductor layer. And finally,
In a hydrogen atmosphere of 1 atm, temperature 350 ° C, treatment time 3
After annealing for 0 minutes, the TFT 10 shown in FIG.
Complete 0a.
【００９５】このＴＦＴ１００ａを、画素電極のスイッ
チング素子として用いる場合には、電極１１４、１１５
の一方をＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）
等の透明導電膜からなる画素電極に接続し、他方の電極
から信号を入力するようにする。また、このＴＦＴ１０
０ａを薄膜集積回路に用いる場合には、ゲート電極１０
７上にもコンタクトホールを形成し、必要とする配線を
施せばよい。When the TFT 100a is used as a switching element for a pixel electrode, the electrodes 114 and 115 are used.
One side is ITO (Indium Tin Oxide)
It is connected to a pixel electrode made of a transparent conductive film such as, and a signal is input from the other electrode. In addition, this TFT 10
When 0a is used in a thin film integrated circuit, the gate electrode 10
A contact hole may be formed also on 7 and a necessary wiring may be provided.
【００９６】このようにして作製したＮ型ＴＦＴは、電
界効果移動度１２０〜１５０ｃｍ2／Ｖｓ、閾値電圧１
〜２Ｖという良好なオン特性を示した。また該ＴＦＴで
は、オフ時のリーク電流を小さく抑えることができた。The N-type TFT thus manufactured has a field effect mobility of 120 to 150 cm2 / Vs and a threshold voltage of 1
It showed a good ON characteristic of ˜2V. Further, in the TFT, the leakage current when turned off could be suppressed to a small value.
【００９７】（実施形態２）図２は本発明の実施形態２
による半導体装置及びその製造方法を説明するための図
であり、図２（ａ）〜図２（ｅ）は該製造方法の主要工
程における断面構造を示している。(Second Embodiment) FIG. 2 shows a second embodiment of the present invention.
2A to 2E are sectional views for explaining a semiconductor device and a method of manufacturing the same according to FIG.
【００９８】図において、２００は、本実施形態による
半導体装置であり、そのガラス基板２０１上には、絶縁
性の下地膜２０２を介してＰ型ＴＦＴ２００ａが形成さ
れている。このＴＦＴ２００ａは、アクティブマトリク
ス型液晶表示装置のドライバー回路や画素のスイッチン
グ素子として用いることができ、さらに、液晶表示装置
のみでなく、上述した薄膜集積回路にも利用できること
は言うまでもない。In the figure, reference numeral 200 denotes the semiconductor device according to the present embodiment, in which a P-type TFT 200a is formed on a glass substrate 201 via an insulating base film 202. It is needless to say that the TFT 200a can be used as a driver circuit of an active matrix liquid crystal display device or a switching element of a pixel, and can be used not only in the liquid crystal display device but also in the above-mentioned thin film integrated circuit.
【００９９】以下詳述すると、上記下地膜２０２上に
は、エネルギービーム照射による溶融固化過程で結晶化
したゲルマニウム膜またはゲルマニウムを含むケイ素膜
をシードとして結晶化させた結晶性ケイ素膜２０４ｉが
形成されている。この結晶性ケイ素膜２０４ｉは、ＴＦ
Ｔの活性領域となっており、チャネル領域２０９および
その両側のソース，ドレイン領域２１０、２１１から構
成されている。該結晶性ケイ素膜２０４ｉ上には、ゲー
ト絶縁膜２０６を介してチャネル領域２０９と対向する
ようゲート電極２０７が形成されている。そして、該Ｔ
ＦＴ２００ａの表面にはこれを覆うよう層間絶縁膜２１
３が形成されており、該層間絶縁膜２１３の、上記ＴＦ
Ｔのソース，ドレイン領域２１０、２１１に対応する位
置には、コンタクトホール２１３ａが形成されている。
そして、上記ソース，ドレイン領域２１０、２１１は、
上記コンタクトホール２１３ａを介してＴＦＴの電極配
線２１４、２１５に電気的に接続されている。More specifically, a crystalline silicon film 204i is formed on the base film 202 by crystallizing a germanium film crystallized in the melting and solidification process by energy beam irradiation or a silicon film containing germanium as a seed. ing. This crystalline silicon film 204i is TF
It is an active region of T and includes a channel region 209 and source / drain regions 210 and 211 on both sides thereof. A gate electrode 207 is formed on the crystalline silicon film 204i so as to face the channel region 209 via the gate insulating film 206. And the T
An interlayer insulating film 21 is formed on the surface of the FT 200a so as to cover it.
3 is formed, and the TF of the interlayer insulating film 213 is formed.
Contact holes 213a are formed at positions corresponding to the T source and drain regions 210 and 211.
The source / drain regions 210 and 211 are
It is electrically connected to the electrode wirings 214 and 215 of the TFT through the contact hole 213a.
【０１００】次に製造方法について説明する。Next, the manufacturing method will be described.
【０１０１】まず、図２（ａ）に示すように、ガラス板
などからなる絶縁性基板２０１上に、例えばスパッタリ
ング法により、厚さ２００ｎｍ程度の酸化ケイ素からな
る下地膜２０２を形成する。First, as shown in FIG. 2A, a base film 202 made of silicon oxide and having a thickness of about 200 nm is formed on an insulating substrate 201 made of a glass plate or the like by, for example, a sputtering method.
【０１０２】次に、プラズマＣＶＤ法により、ＳｉＨ4
ガスを原料として、厚さ２０〜１００ｎｍ、例えば５０
ｎｍの真性（Ｉ）型ａ−Ｓｉ膜２０４を成膜し、引き続
いてプラズマＣＶＤ法により、ＧｅＨ4ガスを原料とし
て、厚さ３０〜１００ｎｍ、例えば５０ｎｍの真性非晶
質ゲルマニウム（ａ−Ｇｅ）膜２０３を成膜する。な
お、このａ−Ｇｅ膜２０３に代えて、上記実施形態１で
示したようなシリコンゲルマニウム膜を形成することも
できる。ここでは、マルチェンバー型のプラズマＣＶＤ
装置を用いて、ａ−Ｓｉ膜２０４とａ−Ｇｅ膜２０３と
を大気中に曝すことなく連続して成膜した。Next, by a plasma CVD method, SiH4
Using gas as a raw material, the thickness is 20 to 100 nm, for example, 50
Intrinsic (I) type a-Si film 204 having a thickness of 30 nm is formed by a plasma CVD method using GeH4 gas as a raw material and having a thickness of 30 to 100 nm, for example, 50 nm. The film 203 is formed. Instead of the a-Ge film 203, the silicon germanium film as shown in the first embodiment can be formed. Here, a multi-chamber type plasma CVD
Using the apparatus, the a-Si film 204 and the a-Ge film 203 were continuously formed without being exposed to the atmosphere.
【０１０３】その後、図２（ａ）に示すように、基板上
方からレーザー光２０５を照射することにより、ａ−Ｇ
ｅ膜２０３を結晶化する。この時のレーザー光２０５と
しては、波長５００ｎｍ以下のレーザーであるＸｅＣｌ
エキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓ
ｅｃ）を用いた。レーザー光の照射条件は、照射時に基
板を２００〜６００℃、例えば４００℃に加熱し、エネ
ルギー密度５０〜１５０ｍＪ／ｃｍ2、例えば１００ｍ
Ｊ／ｃｍ2で照射スポット１カ所に付き４ショット照射
するものとした。これにより、ａ−Ｓｉ膜２０４の上側
のａ−Ｇｅ膜２０３のみが溶融して固化する過程にて、
該ａ−Ｇｅ膜２０３は良好な結晶性を有するＧｅ膜２０
３ｃとなる。また、下層のａ−Ｓｉ膜２０４は溶融せ
ず、結晶化されずにそのまま非晶質状態が維持される。After that, as shown in FIG. 2A, by irradiating the laser beam 205 from above the substrate, a-G
The e film 203 is crystallized. The laser light 205 at this time is XeCl, which is a laser with a wavelength of 500 nm or less.
Excimer laser (wavelength 308 nm, pulse width 40 ns
ec) was used. The irradiation condition of the laser light is that the substrate is heated to 200 to 600 ° C., for example, 400 ° C., and the energy density is 50 to 150 mJ / cm2 , for example, 100 m during irradiation.
Irradiation of 4 shots per J / cm2 was carried out at one irradiation spot. As a result, in the process of melting and solidifying only the a-Ge film 203 on the upper side of the a-Si film 204,
The a-Ge film 203 is a Ge film 20 having good crystallinity.
3c. Further, the lower a-Si film 204 is not melted, is not crystallized, and is kept in the amorphous state as it is.
【０１０４】そして、不活性雰囲気下で、かつ加熱温度
５５０℃で３０時間アニール処理を行って、上記ａ−Ｓ
ｉ膜２０４を結晶化させる。この際、ａ−Ｓｉ膜２０４
は、その上側の結晶性ゲルマニウム膜２０３ｃの良好な
結晶性を反映して結晶化され、図２（ｂ）に示すよう
に、高品質な結晶性ケイ素膜２０４ｃとなる。Then, annealing treatment is performed in an inert atmosphere at a heating temperature of 550 ° C. for 30 hours, and the a-S
The i film 204 is crystallized. At this time, the a-Si film 204
Is crystallized by reflecting the good crystallinity of the crystalline germanium film 203c on the upper side thereof, and becomes a high-quality crystalline silicon film 204c as shown in FIG. 2B.
【０１０５】次に、結晶性ゲルマニウム膜２０３ｃのみ
をエッチング除去する。ここでは、エッチャントとし
て、ＨＦ：Ｈ2Ｏ2：Ｈ2Ｏの比が１：４：５である混合
液を用いて、室温で上記結晶性ゲルマニウム膜２０３ｃ
のエッチングを行った。このようなエッチャントを用い
ることにより、シリコンとゲルマニウムとのエッチング
選択比を十分に取ることができ、該ゲルマニウム膜２０
３ｃをその下側の結晶性ケイ素膜２０４ｃを大きくエッ
チングすることなく、選択エッチングすることができ
る。Next, only the crystalline germanium film 203c is removed by etching. Here, the crystalline germanium film 203c is used as an etchant at room temperature by using a mixed solution having a ratio of HF: H2 O2 : H2 O of 1: 4: 5.
Was etched. By using such an etchant, a sufficient etching selection ratio between silicon and germanium can be obtained, and the germanium film 20 can be obtained.
3c can be selectively etched without significantly etching the crystalline silicon film 204c therebelow.
【０１０６】その後、結晶性ケイ素膜２０４ｃの不要な
部分を除去し、図２（ｃ）に示すような素子間分離を行
って、後にＴＦＴの活性領域，つまりチャネル領域２０
９、ソース，ドレイン領域２１０，２１１となる島状の
結晶性ケイ素膜２０４ｉを形成する。After that, unnecessary portions of the crystalline silicon film 204c are removed, element isolation is performed as shown in FIG. 2C, and the active region of the TFT, that is, the channel region 20 is later formed.
9. An island-shaped crystalline silicon film 204i to be the source / drain regions 210 and 211 is formed.
【０１０７】次に、図２（ｄ）に示すように、活性領域
となる結晶性ケイ素膜２０４ｉを覆うように厚さ２０〜
１５０ｎｍの酸化ケイ素膜をゲート絶縁膜２０６として
成膜する。ここでは、スパッタリング法を用いて１００
ｎｍの酸化ケイ素膜を成膜した。またスパッタリング処
理のターゲットとしては酸化ケイ素を用い、スパッタリ
ング時の基板温度は２００〜４００℃、例えば３５０℃
とし、スパッタリング処理における雰囲気は、酸素とア
ルゴンとの比率がアルゴン／酸素＝０〜０．５、例えば
０．１以下であるものとした。Next, as shown in FIG. 2D, a thickness of 20 to 20 is formed so as to cover the crystalline silicon film 204i to be the active region.
A 150 nm silicon oxide film is formed as the gate insulating film 206. Here, the sputtering method is used for 100
nm silicon oxide film was formed. Silicon oxide is used as the target for the sputtering process, and the substrate temperature during sputtering is 200 to 400 ° C., for example 350 ° C.
The atmosphere in the sputtering process was such that the ratio of oxygen and argon was argon / oxygen = 0 to 0.5, for example 0.1 or less.
【０１０８】続いて、スパッタリング法により、厚さ４
００ｎｍのアルミニウムを成膜し、これをパターニング
してゲート電極２０７を形成する。Then, a thickness of 4 is obtained by the sputtering method.
A film of aluminum having a thickness of 00 nm is formed and patterned to form a gate electrode 207.
【０１０９】その後、イオンドーピング法により、ゲー
ト電極２０７をマスクとして、活性領域に不純物（ホウ
素）を注入する。ここでは、ドーピングガスとしてはジ
ボラン（Ｂ2Ｈ6）を用い、加速電圧は４０〜８０ｋＶ、
例えば６５ｋＶ、ドーズ量は１×１０15〜８×１０15ｃ
ｍ-2、例えば５×１０15ｃｍ-2としている。これによ
り、不純物が注入された領域２１０と２１１は、後にＴ
ＦＴのソース，ドレイン領域となり、ゲート電極２０７
にマスクされて不純物が注入されない領域２０９は、後
にＴＦＴのチャネル領域となる。After that, an impurity (boron) is implanted into the active region by ion doping using the gate electrode 207 as a mask. Here, diborane (B2 H6 ) is used as the doping gas, the acceleration voltage is 40 to 80 kV,
For example, 65 kV, the dose amount is 1 × 1015 to 8 × 1015 c
m−2 , for example, 5 × 1015 cm−2 . As a result, the regions 210 and 211 into which the impurities have been implanted will later have a T
The gate electrode 207 becomes the source and drain regions of the FT.
The region 209 which is masked by and is not implanted with impurities becomes a channel region of the TFT later.
【０１１０】次に、図２（ｄ）に示すように、レーザー
光２１２を全面に照射してアニールを行い、イオン注入
した不純物の活性化を行うと共に、上記不純物導入工程
で結晶性が劣化した部分の結晶性を回復させる。この時
のレーザー光２１２としては、ＫｒＦエキシマレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。
レーザー光の照射は、エネルギー密度１５０〜４００ｍ
Ｊ／ｃｍ2、好ましくは２００〜２５０ｍＪ／ｃｍ2の条
件で行った。このようにして形成されたＰ型不純物（ホ
ウ素）領域２１０及び２１１のシート抵抗は、５００〜
９００Ω／□であった。Next, as shown in FIG. 2D, the entire surface is irradiated with a laser beam 212 for annealing to activate the ion-implanted impurities, and the crystallinity is deteriorated in the impurity introduction step. Restores the crystallinity of the part. As the laser beam 212 at this time, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used.
Irradiation with laser light has an energy density of 150 to 400 m.
It was carried out under the condition of J / cm2 , preferably 200 to 250 mJ / cm2 . The sheet resistance of the P-type impurity (boron) regions 210 and 211 thus formed is 500 to
It was 900Ω / □.
【０１１１】続いて、図２（ｅ）に示すように、全面に
厚さ６００ｎｍ程度の酸化ケイ素膜を層間絶縁膜２１３
として形成する。この場合、上記ＴＥＯＳを原料とし
て、これと酸素とのプラズマＣＶＤ法での処理、または
該ＴＥＯＳとオゾンとの減圧ＣＶＤ法もしくは常圧ＣＶ
Ｄ法での処理を行えば、段差被覆性に優れた良好な層間
絶縁膜が得られる。Subsequently, as shown in FIG. 2E, a silicon oxide film having a thickness of about 600 nm is formed on the entire surface by an interlayer insulating film 213.
To form as. In this case, the above TEOS is used as a raw material, a plasma CVD process of the TEOS and oxygen is performed, or a low pressure CVD process or a normal pressure CV of the TEOS and ozone is performed.
By performing the process by the D method, a good interlayer insulating film having excellent step coverage can be obtained.
【０１１２】その後、層間絶縁膜２１３およびゲート絶
縁膜２０６にコンタクトホール２１３ａを形成して、金
属材料、例えば窒化チタンとアルミニウムの二層膜によ
り、ＴＦＴの電極配線２１４、２１５を形成する。After that, contact holes 213a are formed in the interlayer insulating film 213 and the gate insulating film 206, and the electrode wirings 214 and 215 of the TFT are formed by a two-layer film of a metal material such as titanium nitride and aluminum.
【０１１３】そして最後に、水素のプラズマ雰囲気下
で、処理温度３５０℃、処理時間３０分のアニールを行
って、図２（ｅ）に示すＴＦＴ２００ａを完成する。Finally, annealing is performed in a hydrogen plasma atmosphere at a processing temperature of 350 ° C. for a processing time of 30 minutes to complete the TFT 200a shown in FIG.
【０１１４】このＴＦＴ２００ａを、画素電極のスイッ
チング素子として用いる場合には、電極２１４、２１５
の一方をＩＴＯ等の透明導電膜からなる画素電極に接続
し、他方の電極から信号を入力するようにする。また、
このＴＦＴを薄膜集積回路に用いる場合には、ゲート電
極２０７上にもコンタクトホールを形成し、必要とする
配線を施せばよい。When the TFT 200a is used as a switching element for a pixel electrode, the electrodes 214 and 215 are used.
One of them is connected to a pixel electrode made of a transparent conductive film such as ITO, and a signal is input from the other electrode. Also,
When this TFT is used in a thin film integrated circuit, a contact hole may be formed also on the gate electrode 207 and necessary wiring may be provided.
【０１１５】このようにして作製したＰ型ＴＦＴは、電
界効果移動度７０〜９０ｃｍ2／Ｖｓ、閾値電圧−３〜
−４Ｖという良好なオン特性を示した。また、該ＴＦＴ
では、オフ時のリーク電流を小さく抑えることができ
た。The P-type TFT thus manufactured has a field effect mobility of 70 to 90 cm2 / Vs and a threshold voltage of -3 to.
It showed a good ON characteristic of -4V. Also, the TFT
In, it was possible to suppress the leak current at the time of off.
【０１１６】（実施形態３）図３は本発明の実施形態３
による半導体装置及びその製造方法を説明するための図
であり、図３（ａ）〜図３（ｅ）は該製造方法の主要工
程における断面構造を示している。(Third Embodiment) FIG. 3 shows a third embodiment of the present invention.
3A to 3E are sectional views for explaining a semiconductor device and a method for manufacturing the same according to FIG. 3, and FIGS. 3A to 3E show sectional structures in main steps of the manufacturing method.
【０１１７】図において、３００は、本実施形態による
半導体装置であり、そのガラス基板３０１上には、絶縁
性の下地膜１０２を介してＮ型ＴＦＴ３００ｎ及びＰ型
ＴＦＴ３００ｐとが形成されており、これらは、Ｎ型Ｍ
ＯＳとＰ型ＭＯＳとを相補型に構成したＣＭＯＳ構造の
回路をなしている。このＣＭＯＳ構造回路は、アクティ
ブマトリクス型液晶表示装置の周辺駆動回路や一般の薄
膜集積回路に用いることができる。In the figure, reference numeral 300 denotes the semiconductor device according to the present embodiment, in which an N-type TFT 300n and a P-type TFT 300p are formed on a glass substrate 301 via an insulating base film 102. Is N type M
The circuit has a CMOS structure in which the OS and the P-type MOS are complementary to each other. This CMOS structure circuit can be used for a peripheral drive circuit of an active matrix type liquid crystal display device and a general thin film integrated circuit.
【０１１８】以下詳述すると、上記下地膜３０２には、
エネルギービーム照射による溶融固化過程で結晶化した
ゲルマニウム膜またはゲルマニウムを含むケイ素膜３０
３ｎ、３０３ｐと、それをシードとして結晶化させた結
晶性ケイ素膜３０４ｎ、３０４ｐとが形成されている。
上記Ｎ型ＴＦＴ３００ｎの活性領域である結晶性ケイ素
膜３０４ｎは、チャネル領域３０９ｎおよびソース，ド
レイン領域３１０ｎ，３１１ｎからなり、その上には、
ゲート絶縁膜３０６を介してチャネル領域３０９ｎと対
向するようゲート電極３０７ｎが形成されている。ま
た、上記Ｐ型ＴＦＴ３００ｐの活性領域である結晶性ケ
イ素膜３０４ｐは、チャネル領域３０９ｐおよびソー
ス，ドレイン領域３１０ｐ，３１１ｐからなり、その上
には、ゲート絶縁膜３０６を介してチャネル領域３０９
ｐと対向するようゲート電極３０７ｐが形成されてい
る。More specifically, the base film 302 includes
Germanium film or silicon film containing germanium crystallized in the melting and solidification process by energy beam irradiation 30
3n and 303p, and crystalline silicon films 304n and 304p that are crystallized by using them as seeds are formed.
The crystalline silicon film 304n, which is the active region of the N-type TFT 300n, is composed of a channel region 309n and source / drain regions 310n and 311n.
A gate electrode 307n is formed so as to face the channel region 309n via the gate insulating film 306. The crystalline silicon film 304p, which is the active region of the P-type TFT 300p, is composed of the channel region 309p and the source / drain regions 310p and 311p, and the channel region 309 is formed on the crystalline silicon film 304p via the gate insulating film 306.
A gate electrode 307p is formed so as to face p.
【０１１９】そして、上記ＴＦＴ３００ｎ，３００ｐの
表面にはこれらを覆うよう層間絶縁膜３１３が形成され
ており、該層間絶縁膜３１３の上記各ＴＦＴのソース，
ドレイン領域に対応する位置には、コンタクトホール３
１３ａが形成されている。また、Ｎ型ＴＦＴ３００ｎの
ソース，ドレイン領域３１０ｎ，３１１ｎは、上記コン
タクトホール３１３ａを介して電極配線３１４，３１５
に電気的に接続され、Ｐ型ＴＦＴ３００ｐのソース，ド
レイン領域３１０ｐ，３１１ｐは、上記コンタクトホー
ル３１３ａを介して電極配線３１５，３１６に電気的に
接続され、これらのＮ型ＴＦＴ３００ｎ及びＰ型ＴＦＴ
３００ｐは、ＣＭＯＳ回路を構成している。An inter-layer insulating film 313 is formed on the surfaces of the TFTs 300n and 300p so as to cover them. The source of each TFT of the inter-layer insulating film 313,
The contact hole 3 is provided at a position corresponding to the drain region.
13a is formed. The source / drain regions 310n and 311n of the N-type TFT 300n are connected to the electrode wirings 314 and 315 through the contact holes 313a.
The source and drain regions 310p and 311p of the P-type TFT 300p are electrically connected to the electrode wirings 315 and 316 through the contact holes 313a, and the N-type TFT 300n and the P-type TFT
300p constitutes a CMOS circuit.
【０１２０】次に製造方法について説明する。Next, the manufacturing method will be described.
【０１２１】まず、図３（ａ）に示すように、ガラス板
などからなる透光性絶縁基板３０１上に、例えばスパッ
タリング法により、厚さ３００ｎｍ程度の酸化ケイ素か
らなる下地膜３０２を形成する。First, as shown in FIG. 3A, a base film 302 made of silicon oxide having a thickness of about 300 nm is formed on a translucent insulating substrate 301 made of a glass plate or the like by, for example, a sputtering method.
【０１２２】次に、プラズマＣＶＤ法により、ＧｅＨ4
ガスを原料として、厚さ１０〜５０ｎｍ、例えば３０ｎ
ｍの真性（Ｉ）型ａ−Ｇｅ膜３０３を成膜し、引き続い
てプラズマＣＶＤ法により、ＳｉＨ4ガスを原料とし
て、厚さ３０〜１００ｎｍ、例えば５０ｎｍの真性ａ−
Ｓｉ膜３０４を成膜する。なお、上記ａ−Ｇｅ膜に代え
て、上記実施形態１のシリコンゲルマニウム膜を用いる
こともできる。ここでは、マルチェンバー型のプラズマ
ＣＶＤ装置を用いて、ａ−Ｇｅ膜３０３とａ−Ｓｉ膜３
０４とを大気中に曝すことなく連続して成膜した。Then, GeH4 is formed by the plasma CVD method.
Using gas as a raw material, the thickness is 10 to 50 nm, for example, 30 n
m intrinsic (I) type a-Ge film 303 is formed, and subsequently, a plasma CVD method is used to form the intrinsic a- with a thickness of 30 to 100 nm, for example 50 nm, using SiH4 gas as a raw material.
The Si film 304 is formed. Note that the silicon germanium film of Embodiment 1 described above can be used instead of the a-Ge film. Here, the a-Ge film 303 and the a-Si film 3 are formed by using a Marchan chamber type plasma CVD apparatus.
Films of No. 04 and No. 04 were continuously formed without being exposed to the atmosphere.
【０１２３】その後、図３（ａ）に示すように、基板下
方側、即ち基板裏面側からレーザー光３０５を照射する
ことにより、ａ−Ｇｅ膜３０３を結晶化する。この時の
レーザー光３０５としては、ガラス基板３０１に吸収さ
れないような波長域のものを選ぶ必要があり、ここでは
ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅
４０ｎｓｅｃ）を用いた。レーザー光の照射処理は、照
射時に基板を２００〜６００℃、例えば４００℃に加熱
し、エネルギー密度５０〜１５０ｍＪ／ｃｍ2、例えば
１００ｍＪ／ｃｍ2で照射スポット１カ所に付き４ショ
ット照射して行った。これにより、ａ−Ｓｉ膜３０４の
下側のａ−Ｇｅ膜３０３のみが溶融して固化する過程に
て、該ａ−Ｇｅ膜３０３が良好な結晶性を有するＧｅ膜
３０３ｃとなる。また、ａ−Ｇｅ膜３０３の上側のａ−
Ｓｉ膜３０４は溶融せず、結晶化されずにそのまま非晶
質状態が維持される。After that, as shown in FIG. 3A, the a-Ge film 303 is crystallized by irradiating the laser beam 305 from the lower side of the substrate, that is, the rear surface side of the substrate. At this time, it is necessary to select, as the laser beam 305, a laser beam in a wavelength range that is not absorbed by the glass substrate 301, and here, an XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used. Laser light irradiation treatment is to heat the substrate to 200 to 600 ° C., for example 400 ° C. at the time of irradiation, the energy density 50~150mJ / cm2, irradiation performed 4 shots per spot one place, for example, 100 mJ / cm2 It was As a result, in the process in which only the a-Ge film 303 below the a-Si film 304 is melted and solidified, the a-Ge film 303 becomes the Ge film 303c having good crystallinity. In addition, a- on the upper side of the a-Ge film 303
The Si film 304 does not melt, is not crystallized, and remains in an amorphous state.
【０１２４】次に、該不活性雰囲気下で、例えば加熱温
度５８０℃，処理時間１６時間のアニール処理を行うこ
とにより、上記ａ−Ｓｉ膜３０４を結晶化させる。この
際、ａ−Ｓｉ膜３０４は、その下層の結晶性ゲルマニウ
ム膜３０３ｃの良好な結晶性を反映して結晶化され、図
３（ｂ）に示すように、高品質な結晶性ケイ素膜３０４
ｃとなる。Next, the a-Si film 304 is crystallized by performing an annealing treatment in the inert atmosphere at a heating temperature of 580 ° C. for a treatment time of 16 hours, for example. At this time, the a-Si film 304 is crystallized by reflecting the good crystallinity of the crystalline germanium film 303c therebelow, and as shown in FIG. 3B, a high-quality crystalline silicon film 304 is formed.
c.
【０１２５】次に、結晶性ゲルマニウム膜３０３ｃおよ
び結晶性ケイ素膜３０４ｃの不要な部分を除去し、図３
（ｃ）に示すような素子間分離を行って、後にＴＦＴの
活性領域，つまりチャネル領域３０９ｎ，３０９ｐ、及
びソース，ドレイン領域３１０ｎ，３１１ｎ，３１０
ｐ，３１１ｐとなる島状の結晶性ケイ素膜３０４ｎ，３
０４ｐを形成する。このとき、各島状の結晶性ケイ素膜
３０４ｎ及び３０４ｐの下側には、これらの同一パター
ンの結晶性ゲルマニウム膜３０３ｎ及び３０３ｐが残
る。Next, unnecessary portions of the crystalline germanium film 303c and the crystalline silicon film 304c are removed, and the structure shown in FIG.
After element isolation as shown in (c) is performed, the active regions of the TFT, that is, the channel regions 309n and 309p, and the source and drain regions 310n, 311n and 310 are later formed.
island-shaped crystalline silicon film 304n, 3 to be p, 311p
Form 04p. At this time, the crystalline germanium films 303n and 303p having the same pattern remain under the island-shaped crystalline silicon films 304n and 304p.
【０１２６】続いて、図３（ｄ）に示すように、Ｎ型Ｔ
ＦＴの活性領域となる結晶性ケイ素膜３０４ｎおよびＰ
型ＴＦＴの活性領域となる結晶性ケイ素膜３０４ｐを覆
うように厚さ１００ｎｍの酸化ケイ素膜をゲート絶縁膜
３０６として成膜する。ここでは、原料であるＴＥＯＳ
を、これと酸素とをＲＦプラズマＣＶＤ法により処理し
て、基板温度３５０℃で分解・堆積することにより酸化
ケイ素膜３０６を成膜した。Then, as shown in FIG. 3D, an N-type T
Crystalline silicon films 304n and P which become active regions of FT
A silicon oxide film having a thickness of 100 nm is formed as a gate insulating film 306 so as to cover the crystalline silicon film 304p which becomes the active region of the type TFT. Here, the raw material TEOS
Was treated by RF plasma CVD method and decomposed and deposited at a substrate temperature of 350 ° C. to form a silicon oxide film 306.
【０１２７】その後、スパッタリング法により、厚さ４
００〜８００ｎｍ、例えば５００ｎｍのアルミニウム
（０．１〜２％のシリコンを含む）を成膜し、これをパ
ターニングしてゲート電極３０７ｎ、３０７ｐを形成す
る。After that, a thickness of 4 is obtained by the sputtering method.
Aluminum (containing 0.1 to 2% of silicon) having a thickness of 00 to 800 nm, for example 500 nm, is formed and patterned to form gate electrodes 307n and 307p.
【０１２８】次に、イオンドーピング法により、ゲート
電極３０７ｎ、３０７ｐをマスクとして、活性領域に不
純物（リンおよびホウ素）を注入する。ドーピングガス
としてはフォスフィン（ＰＨ3）およびジボラン（Ｂ2Ｈ
6）を用い、前者の場合は加速電圧を６０〜９０ｋＶ、
例えば８０ｋＶとし、後者の場合は加速電圧を４０〜８
０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０15〜
８×１０15ｃｍ-2、例えばリンについては２×１０15ｃ
ｍ-2、ホウ素については５×１０15ｃｍ-2とする。これ
により、ゲート電極３０７ｎ、３０７ｐにマスクされて
不純物が注入されない領域３０９ｎ、３０９ｐは、後に
Ｎ型ＴＦＴおよびＰ型ＴＦＴのチャネル領域となる。ま
た、ドーピングに際しては、ドーピングが不要な領域を
フォトレジストで覆うことにより、各々の元素を選択的
にドーピングする。これにより、Ｎ型ＴＦＴ３００ｎの
ソース，ドレイン領域としてのＮ型不純物領域３１０
ｎ、３１１ｎと、Ｐ型ＴＦＴ３００ｐのソース，ドレイ
ン領域としてのＰ型不純物領域３１０ｐ、３１１ｐとが
形成され、Ｎチャネル型ＴＦＴ３００ｎおよびＰチャネ
ル型ＴＦＴ３００ｐを形成することができる。Next, impurities (phosphorus and boron) are implanted into the active region by ion doping using the gate electrodes 307n and 307p as masks. Phosphine (PH3 ) and diborane (B2 H) are used as doping gases.
6 ), the acceleration voltage is 60 to 90 kV in the former case,
For example, 80 kV is set, and in the latter case, the acceleration voltage is 40 to 8
0 kV, for example, 65 kV, and the dose amount is 1 × 1015 to
8 × 1015 cm-2 , for example, 2 × 1015 c for phosphorus
m−2 , and boron is 5 × 1015 cm−2 . As a result, the regions 309n and 309p masked by the gate electrodes 307n and 307p and into which no impurities are implanted will later become channel regions of the N-type TFT and the P-type TFT. In addition, at the time of doping, each element is selectively doped by covering a region where doping is unnecessary with a photoresist. As a result, the N-type impurity region 310 serving as the source / drain region of the N-type TFT 300n is formed.
n and 311n and P-type impurity regions 310p and 311p as the source and drain regions of the P-type TFT 300p are formed, and the N-channel type TFT 300n and the P-channel type TFT 300p can be formed.
【０１２９】続いて、図３（ｄ）に示すように、レーザ
ー光３１２を照射してアニールを行い、イオン注入した
不純物の活性化を行うと共に、上記不純物導入工程で結
晶性が劣化した部分の結晶性を回復させる。この時のレ
ーザー光３１２としては、ＸｅＣｌエキシマレーザー
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。
該レーザー光は、エネルギー密度２５０ｍＪ／ｃｍ2で
照射スポット１カ所に付き２０ショットでもって照射し
た。Subsequently, as shown in FIG. 3D, laser light 312 is irradiated to anneal to activate the ion-implanted impurities, and at the same time, the crystallinity of the portion deteriorated in the impurity introducing step is removed. Restores crystallinity. As the laser light 312 at this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used.
The laser light was irradiated at an energy density of 250 mJ / cm2 for 20 shots per irradiation spot.
【０１３０】その後、図３（ｅ）に示すように、プラズ
マＣＶＤ法により厚さ６００ｎｍ程度の酸化ケイ素膜を
層間絶縁膜３１３として形成する。After that, as shown in FIG. 3E, a silicon oxide film having a thickness of about 600 nm is formed as an interlayer insulating film 313 by the plasma CVD method.
【０１３１】次に、層間絶縁膜３１３およびゲート絶縁
膜３０６にコンタクトホール３１３ａを形成して、金属
材料、例えば窒化チタンとアルミニウムの二層膜によ
り、各ＴＦＴの電極配線３１４、３１５、３１６を形成
する。Next, contact holes 313a are formed in the interlayer insulating film 313 and the gate insulating film 306, and electrode wirings 314, 315, 316 of the respective TFTs are formed by a two-layer film of a metal material such as titanium nitride and aluminum. To do.
【０１３２】そして最後に、１気圧の水素雰囲気下で、
処理温度３５０℃、処理時間３０分のアニールを行っ
て、図３（ｅ）に示すＣＭＯＳ回路を構成するＴＦＴ３
００ｎ，３００ｐを完成する。Finally, under a hydrogen atmosphere of 1 atm,
An annealing process is performed at a processing temperature of 350 ° C. for a processing time of 30 minutes to form a TFT 3 forming the CMOS circuit shown in FIG.
00n and 300p are completed.
【０１３３】このようにして作製したＣＭＯＳ回路にお
いて、それぞれのＴＦＴの電界効果移動度は、Ｎ型ＴＦ
Ｔでは１３０〜１８０ｃｍ2／Ｖｓ、Ｐ型ＴＦＴでは８
０〜１１０ｃｍ2／Ｖｓと高く、閾値電圧はＮ型ＴＦＴ
では１〜２Ｖ、Ｐ型ＴＦＴでは−２〜−３Ｖと非常に良
好な特性を示した。また、上記各ＴＦＴでは、オフ時の
リーク電流を小さく抑えることができた。In the CMOS circuit thus manufactured, the field effect mobility of each TFT is N type TF.
130 to 180 cm2 / Vs for T, 8 for P-type TFT
High as 0 to 110 cm2 / Vs, and threshold voltage is N-type TFT
1 to 2V, and P-type TFTs from -2 to -3V, which are very good characteristics. Further, in each of the above TFTs, the leak current when turned off could be suppressed to be small.
【０１３４】以上、本発明の実施形態について具体的に
説明したが、本発明はこれらの構成に限定されるもので
はなく、本発明の技術思想に基づいて各種の変形が可能
である。The embodiments of the present invention have been specifically described above, but the present invention is not limited to these configurations, and various modifications can be made based on the technical idea of the present invention.
【０１３５】例えば、パルスレーザーであるエキシマレ
ーザー照射によりゲルマニウム膜またはゲルマニウムを
含むケイ素膜を結晶化する方法について説明したが、他
の種類のレーザー、例えば連続発振レーザーであるＡｒ
レーザー等を用いても同様の処理を行うことができる。
また、レーザーの代わりに、赤外光、フラッシュランプ
等を使用して短時間に１０００〜１２００℃（シリコン
モニターの温度）まで上昇させて試料を加熱するいわゆ
るＲＴＡ（ラピッド・サーマル・アニール、またはＲＴ
Ｐ（ラピッド・サーマル・プロセス）とも称する。）等
のレーザー光と同等の強光を用いてもよい。For example, the method of crystallizing a germanium film or a silicon film containing germanium by irradiation of an excimer laser which is a pulsed laser has been described, but another kind of laser, for example, a continuous wave laser, Ar, is used.
Similar processing can be performed using a laser or the like.
Further, so-called RTA (Rapid Thermal Annealing, or RT) in which infrared light, a flash lamp, or the like is used instead of a laser to raise the temperature to 1000 to 1200 ° C. (temperature of the silicon monitor) to heat the sample in a short time
Also referred to as P (rapid thermal process). Intense light equivalent to laser light such as) may be used.
【０１３６】また、液晶表示用のアクティブマトリクス
基板以外に本発明を適用することもできる。例えば、密
着型イメージセンサー、ドライバー内蔵型サーマルヘッ
ド、有機系ＥＬ（エレクトロルミネッセンス）素子等な
どを発光素子としたドライバー内蔵型の光書き込み素子
や表示素子、三次元ＩＣなどが考えられる。The present invention can be applied to other than the active matrix substrate for liquid crystal display. For example, a contact-type image sensor, a thermal head with a built-in driver, an optical writing element and a display element with a built-in driver that use an organic EL (electroluminescence) element or the like as a light emitting element, and a three-dimensional IC can be considered.
【０１３７】本発明を適用することによりこれらの素子
の高速化、高解像度化等の高性能化を実現することがで
きる。By applying the present invention, high performance such as high speed and high resolution of these elements can be realized.
【０１３８】さらに本発明は、上述の実施の形態で説明
したＭＯＳ型トランジスタに限らず、結晶性半導体を素
子材料としたバイポーラトランジスタや静電誘導トラン
ジスタをはじめとして、それらの半導体プロセス全般に
幅広く応用することができる。Furthermore, the present invention is not limited to the MOS type transistors described in the above embodiments, but is widely applied to all semiconductor processes including bipolar transistors and static induction transistors using a crystalline semiconductor as an element material. can do.
【０１３９】[0139]
【発明の効果】以上のように、本発明によれば、良好な
結晶性を有するケイ素膜が得られ、その結果、高移動度
を有する高性能半導体装置が簡便な製造プロセスにて製
造可能となる。As described above, according to the present invention, a silicon film having good crystallinity can be obtained, and as a result, a high-performance semiconductor device having high mobility can be manufactured by a simple manufacturing process. Become.
【０１４０】特に、液晶表示装置においては、周辺駆動
回路部を構成するＴＦＴに要求される高性能化および高
集積化を満足した、同一基板上にアクティブマトリクス
部と周辺駆動回路部とをモノリシックに搭載したドライ
バモノリシック型アクティブマトリクス基板を実現する
ことができ、モジュールのコンパクト化、高性能化およ
び低コスト化を図ることができる。Particularly, in the liquid crystal display device, the active matrix section and the peripheral drive circuit section are monolithically formed on the same substrate, which satisfies the high performance and high integration required for the TFTs constituting the peripheral drive circuit section. The mounted driver monolithic active matrix substrate can be realized, and the module can be made compact, high performance, and low cost.
【図１】本発明の実施の形態１による半導体装置及びそ
の製造方法を説明するための断面図であり、図１（ａ）
〜図１（ｅ）は、ＴＦＴを搭載した半導体装置の製造方
法の主要工程における断面構造を示す図である。1A and 1B are cross-sectional views illustrating a semiconductor device and a method of manufacturing the same according to a first embodiment of the present invention, and FIG.
1 to FIG. 1E are views showing the cross-sectional structure in the main steps of the manufacturing method of the semiconductor device having the TFT mounted thereon.
【図２】本発明の実施の形態２による半導体装置及びそ
の製造方法を説明するための断面図であり、図２（ａ）
〜図２（ｅ）は、ＴＦＴを搭載した半導体装置の製造方
法の主要工程における断面構造を示す図である。2A and 2B are cross-sectional views illustrating a semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention, and FIG.
2 (e) is a diagram showing a cross-sectional structure in a main step of the method for manufacturing a semiconductor device having a TFT mounted thereon.
【図３】本発明の実施の形態３による半導体装置及びそ
の製造方法を説明するための断面図であり、図３（ａ）
〜図３（ｅ）は、ＣＭＯＳ構成のＰ型ＴＦＴ及びＮ型Ｔ
ＦＴを搭載した半導体装置の製造方法の主要工程におけ
る断面構造を示す図である。3A and 3B are cross-sectional views illustrating a semiconductor device and a method of manufacturing the same according to a third embodiment of the present invention, and FIG.
3 (e) shows a P-type TFT and an N-type T having a CMOS structure.
It is a figure which shows the cross-section in the main processes of the manufacturing method of the semiconductor device which mounts FT.
【図４】ゲルマニウムを含むケイ素膜の融点とゲルマニ
ウム分率Ｘとの関係をグラフで示す図である。FIG. 4 is a graph showing the relationship between the melting point of a silicon film containing germanium and the germanium fraction X.
１００，２００，３００ 半導体装置 １００ａ，３００ｎ Ｎ型ＴＦＴ １０１、２０１、３０１ 絶縁性基板 １０２、２０２、３０２ 下地膜 １０３ シリコンゲルマニウム膜 １０３ｃ 結晶性シリコンゲルマニウム膜 １０４、２０４、３０４ 非晶質ケイ素膜 １０４ｃ、２０４ｃ、３０４ｃ 結晶性ケイ素膜 １０４ｉ、２０４ｉ、３０４ｎ、３０４ｐ 活性領域 １０５、２０５、３０５、１１２、２１２、３１２ レ
ーザー光 １０６、２０６、３０６ ゲート絶縁膜 １０７、２０７、３０７ｎ、３０７ｐ ゲート電極 １０８ 陽極酸化層 １０９、２０９、３０９ｎ、３０９ｐ チャネル領域 １１０、２１０、３１０ｎ、３１０ｐ ソース領域 １１１、２１１、３１１ｎ、３１１ｐ ドレイン領域 １１３、２１３、３１３ 層間絶縁膜 １１３ａ、２１３ａ、３１３ａ コンタクトホール １１４、１１５、２１４、２１５、３１４、３１５、３
１６ 電極配線 ２００ａ，３００ｐ Ｐ型ＴＦＴ ２０３、３０３ ゲルマニウム膜 ２０３ｃ、３０３ｃ、３０３ｎ、３０３ｐ 結晶性ゲル
マニウム膜100, 200, 300 Semiconductor device 100a, 300n N-type TFT 101, 201, 301 Insulating substrate 102, 202, 302 Underlayer film 103 Silicon germanium film 103c Crystalline silicon germanium film 104, 204, 304 Amorphous silicon film 104c, 204c, 304c crystalline silicon film 104i, 204i, 304n, 304p active region 105, 205, 305, 112, 212, 312 laser light 106, 206, 306 gate insulating film 107, 207, 307n, 307p gate electrode 108 anodized layer 109, 209, 309n, 309p Channel region 110, 210, 310n, 310p Source region 111, 211, 311n, 311p Drain region 113, 213, 313 Interlayer insulating film 113a, 213a 313a contact holes 114, 115, 214, 215, 314, 315, 3
16 Electrode Wiring 200a, 300p P-type TFT 203, 303 Germanium film 203c, 303c, 303n, 303p Crystalline germanium film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６２７Ｅ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl.6 Identification code Internal reference number FI technical display location H01L 29/78 627E
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24017995AJP3204489B2 (en) | 1995-09-19 | 1995-09-19 | Method for manufacturing semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24017995AJP3204489B2 (en) | 1995-09-19 | 1995-09-19 | Method for manufacturing semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JPH0982639Atrue JPH0982639A (en) | 1997-03-28 |
| JP3204489B2 JP3204489B2 (en) | 2001-09-04 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24017995AExpired - Fee RelatedJP3204489B2 (en) | 1995-09-19 | 1995-09-19 | Method for manufacturing semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JP3204489B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232142B1 (en)* | 1997-12-09 | 2001-05-15 | Seiko Epson Corporation | Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device |
| JP2002093705A (en)* | 2000-06-27 | 2002-03-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| CN1294619C (en)* | 2001-07-10 | 2007-01-10 | 株式会社半导体能源研究所 | Semiconductor device and making method thereof |
| US7307282B2 (en) | 2000-06-12 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors and semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232142B1 (en)* | 1997-12-09 | 2001-05-15 | Seiko Epson Corporation | Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device |
| US7307282B2 (en) | 2000-06-12 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors and semiconductor device |
| SG152040A1 (en)* | 2000-06-12 | 2009-05-29 | Semiconductor Energy Lab | Thin film transistors and semiconductor device |
| JP2002093705A (en)* | 2000-06-27 | 2002-03-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| CN1294619C (en)* | 2001-07-10 | 2007-01-10 | 株式会社半导体能源研究所 | Semiconductor device and making method thereof |
| US7196400B2 (en) | 2001-07-10 | 2007-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with enhanced orientation ratio and method of manufacturing same |
| Publication number | Publication date |
|---|---|
| JP3204489B2 (en) | 2001-09-04 |
| Publication | Publication Date | Title |
|---|---|---|
| US5619044A (en) | Semiconductor device formed with seed crystals on a layer thereof | |
| KR100227439B1 (en) | Polycrystalline thin film and thin film semiconductor device manufacturing method | |
| US6613613B2 (en) | Thin film type monolithic semiconductor device | |
| US6051453A (en) | Process for fabricating semiconductor device | |
| US5851862A (en) | Method of crystallizing a silicon film | |
| JP3389022B2 (en) | Semiconductor device | |
| JPH086053A (en) | Liquid crystal display | |
| JPH0758339A (en) | Semiconductor device and manufacturing method thereof | |
| US20050142708A1 (en) | Method for forming polycrystalline silicon film | |
| EP0459836B1 (en) | Method for fabricating thin-film transistors | |
| JP3411408B2 (en) | Method for manufacturing semiconductor device | |
| JPH10173196A (en) | Semiconductor device and manufacturing method thereof | |
| JP3107345B2 (en) | Method for manufacturing semiconductor device | |
| JP3204489B2 (en) | Method for manufacturing semiconductor device | |
| JP3361670B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3269734B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3192555B2 (en) | Method for manufacturing semiconductor device | |
| JP2852855B2 (en) | Method for manufacturing semiconductor device | |
| JP3338756B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3403927B2 (en) | Method for manufacturing semiconductor device | |
| JP3185757B2 (en) | Method for manufacturing semiconductor film | |
| JP3859516B2 (en) | Manufacturing method of semiconductor device | |
| JP3408242B2 (en) | Method for manufacturing semiconductor device | |
| JP3392677B2 (en) | Semiconductor thin film, semiconductor device and method of manufacturing the same | |
| JPH11243212A (en) | Semiconductor device and method for manufacturing the same |
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20010614 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090629 Year of fee payment:8 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100629 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100629 Year of fee payment:9 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110629 Year of fee payment:10 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120629 Year of fee payment:11 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120629 Year of fee payment:11 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130629 Year of fee payment:12 | |
| LAPS | Cancellation because of no payment of annual fees |