【０００１】[0001]
【産業上の利用分野】本発明は、表面実装型パッケージ
の一種であるＢＧＡパッケージを用いたマルチチップ半
導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip semiconductor device using a BGA package which is a type of surface mount type package.
【０００２】[0002]
【従来の技術】従来より表面実装型多端子ＬＳＩパッケ
ージとしてＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）がよく知られている。ＱＦＰはパッケージの四つの
側面すべてからリードピンが出ており、リードピンのピ
ン・ピッチは１．０ｍｍ，０．８ｍｍ，０．６５ｍｍ，
０．５ｍｍ，０．４ｍｍ，０．３ｍｍなどが採用されて
いる。近年のＬＳＩの大規模化はピン数の増加を招き、
実装密度の向上をはかるべくＱＦＰのピン・ピッチは狭
くなる傾向にあるが、ＱＦＰのピン・ピッチの微細化は
リード端子の変形等によりプリント基板への実装を困難
にしている。そこでこの問題を解決するパッケージとし
て、多層プリント基板の裏面に球状のハンダを取り付け
た表面実装型パッケージであるところのＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）が注目されてきた。以下Ｂ
ＧＡパッケージを用いたマルチチップ半導体装置につい
て図２の断面図を用いて説明する。2. Description of the Related Art Conventionally, a QFP (Quad Flat Package) has been used as a surface mount type multi-terminal LSI package.
e) is well known. QFP has lead pins protruding from all four sides of the package, and the lead pin pin pitch is 1.0 mm, 0.8 mm, 0.65 mm,
0.5 mm, 0.4 mm, 0.3 mm, etc. are adopted. In recent years, the scale-up of LSIs has led to an increase in the number of pins,
Although the pin pitch of the QFP tends to be narrowed in order to improve the packaging density, the miniaturization of the QFP pin pitch makes it difficult to mount it on a printed circuit board due to deformation of lead terminals. Therefore, as a package for solving this problem, a BGA (Bal) which is a surface mount type package in which spherical solder is attached to the back surface of a multilayer printed circuit board.
1 Grid Array) has received attention. Below B
A multi-chip semiconductor device using a GA package will be described with reference to the sectional view of FIG.
【０００３】小さな両面プリント配線基板３上に複数の
半導体（ＬＳＩ）チップ１を搭載し、ボンディングワイ
ヤ６で基板配線と接続する。両面基板３の上面では、ソ
ルダ・レジスト１０に覆われた配線が中央から端部に向
って走り、それからスルーホール４を経由して基板底面
へ移る。そして底面の端部から中央に向かって配線が走
り、ハンダ・ボール５へと至る。ＬＳＩチップ１はモー
ルド樹脂１１等で封止される。端子である球状のハンダ
５は２次元のアレイ状に並ぶので、端子ピッチをＱＦＰ
よりもずっと広くとることができる。従って多ピンＬＳ
Ｉのパッケージとしては、ピン・ピッチにおいても、外
形寸法においても、ＱＦＰよりＢＧＡの方が有利といえ
る。A plurality of semiconductor (LSI) chips 1 are mounted on a small double-sided printed wiring board 3 and are connected to board wiring by bonding wires 6. On the upper surface of the double-sided board 3, the wiring covered with the solder resist 10 runs from the center toward the end, and then moves to the bottom surface of the board through the through hole 4. Then, the wiring runs from the end portion of the bottom surface toward the center and reaches the solder ball 5. The LSI chip 1 is sealed with a mold resin 11 or the like. Since the spherical solders 5 which are terminals are arranged in a two-dimensional array, the terminal pitch is QFP.
Can be much wider than Therefore, multi-pin LS
As for the I package, BGA is more advantageous than QFP in terms of pin pitch and external dimensions.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上述し
たマルチチップ半導体装置においては、ＢＧＡパッケー
ジに搭載されている各ＬＳＩの入・出力端子はそのすべ
てが外部端子としてハンダ・ボール５に接続されるもの
ではない。例えば、第１のＬＳＩチップと第２のＬＳＩ
チップとの信号の伝搬のみに用いられる信号端子は外部
端子として取り出す必要がないため、ユーザの要求等特
別の場合以外はハンダ・ボールには接続されない。すな
わち、第１及び第２のＬＳＩチップ間の信号の伝搬のみ
に用いられる端子はプリント基板の配線により接続され
るが、ハンダ・ボールには接続されていない。このこと
は、２つのＬＳＩチップがＢＧＡパッケージ上に搭載さ
れた後において、チップ間の伝搬のみに用いられる信号
のテストを不可能にする。この為マルチチップ半導体装
置においては、搭載されたＬＳＩの不良品を完全には除
去できないという欠点があった。However, in the above-mentioned multi-chip semiconductor device, all the input / output terminals of each LSI mounted on the BGA package are connected to the solder balls 5 as external terminals. is not. For example, the first LSI chip and the second LSI
Since it is not necessary to take out a signal terminal used only for signal propagation with the chip as an external terminal, it is not connected to the solder ball except for special cases such as user's request. That is, the terminals used only for signal propagation between the first and second LSI chips are connected by the wiring of the printed circuit board, but are not connected to the solder balls. This makes it impossible to test signals used only for propagation between chips after the two LSI chips are mounted on the BGA package. Therefore, the multi-chip semiconductor device has a drawback in that defective products of the mounted LSI cannot be completely removed.
【０００５】本発明の目的は、搭載された半導体チップ
のテストを完全に行うことのできるマルチチップ半導体
装置を提供することにある。It is an object of the present invention to provide a multi-chip semiconductor device capable of completely testing a mounted semiconductor chip.
【０００６】[0006]
【課題を解決するための手段】本発明のマルチチップ半
導体装置は、プリント配線基板の裏面に外部端子として
のハンダ・ボールが形成されたＢＧＡパッケージ上に複
数の半導体チップを搭載したマルチチップ半導体装置に
おいて、前記半導体チップ間のみで信号の伝搬を行ない
かつ前記ハンダ・ボールに接続されていない前記半導体
チップの信号端子を前記パッケージの表面に取り出した
ことを特徴とするものである。A multi-chip semiconductor device according to the present invention is a multi-chip semiconductor device in which a plurality of semiconductor chips are mounted on a BGA package in which solder balls as external terminals are formed on the back surface of a printed wiring board. The signal terminal of the semiconductor chip which propagates signals only between the semiconductor chips and is not connected to the solder balls is taken out to the surface of the package.
【０００７】[0007]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例の断面図である。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of an embodiment of the present invention.
【０００８】図１において、多層のプリント配線基板３
の裏面に外部端子としてのハンダ・ボール５がアレイ状
に形成されてなるＢＧＡパッケージ上には、２個のＬＳ
Ｉチップ１Ａ，１Ｂがエポキシ樹脂２等により固着され
ている。そしてプリント配線基板３の周辺部にはプリン
ト配線基板３と同じ材料でかつプリント配線基板３と一
体的に形成された凸部７が設けられている。ＬＳＩチッ
プ１Ａ，１Ｂの大部分の端子はボンディングワイヤ６に
よりプリント配線基板３の配線とスルーホール４内の導
体を介してハンダ・ボール５に接続されている。そし
て、特にＬＳＩチップ１Ａ，１Ｂ間の信号の伝搬のみに
用いられる端子は、基板内の配線と凸部７に設けられた
スルーホール４Ａ中の導体を介し凸部７上に設けられた
電極パッド８に接続されている。尚図１において９はＬ
ＳＩチップ１Ａ，１Ｂを封止するキャップである。In FIG. 1, a multilayer printed wiring board 3 is provided.
Two LSs are mounted on the BGA package in which the solder balls 5 as external terminals are formed in an array on the back surface of the
The I chips 1A and 1B are fixed by an epoxy resin 2 or the like. Around the periphery of the printed wiring board 3, there is provided a convex portion 7 made of the same material as the printed wiring board 3 and integrally formed with the printed wiring board 3. Most terminals of the LSI chips 1A and 1B are connected to the solder balls 5 by the bonding wires 6 via the wiring of the printed wiring board 3 and the conductors in the through holes 4. In particular, the terminal used only for signal propagation between the LSI chips 1A and 1B is an electrode pad provided on the convex portion 7 via the wiring in the substrate and the conductor in the through hole 4A provided in the convex portion 7. 8 is connected. In FIG. 1, 9 is L
It is a cap that seals the SI chips 1A and 1B.
【０００９】このように構成された実施例においては、
ハンダ・ボール５に接続する必要のないＬＳＩチップ１
Ａ，１Ｂの端子をパッケージの表面の電極パッド８に接
続してある為、ＬＳＩチップを封止した後においてもこ
れらの端子を含むＬＳＩチップ１Ａ，１Ｂの全ての端子
のテストを行うことができる。従って不良のＬＳＩチッ
プを搭載したマルチチップ半導体装置を完全に除去する
ことができる。In the embodiment configured as above,
LSI chip 1 that does not need to be connected to solder ball 5
Since the terminals A and 1B are connected to the electrode pads 8 on the surface of the package, all terminals of the LSI chips 1A and 1B including these terminals can be tested even after the LSI chip is sealed. . Therefore, it is possible to completely remove the multi-chip semiconductor device mounted with the defective LSI chip.
【００１０】尚、上記実施例においては凸部７をプリン
ト配線基板３と同じ材料で形成した場合について説明し
たが、これに限定されるものではなく、スルーホール及
び導体を形成できる樹脂やセラミック等からなる絶縁材
料を用いてもよい。又パッケージ封止にキャップ９を用
いたがモールド樹脂を用いてもよい。In the above embodiment, the case where the convex portion 7 is formed of the same material as the printed wiring board 3 has been described. You may use the insulating material which consists of. Although the cap 9 is used for sealing the package, a mold resin may be used.
【００１１】[0011]
【発明の効果】以上説明したように本発明は、プリント
配線基板端部の凸部にスルーホールと電極パッドを設
け、ハンダ・ボールに接続されていないＬＳＩの端子を
接続することにより、ＢＧＡパッケージに搭載された半
導体チップのテストを完全に行うことができる為、不良
のマルチチップ半導体装置を完全に除去できるという効
果を有する。As described above, according to the present invention, a through hole and an electrode pad are provided on the convex portion at the end of the printed wiring board, and the terminals of the LSI not connected to the solder balls are connected to the BGA package. Since the semiconductor chip mounted on the semiconductor device can be completely tested, the defective multi-chip semiconductor device can be completely removed.
【図１】本発明の一実施例の断面図。FIG. 1 is a sectional view of an embodiment of the present invention.
【図２】従来のマルチチップ半導体装置の断面図。FIG. 2 is a sectional view of a conventional multi-chip semiconductor device.
１Ａ，１Ｂ ＬＳＩチップ ２ エポキシ樹脂 ３ プリント配線基板 ４，４Ａ スルーホール ５ ハンダ・ボール ６ ボンディングワイヤ ７ 凸部 ８ 電極パッド ９ キャップ １０ ソルダ・レジスト １１ モールド樹脂 1A, 1B LSI chip 2 Epoxy resin 3 Printed wiring board 4, 4A Through hole 5 Solder ball 6 Bonding wire 7 Convex portion 8 Electrode pad 9 Cap 10 Solder resist 11 Mold resin
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/538Continuation of front page (51) Int.Cl.6 Identification code Office reference number FI technical display location H01L 23/538
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149217AJP2901518B2 (en) | 1995-06-15 | 1995-06-15 | Multi-chip semiconductor device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149217AJP2901518B2 (en) | 1995-06-15 | 1995-06-15 | Multi-chip semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JPH098220Atrue JPH098220A (en) | 1997-01-10 |
| JP2901518B2 JP2901518B2 (en) | 1999-06-07 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7149217AExpired - LifetimeJP2901518B2 (en) | 1995-06-15 | 1995-06-15 | Multi-chip semiconductor device |
| Country | Link |
|---|---|
| JP (1) | JP2901518B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674160B1 (en) | 1999-03-18 | 2004-01-06 | Nec Electronics Corporation | Multi-chip semiconductor device |
| US7087455B2 (en) | 2003-01-29 | 2006-08-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method for the same |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791586A (en)* | 1980-11-29 | 1982-06-07 | Tokyo Shibaura Electric Co | Hybrid integrated circuit device |
| JPS57124456A (en)* | 1981-01-26 | 1982-08-03 | Mitsubishi Electric Corp | Semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791586A (en)* | 1980-11-29 | 1982-06-07 | Tokyo Shibaura Electric Co | Hybrid integrated circuit device |
| JPS57124456A (en)* | 1981-01-26 | 1982-08-03 | Mitsubishi Electric Corp | Semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674160B1 (en) | 1999-03-18 | 2004-01-06 | Nec Electronics Corporation | Multi-chip semiconductor device |
| US7087455B2 (en) | 2003-01-29 | 2006-08-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method for the same |
| Publication number | Publication date |
|---|---|
| JP2901518B2 (en) | 1999-06-07 |
| Publication | Publication Date | Title |
|---|---|---|
| US6815251B1 (en) | High density modularity for IC's | |
| US6603198B2 (en) | Semiconductor structure having stacked semiconductor devices | |
| US5245215A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| JP2819285B2 (en) | Stacked bottom lead semiconductor package | |
| US7102222B2 (en) | Conductive trace structure and semiconductor package having the conductive trace structure | |
| KR100608608B1 (en) | Semiconductor chip package with mixed bonding pad structure and manufacturing method thereof | |
| US7215016B2 (en) | Multi-chips stacked package | |
| US20020158318A1 (en) | Multi-chip module | |
| US6278177B1 (en) | Substrateless chip scale package and method of making same | |
| JP2568748B2 (en) | Semiconductor device | |
| US6828671B2 (en) | Enhanced BGA grounded heatsink | |
| US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
| JP2901518B2 (en) | Multi-chip semiconductor device | |
| JP3150560B2 (en) | Semiconductor device | |
| US20040027814A1 (en) | Die paddle for receiving an integrated circuit die in a plastic substrate | |
| JPH05121632A (en) | Semiconductor device | |
| JPH04129250A (en) | Thin type hybrid integrated circuit substrate | |
| KR100230921B1 (en) | Structure and manufacturing method of CSP (Chip Scale Package) | |
| JP2885202B2 (en) | Inspection jig for semiconductor package | |
| KR100444169B1 (en) | ceramic package for test | |
| JPH0697666A (en) | Electronic device | |
| KR100196992B1 (en) | Lead frame and chip scale package having it | |
| KR0161621B1 (en) | Chip scale package with a board formed with space for chip mounting | |
| KR100352115B1 (en) | Semiconductor package | |
| JPH1174302A (en) | Resin-sealed semiconductor device |