【０００１】[0001]
【発明の属する技術分野】本発明は表示装置に関し、特
に改良された画像信号処理機構を有する表示装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, and more particularly to a display device having an improved image signal processing mechanism.
【０００２】[0002]
【従来の技術】近年、液晶表示装置は大型化、高精細化
が進み、パーソナルコンピューター等のディジタル機器
のディスプレイとして、その応用が拡大している。ま
た、パーソナルコンピューター等の高機能化により、液
晶表示装置に表示される画像は、静止画から動画まで幅
広いものとなっている。このため、液晶表示装置にはよ
り高画質な表示性能が求められている。しかしながら従
来の液晶表示装置においては、液晶材料の応答速度の遅
さに起因し、動画表示に対しては十分な表示性能が得ら
れていない。2. Description of the Related Art In recent years, liquid crystal display devices have become larger in size and higher in definition, and their applications are expanding as displays for digital devices such as personal computers. Further, due to the high functionality of personal computers and the like, the images displayed on the liquid crystal display device are wide ranging from still images to moving images. Therefore, liquid crystal display devices are required to have higher image quality display performance. However, in the conventional liquid crystal display device, due to the slow response speed of the liquid crystal material, sufficient display performance for moving image display is not obtained.
【０００３】現状では、「白」表示と「黒」表示のみの
２値表示の場合でも応答速度は２０〜３０［ｍＳ］であ
り、表示画像のフィールド周期（約１７［ｍＳ］）より
も遅い。更に、ＴＶ画像などのように中間調表示を行う
場合は、２値表示の場合よりも２〜３倍も応答速度は遅
くなり、１００［ｍＳ］を越えるような場合も生じる。
従って、このような遅い応答特性を持つ液晶表示装置で
動画像を表示した場合、残像現象を起こして著しく画質
を劣化させてしまう。At present, the response speed is 20 to 30 [mS] even in the case of binary display of only "white" display and "black" display, which is slower than the field cycle of the display image (about 17 [mS]). . Further, in the case of performing halftone display such as a TV image, the response speed becomes 2 to 3 times slower than that in the case of binary display, and a case of exceeding 100 [mS] may occur.
Therefore, when a moving image is displayed on a liquid crystal display device having such a slow response characteristic, an afterimage phenomenon occurs and the image quality is significantly deteriorated.
【０００４】この様な液晶材料の応答速度の遅さに起因
する画質劣化を解決する手段として、表示信号に時間軸
フィルターをかけて応答速度を改善する低残像駆動法が
ある（特開平４−２８８５８９、平成４年１０月１３日
公開）。この方法によれば中間調での応答速度は改善さ
れ残像現象を除去することができる。As a means for solving the image quality deterioration due to the slow response speed of the liquid crystal material, there is a low afterimage driving method in which the response speed is improved by applying a time axis filter to the display signal (Japanese Patent Laid-Open No. Hei. 288589, published October 13, 1992). According to this method, the response speed in the halftone is improved and the afterimage phenomenon can be removed.
【０００５】しかし、１フィールド前の表示信号と現在
の表示信号とを比較して信号処理を行なうこの方法で
は、１フィールド分の表示信号をメモリーに保持してお
く必要が生じる。一般的なパーソナルコンピューターの
ディスプレイの場合、水平方向６４０画素、垂直方向４
８０画素の解像度を持つため、１フィールド分のカラー
（赤Ｒ、緑Ｇ、青Ｂの３色）の表示信号をメモリーに保
持しておくためには少なくとも、 ６４０×４８０×３＝９２１６００［ワード］ のアドレス空間を持つメモリー素子が必要となる。However, in this method of performing signal processing by comparing the display signal of one field before and the present display signal, it is necessary to store the display signal of one field in the memory. For a typical personal computer display, 640 pixels in the horizontal direction and 4 in the vertical direction
Since it has a resolution of 80 pixels, at least 640 x 480 x 3 = 921600 [words] in order to hold the display signals of one field color (three colors of red R, green G, and blue B) in the memory. ] A memory device having an address space of
【０００６】即ち、表示信号が６ビット／ワードで構成
されている場合には、約５．５メガビットの記憶容量を
持つメモリーが必要となり、表示信号が８ビット／ワー
ドで構成されている場合には約７．４メガビットの記憶
容量を持つメモリーが必要となる。従って、１フィール
ド分の表示信号をメモリーに保持しておくためには、大
容量のメモリーが必要となり、実装面積の増大による液
晶表示装置の大型化、消費電力の増大、更に、液晶表示
装置の高価格化という問題を引起こす。That is, when the display signal is composed of 6 bits / word, a memory having a storage capacity of about 5.5 megabits is required, and when the display signal is composed of 8 bits / word. Requires a memory with a storage capacity of about 7.4 megabits. Therefore, in order to hold the display signal for one field in the memory, a large-capacity memory is required, the size of the liquid crystal display device is increased due to the increase of the mounting area, the power consumption is increased, and further, the liquid crystal display device Raises the problem of higher prices.
【０００７】ここで、メモリーの容量を削減する１つの
方法として、１ワード当りのビット数を削減する方法が
考えられる。しかしながら、多階調表示が可能な液晶表
示装置で一般的に用いられている信号線駆動用ＩＣはＤ
／Ａコンバーターを内蔵し、そのＤ／Ａコンバーターの
出力電圧を外部から液晶パネルの電圧−透過率特性に合
わせて補正（液晶γ補正）する機能を持っており、入力
信号に対して信号線駆動用ＩＣの出力は線形になってい
ない。従って、この様な液晶表示装置に用いられている
信号線駆動用ＩＣの特性を考慮せずに、ただ単純に１ワ
ード当りのビット数を削減するのでは、表示信号のダイ
ナミックレンジを狭めたり階調表示の直線性を低下さ
せ、液晶表示装置の表示品質の低下を招く。Here, as one method of reducing the memory capacity, a method of reducing the number of bits per word can be considered. However, the signal line driving IC generally used in the liquid crystal display device capable of multi-gradation display is D
It has a built-in A / A converter, and has a function to correct the output voltage of the D / A converter from the outside according to the voltage-transmittance characteristic of the liquid crystal panel (liquid crystal gamma correction), and drive the signal line for the input signal. The output of the IC for use is not linear. Therefore, if the number of bits per word is simply reduced without considering the characteristics of the signal line driving IC used in such a liquid crystal display device, the dynamic range of the display signal may be narrowed or The linearity of the gray scale display is degraded, and the display quality of the liquid crystal display device is degraded.
【０００８】また、液晶の応答速度は、液晶が印加され
た電界によって立ち上がる速度Ｔｒと、電界を零にした
ときの各分子間の力によって元の状態に復帰する速度Ｔ
ｄとにより一般に決まる。Ｔｒ、Ｔｄは以下の式で表さ
れる。The response speed of the liquid crystal is the speed Tr at which the liquid crystal rises due to the applied electric field and the speed T at which the liquid crystal returns to its original state by the force between the molecules when the electric field is zero.
Generally determined by d and. Tr and Td are represented by the following formulas.
【０００９】 Ｔｒ＝ηｄ2 ／（ΔεＶ−Ｋπ2 ） …（１） Ｔｄ＝ηｄ2 ／Ｋπ2 …（２） ここで、Ｋは液晶の発散、捩じれ、曲げの、弾性係数を
それぞれＫ１、Ｋ２、Ｋ３としたときに、Ｋ＝Ｋ１＋
（Ｋ３−２×Ｋ２）／４で表される定数である。Δε
は、液晶分子の長軸方向の誘電率εS と短軸方向のεp
ｄの差εS −εP である。ηは液晶分子の捩じれ粘性、
ｄは液晶セルの厚み（セルギャップ）、Ｖは印加電圧で
ある。Tr = ηd2 / (ΔεV−Kπ2 ) (1) Td = ηd2 / Kπ2 (2) where K is the elastic coefficient of divergence, twisting, and bending of the liquid crystal, K1 and K2, respectively. , K3, K = K1 +
It is a constant represented by (K3−2 × K2) / 4. Δε
Is the permittivity εS in the major axis direction of the liquid crystal molecule and εp in the minor axis direction.
The difference of d is εS −εP. η is the twisting viscosity of liquid crystal molecules,
d is the thickness (cell gap) of the liquid crystal cell, and V is the applied voltage.
【００１０】上記式（１）、（２）から明らかなよう
に、液晶の立ち上がる速度Ｔｒはセルへの印加電圧に依
存しており、その速度は印加電圧が大きくなるほど速く
なることがわかる。逆に立ち下がり速度Ｔｄはセル構造
や物性に依存している部分が多く、セルに印加している
電圧を小さくする（開放する）方向では速度を速くしに
くいことがわかる。従って、ただ単純に１ワード当りの
ビット数を削減するのでは、表示画像の全階調に亘って
の応答速度の高速化は期待できない。特に、セルに印加
している電圧を小さくする（開放する）方向では高速化
のための補正が十分に行われず、動画像の表示が劣化し
てしまう。As is clear from the above equations (1) and (2), the rising speed Tr of the liquid crystal depends on the voltage applied to the cell, and the speed increases as the applied voltage increases. On the contrary, the falling speed Td depends largely on the cell structure and physical properties, and it is difficult to increase the speed in the direction of decreasing (opening) the voltage applied to the cell. Therefore, simply reducing the number of bits per word cannot be expected to increase the response speed over all gradations of the display image. In particular, in the direction of decreasing (opening) the voltage applied to the cell, the correction for increasing the speed is not sufficiently performed, and the display of the moving image deteriorates.
【００１１】[0011]
【発明が解決しようとする課題】本発明は上述の様な問
題点に鑑みてなされたものであり、応答速度の高速化の
ために必要とするメモリー容量を削減して実装面積を減
少させ、装置の大型化や消費電力の増大を抑制すると共
に、装置の高価格化を抑えた表示装置を提供することを
目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and it reduces the memory capacity required for increasing the response speed and reduces the mounting area. An object of the present invention is to provide a display device that suppresses an increase in the size and power consumption of the device and an increase in the price of the device.
【００１２】本発明はまた、表示信号のダイナミックレ
ンジを狭めたり階調表示の直線性を低下させることな
く、表示画像の全階調に亘っての応答速度の高速化を可
能とした表示装置を提供することを目的とする。The present invention also provides a display device capable of speeding up the response speed over all gradations of a display image without narrowing the dynamic range of a display signal or reducing the linearity of gradation display. The purpose is to provide.
【００１３】[0013]
【課題を解決するための手段】本発明の第１の視点は、
表示信号を保持または遅延させる保持／遅延手段と、前
記保持／遅延手段により遅延させた表示信号を用いて信
号処理を行う信号処理手段と、前記信号処理手段から供
給される信号に従って画像を表示する表示部と、を有す
る表示装置において、前記保持／遅延手段へ入力する表
示信号の階調数を、前記表示部に表示する階調数よりも
少ない階調数とする削減手段を具備することを特徴とす
る。SUMMARY OF THE INVENTION A first aspect of the present invention is as follows.
Holding / delaying means for holding or delaying a display signal, signal processing means for performing signal processing using the display signal delayed by the holding / delaying means, and displaying an image according to a signal supplied from the signal processing means A display unit including a display unit, and a reduction unit that reduces the number of gray levels of the display signal input to the holding / delaying unit to a number less than the number of gray levels displayed on the display unit. Characterize.
【００１４】本発明の第２の視点は、第１の視点に係る
表示装置において、前記削減手段が、前記信号処理手段
による信号処理効果が前記表示部に表示される画像に与
える影響が少ない階調を削減することを特徴とする。According to a second aspect of the present invention, in the display device according to the first aspect, the reduction unit has a lesser influence on the image displayed on the display unit by the signal processing effect of the signal processing unit. It is characterized by reducing the key.
【００１５】本発明の第３の視点は、第１または第２の
視点に係る表示装置において、前記削減手段が、前記表
示部の液晶に印加する電圧が大きい階調の時には任意の
ある階調にまとめて少ないビット数で表現し、前記表示
部の液晶に印加する電圧が小さい階調の時には本来の階
調数またはまとめる階調幅を小さくしたビット数で表現
して階調を削減することを特徴とする。According to a third aspect of the present invention, in the display device according to the first or second aspect, when the voltage applied to the liquid crystal of the display section by the reduction means is a large gray scale, an arbitrary gray scale is obtained. In order to reduce the gradation by expressing it with a small number of bits, and when the voltage applied to the liquid crystal of the display section has a small gradation, the original number of gradations or the number of bits with a small gradation width is expressed. Characterize.
【００１６】本発明においては、前記保持／遅延手段へ
入力する表示信号の階調数を、前記表示部に表示する階
調数よりも少ない階調数とすることにより、前記保持／
遅延手段が必要とするメモリー容量を削減して実装面積
を減少させ、装置の大型化や消費電力の増大を抑制し、
更に、装置の高価格化を抑えた表示装置を実現すること
が可能となる。In the present invention, the number of gray scales of the display signal input to the holding / delaying means is set to be smaller than the number of gray scales displayed on the display section, whereby the holding / holding is performed.
The memory capacity required by the delay means is reduced, the mounting area is reduced, and the increase in device size and power consumption is suppressed.
Furthermore, it becomes possible to realize a display device that suppresses the price increase of the device.
【００１７】また、本発明においては、表示パネルの電
圧−透過率特性（液晶γ補正特性）や信号線駆動用ＩＣ
信号出力特性を考慮し、上述の所定の法則に基づいて、
階調数を削減することにより、表示信号のダイナミック
レンジを狭めたり階調表示の直線性を低下させることな
く、表示信号の全階調に亘って応答速度を高速化し、高
品質な画像の表示が可能な表示装置が実現可能となる。Further, in the present invention, the voltage-transmittance characteristic (liquid crystal γ correction characteristic) of the display panel and the signal line driving IC.
Considering the signal output characteristics, based on the above-mentioned predetermined law,
By reducing the number of gradations, the response speed is increased over all gradations of the display signal without narrowing the dynamic range of the display signal or decreasing the linearity of gradation display, and a high-quality image is displayed. It becomes possible to realize a display device capable of performing the above.
【００１８】[0018]
【発明の実施の形態】図１は本発明の実施の形態に係る
液晶表示装置のブロック図を示す。図１図示の液晶表示
装置では、入力信号Ｓｉはビット数削減回路１２と時間
軸フィルター回路１６へ入力される。ビット数削減回路
１２へ入力された入力信号Ｓｉは、ビット数が削減され
入力信号Ｓｉよりもビット数（階調数）が少ない表示信
号Ｌｉに変換された後、フィールド遅延回路１４へ入力
され１フィールドの時間だけ遅延させられる。１フィー
ルドの時間だけ遅延させられた表示信号ＤＬｉは時間軸
フィルター回路１６へ入力される。時間軸フィルター回
路１６では、ある所定の時間軸方向の信号処理が行わ
れ、次段の極性反転回路１８へ時間軸フィルター回路出
力信号Ｓｏを供給する。極性反転回路１８では、時間軸
フィルター回路出力信号Ｓｏを交流化し、液晶表示部２
０へ表示信号を供給する。ここで、時間軸フィルター回
路１６で液晶パネルの応答速度を改善する高速応答駆動
処理を行うものとすると、入力信号Ｓｉと１フィールド
の時間だけ遅延させられた表示信号ＤＬｉにより表示画
像の変化部分を検出し、所定の応答速度に達するように
表示信号に応答速度改善用の強調信号が付加される。1 is a block diagram of a liquid crystal display device according to an embodiment of the present invention. In the liquid crystal display device shown in FIG. 1, the input signal Si is input to the bit number reduction circuit 12 and the time axis filter circuit 16. The input signal Si input to the bit number reduction circuit 12 is converted into a display signal Li having a reduced bit number and a smaller bit number (grayscale number) than the input signal Si, and then input to the field delay circuit 14 to 1 Delayed by field time. The display signal DLi delayed by the time of one field is input to the time axis filter circuit 16. The time axis filter circuit 16 performs signal processing in a certain predetermined time axis direction, and supplies the time axis filter circuit output signal So to the polarity inverting circuit 18 in the next stage. In the polarity reversing circuit 18, the time axis filter circuit output signal So is converted into an alternating current, and the liquid crystal display unit 2
The display signal is supplied to 0. Here, assuming that the time axis filter circuit 16 performs the high-speed response drive processing for improving the response speed of the liquid crystal panel, the changed portion of the display image is changed by the input signal Si and the display signal DLi delayed by the time of one field. An emphasis signal for improving the response speed is added to the display signal so as to reach the predetermined response speed.
【００１９】図２は、図１図示の液晶表示装置で高速応
答駆動処理を行う場合の信号波形を、従来の信号波形と
比較して示す。図２は、ｍフィールド及びｍ＋１フィー
ルドの表示信号により、暗い背景を明るい円形の画像が
左から右へ移動した場合の例である。通常の駆動では、
画像が変化した場合でも、変化しない場合でも、入力さ
れた表示信号は、そのままの信号Ｓｉが極性反転されて
液晶表示部へ印加される。しかし、時間軸フィルター回
路で高速応答駆動処理を行う場合には、表示信号は高速
応答駆動用強調信号が付加された信号Ｓｏが液晶表示部
に印加される。FIG. 2 shows a signal waveform in the case of performing the high-speed response drive processing in the liquid crystal display device shown in FIG. 1 in comparison with a conventional signal waveform. FIG. 2 shows an example in which a bright circular image moves from left to right on a dark background by the display signals of the m field and the m + 1 field. In normal driving,
Whether the image changes or not, the input display signal is applied to the liquid crystal display unit with the polarity of the signal Si as it is. However, when the high-speed response drive processing is performed by the time axis filter circuit, the display signal is the signal So to which the high-speed response drive emphasis signal is added, and is applied to the liquid crystal display unit.
【００２０】ここで、図２を参照して１画面中のｉ番目
の走査線の信号に付いて詳細な説明を行う。先ず、明る
い円形の画像がｍフィールドまでは画面の左側にあり、
その円形の画像がｍ＋１フィールドでは画像の右側に移
動した場合、ｍ＋１フィールドでは液晶表示装置の入力
端子にｍ＋１フィールドの表示信号Ｓｉが入力されると
同時に、Ｓｉは時間軸フィルター回路１６へも入力され
る。時間軸フィルター回路１６の、もう一方の入力端子
にはフィールド遅延回路１４で１フィールド遅延させら
れたｍフィールドの表示信号ＤＬｉが入力される。従っ
て、時間軸フィルター回路１６には、円形の画像が移動
する前の表示信号ＤＬｉと、円形の画像が移動した後の
表示信号Ｓｉが同時に入力されることにより、１フィー
ルドで円形の画像が移動した部分の検出が可能となり、
その画像の移動した部分、つまり表示信号の変化があっ
た部分について応答速度を改善するようなフィルタリン
グ処理を行う。Here, the signal of the i-th scanning line in one screen will be described in detail with reference to FIG. First, a bright circular image is on the left side of the screen up to the m field,
When the circular image moves to the right of the image in the m + 1 field, the display signal Si of the m + 1 field is input to the input terminal of the liquid crystal display device in the m + 1 field, and at the same time, Si is also input to the time axis filter circuit 16. It The display signal DLi of m fields delayed by one field by the field delay circuit 14 is input to the other input terminal of the time axis filter circuit 16. Therefore, the display signal DLi before the circular image is moved and the display signal Si after the circular image is moved are simultaneously input to the time axis filter circuit 16, so that the circular image moves in one field. It is possible to detect the part that
Filtering processing is performed so as to improve the response speed for the moved portion of the image, that is, the portion where the display signal has changed.
【００２１】つまり、１フィールド前の表示信号ＤＬｉ
と現在の表示信号Ｓｉとを比較して、円形の画像が無く
なり明るい表示画像から暗い表示画像に変化した場合
は、表示信号を“より暗く”するように暗部高速応答駆
動用強調信号Ｏｄ（図２中下側の斜線部）を付加してｍ
＋１フィールドでの表示信号Ｓｏを作成する。一方、１
フィールド前の表示信号ＤＬｉと現在の表示信号Ｓｉと
を比較して、円形の画像が移動してきて暗い表示画像か
ら明るい表示画像に変化した場合は、表示信号を“より
明るく”するように明部高速応答駆動用強調信号Ｏｂ
（図２中上側の斜線部）を付加してｍ＋１フィールドで
の表示信号Ｓｏを作成する。このようにして、時間軸フ
ィルター回路では、１フィールド間の表示画像の変化か
ら表示画像がどのように変化したかを検出して、その変
化の仕方により“より明るく”または“より暗く”する
ようなフィルターリング処理を行い、その処理後の表示
信号Ｓｏを現フィールドでの表示信号として液晶表示部
２０に表示信号を印加する。That is, the display signal DLi one field before
And the current display signal Si are compared with each other, and when the circular image disappears and the bright display image changes to the dark display image, the dark part high-speed response drive emphasis signal Od (Fig. 2) Add the shaded area in the middle and bottom to m
The display signal So in the +1 field is created. On the other hand, 1
The display signal DLi before the field is compared with the current display signal Si, and when the circular image moves and changes from a dark display image to a bright display image, the bright portion is set to make the display signal “brighter”. High-speed response drive enhancement signal Ob
(The upper hatched portion in FIG. 2) is added to create the display signal So in the (m + 1) th field. In this way, the time axis filter circuit detects how the display image has changed from the change of the display image in one field, and makes it "brighter" or "darker" depending on the way of the change. A filtering process is performed, and the display signal So after the process is applied to the liquid crystal display unit 20 as a display signal in the current field.
【００２２】ここで、表示画像を１フィールド遅延させ
るフィールド遅延回路１４について考えてみる。この液
晶表示装置が水平方向６４０画素（×３（Ｒ、Ｇ、Ｂの
３色））、垂直方向４８０画素の解像度を持ち、６ビッ
ト（６４階調）の表示が可能であるとすると、通常の場
合はフィールド遅延回路１４には、 ６４０×３×４８０×６＝５５２９６００［ビット］ のメモリー容量が必要になり、少なくとも約５．５メガ
ビットの記憶容量を持つメモリーが必要となる。Now, consider the field delay circuit 14 for delaying the display image by one field. Assuming that this liquid crystal display device has a resolution of 640 pixels in the horizontal direction (× 3 (3 colors of R, G, and B)) and 480 pixels in the vertical direction and can display 6 bits (64 gradations), In this case, the field delay circuit 14 requires a memory capacity of 640 × 3 × 480 × 6 = 5529600 [bits], and a memory having a storage capacity of at least about 5.5 megabits.
【００２３】図３はノーマリホワイトモードの表示モー
ドを用いた一般的な液晶パネルの印加電圧対透過率特性
（Ｖ−Ｔ特性）を示し、図４は一般的な階調レベル（階
調レベルは黒＝０、白＝６３とした時の表示信号の明る
さを示すディジタル値）入力対透過率特性を示す。FIG. 3 shows an applied voltage-transmittance characteristic (VT characteristic) of a general liquid crystal panel using a display mode of a normally white mode, and FIG. 4 shows a general gradation level (gray level). Indicates a digital value indicating the brightness of the display signal when black = 0 and white = 63) and an input-to-transmittance characteristic.
【００２４】図４図示のように、一般的にディスプレイ
の階調表示特性は人間の目の視覚特性を考慮しており、
低い階調では透過率（明るさ）の変化が小さくなるよう
に設定し、高い階調では明るさの変化が大きくなるよう
に非線形な補正処理（γ補正）を行っている。図３と図
４から、大部分の階調を表している透過率は５０％以下
の部分であり、その透過率を得るためには２．５［Ｖ］
以上の信号電圧が用いられていることがわかる。つま
り、液晶表示装置の殆どの表示には、［従来の技術］の
項で説明したように印加電圧が大きく液晶パネルの応答
速度が比較的速い部分を用いているのが分かる。As shown in FIG. 4, the gradation display characteristics of the display generally consider the visual characteristics of the human eye,
Non-linear correction processing (γ correction) is performed so that a change in transmittance (brightness) is set to be small at low gradations and a change in brightness is large at high gradations. From FIG. 3 and FIG. 4, the transmittance representing most of the gradation is 50% or less, and 2.5 [V] is required to obtain the transmittance.
It can be seen that the above signal voltages are used. That is, it can be seen that most of the displays of the liquid crystal display device use a portion where the applied voltage is large and the response speed of the liquid crystal panel is relatively fast, as described in the section [Prior Art].
【００２５】図５は立ち上がりの応答速度の例を、図６
は立ち下がりの応答速度の例を夫々示す。図５の例か
ら、立ち上がり（ノーマリホワイトモードの液晶パネル
の場合、印加電圧を０［Ｖ］に、または小さい電圧にす
る方向）では表示する画像が明るい（同図では到達階調
レベルが大きい）場合には応答速度が遅いが、低い階調
レベルでは動画に（１／６０［秒］）対しても十分な応
答速度が得られていることが分かる。特に、到達階調レ
ベルが２０以下では十分な応答速度であることが分か
る。また、図６の例から、立ち下がりでも、到達階調レ
ベルが低い階調レベルでは十分な応答速度が得られてい
ることが分かる。特に、到達レベルが０（真黒）の場合
はいずれのレベルからでも十分に高速であることが分か
る。FIG. 5 shows an example of the rising response speed, and FIG.
Show examples of falling response speeds. From the example of FIG. 5, the image to be displayed is bright (in the figure, the reached gradation level is high in the case of a normally white mode liquid crystal panel, in which the applied voltage is set to 0 [V] or a small voltage). ), The response speed is slow, but it can be seen that at a low gradation level, a sufficient response speed is obtained even for a moving image (1/60 [sec]). In particular, it is understood that when the reached gradation level is 20 or less, the response speed is sufficient. Further, from the example of FIG. 6, it can be seen that even at the trailing edge, a sufficient response speed is obtained at a tone level where the reached tone level is low. In particular, when the reached level is 0 (black), it is found that the speed is sufficiently high from any level.
【００２６】以上から、動画像表示に対して十分な応答
速度が得られないのは表示画像が明るいときであり、時
間軸フィルターによる応答速度の高速化は表示画像が明
るい場合にのみ行うことでも十分な表示画像が得られる
ことが分かる。また、図５、図６のどちらの場合も、開
始レベルと到達レベルとが近接している場合（概ね５〜
１０レベル）にも応答速度は１／６０秒以下に達してい
ることがわかる。From the above, it is when the display image is bright that a sufficient response speed cannot be obtained for displaying the moving image, and the response speed can be increased by the time axis filter only when the display image is bright. It can be seen that a sufficient display image can be obtained. Further, in both cases of FIG. 5 and FIG. 6, when the starting level and the reaching level are close to each other (approximately 5 to 5).
It can be seen that the response speed reaches 1/60 seconds or less even for 10 levels.
【００２７】ここで、応答速度の高速化を表示画像が明
るい場合にのみ行うこととして、その時のビット割を考
えて見る。通常、表示信号の全階調レベルを補正しよう
とした場合は６ビットの情報が必要である。表示画像が
明るい場合のみの補正の場合には前述のように表示画像
の低階調レベルの部分では補正を行わなくても応答速度
の劣化の無い高品質な表示を行うことができる。つま
り、低階調な部分はある階調レベルで代表するよう粗い
ビット数で代表させて、補正の必要な部分については従
来通りのビット割り当てを行うことにより、粗く間引い
た分だけビット数の削減が可能である。Now, let us consider the bit rate at that time, assuming that the response speed is increased only when the display image is bright. Normally, 6-bit information is required when trying to correct all gradation levels of a display signal. In the case of correction only when the display image is bright, high-quality display without deterioration of response speed can be performed without correction in the low gradation level portion of the display image as described above. In other words, the low-gradation part is represented by a rough number of bits so as to be represented by a certain gradation level, and the part that needs correction is assigned bits in the conventional manner to reduce the number of bits by a roughly thinned-out amount. Is possible.
【００２８】図７は、前述の図５及び図６図示の例にお
いて、最も応答速度が遅くなる到達階調レベル（レベル
４０〜５０）での高速応答駆動用強調量（オーバードラ
イブレベル）の代表的な特性を示す。FIG. 7 shows a typical high-speed response drive emphasis amount (overdrive level) at the ultimate gradation level (levels 40 to 50) at which the response speed is the slowest in the examples shown in FIGS. 5 and 6. Shows the characteristic.
【００２９】図７図示のように、変化前の階調レベル
（図７では開始レベルとしてある）は６４レベルある
が、オーバードライブするレベルは２０種類のレベル足
らずしかない。つまり、強調量は開始レベルが０であっ
ても５〜８であっても、一定の強調量である。従って、
図７図示の開始レベルに対する強調量の特性は２０レベ
ル程度の精度で表現できることになる。図７図示の例で
は強調量は２０種類のレベル足らずなので、４ビット
（１６レベル）の精度でほぼ強調量を表現できることに
なる。つまり、ビット削減後の必要ビット数は、 必要ビット数＝（ｌｏｇ（強調レベルの種類））／ｌｏ
ｇ２ の式で表される。なお、ここで少数点以下は四捨五入す
るのがよい。As shown in FIG. 7, there are 64 grayscale levels before the change (as a starting level in FIG. 7), but overdriving levels are only 20 types. That is, the emphasis amount is a constant emphasis amount regardless of whether the start level is 0 or 5 to 8. Therefore,
The characteristic of the emphasis amount with respect to the start level shown in FIG. 7 can be expressed with an accuracy of about 20 levels. In the example shown in FIG. 7, since the amount of emphasis is less than 20 levels, it is possible to express the amount of emphasis with a precision of 4 bits (16 levels). That is, the required number of bits after bit reduction is the required number of bits = (log (type of emphasis level)) / lo
It is represented by the formula of g2. In addition, it is better to round off the decimal point.
【００３０】例えば、画像が変化した後の到達レベルが
５０であるとすると、変化前の開始レベルが０〜８のレ
ベルにおいては、強調量は＋１２レベルであり、強調量
にとっては変化前の開始レベルが０であっても８であっ
ても有意差はない。従って、０〜８の開始レベルを任意
のレベルに代表させて表現しても強調量の表現に問題は
生じない。つまり、開始レベル０〜８をまとめて「０」
と表現しても良いことになる。同様にして他の開始レベ
ルにおいても、あるレベルに数レベルを代表させて表現
することが可能である。For example, if the reached level after the change of the image is 50, the enhancement amount is +12 level at the start level of 0-8 before the change, and the enhancement amount is the start before the change. There is no significant difference whether the level is 0 or 8. Therefore, even if the start level of 0 to 8 is represented by an arbitrary level, there is no problem in expressing the emphasis amount. That is, the start levels 0 to 8 are collectively "0".
Can be expressed as Similarly, at the other start level, it is possible to represent a certain level by representing several levels.
【００３１】但し、図７からわかる様に、開始レベルが
大きい（ノーマリホワイトモードの液晶パネルの場合は
明るい、即ち印加電圧が小さい）場合には、開始レベル
に対して強調量の変化が大きいので、開始レベルと強調
量との関係をより正確に表現するためには、これら開始
レベルが大きい領域に多くの精度、つまり割り当てるビ
ット数を多くする必要がある。However, as can be seen from FIG. 7, when the start level is large (bright in the case of a normally white mode liquid crystal panel, that is, the applied voltage is small), the change in the emphasis amount is large with respect to the start level. Therefore, in order to express the relationship between the start level and the emphasis amount more accurately, it is necessary to increase the precision, that is, the number of bits to be allocated to the area where the start level is large.
【００３２】図８は、図７図示の開始レベルと強調量と
の関係に対応する、６ビットデータを４ビットにビット
削減するための非線形量子化テーブルを示す。図８図示
の非線形量子化テーブルにより、６ビットの表示データ
を４ビットまでビット削減し、更に、図７図示の強調量
を正確に表現できる。従って、図１図示のような時間軸
フィルター回路１６で、高速応答駆動を行う場合は、１
フィールド遅延回路１４に入力する表示信号Ｌｉは、４
ビットまでにビット削減しても６ビットの表示信号Ｓｉ
そのままを１フィールド遅延回路１４に入力した場合と
同等な高速応答駆動特性を得ることができる。即ち、１
フィールド遅延回路１４に入力される表示信号を、図８
図示の非線形量子化テーブルに基づいて４ビットにビッ
ト削減して４ビットの表示信号Ｌｉとすることにより、
１フィールド遅延回路１４のメモリー容量を６ビットの
そのままのデータを遅延させる場合に比べて２／３に削
減可能なことがわかる。FIG. 8 shows a non-linear quantization table for bit reduction of 6-bit data to 4 bits, which corresponds to the relationship between the start level and the enhancement amount shown in FIG. The 6-bit display data can be reduced to 4 bits by the non-linear quantization table shown in FIG. 8, and the enhancement amount shown in FIG. 7 can be accurately expressed. Therefore, when performing high-speed response driving with the time axis filter circuit 16 as shown in FIG.
The display signal Li input to the field delay circuit 14 is 4
6-bit display signal Si even if the number of bits is reduced to
It is possible to obtain a high-speed response drive characteristic equivalent to the case where it is input to the 1-field delay circuit 14 as it is. That is, 1
The display signal input to the field delay circuit 14 is shown in FIG.
By performing bit reduction to 4 bits based on the illustrated non-linear quantization table to obtain a 4-bit display signal Li,
It can be seen that the memory capacity of the 1-field delay circuit 14 can be reduced to 2/3 as compared with the case of delaying 6-bit raw data.
【００３３】図９は１フィールド遅延回路の表示データ
が４ビットの場合の高速応答駆動用の表示信号強調量の
テーブルを示す。このテーブルは図８図示の非線形量子
化テーブルを用いて１フィールド遅延させる表示信号を
４ビットに非線形量子化した場合の強調量を示すデータ
テーブルである。図９において、到達レベルは現在の表
示データ、開始レベルは１フィールド前の表示データを
指している。図９図示のように、到達レベルも図８の非
線形量子化テーブルに従って強調量が割り当てられてい
る。例えば、開始レベルが０で到達レベルが４０の場合
には、図９の強調量テーブルより「６」の強調量が得ら
れ、高速応答駆動用の表示信号は４６となる。また、図
９から分かる様に、階調が低い、つまりノーマリホワイ
トモードの液晶パネルの場合で印加電圧が大きい場合に
は、テーブルのビット割当が少なくなっている。図９図
示の例では、全体の強調量テーブルは、 １６（開始レベル）×１６（到達レベル）＝２５６ の２５６種類の強調量データを表している。しかし、そ
の中で６４階調の中の「黒」側の半分の階調（０〜３
１）の階調レベルに割り当てられている種類は、僅か１
６種類にしかすぎない。つまり、強調量を表す全データ
の１５／１６が「白」側の表示信号に対して割り当てら
れている。FIG. 9 shows a table of display signal enhancement amounts for high-speed response drive when the display data of the 1-field delay circuit is 4 bits. This table is a data table showing the amount of enhancement when the display signal delayed by one field is nonlinearly quantized into 4 bits using the nonlinear quantization table shown in FIG. In FIG. 9, the reached level indicates the current display data, and the start level indicates the display data one field before. As shown in FIG. 9, the achievement level is also assigned with an emphasis amount according to the non-linear quantization table of FIG. For example, when the starting level is 0 and the reaching level is 40, the emphasis amount of “6” is obtained from the emphasis amount table of FIG. 9, and the display signal for high speed response drive is 46. Further, as can be seen from FIG. 9, when the gradation is low, that is, in the case of a normally white mode liquid crystal panel and the applied voltage is high, the bit allocation of the table is small. In the example shown in FIG. 9, the entire emphasis amount table represents 256 types of emphasis amount data of 16 (starting level) × 16 (reaching level) = 256. However, among them, half of the 64 gradations on the “black” side (0-3
Only 1 type is assigned to the gradation level of 1).
There are only 6 types. That is, 15/16 of all data representing the amount of emphasis is assigned to the display signal on the “white” side.
【００３４】以上のような非線形量子化を行った場合に
は量子化誤差が問題になってくる。その量子化誤差の影
響は、例えば応答速度の改善を行う必要の無いときにも
強調信号を与えてしまい、静止画においても高速応答駆
動を行ってしまうという問題を引き起こす。即ち、高速
応答駆動の処理は変化した画像に対して“より明るく”
または“より暗く”なる様に表示信号を強調する信号処
理であるから、静止画に対して高速応答駆動を行った場
合には、常に“より明るく”または“より暗く”なる様
な信号処理が行われることとなる。これは、表示画像の
階調レベル（表示画像の明るさ）が変化してしまう、と
いう画質劣化を発生させる。このような画質劣化は、非
線形量子化を行う際に正しく量子化を行わなかったか、
または非線形量子化する際のビット数が不足しているこ
とに起因している。When the above non-linear quantization is performed, a quantization error becomes a problem. The effect of the quantization error causes a problem that, for example, an emphasis signal is given even when it is not necessary to improve the response speed, and high-speed response driving is performed even in a still image. That is, the high-speed response drive processing is "brighter" for the changed image.
Alternatively, since it is signal processing that emphasizes the display signal so that it becomes "darker", when high-speed response drive is performed on a still image, signal processing that always becomes "brighter" or "darker" is performed. Will be done. This causes image quality deterioration in which the gradation level of the display image (brightness of the display image) changes. This kind of image quality deterioration is due to incorrect quantization when performing non-linear quantization.
Or, it is due to the lack of the number of bits for nonlinear quantization.
【００３５】図９図示の非線形量子化では６ビットの表
示データの０〜８までが４ビット非線形量子化データの
０に量子化され、６ビット表示データの９〜１６までが
４ビット非線形量子化データの１に量子化される。つま
り、図９図示の非線形量子化テーブルの例では、ある量
子化の閾値以上で、且つ次の量子化の閾値未満の６ビッ
トデータは、その下位の量子化閾値に丸められると考え
てよい。また、到達レベルは、開始レベルとは逆の関係
になり、ある量子化の閾値以上で、且つ次の量子化の閾
値未満の６ビットデータは、その上位の量子化閾値に丸
められると考えてよい。In the non-linear quantization shown in FIG. 9, 0 to 8 of 6-bit display data are quantized to 0 of 4-bit non-linear quantization data, and 9 to 16 of 6-bit display data are 4-bit non-linear quantization. The data is quantized to 1. That is, in the example of the non-linear quantization table shown in FIG. 9, it can be considered that 6-bit data which is equal to or more than a certain quantization threshold and less than the next quantization threshold is rounded to the lower quantization threshold. Further, it is considered that the reached level has an inverse relationship with the start level, and 6-bit data that is equal to or higher than a certain quantization threshold and less than the next quantization threshold is rounded to the upper quantization threshold. Good.
【００３６】例えば、４ビットに非線形量子化された表
示データが４の場合は、本来の６ビット表示データは３
４以上４０以下のいずれかのレベルであるが、開始レベ
ル（１フィールド前の表示信号）としては３４として扱
われる。また、到達レベルが４０の場合には３５以上４
１以下として到達レベル４１の強調量が適用される。従
って、開始レベル（１フィールド前の表示信号）が４０
で到達レベル（現在の表示信号）が４０だとすると、図
９図示の強調量データテーブルでは開始レベルは３４と
して扱われ、到達レベルは４１として扱われるため、結
果として静止画でも画像の変化「有り」として認識され
てしまう場合が発生する。このような場合に、強調量デ
ータテーブルのこのような領域、つまり対角線上の配列
よりも１つ上の領域に０以外の強調量が存在した場合に
は、前述の様な静止画の場合の画質劣化が生じてしま
う。For example, when the display data which is nonlinearly quantized into 4 bits is 4, the original 6-bit display data is 3
Although it is any level from 4 to 40, it is treated as 34 as the start level (display signal one field before). If the achievement level is 40, 35 or more 4
The enhancement amount of the attainment level 41 is applied as 1 or less. Therefore, the start level (display signal one field before) is 40
If the reached level (current display signal) is 40, the start level is treated as 34 and the reached level is treated as 41 in the emphasis amount data table shown in FIG. It may be recognized as. In such a case, if an emphasis amount other than 0 exists in such an area of the emphasis amount data table, that is, in an area one level higher than the array on the diagonal line, the case of the still image as described above is used. The image quality deteriorates.
【００３７】図９の強調量データテーブルでは、そのよ
うなことは発生しておらず、静止画での画質劣化も発生
しないということがわかる。つまり、図５図示の立ち上
がり応答特性と図６図示の立ち下がり応答特性で示した
ように、隣接する階調レベルでの応答速度は１／６０秒
以下になっており、それらの階調間では高速応答駆動の
ための強調信号は必要としない。よって、非線形量子化
でビット数を削減する場合には、これら近接階調間での
強調信号を必要としない領域も表現できるビット数以上
に設定する必要がある。In the emphasis amount data table of FIG. 9, it can be seen that such a phenomenon does not occur, and image quality deterioration in a still image does not occur. That is, as shown by the rising response characteristic shown in FIG. 5 and the falling response characteristic shown in FIG. 6, the response speed at the adjacent grayscale levels is 1/60 seconds or less, and between those grayscales. No emphasis signal is required for fast response drive. Therefore, in the case of reducing the number of bits by the non-linear quantization, it is necessary to set the number of bits to be equal to or more than the number of bits that can express the region that does not require the emphasis signal between these adjacent gradations.
【００３８】図１０は、前述の手法、つまり開始レベル
対高速応答駆動用強調量をより正確に表す手法を用い
て、６ビットの表示信号を３ビットに非線形量子化した
場合の高速応答駆動用の強調量データテーブルを示す。FIG. 10 shows a method for high-speed response driving when a 6-bit display signal is non-linearly quantized into 3 bits by using the above-described method, that is, a method for more accurately expressing the emphasis amount for the start level versus high-speed response driving. 3 shows an emphasis amount data table of.
【００３９】図１０図示の例では、上記のように強調量
データテーブルの強調量配列の対角線上の配列の１つ上
の要素に０以外の強調データを持っているため、静止画
での画質が劣化してしまう。そのような場合、静止画の
画質を劣化させているのが、強調量データテーブルの強
調量配列の対角線上の配列の１つ上の要素であるから、
その要素を０にすればよい。In the example shown in FIG. 10, as described above, since the element one level above the diagonal array of the enhancement amount array of the enhancement amount data table has the enhancement data other than 0, the image quality of a still image is improved. Will deteriorate. In such a case, it is the element one level above the array on the diagonal line of the emphasis amount array of the emphasis amount data table that deteriorates the image quality of the still image.
The element should be set to 0.
【００４０】図１１は静止画用の補正を施した３ビット
の非線形量子化に対応した高速応答駆動用強調量データ
テーブルを示す。図１１図示の強調量データテーブルを
用いることにより、静止画での画質劣化を防止すること
ができる。但し、図１１のようにして作成した強調量デ
ータテーブルは本来行うべき強調部分を０としているた
め、図９図示の様な強調量データテーブルを用いた場合
に比べて、若干の高速応答駆動特性に不足があるが、１
フィールド遅延回路の回路規模を大きく削減したい場合
には有効な方法である。FIG. 11 shows a high-speed response drive enhancement amount data table corresponding to 3-bit non-linear quantization with correction for still images. By using the emphasis amount data table shown in FIG. 11, it is possible to prevent image quality deterioration in a still image. However, in the emphasis amount data table created as shown in FIG. 11, the emphasis portion to be originally made is 0, and therefore, the high speed response drive characteristic is slightly higher than that in the case where the emphasis amount data table as shown in FIG. 9 is used. There is a shortage, but 1
This is an effective method when it is desired to greatly reduce the circuit scale of the field delay circuit.
【００４１】以上のような高速応答駆動のための非線形
量子化による表示信号のビット数の削減により、フィー
ルド遅延のためのメモリーの削減量は、表示信号のビッ
ト数１ビット当たり約０．９メガ・ビットのメモリー削
減となり、その分の実装面積の小型化と消費電力の低減
が可能となる。By reducing the number of bits of the display signal by the non-linear quantization for the high-speed response driving as described above, the memory reduction amount due to the field delay is about 0.9 mega per bit of the display signal.・ Reduces the bit memory, which makes it possible to reduce the mounting area and power consumption.
【００４２】通常、このようなビットの削減操作は、あ
らかじめＲＯＭに（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒ
ｙ）記憶しておき、そのＲＯＭへ入力信号を入力してビ
ットの削減操作を行う。つまり、図１図示のビット数削
減回路１２はＲＯＭにより実現されるのが一般的であ
る。この時のＲＯＭの容量を算出してみると、ビット削
減が無い場合、 ビット削減ＲＯＭ容量＝出力ビット数×入力階調数×Ｒ
ＧＢ＝６×６４×３＝１１５２［ビット］ であるが、このＲＯＭも出力ビット数を１ビット削減す
ることにより、１９２ビットの削減が可能となる。Usually, such a bit reduction operation is performed in advance in the ROM (Read Only Memory).
y) It is stored, and an input signal is input to the ROM to perform a bit reduction operation. That is, the bit number reduction circuit 12 shown in FIG. 1 is generally realized by a ROM. Calculating the capacity of the ROM at this time, if there is no bit reduction, the bit reduction ROM capacity = output bit number × input gradation number × R
GB = 6 × 64 × 3 = 11152 [bits], but this ROM can also reduce 192 bits by reducing the number of output bits by 1 bit.
【００４３】更に、図１図示の時間軸フィルター回路１
６もＲＯＭにより実現されるのが一般的である。このＲ
ＯＭの容量を算出してみると、ビット削減が無い場合、 フィルターＲＯＭ容量 ＝出力ビット数×ＲＧＢ×２(+) ＝６×３×２(6+6)＝７３７２８［ビット］ となり、約７４ｋビットのＲＯＭが必要であるが、この
ＲＯＭも表示信号（遅延信号）のビット数を１ビット削
減することにより、ＲＯＭ容量の１／２が削減可能とな
る。Further, the time axis filter circuit 1 shown in FIG.
6 is also generally realized by a ROM. This R
Calculating the capacity of the OM, if there is no bit reduction, the filter ROM capacity = output bit number × RGB × 2(+) = 6 × 3 × 2(6 + 6) = 73728 [bits], which is about 74k Although a bit ROM is required, this ROM can also reduce 1/2 of the ROM capacity by reducing the number of bits of the display signal (delay signal) by 1 bit.
【００４４】また、信号線駆動用ＩＣの液晶γ補正や液
晶パネルの電圧−透過率特性などにより削減可能なビッ
ト数が変わってくるが、その場合も同様に、液晶に印加
する電圧が大きい階調の時には任意のある階調にまとめ
て少ないビット数で表現し、液晶に印加する電圧が小さ
い階調の時には本来の階調数またはまとめる階調幅を小
さくしたビット数で表現して階調を削減することによ
り、フレームメモリーのビット数の削減が可能である。The number of bits that can be reduced varies depending on the liquid crystal γ correction of the signal line driving IC and the voltage-transmittance characteristic of the liquid crystal panel. In that case, the voltage applied to the liquid crystal is also large. Tones are expressed as a certain number of gradations with a small number of bits, and when the voltage applied to the liquid crystal is a small number of gradations, the original number of gradations or the number of bits with a smaller gradation width is used to express the gradation. By reducing the number of bits, the number of bits of the frame memory can be reduced.
【００４５】更に、本発明は時間軸方向の信号処理を行
うための表示信号の保持または遅延させる手段のメモリ
ー容量を削減するものであり、使用する液晶パネルの材
料や、種類、駆動方法で制限されるものでない。Furthermore, the present invention is intended to reduce the memory capacity of the means for holding or delaying the display signal for performing signal processing in the time axis direction, and is limited by the material, type and driving method of the liquid crystal panel used. Not something that is done.
【００４６】図１２は図１図示の液晶表示装置を応用し
た一例である、アクティブブマトリックス型の液晶表示
装置の要部の構成を示し、ここで、図１図示の構成に従
って入力画像信号の処理機構が形成される。FIG. 12 shows a configuration of a main part of an active matrix type liquid crystal display device, which is an example in which the liquid crystal display device shown in FIG. 1 is applied. Here, processing of an input image signal according to the configuration shown in FIG. The mechanism is formed.
【００４７】液晶表示部、即ち液晶パネル３２には信号
線３３ｉ（「ｉ」は正の整数）及びゲート線３５ｉの交
点に対応するように、複数の画素Ｐｉがマトリックス状
に配列される（図１２では便宜上１画素のみを示す）。
液晶表示部３２はカラー表示用に構成され、色フィルタ
により各画素が赤（Ｒ）、緑（Ｇ）及び青（Ｂ）を表示
する画素として形成され、２次元的に配列（例えば、横
ストライプ配列）される。In the liquid crystal display section, that is, the liquid crystal panel 32, a plurality of pixels Pi are arranged in a matrix so as to correspond to the intersections of the signal lines 33i (“i” is a positive integer) and the gate lines 35i (FIG. 12 shows only one pixel for the sake of convenience).
The liquid crystal display unit 32 is configured for color display, and each pixel is formed as a pixel for displaying red (R), green (G), and blue (B) by a color filter, and is arranged two-dimensionally (for example, horizontal stripes). Arranged).
【００４８】各画素にはスイッチ素子ＳＷｉであるＴＦ
Ｔ（Thin Film Transistor）が配設され、ＴＦＴのソー
ス／ドレインに各画素の画素電極ＰＥｉと信号線３３ｉ
とが接続され、ＴＦＴのゲートにゲート線３５ｉが接続
される。液晶表示部３２の周辺において信号線３３ｉは
信号線ドライバ３４に接続され、ゲート線３５ｉはゲー
ト線ドライバ３６に接続される。信号線ドライバ３４及
びゲート線ドライバ３６は信号処理回路３８に接続さ
れ、ここから所定の信号を供給される。信号処理回路３
８は、図１図示の回路１２〜１８を内蔵し、従って、信
号線ドライバ３４は図１図示の極性反転回路１８から信
号を供給される。Each pixel has a TF which is a switch element SWi.
T (Thin Film Transistor) is provided, and the pixel electrode PEi of each pixel and the signal line 33i are provided on the source / drain of the TFT.
And the gate line 35i is connected to the gate of the TFT. The signal line 33i is connected to the signal line driver 34 and the gate line 35i is connected to the gate line driver 36 around the liquid crystal display unit 32. The signal line driver 34 and the gate line driver 36 are connected to the signal processing circuit 38, and a predetermined signal is supplied from here. Signal processing circuit 3
8 includes the circuits 12 to 18 shown in FIG. 1, and therefore the signal line driver 34 is supplied with a signal from the polarity inverting circuit 18 shown in FIG.
【００４９】[0049]
【発明の効果】本発明においては、時間軸方向の信号処
理を行うための保持／遅延手段へ入力する表示信号の階
調数を、表示部に表示する階調数よりも少ない階調数と
する削減手段を具備する。これにより、保持／遅延手段
が必要とするメモリー容量を削減して実装面積を減少さ
せ、装置の大型化や消費電力の増大を抑制し、更に、装
置の高価格化を抑えた表示装置を実現することが可能と
なる。According to the present invention, the number of gradations of the display signal input to the holding / delaying means for performing signal processing in the time axis direction is set to be smaller than the number of gradations displayed on the display unit. Equipped with a means to reduce. This reduces the memory capacity required by the holding / delaying means, reduces the mounting area, suppresses an increase in the size and power consumption of the device, and realizes a display device that suppresses the cost of the device. It becomes possible to do.
【００５０】また、削減手段は、表示パネルの電圧−透
過率特性や信号線駆動用ＩＣ信号出力特性を考慮し、所
定の法則に基づいて、メモリー容量を削減する。これに
より、ダイナミックレンジを狭めたり階調表示の直線性
を低下させることなく、高品質な画像を表示可能な表示
装置を実現することが可能となる。Further, the reducing means reduces the memory capacity based on a predetermined law in consideration of the voltage-transmittance characteristic of the display panel and the signal line driving IC signal output characteristic. This makes it possible to realize a display device capable of displaying a high-quality image without narrowing the dynamic range or reducing the linearity of gradation display.
【図１】本発明の実施の形態に係る液晶表示装置を示す
ブロック図。FIG. 1 is a block diagram showing a liquid crystal display device according to an embodiment of the present invention.
【図２】図１図示の液晶表示装置で高速応答駆動処理を
行う場合の信号波形を、従来の信号波形と比較して示す
図。FIG. 2 is a diagram showing a signal waveform when a high-speed response drive process is performed in the liquid crystal display device shown in FIG. 1, in comparison with a conventional signal waveform.
【図３】ノーマリホワイトモードの一般的な液晶パネル
の印加電圧対透過率特性（Ｖ−Ｔ特性）を示す図。FIG. 3 is a diagram showing applied voltage vs. transmittance characteristics (VT characteristics) of a general liquid crystal panel in a normally white mode.
【図４】一般的な階調入力対透過率特性を示す。FIG. 4 shows a general gradation input vs. transmittance characteristic.
【図５】液晶パネルの立ち上がりの応答速度の例を示す
図。FIG. 5 is a diagram showing an example of a rising response speed of a liquid crystal panel.
【図６】液晶パネルの立ち下がりの応答速度の例を示す
図。FIG. 6 is a diagram showing an example of the response speed of the liquid crystal panel at the fall.
【図７】図５及び図６図示の例において、最も応答速度
が遅くなる到達階調レベルでの高速応答駆動用強調量の
代表的な特性を示す図。FIG. 7 is a diagram showing a typical characteristic of a high-speed response drive enhancement amount at an ultimate gray level at which the response speed is the slowest in the examples shown in FIGS. 5 and 6;
【図８】図７図示の開始レベルと強調量との関係に対応
する、６ビットデータを４ビットにビット削減するため
の非線形量子化テーブルを示す図。FIG. 8 is a diagram showing a non-linear quantization table for reducing the bits of 6-bit data to 4 bits, which corresponds to the relationship between the start level and the enhancement amount shown in FIG.
【図９】１フィールド遅延回路の表示データが４ビット
の場合の高速応答駆動用の表示信号強調量のテーブルを
示す図。FIG. 9 is a diagram showing a table of display signal enhancement amounts for high-speed response driving when display data of a 1-field delay circuit is 4 bits.
【図１０】開始レベル対高速応答駆動用強調量をより正
確に表す手法を用いて、６ビットの表示信号を３ビット
に非線形量子化した場合の高速応答駆動用の強調量デー
タテーブルを示す図。FIG. 10 is a diagram showing an emphasis amount data table for high-speed response driving when a 6-bit display signal is non-linearly quantized into 3 bits by using a method of more accurately representing the start level versus the emphasis amount for high-speed response driving. .
【図１１】静止画用の補正を施した３ビットの非線形量
子化に対応した高速応答駆動用強調量データテーブルを
示す図。FIG. 11 is a diagram showing a high-speed response drive enhancement amount data table corresponding to 3-bit non-linear quantization corrected for a still image.
【図１２】図１図示の液晶表示装置を応用した、アクテ
ィブブマトリックス型の液晶表示装置の要部の構成を示
す図。12 is a diagram showing a configuration of a main part of an active matrix type liquid crystal display device to which the liquid crystal display device shown in FIG. 1 is applied.
１２…ビット数削減回路、１４…フィールド遅延回路、
１６…時間軸フィルター回路、１８…極性反転回路、２
０…液晶表示部。12 ... Bit number reduction circuit, 14 ... Field delay circuit,
16 ... Time axis filter circuit, 18 ... Polarity inversion circuit, 2
0 ... Liquid crystal display section.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23562695AJPH0981083A (en) | 1995-09-13 | 1995-09-13 | Display device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23562695AJPH0981083A (en) | 1995-09-13 | 1995-09-13 | Display device |
| Publication Number | Publication Date |
|---|---|
| JPH0981083Atrue JPH0981083A (en) | 1997-03-28 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23562695APendingJPH0981083A (en) | 1995-09-13 | 1995-09-13 | Display device |
| Country | Link |
|---|---|
| JP (1) | JPH0981083A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002189458A (en)* | 2000-12-21 | 2002-07-05 | Sony Corp | Display control device and image display device |
| JP2002341841A (en)* | 2001-05-11 | 2002-11-29 | Samsung Electronics Co Ltd | Liquid crystal display device and its driving device |
| EP1387346A2 (en) | 2002-08-02 | 2004-02-04 | Sharp Kabushiki Kaisha | Liquid crystal display with improved optical response speed |
| US6756955B2 (en) | 2001-10-31 | 2004-06-29 | Mitsubishi Denki Kabushiki Kaisha | Liquid-crystal driving circuit and method |
| US6833886B2 (en) | 2001-03-29 | 2004-12-21 | Fujitsu Display Technologies Corporation | Liquid crystal display control circuit that performs drive compensation for high-speed response |
| WO2005122125A1 (en)* | 2004-06-10 | 2005-12-22 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal driving/image processing circuit, liquid crystal driving/image processing method, and liquid crystal display apparatus |
| US7034788B2 (en) | 2002-06-14 | 2006-04-25 | Mitsubishi Denki Kabushiki Kaisha | Image data processing device used for improving response speed of liquid crystal display panel |
| US7061511B2 (en) | 1999-10-18 | 2006-06-13 | Hitachi, Ltd. | Liquid crystal device having improved-response-characteristic drivability |
| JP2006184448A (en)* | 2004-12-27 | 2006-07-13 | Hitachi Displays Ltd | Liquid crystal display device and counter voltage generation method |
| US7084846B2 (en) | 2000-03-29 | 2006-08-01 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2006317566A (en)* | 2005-05-11 | 2006-11-24 | Sanyo Epson Imaging Devices Corp | Display device and electronic apparatus |
| JP2007025528A (en)* | 2005-07-21 | 2007-02-01 | Mitsubishi Electric Corp | Image processing circuit |
| JP2007233120A (en)* | 2006-03-02 | 2007-09-13 | Matsushita Electric Ind Co Ltd | Liquid crystal display |
| US7289161B2 (en) | 2003-01-24 | 2007-10-30 | Mitsubishi Denki Kabushiki Kaisha | Frame data compensation amount output device, frame data compensation device, frame data display device, and frame data compensation amount output method, frame data compensation method |
| WO2007145302A1 (en)* | 2006-06-13 | 2007-12-21 | Sharp Kabushiki Kaisha | Display controller and display |
| WO2008032480A1 (en)* | 2006-09-12 | 2008-03-20 | Sharp Kabushiki Kaisha | Liquid crystal driving circuit, driving method, and liquid crystal display apparatus |
| US7403183B2 (en) | 2003-03-27 | 2008-07-22 | Mitsubishi Denki Kabushiki Kaisha | Image data processing method, and image data processing circuit |
| US7436382B2 (en) | 2003-02-13 | 2008-10-14 | Mitsubishi Denki Kabushiki Kaisha | Correction data output device, correction data correcting method, frame data correcting method, and frame data displaying method |
| KR100898782B1 (en)* | 2002-08-08 | 2009-05-20 | 엘지디스플레이 주식회사 | Method and apparatus for driving a liquid crystal display |
| JP2009109835A (en)* | 2007-10-31 | 2009-05-21 | Nec Electronics Corp | Liquid crystal display, lcd driver, and operation method for lcd driver |
| JP2010271728A (en)* | 2010-07-02 | 2010-12-02 | Au Optronics Corp | Liquid crystal display device, liquid crystal control circuit, flicker prevention method, and liquid crystal driving method |
| US7982703B2 (en) | 2002-08-08 | 2011-07-19 | Lg Display Co. Ltd. | Driving liquid crystal display |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061511B2 (en) | 1999-10-18 | 2006-06-13 | Hitachi, Ltd. | Liquid crystal device having improved-response-characteristic drivability |
| US7084846B2 (en) | 2000-03-29 | 2006-08-01 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2002189458A (en)* | 2000-12-21 | 2002-07-05 | Sony Corp | Display control device and image display device |
| KR100707774B1 (en)* | 2001-03-29 | 2007-04-17 | 샤프 가부시키가이샤 | Liquid crystal display control circuit that performs drive compensation for high-speed response |
| US6833886B2 (en) | 2001-03-29 | 2004-12-21 | Fujitsu Display Technologies Corporation | Liquid crystal display control circuit that performs drive compensation for high-speed response |
| JP2002341841A (en)* | 2001-05-11 | 2002-11-29 | Samsung Electronics Co Ltd | Liquid crystal display device and its driving device |
| US6756955B2 (en) | 2001-10-31 | 2004-06-29 | Mitsubishi Denki Kabushiki Kaisha | Liquid-crystal driving circuit and method |
| US7327340B2 (en) | 2001-10-31 | 2008-02-05 | Mitsubishi Denki Kabushiki Kaisha | Liquid-crystal driving circuit and method |
| US7034788B2 (en) | 2002-06-14 | 2006-04-25 | Mitsubishi Denki Kabushiki Kaisha | Image data processing device used for improving response speed of liquid crystal display panel |
| EP1387346A3 (en)* | 2002-08-02 | 2006-03-29 | Sharp Kabushiki Kaisha | Liquid crystal display with improved optical response speed |
| CN100377194C (en)* | 2002-08-02 | 2008-03-26 | 夏普株式会社 | Liquid crystal display device |
| US7190340B2 (en) | 2002-08-02 | 2007-03-13 | Sharp Kabushiki Kaisha | Liquid crystal display |
| EP1387346A2 (en) | 2002-08-02 | 2004-02-04 | Sharp Kabushiki Kaisha | Liquid crystal display with improved optical response speed |
| KR100898782B1 (en)* | 2002-08-08 | 2009-05-20 | 엘지디스플레이 주식회사 | Method and apparatus for driving a liquid crystal display |
| US7982703B2 (en) | 2002-08-08 | 2011-07-19 | Lg Display Co. Ltd. | Driving liquid crystal display |
| US7289161B2 (en) | 2003-01-24 | 2007-10-30 | Mitsubishi Denki Kabushiki Kaisha | Frame data compensation amount output device, frame data compensation device, frame data display device, and frame data compensation amount output method, frame data compensation method |
| US7436382B2 (en) | 2003-02-13 | 2008-10-14 | Mitsubishi Denki Kabushiki Kaisha | Correction data output device, correction data correcting method, frame data correcting method, and frame data displaying method |
| US7403183B2 (en) | 2003-03-27 | 2008-07-22 | Mitsubishi Denki Kabushiki Kaisha | Image data processing method, and image data processing circuit |
| KR100869881B1 (en)* | 2004-06-10 | 2008-11-24 | 미쓰비시덴키 가부시키가이샤 | Liquid crystal driving/image processing circuit, liquid crystal driving/image processing method, and liquid crystal display apparatus |
| US8150203B2 (en) | 2004-06-10 | 2012-04-03 | Mitsubishi Electric Corporation | Liquid-crystal-driving image processing circuit, liquid-crystal-driving image processing method, and liquid crystal display apparatus |
| US7961974B2 (en) | 2004-06-10 | 2011-06-14 | Mitsubishi Electric Corporation | Liquid-crystal-driving image processing circuit, liquid-crystal-driving image processing method, and liquid crystal display apparatus |
| WO2005122125A1 (en)* | 2004-06-10 | 2005-12-22 | Mitsubishi Denki Kabushiki Kaisha | Liquid crystal driving/image processing circuit, liquid crystal driving/image processing method, and liquid crystal display apparatus |
| JP2006184448A (en)* | 2004-12-27 | 2006-07-13 | Hitachi Displays Ltd | Liquid crystal display device and counter voltage generation method |
| JP2006317566A (en)* | 2005-05-11 | 2006-11-24 | Sanyo Epson Imaging Devices Corp | Display device and electronic apparatus |
| JP2007025528A (en)* | 2005-07-21 | 2007-02-01 | Mitsubishi Electric Corp | Image processing circuit |
| JP2007233120A (en)* | 2006-03-02 | 2007-09-13 | Matsushita Electric Ind Co Ltd | Liquid crystal display |
| WO2007145302A1 (en)* | 2006-06-13 | 2007-12-21 | Sharp Kabushiki Kaisha | Display controller and display |
| US8248339B2 (en) | 2006-06-13 | 2012-08-21 | Sharp Kabushiki Kaisha | Display controller and display |
| WO2008032480A1 (en)* | 2006-09-12 | 2008-03-20 | Sharp Kabushiki Kaisha | Liquid crystal driving circuit, driving method, and liquid crystal display apparatus |
| CN101490737A (en)* | 2006-09-12 | 2009-07-22 | 夏普株式会社 | Liquid crystal driving circuit, driving method and liquid crystal display device |
| US8054275B2 (en) | 2006-09-12 | 2011-11-08 | Sharp Kabushiki Kaisha | Liquid crystal driving circuit and method with correction coefficients based on current and previous frame gradation ranges |
| JP2009109835A (en)* | 2007-10-31 | 2009-05-21 | Nec Electronics Corp | Liquid crystal display, lcd driver, and operation method for lcd driver |
| JP2010271728A (en)* | 2010-07-02 | 2010-12-02 | Au Optronics Corp | Liquid crystal display device, liquid crystal control circuit, flicker prevention method, and liquid crystal driving method |
| Publication | Publication Date | Title |
|---|---|---|
| JPH0981083A (en) | Display device | |
| US8462091B2 (en) | Method for driving liquid crystal display apparatus | |
| JP5781463B2 (en) | Liquid crystal display device and driving method and apparatus thereof | |
| CN101667410B (en) | Device for displaying image of image signal and method for driving display device | |
| KR101253243B1 (en) | Liquid crystal display device and method of driving the same | |
| US20060267893A1 (en) | Methods, circuits and displays for selectively compensating for gray-scale | |
| CN101038411B (en) | Liquid crystal driving device | |
| US20080062162A1 (en) | Display device | |
| US7012591B2 (en) | Apparatus for converting a digital signal to an analog signal for a pixel in a liquid crystal display and method therefor | |
| CN102282604B (en) | Image display device | |
| US6320562B1 (en) | Liquid crystal display device | |
| JPH0546125A (en) | Liquid crystal display | |
| JP2001117074A (en) | Liquid crystal display | |
| CN101399024A (en) | Display apparatus | |
| CN102640209A (en) | Display device | |
| US7202845B2 (en) | Liquid crystal display device | |
| KR100783697B1 (en) | Liquid Crystal Display With Moving Image Correction Function And Driving Device And Method thereof | |
| CN101490737B (en) | Liquid crystal driving circuit, driving method and liquid crystal display device | |
| US20080129671A1 (en) | Color display system | |
| JP2009058684A (en) | Liquid crystal display | |
| KR20060128450A (en) | Display device and driving device of display device | |
| KR20020044672A (en) | Liquid crystal display device and apparatus and method for driving of the same | |
| CN101248482B (en) | Liquid crystal display device and driving method of liquid crystal display device | |
| EP1914710B1 (en) | Display device | |
| TWI887025B (en) | Data compensation method and display control circuit for display panel |