【発明の詳細な説明】【０００１】
【発明の属する技術分野】本発明は半導体装置の配線形
成方法に関し、更に詳しくは、ＣＶＤ法によるブランケ
ットＷ膜を用いて、コンタクトホールに埋め込みプラグ
を形成する半導体装置の配線形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、半導体製
造工程の加工寸法ルールが益々厳しくなり、現在ではハ
ーフミクロンルール以下の半導体装置に向けた各種プロ
セス技術開発が盛んに行われている。このプロセス技術
開発の一つとして、半導体装置内の各素子と配線や、多
層配線の配線間の接続部、いわゆるコンタクトホール部
へ導電体膜を埋め込み、その後配線のパターニングをし
て各素子間の配線形成を行う配線技術がある。
【０００３】コンタクトホール径がハーフミクロンルー
ル以下のコンタクトホール部に導電体膜を埋め込む方法
としては、基板を高温に熱した状態で行う高温Ａｌ合金
スパッタ法、Ｗの選択成長法による埋め込みプラグ形成
法、ＣＶＤによるブランケットＷ膜形成とその後のエッ
チバック等とを組み合わせた埋め込みプラグ形成法等が
ある。高温Ａｌ合金スパッタ法でコンタクトホールを埋
め込んだ時は、その後高温Ａｌ合金スパッタした導電体
膜をパターニングして配線形成を行い、Ｗの選択成長法
やブランケットＷ膜を用いてコンタクトホールを埋め込
む時は、その後導電体膜を堆積し、この導電体膜をパタ
ーニングして配線形成を行う。なお、上記方法で導電体
膜を直接コンタクトホール埋め込みに用いると、後続の
熱処理工程において、上記導電体膜と下地半導体基板と
の反応、または上記導電体膜の金属が半導体基板へ拡散
し、半導体素子特性を劣化または破壊させる虞れがある
ので、通常は、上記金属をコンタクトホールに埋め込む
前に、下地Ｓｉ基板との密着性とメタル拡散防止を兼ね
たバリア層を形成する。一般にこのバリア層はＴｉ膜と
ＴｉＮ膜とを積層して形成される。
【０００４】上述したコンタクトホールへ導電体膜を埋
め込む方法の従来例の一例として、ＣＶＤによるブラン
ケットＷ膜形成とその後のエッチバック等とを組み合わ
せた埋め込みプラグ形成法を用いた配線形成方法を、図
３の半導体装置の概略断面図を参照して説明する。ま
ず、図３（ａ）に示すように、半導体装置を構成するＭ
ＯＳトランジスタ素子等が形成されている半導体基板１
１上に層間絶縁膜１２を堆積する。その後、ソース・ド
レイン層等の不純物拡散層１３に電極を形成するコンタ
クトホール部１に、コンタクトホールの開口１４を形成
する。次に、不純物拡散層１３と電極とのオーミックコ
ンタクト確保や、層間絶縁膜と電極（埋め込みプラグ）
となるブランケットＷ膜との密着性確保のために、スパ
ッタリング法によりＴｉ膜１５を厚さ約３０ｎｍほど堆
積する。続いて、同じくスパッタリング法により、バリ
アメタルとなるＴｉＮ膜１６を厚さ約７０ｎｍほど堆積
する。その後、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌｉｎｇ）炉を用いて、Ｎ2ガス雰囲気中で
短時間の熱処理を行い、Ｔｉ膜１５と半導体基板１１の
不純物拡散層１３表面部とを反応させてＴｉＳｉ2層１
７を形成すると同時に、ＴｉＮ膜１６の金属拡散に対す
るバリア性を向上させる。
【０００５】次に、図３（ｂ）に示すように、ＷＦ6／
ＳｉＨ4／Ｈ2／Ａｒガスを用いたＣＶＤ法により、第
１のブランケットＷ膜１８を膜厚約５０ｎｍ程堆積し、
続いてＷＦ6／Ｈ2／Ａｒを用いたＣＶＤ法により、第
２のブランケットＷ膜１９を膜厚約６００ｎｍ程堆積す
る。この２ステップでブランケットＷ膜を形成する理由
は、第１のブランケットＷ膜１８形成のＣＶＤ条件を用
いると、コンタクトホールの開口１４底部の周辺部にお
けるバリア層のＴｉＮ膜１６が一般的には薄く形成され
ているためにＷＦ6ガスによる半導体基板のＳｉが浸食
されてできるワームホール（Ｗｏｒｍ Ｈｏｌｅ）が発
生し難いためである。ただ、この第１のブランケットＷ
膜１８形成のＣＶＤ条件によるブランケットＷ膜は、ス
テップカバレージが悪く、成長速度も遅いので、上述し
た如く２ステップによって、ブランケットＷ膜を形成し
ている。
【０００６】次に、図３（ｃ）に示すように、第１およ
び第２のブランケットＷ膜１８、１９をエッチバックし
て、コンタクトホール部１にタングステンプラグ２０を
形成する。次に、Ｔｉ膜２１とＴｉＮ膜２２をスパッタ
リング法により堆積し、続いて配線膜とする１％のＳｉ
を含有するＡｌ合金膜２３をスパッタリング法により堆
積する。その後は、図面を省略するが、上記のＡｌ合金
膜２３をパターニングして配線形成をする。
【０００７】しかしながら、上述した半導体装置の配線
形成方法においては、コンタクトホールの開口径が小さ
くなって、コンタクトホールのアスペクト比が大きくな
ってくると、ブランケットＷ膜形後に、図４に示すよう
なボイド２４がコンタクトホールの開口１４下部に発生
するという問題が起こる。これは、コンタクトホールの
アスペクト比が大きくなると、スパッタリング法により
堆積するＴｉ膜１５やＴｉＮ膜１６のコンタクトホール
の開口１４でのステップカバレージが悪くなり、Ｔｉ膜
１５やＴｉＮ膜１６がコンタクトホールの開口１４部で
オーバーハング形状の堆積膜となり、更にこのオーバー
ハング形状のコンタクトホールの開口１４部に、ワーム
ホール発生抑止効果はあるが、反応が供給律速であるＣ
ＶＤ条件で第１のブランケットＷ膜１８を堆積するため
に、コンタクトホールの開口１４部は更に大きなオーバ
ーハング形状となるためである。
【０００８】この様になると、コンタクトホールの開口
１４上部がかなり小さくなった状態になり、反応が表面
反応律速であるＣＶＤ条件で第２のブランケットＷ膜１
９を堆積しても、コンタクトホールの開口１４上部が堆
積膜で繋がった状態でコンタクトホール開口１４下部に
ブランケットＷ膜が無い領域、即ちボイド２４が発生し
てしまう。この様なブランケットＷ膜をエッチバックし
て形成する埋め込みプラグは、所望の埋め込みプラグ形
状が得られないという問題が生じる。
【０００９】
【発明が解決しようとする課題】本発明は、上述した半
導体装置の配線形成方法における問題点を解決すること
をその目的とする。即ち本発明の課題は、微細なコンタ
クトホール部に、ワームホール発生やボイド発生のない
ブランケットＷ膜による埋め込みプラグ形成が可能な半
導体装置の配線形成方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体装置の配
線形成方法は、上述の課題を解決するために提案するも
のであり、ブランケットＷ膜を用いて埋め込みプラグを
形成する工程を含む半導体装置の配線形成方法におい
て、コンタクトホールを形成する工程と、ＣＶＤにより
第１のブランケットＷ膜を堆積する工程と、コンタクト
ホール上部にオーバーハング状に堆積した第１のブラン
ケットＷ膜をエッチバックして除去する工程と、ＣＶＤ
により第２のブランケットＷ膜を堆積する工程とを有す
ることを特徴とするものである。
【００１１】本発明によれば、コンタクトホール底部の
周辺部のワームホール発生を抑止するＣＶＤ条件で第１
のブランケットＷ膜を形成し、コンタクトホール上部に
形成されたオーバーハング形状の第１のブランケットＷ
膜をエッチバックすることで除去してオーバーハング形
状を軽減し、その後ステップカバレージの良いＣＶＤ条
件にて第２のブランケットＷ膜を堆積することで、ボイ
ドのないブランケットＷ膜形成が可能となり、このブラ
ンケットＷ膜のエッチバックにより、良好な埋め込みプ
ラグが形成できる。
【００１２】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。なお従来技術の説明で参照した
図３中の構成部分と同様の構成部分には、同一の参照符
号を付すものとする。
【００１３】実施例１ 本実施例は半導体装置の配線形成方法に本発明を適用し
た例であり、これを図１および図２を参照して説明す
る。まず、図１（ａ）に示すように、半導体装置を構成
するＭＯＳトランジスタ素子等が形成されている半導体
基板１１上にＣＶＤ法によりＢＰＳＧ（Ｂｏｒｏ−Ｐｈ
ｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜による
層間絶縁膜１２を膜厚約６００ｎｍ程堆積する。その
後、ソース・ドレイン層等の不純物拡散層１３に電極
（埋め込みプラグ）を形成するコンタクトホール部１
に、コンタクトホールの開口１４を形成する。
【００１４】次に、不純物拡散層１３と電極とのオーミ
ックコンタクト確保や、層間絶縁膜とブランケットＷ膜
との密着性確保のために、コリメート板を用いたスパッ
タ装置を用いたスパッタリングにより、Ｔｉ膜１５を膜
厚約３０ｎｍほど堆積する。なお、Ｔｉ膜１５のスパッ
タリング条件は、例えば下記のようなものである。 〔Ｔｉ膜１５のスパッタリング条件〕 Ａｒガス流量 ： １００ ｓｃｃｍ 圧力 ： ０．５ Ｐａ 基板温度 ： １５０ °Ｃ スパッタ電源パワー ： ８ ｋＷ
【００１５】次に、バリア層となるＴｉＮ膜１６を通常
のスパッタ装置を用いてスパッタリングし、膜厚約７０
ｎｍほど堆積する。このＴｉＮ膜１６のスパッタリング
条件は、例えば下記のようなものである。 〔ＴｉＮ膜１６のスパッタリング条件〕 Ａｒガス流量 ： ３０ ｓｃｃｍ Ｎ2ガス流量 ： ８０ ｓｃｃｍ 圧力 ： ０．４ Ｐａ 基板温度 ： １５０ °Ｃ スパッタ電源パワー ： ５ ｋＷ なお、このＴｉＮ膜１６は、スパッタリング法よりもス
テップカバレージの良いＣＶＤ法で堆積してもよい。そ
の後、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌｉｎｇ）炉を用いて、Ｎ2ガス雰囲気中で温度６５
０°Ｃ、３０ｓｅｃの熱処理を行い、Ｔｉ膜１５と半導
体基板１１の不純物拡散層１３表面部のＳｉとを反応さ
せてＴｉＳｉ2層１７を形成すると同時に、ＴｉＮ膜１
６の金属拡散に対するバリア性を向上させる。
【００１６】次に、ブランケットＷ膜形成時のワームホ
ール発生抑止のためのＣＶＤ条件による第１のブランケ
ットＷ膜１８を膜厚約７０ｎｍ程堆積する。この第１の
ブランケットＷ膜１８形成のＣＶＤ条件は、例えば下記
のようなものである。 〔第１のブランケットＷ膜１８のＣＶＤ条件〕 ＷＦ6ガス流量 ： １５ ｓｃｃｍ ＳｉＨ4ガス流量 ： ７ ｓｃｃｍ Ｈ2ガス流量 ： ８００ ｓｃｃｍ Ａｒガス流量 ： １０００ ｓｃｃｍ 圧力 ： ６００ Ｐａ 基板温度 ： ４５０ °Ｃ
【００１７】次に、コンタクトホール部１のコンタクト
ホールの開口１４上部にオーバーハング形状になった第
１のブランケットＷ膜１８を除去するため、第１のブラ
ンケットＷ膜１８をスパッタエッチング法により約４０
ｎｍ程エッチバックする。この第１のブランケットＷ膜
１８のスパッタエッチング条件は、例えば下記のような
ものである。 〔第１のブランケットＷ膜１８のスパッタエッチング条件〕 Ａｒガス流量 ： ５０ ｓｃｃｍ 圧力 ： ４ Ｐａ 基板温度 ： ３００ °Ｃ ＲＦパワー ： ４００ Ｗ
【００１８】上述した第１のブランケットＷ膜１８のス
パッタエッチングにより、層間絶縁膜１２上およびコン
タクトホールの開口１４上部のオーバーハング状に形成
された第１のブランケットＷ膜１８が主にエッチングさ
れ、コンタクトホールの開口１４下部はあまりエッチン
グされずに残るので、図１（ｂ）に示すようなコンタク
トホール部１の形状、即ちコンタクトホール部１の上部
開口と下部開口との大きさとあまり変わらない形状とな
る。
【００１９】次に、図１（ｃ）に示すように、表面反応
律速でステップカバレージが良く、堆積速度も大きいブ
ランケットＷ膜のＣＶＤ条件で、第２のブランケットＷ
膜１９を膜厚約５５０ｎｍ程堆積する。この第２のブラ
ンケットＷ膜１９のＣＶＤ条件は、例えば下記のような
ものである。 〔第２のブランケットＷ膜１９のＣＶＤ条件〕 ＷＦ6ガス流量 ： ７５ ｓｃｃｍ Ｈ2ガス流量 ： ５００ ｓｃｃｍ Ａｒガス流量 ： ２８００ ｓｃｃｍ 圧力 ： １０．６ ｋＰａ 基板温度 ： ４５０ °Ｃ
【００２０】次に、図２（ｄ）に示すように、第１およ
び第２のブランケットＷ膜１８、１９をエッチバックし
てタングステンプラグ２０を形成する。このエッチバッ
ク条件は、例えば下記のようなものである。 〔第１および第２のブランケットＷ膜１８、１９のエッチバック条件〕 ＳＦ6ガス流量 ： １５０ ｓｃｃｍ Ａｒガス流量 ： ７５ ｓｃｃｍ 圧力 ： ２６．７ ｋＰａ ＲＦパワー ： ６００ Ｗ その後、Ｔｉ膜２１とＴｉＮ膜２２をスパッタリング法
により堆積し、続いて配線膜とする１％のＳｉを含有す
るＡｌ合金膜２３をスパッタリング法により堆積する。
更にその後は、図面を省略するが、上記のＡｌ合金膜２
３をパターニングして配線形成をする。
【００２１】上述した半導体装置の配線形成方法をとれ
ば、ワームホール発生を抑止するＣＶＤ条件による第１
のブランケットＷ膜１８堆積後、コンタクトホールの開
口１４上部に形成されたオーバーハング状の第１のブラ
ンケットＷ膜１８をスパッタエッチングして除去し、そ
の後反応が表面反応律速でステップカバレージが良く、
堆積速度も大きいＣＶＤ条件による第２のブランケット
Ｗ膜１９との２段階堆積により形成することで、コンタ
クトホールの開口１４部にボイドのないブランケットＷ
膜が形成でき、良好なタングステンプラグ２０形成が可
能となる。
【００２２】実施例２ 本実施例は半導体装置の配線形成方法に本発明を適用し
た例であり、これを図１および図２を参照して説明す
る。まず、図１（ａ）に示すように、実施例１と同様に
して半導体基板１１上に層間絶縁膜１２堆積、コンタク
トホールの開口１４部形成、Ｔｉ膜１５、ＴｉＮ膜１
６、第１のブランケットＷ膜１８堆積を行う。
【００２３】次に、コンタクトホール部１のコンタクト
ホールの開口１４上部にオーバーハング状に形成された
第１のブランケットＷ膜１８を除去するため、第１のブ
ランケットＷ膜１８をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏ
ｎ Ｅｔｃｈｉｎｇ）法により約４０ｎｍ程エッチバッ
クする。この第１のブランケットＷ膜１８のＲＩＥ条件
は、例えば下記のようなものである。 〔第１のブランケットＷ膜１８のＲＩＥ条件〕 ＳＦ6ガス流量 ： １４０ ｓｃｃｍ Ａｒガス流量 ： ２５ ｓｃｃｍ 圧力 ： ５０ Ｐａ ＲＦパワー ： ２５０ Ｗ
【００２４】上記の異方性の悪いＲＩＥ条件による第１
のブランケットＷ膜１８のエッチングにより、層間絶縁
膜１２上の第１のブランケットＷ膜１８、およびコンタ
クトホールの開口１４上部のオーバーハング状に形成さ
れた第１のブランケットＷ膜１８が主にエッチングさ
れ、コンタクトホールの開口１４下部はあまりエッチン
グされずに残るので、図１（ｂ）に示すようなコンタク
トホール部１の形状、即ちコンタクトホール部１の上部
開口と下部開口との大きさとあまり変わらない形状とな
る。
【００２５】次に、図１（ｃ）に示すように、実施例１
と同様にして第２のブランケットＷ膜１９を堆積する。
その後、図２（ｄ）に示すように、実施例１と同様にし
て第１および第２のブランケットＷ膜１８、１９をエッ
チバックしてタングステンプラグ２０を形成し、Ｔｉ膜
２１、ＴｉＮ膜２２およびＡｌ合金膜２３堆積後にこれ
らの膜をパターニングして配線形成をする。
【００２６】上述した半導体装置の配線形成方法によれ
ば、ワームホール発生を抑止するＣＶＤ条件による第１
のブランケットＷ膜１８堆積後、コンタクトホールの開
口１４上部に形成されたオーバーハング形状の第１のブ
ランケットＷ膜１８をＲＩＥによるエッチバックで除去
し、その後反応が表面反応律速でステップカバレージが
良く、堆積速度も大きいＣＶＤ条件による第２のブラン
ケットＷ膜１９堆積するという方法でのブランケットＷ
膜の２段階堆積により、コンタクトホールの開口１４部
にボイドのないブランケットＷ膜が形成でき、良好なタ
ングステンプラグ２０形成が可能となる。
【００２７】以上、本発明を２例の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。例えば、配線膜として１％のＳｉを含有するＡｌ
合金膜を用いて説明したが、Ｃｕを含有するＡｌ合金膜
やＳｉとＣｕとを含有するＡｌ合金膜を用いてもよく、
またＷやＭｏ等の高融点金属膜や高融点金属シリサイド
膜やＣｕ膜を用いてもよい。その他、本発明の技術的思
想の範囲内で、プロセス装置やプロセス条件は適宜変更
が可能である。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の配線形成方法は、微細なコンタクトホー
ルに、ワームホール発生やボイド発生のないブランケッ
トＷ膜による埋め込みプラグ形成ができ、半導体装置の
高集積化が可能となる。
【図面の簡単な説明】【図１】本発明を適用した実施例１および２の工程の前
半を工程順に説明する、半導体装置の概略断面図で、
（ａ）は第１のブランケットＷ膜を形成した状態、
（ｂ）は第１のブランケットＷ膜をエッチバックした状
態、（ｃ）は第２のブランケットＷ膜を形成した状態で
ある。
【図２】本発明を適用した実施例１および２の工程の後
半を工程順に説明する、半導体装置の概略断面図で、
（ｄ）はタングステンプラグを形成し、Ｔｉ膜、ＴｉＮ
膜およびＡｌ合金膜を堆積した状態である。
【図３】従来例の工程を工程順に説明する、半導体装置
の概略断面図で、（ａ）はＴｉ膜、ＴｉＮ膜を堆積した
状態、（ｂ）は第１のブランケットＷ膜および第１のブ
ランケットＷ膜を堆積した状態、（ｃ）はタングステン
プラグを形成し、Ｔｉ膜、ＴｉＮ膜およびＡｌ合金膜を
堆積した状態である。
【図４】従来の配線形成方法で、ブランケットＷ膜堆積
時にアスペクト比の大きなコンタクトホール部に発生す
るボイドを説明する半導体装置の概略断面図である。
【符号の説明】 １…コンタクトホール部、１１…半導体基板、１２…層
間絶縁膜、１３…不純物拡散層、１４…開口、１５，２
１…Ｔｉ膜、１６，２２…ＴｉＮ膜、１７…ＴｉＳｉ2
膜、１８…第１のブランケットＷ膜、１９…第２のブラ
ンケットＷ膜、２０…タングステンプラグ、２３…Ａｌ
合金膜、２４…ボイド