【０００１】[0001]
【発明の属する技術分野】本発明は複合型リードフレー
ム及びその製造方法、及び半導体装置及びその製造方法
に関し、特に、多機能化、及び大容量化を図りながら歩
留り、及び信頼性を向上させた複合型リードフレーム及
びその製造方法、及び半導体装置及びその製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite lead frame and a method for manufacturing the same, and a semiconductor device and a method for manufacturing the same, and in particular, has improved yield and reliability while achieving multifunction and large capacity. The present invention relates to a composite lead frame and its manufacturing method, and a semiconductor device and its manufacturing method.
【０００２】[0002]
【従来の技術】複合リードフレームを用いた、従来の半
導体装置として、例えば、図３に示されるものがある。
この半導体装置は、図示しない所定の導体経路を有した
多層基板１、及び多層基板１の導体に一端が接合された
アウターリード（リードフレーム）３より成る複合リー
ドフレーム４と、多層基板１の裏面に接着剤５を介して
接着されたＩＣチップ６Ａ、６Ｂと、多層基板１の導体
とＩＣチップ６Ａ、６Ｂのボンディングパッドを接続す
るＡｕワイヤ等のボンディングワイヤ７と、アウターリ
ード３の他端側を残して全体を被覆するモールド樹脂８
を備えて構成されている。2. Description of the Related Art As a conventional semiconductor device using a composite lead frame, for example, there is one shown in FIG.
This semiconductor device includes a multi-layer substrate 1 having a predetermined conductor path (not shown), a composite lead frame 4 including an outer lead (lead frame) 3 having one end bonded to a conductor of the multi-layer substrate 1, and a back surface of the multi-layer substrate 1. To the IC chip 6A, 6B bonded via an adhesive agent 5, a bonding wire 7 such as an Au wire for connecting the conductor of the multilayer substrate 1 and the bonding pad of the IC chip 6A, 6B, and the other end side of the outer lead 3. Mold resin 8 that covers the whole leaving
It is provided with.
【０００３】図４には、上記半導体装置の樹脂封止前の
多層基板１の裏面が示されている。多層基板１の裏面の
内、ＩＣチップ搭載範囲全体に接着剤５が塗布、或いは
貼付され、この接着剤塗布面にＩＣチップ６Ａ、６Ｂが
接着されている。FIG. 4 shows the back surface of the multi-layer substrate 1 before resin sealing of the semiconductor device. The adhesive 5 is applied or attached to the entire IC chip mounting area of the back surface of the multilayer substrate 1, and the IC chips 6A and 6B are adhered to the adhesive application surface.
【０００４】このような複合リードフレームは、多層基
板を介してＩＣチップが接着されるため、１パッケージ
に対する多チップ化が容易に実現でき、ＩＣパッケージ
の多機能化、及び大容量化が図れるという特徴を有して
いる。In such a composite lead frame, IC chips are adhered via a multi-layer substrate, so that it is possible to easily realize multi-chips for one package, and it is possible to achieve multi-functions and large-capacity IC packages. It has features.
【０００５】[0005]
【発明が解決しようとする課題】しかし、複合型リード
フレームを用いた、従来の半導体装置によると、多機能
化、大容量化を図るために多層基板のＩＣチップ搭載範
囲全面に接着剤を塗布、或いは貼付しているため、アウ
ターリードと多層基板との接合時、或いはＩＣチップの
多層基板への搭載時に加えられる熱によって接着剤が膨
張・収縮することにより多層基板に反りが発生し、複合
リードフレームの生産歩留りを低下させたり、以降のＩ
Ｃパッケージ組立工程に支障をきたしてパッケージ組立
歩留りを低下させるという問題がある。また、パッケー
ジ組立後の実装工程においては、接着剤の吸湿が発生す
るが、接着剤の面積が大きいためにその吸湿量が多くな
り、パッケージ中でクラックが発生し易く、信頼性が低
いという問題もある。However, according to the conventional semiconductor device using the composite type lead frame, an adhesive is applied to the entire surface of the IC chip mounting area of the multi-layer substrate in order to achieve multi-functionality and large capacity. Or, because it is attached, the adhesive expands and contracts due to the heat applied when the outer leads and the multi-layer substrate are joined or when the IC chip is mounted on the multi-layer substrate. The lead frame production yield is reduced, and
There is a problem that the C package assembly process is hindered and the package assembly yield is reduced. Further, in the mounting process after the package is assembled, moisture absorption of the adhesive occurs, but since the area of the adhesive is large, the amount of moisture absorption increases, cracks easily occur in the package, and the reliability is low. There is also.
【０００６】従って、本発明の目的は多機能化、及び大
容量化を図りながら歩留り、及び信頼性を向上させるこ
とができる複合型リードフレーム、及びそれを用いた半
導体装置を提供することである。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a composite lead frame capable of improving the yield and the reliability while achieving a multifunction and a large capacity, and a semiconductor device using the same. .
【０００７】[0007]
【課題を解決するための手段】本発明は上記問題点に鑑
み、多機能化、及び大容量化を図りながら歩留り、及び
信頼性を向上させるため、多層基板の接合領域の所定の
領域に接着剤が塗布された複合型リードフレームを提供
するものである。In view of the above problems, the present invention adheres to a predetermined area of a bonding area of a multi-layer substrate in order to improve yield and reliability while achieving multi-functionality and large capacity. The present invention provides a composite type lead frame coated with the agent.
【０００８】上記所定の領域は、接合領域以下の面積を
有する点状、或いは線状の領域である構成が好ましい。
上記所定の領域は、ＩＣチップのワイヤボンディングパ
ッド直下部である構成が好ましい。It is preferable that the predetermined region is a dot-like or linear region having an area equal to or smaller than the joining region.
It is preferable that the predetermined region is a portion directly below the wire bonding pad of the IC chip.
【０００９】上記接着剤は、電気絶縁性粒子（フィラ
ー）を含んでいる構成が好ましい。The adhesive preferably has a structure containing electrically insulating particles (filler).
【００１０】また、本発明は以上述べた目的を実現する
ため、所定の導体経路を有した多層基板を準備し、多層
基板の一面の導体にリードフレームを接続し、多層基板
の他面に位置したＩＣチップの接合領域の所定の領域に
接着剤を塗布するようにした複合型リードフレームの製
造方法を提供するものである。In order to achieve the above-mentioned object, the present invention prepares a multi-layer substrate having a predetermined conductor path, connects a lead frame to a conductor on one surface of the multi-layer substrate, and positions it on the other surface of the multi-layer substrate. The present invention provides a method for manufacturing a composite lead frame, wherein an adhesive is applied to a predetermined area of the bonding area of the IC chip.
【００１１】上記所定の領域への接着剤の塗布は、接合
領域以下の面積を有する点状、或いは線状の領域に行う
ことが好ましい。It is preferable that the adhesive is applied to the predetermined area in a dot-like or linear area having an area equal to or smaller than the joining area.
【００１２】上記所定の領域への接着剤の塗布は、ディ
スペンサによって行うことが好ましい。It is preferable that the adhesive is applied to the predetermined area by a dispenser.
【００１３】更に、本発明は以上述べた目的を実現する
ため、所定の導体経路を有した多層基板と、多層基板の
一面の導体に接続されたリードフレームと、多層基板の
他面に位置したＩＣチップの接合領域の所定の領域に塗
布された接着剤と、接合領域に接着剤を介して接合され
たＩＣチップと、ＩＣチップのボンディングパッドと多
層基板の他面の導体を接続する導電性ワイヤと、リード
フレームの一部を残して全体を被覆する樹脂被覆体を備
えた半導体装置を提供するものである。Further, in order to achieve the above-mentioned object, the present invention is provided on a multilayer substrate having a predetermined conductor path, a lead frame connected to a conductor on one surface of the multilayer substrate, and on the other surface of the multilayer substrate. An adhesive applied to a predetermined area of the bonding area of the IC chip, an IC chip bonded to the bonding area via the adhesive, and a conductive material for connecting a bonding pad of the IC chip and a conductor on the other surface of the multilayer substrate. It is intended to provide a semiconductor device including a wire and a resin coating body that covers the entire lead frame except a part thereof.
【００１４】上記所定の領域は、接合領域以下の面積を
有する点状、或いは線状の領域である構成が好ましい。It is preferable that the predetermined region is a dot-like or linear region having an area equal to or smaller than the joining region.
【００１５】上記接着剤は、電気絶縁性粒子（フィラ
ー）を含んでいる構成が好ましい。It is preferable that the adhesive contains electrical insulating particles (filler).
【００１６】更にまた、本発明は以上述べた目的を実現
するため、所定の導体経路を有した多層基板を準備し、
多層基板の一面の導体にリードフレームを接続し、多層
基板の他面に位置したＩＣチップの接合領域の所定の領
域に接着剤を塗布し、接合領域に接着剤を介してＩＣチ
ップを接合し、ＩＣチップのボンディングパッドと多層
基板の他面の導体を導電性ワイヤを介して接続し、リー
ドフレームの一部を残して全体を樹脂被覆体で被覆する
ようにした半導体装置の製造方法を提供するものであ
る。Further, in order to achieve the above-mentioned object, the present invention prepares a multilayer substrate having a predetermined conductor path,
A lead frame is connected to the conductor on one surface of the multilayer substrate, an adhesive is applied to a predetermined area of the bonding area of the IC chip located on the other surface of the multilayer board, and the IC chip is bonded to the bonding area via the adhesive. Provided is a method for manufacturing a semiconductor device in which a bonding pad of an IC chip and a conductor on the other surface of a multi-layer substrate are connected via a conductive wire, and the entire lead frame is covered with a resin coating while leaving a part of the lead frame. To do.
【００１７】上記所定の領域への接着剤の塗布は、接合
領域以下の面積を有する点状、或いは線状の領域に行う
ことが好ましい。It is preferable that the adhesive is applied to the predetermined area in a dot-like or linear area having an area equal to or smaller than the joining area.
【００１８】上記所定の領域への接着剤の塗布は、ディ
スペンサによって行うことが好ましい。It is preferable that the adhesive is applied to the predetermined area by a dispenser.
【００１９】[0019]
【発明の実施の形態】以下、本発明の複合型リードフレ
ーム及びその製造方法、及び半導体装置及びその製造方
法を添付図面を参照しながら詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION A composite lead frame and a method of manufacturing the same, a semiconductor device and a method of manufacturing the same according to the present invention will be described below in detail with reference to the accompanying drawings.
【００２０】図１には、本発明の第１の実施の形態の複
合型リードフレームを用いた半導体装置の構成が示され
ている。この図において、図３と同一の部分には同一の
引用数字、符号を付したので重複する説明は省略する。
この半導体装置は、複合型リードフレーム４を構成する
多層基板１の裏側のチップ接合領域に、総塗布面積がそ
れより小さい線状の接着剤９Ａ〜９Ｄが塗布され、これ
らの接着剤９Ａ〜９Ｄを介してＩＣチップ６Ａ、６Ｂが
多層基板１に接着された構成を有している。この実施の
形態の半導体装置は、３２ピンのＳＯＪパッケージであ
り、アウターリード３は厚さ０．２ｍｍの４２Ｎｉ−Ｆ
ｅ合金を使用している。FIG. 1 shows the configuration of a semiconductor device using a composite lead frame according to the first embodiment of the present invention. In this figure, the same parts as those in FIG. 3 are designated by the same reference numerals and symbols, and a duplicate description will be omitted.
In this semiconductor device, linear adhesives 9A to 9D having a smaller total application area are applied to the chip bonding area on the back side of the multilayer substrate 1 forming the composite lead frame 4, and these adhesives 9A to 9D are applied. The IC chips 6A and 6B are bonded to the multilayer substrate 1 via the. The semiconductor device of this embodiment is a 32-pin SOJ package, and the outer lead 3 has a thickness of 0.2 mm of 42 Ni-F.
e alloy is used.
【００２１】図２は、上記半導体装置の樹脂封止前の多
層基板１の裏面を示し、ＩＣチップの接合領域にそれぞ
れ４本の線状の接着剤９Ａ〜９Ｄが塗布され、この接着
剤９Ａ〜９Ｄが塗布された接合領域にＩＣチップ６Ａ、
６Ｂの非機能面が接着されている。また、各接着剤９Ａ
〜９Ｄは、電気絶縁性粒子（フィラー）を含有してお
り、多層基板１とＩＣチップ６Ａ、６Ｂ間の十分な電気
絶縁性が確保されている。FIG. 2 shows the back surface of the multi-layer substrate 1 of the semiconductor device before resin encapsulation, in which four linear adhesives 9A to 9D are applied to the bonding areas of the IC chip, respectively. ~ 9D is applied to the bonding area of the IC chip 6A,
The non-functional side of 6B is glued. Also, each adhesive 9A
9D contain electrically insulating particles (filler), and sufficient electrical insulation between the multilayer substrate 1 and the IC chips 6A and 6B is secured.
【００２２】以下、上記半導体装置の製造方法を説明す
る。まず、所定の導体経路を有する多層基板１を製造す
る。次に、この多層基板１の表面の導体に複数のアウタ
ーリード３を接続する。そして、多層基板１の裏面のチ
ップ接合領域に４本の線状の接着剤９Ａ〜９Ｄを塗布
し、この接着剤９Ａ〜９Ｄを介してＩＣチップ６Ａ、６
Ｂを接合する。更に、ボンディングワイヤ７で多層基板
１の裏面の導体と裏面に位置するＩＣチップ６Ａ、６Ｂ
のボンディングパッドを接続する。最後に、アウターリ
ード３の一部を残して全体をモールド樹脂８で被覆す
る。A method of manufacturing the above semiconductor device will be described below. First, the multilayer substrate 1 having a predetermined conductor path is manufactured. Next, a plurality of outer leads 3 are connected to the conductor on the surface of the multilayer substrate 1. Then, four linear adhesives 9A to 9D are applied to the chip bonding region on the back surface of the multi-layer substrate 1, and the IC chips 6A and 6A via the adhesives 9A to 9D.
B is joined. Further, the bonding wires 7 are used to form conductors on the rear surface of the multilayer substrate 1 and IC chips 6A and 6B located on the rear surface.
Connect the bonding pad of. Finally, the whole outer lead 3 is covered with the molding resin 8 except a part thereof.
【００２３】このような構成では、多層基板１とＩＣチ
ップ６Ａ、６Ｂを接合する接着剤の塗布範囲を多層基板
１のチップ接合領域の一部分に線状に塗布することに限
定したため、複合型リードフレームの製造時や半導体装
置の製造時に加えられる熱膨張・収縮による多層基板の
反りを防ぐことができ、複合型リードフレーム、及びＩ
Ｃパッケージの組立歩留りを向上させることができる。
また、接着剤の吸湿量を低く抑えることができ、パッケ
ージクラックの発生を防いで信頼性を向上させることが
できる。In such a structure, the application range of the adhesive for joining the multi-layer substrate 1 and the IC chips 6A and 6B is limited to the linear application on a part of the chip joining region of the multi-layer substrate 1. It is possible to prevent warpage of the multilayer substrate due to thermal expansion and contraction applied at the time of manufacturing a frame or a semiconductor device.
It is possible to improve the assembly yield of the C package.
Further, the amount of moisture absorbed by the adhesive can be suppressed to a low level, the occurrence of package cracks can be prevented, and the reliability can be improved.
【００２４】なお、以上の実施の形態では、多層基板１
のチップ接合領域に線状に連続的に接着剤を塗布した
が、線状に断続的に接着剤を塗布しても良く、更には点
状に塗布しても良い。In the above embodiment, the multi-layer substrate 1
Although the adhesive is linearly and continuously applied to the chip bonding region of, the adhesive may be intermittently and linearly applied.
【００２５】[0025]
【発明の効果】以上説明したように、本発明の複合型リ
ードフレーム及びその製造方法、及び半導体装置及びそ
の製造方法によると、多層基板とＩＣチップを接合する
接着剤の塗布範囲を多層基板のチップ接合領域の所定の
領域に限定したため、多機能化、及び大容量化を図りな
がら歩留り、及び信頼性を向上させることができる。As described above, according to the composite type lead frame and the method for manufacturing the same, and the semiconductor device and the method for manufacturing the same according to the present invention, the application range of the adhesive for bonding the multilayer substrate and the IC chip to the multilayer substrate is Since the chip bonding region is limited to a predetermined region, it is possible to improve yield and reliability while achieving multifunction and large capacity.
【図１】本発明の第１の実施の形態を示す断面図。FIG. 1 is a sectional view showing a first embodiment of the present invention.
【図２】図１における樹脂封前の多層基板の裏面を示す
平面図。FIG. 2 is a plan view showing the back surface of the multilayer substrate before resin sealing in FIG.
【図３】従来の複合型リードフレームを用いた半導体装
置を示す断面図。FIG. 3 is a cross-sectional view showing a semiconductor device using a conventional composite lead frame.
【図４】図３における樹脂封止前の多層基板の裏面を示
す平面図。FIG. 4 is a plan view showing the back surface of the multilayer substrate before resin sealing in FIG.
１ 多層基板 ３ アウターリード ４ 複合型リードフレーム ５ 接着剤 ６Ａ、６Ｂ ＩＣチップ ７ ボンディングワイヤ ８ モールド樹脂 ９Ａ〜９Ｄ 接着剤 1 Multilayer Substrate 3 Outer Lead 4 Composite Lead Frame 5 Adhesive 6A, 6B IC Chip 7 Bonding Wire 8 Mold Resin 9A-9D Adhesive
フロントページの続き (72)発明者 米川 琢哉 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内Front Page Continuation (72) Inventor Takuya Yonekawa 3-1-1 Sukegawa-cho, Hitachi-shi, Ibaraki Hitachi Cable Co., Ltd.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8550696AJPH09283689A (en) | 1996-04-08 | 1996-04-08 | Composite lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8550696AJPH09283689A (en) | 1996-04-08 | 1996-04-08 | Composite lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
| Publication Number | Publication Date |
|---|---|
| JPH09283689Atrue JPH09283689A (en) | 1997-10-31 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8550696APendingJPH09283689A (en) | 1996-04-08 | 1996-04-08 | Composite lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
| Country | Link |
|---|---|
| JP (1) | JPH09283689A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521778B2 (en) | 2005-11-15 | 2009-04-21 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7521778B2 (en) | 2005-11-15 | 2009-04-21 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| Publication | Publication Date | Title |
|---|---|---|
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| US6608388B2 (en) | Delamination-preventing substrate and semiconductor package with the same | |
| JP2914944B2 (en) | Bottom lead package | |
| US6489186B2 (en) | Adhesion enhanced semiconductor die for mold compound packaging | |
| US20010017410A1 (en) | Mounting multiple semiconductor dies in a package | |
| US5602420A (en) | Stacked high mounting density semiconductor devices | |
| US20020072152A1 (en) | Semiconductor package and semiconductor package fabrication method | |
| US6337226B1 (en) | Semiconductor package with supported overhanging upper die | |
| US6184575B1 (en) | Ultra-thin composite package for integrated circuits | |
| US6226187B1 (en) | Integrated circuit package | |
| US20020113304A1 (en) | Dual die package and manufacturing method thereof | |
| US6168975B1 (en) | Method of forming extended lead package | |
| JP2501953B2 (en) | Semiconductor device | |
| KR100533847B1 (en) | Stacked flip chip package using carrier tape | |
| KR20020063120A (en) | Semiconductor device having reliable coupling with mounting substrate | |
| US6211563B1 (en) | Semiconductor package with an improved leadframe | |
| JPH10335366A (en) | Semiconductor device | |
| JPH09283689A (en) | Composite lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP3314574B2 (en) | Method for manufacturing semiconductor device | |
| JP3686267B2 (en) | Manufacturing method of semiconductor device | |
| JP2000124356A (en) | Member for semiconductor package, semiconductor package, and manufacture of the semiconductor package | |
| US20100007010A1 (en) | Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package | |
| KR100214857B1 (en) | Multi-chip package | |
| JPS6334281Y2 (en) | ||
| JPS6089945A (en) | Sealed semiconductor device |