【０００１】[0001]
【発明の属する技術分野】本発明は突起電極を用いた表
面実装構造及び中間基板に係り、特に熱膨張率が異なる
二種類の基板を突起電極を用いて表面実装する突起電極
を用いた表面実装構造及び中間基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mounting structure using a protruding electrode and an intermediate substrate, and particularly to a surface mounting using a protruding electrode for surface mounting two types of substrates having different thermal expansion coefficients by using the protruding electrode. It relates to a structure and an intermediate substrate.
【０００２】近年、コンピュータ等の情報・通信の分野
においては、信号処理の高速化が要求されている。これ
に対応すべく、半導体チップを１個づつ配線基板に実装
していた従来の実装構造に代わり、システムを構成する
上で互いに関連する複数の半導体チップをひとつの基板
に予め実装したモジュール（マルチチップモジュール）
を作成し、これをマザーボードとしてのプリント基板上
に実装する方法が採用されている。In recent years, in the field of information and communication such as computers, there has been a demand for high speed signal processing. In order to deal with this, instead of the conventional mounting structure in which semiconductor chips are mounted one by one on a wiring board, a module (multi-chip) in which a plurality of semiconductor chips related to each other in configuring a system are mounted in advance on one board Chip module)
Is used and mounted on a printed circuit board as a motherboard.
【０００３】上記実装構造において、半導体チップを搭
載する基板としてはセラミック基板が一般に用いられて
おり、またセラミック基板とマザーボードとの接続は突
起電極（半田バンプ等）を用いて行っている。このよう
に材質の異なるセラミック基板とマザーボードとを突起
電極により接続する場合、熱膨張差に起因したストレス
が突起電極に印加されないよう構成する必要がある。In the above mounting structure, a ceramic substrate is generally used as a substrate on which a semiconductor chip is mounted, and the ceramic substrate and the mother board are connected by using protruding electrodes (solder bumps or the like). When the ceramic substrate and the mother board made of different materials are connected to each other by the protruding electrodes as described above, it is necessary to prevent the stress due to the difference in thermal expansion from being applied to the protruding electrodes.
【０００４】[0004]
【従来の技術】図７は、マルチチップモジュールを構成
するセラミック基板１をマザーボードとなるプリント基
板２に表面実装する従来の実装構造を示している。セラ
ミック基板１は多層セラミック基板であり、その上面に
は半導体チップ３が実装されている。また、セラミック
基板１には突起電極である半田バンプ４が接続されるバ
ンプパッド５が形成されている。この半導体チップ３と
バンプパッド５とは、セラミック基板１の内部に形成さ
れた内部配線により電気的に接続された構成とされてい
る。2. Description of the Related Art FIG. 7 shows a conventional mounting structure in which a ceramic substrate 1 constituting a multi-chip module is surface-mounted on a printed circuit board 2 serving as a mother board. The ceramic substrate 1 is a multilayer ceramic substrate, and the semiconductor chip 3 is mounted on the upper surface thereof. Further, bump pads 5 to which the solder bumps 4 which are the protruding electrodes are connected are formed on the ceramic substrate 1. The semiconductor chip 3 and the bump pads 5 are electrically connected by internal wiring formed inside the ceramic substrate 1.
【０００５】また、プリント基板２は例えばガラス・エ
ポキシ製の基板であり、その上面には半田バンプ４が接
続されるバンプパッド６が形成されている。半田バンプ
４は、セラミック基板１に形成されたバンプパッド５と
プリント基板２に形成されたバンプパッド６との間に配
設され、これによりセラミック基板１はプリント基板２
上に表面実装され電気的に接続される構造とされてい
た。The printed board 2 is, for example, a glass / epoxy board, and bump pads 6 to which the solder bumps 4 are connected are formed on the upper surface thereof. The solder bumps 4 are arranged between the bump pads 5 formed on the ceramic substrate 1 and the bump pads 6 formed on the printed circuit board 2, so that the ceramic substrate 1 is disposed on the printed circuit board 2.
It had a structure that was surface-mounted on top and electrically connected.
【０００６】ところで、半田バンプ４を用いてセラミッ
ク基板１をプリント基板２に実装する構造では、バンプ
接合時に半田バンプ４を溶融させるために加熱処理を行
う必要がある。しかるに、セラミック基板１とプリント
基板２とは熱膨張率が異なるため、上記加熱処理時にお
いてセラミック基板１とプリント基板２との間に熱膨張
差が発生する。By the way, in the structure in which the ceramic substrate 1 is mounted on the printed circuit board 2 by using the solder bumps 4, it is necessary to perform heat treatment in order to melt the solder bumps 4 at the time of bump bonding. However, since the ceramic substrate 1 and the printed circuit board 2 have different coefficients of thermal expansion, a difference in thermal expansion occurs between the ceramic substrate 1 and the printed circuit board 2 during the heat treatment.
【０００７】具体的には、セラミック基板１に対してプ
リント基板２の熱膨張率は高いため、セラミック基板１
の熱膨張に対してプリント基板２の熱膨張が大きくな
り、よって両基板１，２間に配設されている半田バンプ
４には水平方向（図中におけるＸ１或いはＸ２方向）に
ストレスが印加される。Specifically, since the thermal expansion coefficient of the printed board 2 is higher than that of the ceramic board 1, the ceramic board 1
The thermal expansion of the printed circuit board 2 becomes larger than that of the printed circuit board 2. Therefore, stress is applied to the solder bumps 4 arranged between the substrates 1 and 2 in the horizontal direction (X1 or X2 direction in the figure). It
【０００８】そして、このストレスが半田バンプ４と各
バンプパッド５，６とを接合する接合力より大きくなっ
た場合には、半田バンプ４とバンプパッド５，６との間
で剥離が生じてしまう。よって、図７に示す従来の実装
構造では、実装時において十分な信頼性を得ることがで
きないという問題点があった。When the stress becomes larger than the joining force for joining the solder bump 4 and the bump pads 5, 6 to each other, peeling occurs between the solder bump 4 and the bump pads 5, 6. . Therefore, the conventional mounting structure shown in FIG. 7 has a problem that sufficient reliability cannot be obtained during mounting.
【０００９】そこで、セラミック基板１とプリント基板
２との熱膨張差に起因した半田バンプ４の剥離を防止す
るため、図８に示されるように、セラミック基板１とプ
リント基板２との間に形成されるバンプ形成エリアに樹
脂（アンダーフィルレジン）７を介装することが提案さ
れている。Therefore, in order to prevent the solder bumps 4 from peeling due to the difference in thermal expansion between the ceramic substrate 1 and the printed circuit board 2, the solder bumps 4 are formed between the ceramic substrate 1 and the printed circuit board 2 as shown in FIG. It is proposed that a resin (underfill resin) 7 is interposed in the bump forming area.
【００１０】このように、バンプ形成エリアにアンダー
フィルレジン７を介装することにより、アンダーフィル
レジン７はセラミック基板１及びプリント基板２に広い
面積で接合し、よって各基板１，２に熱膨張が発生する
ことを抑制する。よってセラミック基板１とプリント基
板２との間に配設された半田バンプ４に印加されるスト
レスを軽減でき、半田バンプ４とバンプパッド５，６と
の間に剥離が発生することを抑制することができる。As described above, by inserting the underfill resin 7 in the bump forming area, the underfill resin 7 is bonded to the ceramic substrate 1 and the printed circuit board 2 in a large area, and thus the substrates 1 and 2 are thermally expanded. Suppress the occurrence of. Therefore, stress applied to the solder bumps 4 arranged between the ceramic substrate 1 and the printed circuit board 2 can be reduced, and peeling between the solder bumps 4 and the bump pads 5 and 6 can be suppressed. You can
【００１１】[0011]
【発明が解決しようとする課題】上記したように、図８
に示すバンプ形成エリアにアンダーフィルレジン７を介
装する実装構造では、半田バンプ４に水平方向に印加さ
れるストレスを軽減することができる。As described above, FIG.
In the mounting structure in which the underfill resin 7 is interposed in the bump formation area shown in (1), the stress applied in the horizontal direction to the solder bump 4 can be reduced.
【００１２】しかるに、アンダーフィルレジン７はバン
プ形成エリアに装填された後に樹脂収縮が発生する。即
ち、アンダーフィルレジン７は加熱され流動状態でバン
プ形成エリアに装填され、その後に冷却されることによ
り固化するが、この冷却時においてアンダーフィルレジ
ン７に樹脂収縮が発生する。この樹脂収縮は、樹脂成形
時において必ず発生するものである。However, resin shrinkage occurs in the underfill resin 7 after it is loaded in the bump forming area. That is, the underfill resin 7 is heated and loaded into the bump forming area in a fluidized state, and is solidified by being cooled thereafter, but resin shrinkage occurs in the underfill resin 7 during this cooling. This resin shrinkage always occurs during resin molding.
【００１３】上記のようにアンダーフィルレジン７に樹
脂収縮が発生すると、セラミック基板１に対して機械的
強度の低いプリント基板２はアンダーフィルレジン７の
樹脂収縮に伴い変形し、よって図８に一点鎖線で示すよ
うにプリント基板２には反りが発生してしまう。When resin shrinkage occurs in the underfill resin 7 as described above, the printed circuit board 2 having a low mechanical strength with respect to the ceramic substrate 1 deforms due to the resin shrinkage of the underfill resin 7, so that one point is shown in FIG. As indicated by the chain line, the printed circuit board 2 is warped.
【００１４】このプリント基板２に発生する反りは、半
田バンプ４に対して垂直方向（図中、矢印Ｚ１，Ｚ２で
示す方向）に印加させるストレスとして作用する。よっ
て、アンダーフィルレジン７を介装した構成では、半田
バンプ４に対し水平方向に印加されるストレスは軽減で
きるものの、垂直方向に印加されるストレスが増大し、
結果として半田バンプ４とバンプパッド５，６との間に
剥離が発生し、実装における信頼性が低下してしまうと
いう問題点があった。The warp generated on the printed circuit board 2 acts as a stress applied to the solder bump 4 in the vertical direction (direction shown by arrows Z1 and Z2 in the drawing). Therefore, in the structure in which the underfill resin 7 is interposed, the stress applied in the horizontal direction to the solder bumps 4 can be reduced, but the stress applied in the vertical direction increases,
As a result, there is a problem that peeling occurs between the solder bump 4 and the bump pads 5 and 6, and the reliability in mounting is reduced.
【００１５】更に、バンプ形成エリアにアンダーフィル
レジン７を介装する実装構造では、アンダーフィルレジ
ン７が接着剤と同等の機能を奏するため、セラミック基
板１とプリント基板２とはアンダーフィルレジン７によ
り強固に固定された状態となる。よって、メンテナンス
時等においてセラミック基板１をプリント基板２から取
り外そうとしてても、セラミック基板１をプリント基板
２から取り外す作業は困難となり、よってメンテナンス
性が悪いという問題点もある。Further, in the mounting structure in which the underfill resin 7 is interposed in the bump forming area, the underfill resin 7 has the same function as an adhesive, so that the ceramic substrate 1 and the printed circuit board 2 are separated by the underfill resin 7. It will be firmly fixed. Therefore, even if the ceramic substrate 1 is to be removed from the printed circuit board 2 at the time of maintenance or the like, it is difficult to remove the ceramic substrate 1 from the printed circuit board 2, and there is a problem that the maintainability is poor.
【００１６】本発明は上記の点に鑑みてなされたもので
あり、高い信頼性を得られる突起電極を用いた表面実装
構造及び中間基板を提供することを目的とする。The present invention has been made in view of the above points, and an object of the present invention is to provide a surface mounting structure and an intermediate substrate using a protruding electrode that can obtain high reliability.
【００１７】[0017]
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、第１の回路基板を、この第１の回路基
板と熱膨張差を有した第２の回路基板上に第１及び第２
の突起電極を用いて表面実装する突起電極を用いた表面
実装構造において、前記第１の回路基板と前記第２の回
路基板との間に、各基板の熱膨張を緩和する熱膨張吸収
機構を有する中間基板を介装し、かつ、前記第１の回路
基板と前記中間基板とを電気的に接続する第１の突起電
極が配設される突起電極形成空間内に、前記第１の回路
基板と前記中間基板の熱膨張差により前記第１の突起電
極に印加されるストレスを抑制するアンダーフィルレジ
ンを介装したことを特徴とするものである。The above objects can be attained by taking the following means. Claim 1
In the described invention, the first circuit board is provided with the first and second circuit boards on the second circuit board having a thermal expansion difference from that of the first circuit board.
In the surface mounting structure using the protruding electrodes, the thermal expansion absorbing mechanism for relaxing thermal expansion of each board is provided between the first circuit board and the second circuit board. The first circuit board is provided in a protruding electrode forming space in which a first protruding electrode that electrically connects the first circuit board and the intermediate board is disposed, with the intermediate board having the first circuit board interposed therebetween. And an underfill resin that suppresses stress applied to the first protruding electrode due to a difference in thermal expansion between the intermediate substrate and the intermediate substrate.
【００１８】また、請求項２記載の発明では、前記請求
項１記載の突起電極を用いた表面実装構造において、前
記第２の回路基板の熱膨張率と前記中間基板の熱膨張率
を略等しく設定したことを特徴とするものである。According to a second aspect of the present invention, in the surface mounting structure using the protruding electrode according to the first aspect, the coefficient of thermal expansion of the second circuit board and the coefficient of thermal expansion of the intermediate board are substantially equal to each other. It is characterized by setting.
【００１９】また、請求項３記載の発明では、前記請求
項１または２記載の突起電極を用いた表面実装構造にお
いて、前記熱膨張吸収機構を前記中間基板内に形成した
空間部により構成したことを特徴とするものである。According to a third aspect of the invention, in the surface mounting structure using the protruding electrode according to the first or second aspect, the thermal expansion absorbing mechanism is composed of a space portion formed in the intermediate substrate. It is characterized by.
【００２０】また、請求項４記載の発明では、前記請求
項３記載の表面実装構造において、前記空間部の形成位
置を前記突起電極の形成位置と対向する位置に設定する
と共に、前記空間部の大きさを前記突起電極が接続され
る電極パッドの大きさよりも大きく形成したことを特徴
とするものである。Further, in the invention according to claim 4, in the surface mounting structure according to claim 3, the formation position of the space portion is set to a position facing the formation position of the protruding electrode, and the space portion is formed. It is characterized in that the size is formed larger than the size of the electrode pad to which the protruding electrode is connected.
【００２１】また、請求項５記載の発明では、前記請求
項１乃至４のいずれかに記載された突起電極を用いた表
面実装構造に用いる中間基板であって、熱膨張を吸収す
るため設けられた第１の孔部と、スルーホールとなる第
２の孔部とが形成された第１の基板層と、前記第１の基
板層を挟んで積層配設されており、夫々熱膨張を吸収す
るため設けられた第３の孔部と、スルーホールとなる第
４の孔部とが形成された一対の第２の基板層と、前記第
２の基板層を挟んで積層配設されており、夫々前記突起
電極が接続される電極パッドと、スルーホールとなる第
５の孔部とが形成された一対の表面基板層とを設けたこ
とを特徴とするものである。According to the invention of claim 5, an intermediate substrate used for a surface mounting structure using the protruding electrode according to any one of claims 1 to 4 is provided to absorb thermal expansion. The first substrate layer having the first hole portion and the second hole portion serving as a through hole, and the first substrate layer are laminated and arranged so as to sandwich thermal expansion. And a pair of second substrate layers each having a third hole portion provided therein to form a fourth hole portion serving as a through hole, and the second substrate layer sandwiched between the second substrate layers. An electrode pad to which each of the projecting electrodes is connected and a pair of front surface substrate layers each having a fifth hole to be a through hole are provided.
【００２２】また、請求項６記載の発明では、前記請求
項５記載の中間基板において、前記第１の基板層，前記
第２の基板層，及び前記表面基板層とを積層した状態
で、第２の孔部，第４の孔部，及び第５の孔部が連通し
てスルーホールを形成するよう構成し、該スルーホール
を介して各表面基板層に形成された電極パッドが電気的
に接続される構成としたことを特徴とするものである。According to a sixth aspect of the invention, in the intermediate substrate according to the fifth aspect, the first substrate layer, the second substrate layer, and the front substrate layer are laminated, The second hole portion, the fourth hole portion, and the fifth hole portion are configured to communicate with each other to form a through hole, and the electrode pad formed on each surface substrate layer is electrically connected through the through hole. It is characterized in that it is configured to be connected.
【００２３】また、請求項７記載の発明では、前記請求
項５または６記載の中間基板において、前記第１の基板
層，前記第２の基板層，及び前記表面基板層とを積層し
た状態で、前記第１の基板層に形成された第１の孔部
と、前記第２の基板層に形成された第３の孔部とが、連
通状態を維持しつつ積層方向に対して異なる位置となる
よう構成したことを特徴とするものである。Further, in the invention according to claim 7, in the intermediate substrate according to claim 5 or 6, the first substrate layer, the second substrate layer, and the front substrate layer are laminated. A first hole portion formed in the first substrate layer and a third hole portion formed in the second substrate layer at different positions with respect to the stacking direction while maintaining the communication state. It is characterized by being configured as follows.
【００２４】更に、請求項８記載の発明では、前記請求
項７記載の中間基板において、前記第１及び第３の孔部
が、基板端面部まで連通状態を維持した構成としたこと
を特徴とするものである。Further, the invention according to claim 8 is characterized in that, in the intermediate substrate according to claim 7, the first and third holes are configured to maintain a communication state up to a substrate end face portion. To do.
【００２５】上記した各手段は、次のように作用する。
請求項１記載の発明によれば、第１の回路基板と第２の
回路基板との間に熱膨張率に相違があり、よって加熱時
等に第１の回路基板と第２の回路基板との間に熱膨張差
が発生しても、この熱膨張は中間基板に形成された熱膨
張吸収機構により吸収されるため、水平方向及び垂直方
向の双方向において第１及び第２の突起電極にストレス
が発生することを抑制できる。Each of the above means operates as follows.
According to the invention described in claim 1, there is a difference in the coefficient of thermal expansion between the first circuit board and the second circuit board, so that the first circuit board and the second circuit board are Even if there is a difference in thermal expansion between the two, since this thermal expansion is absorbed by the thermal expansion absorbing mechanism formed on the intermediate substrate, the first and second protruding electrodes are bidirectionally moved in the horizontal and vertical directions. It is possible to suppress the occurrence of stress.
【００２６】また、第１の回路基板と中間基板の熱膨張
差により第１の突起電極に発生するストレスを抑制する
アンダーフィルレジンを突起電極形成空間内に介装する
ことにより、第１の突起電極に印加される特に水平方向
のストレスは軽減され、第１の突起電極に剥離が発生す
ることを防止することができる。Further, the underfill resin for suppressing the stress generated in the first projecting electrode due to the difference in thermal expansion between the first circuit board and the intermediate substrate is provided in the projecting electrode forming space, whereby the first projecting electrode is formed. The stress applied to the electrodes, especially in the horizontal direction, is reduced, and peeling of the first protruding electrodes can be prevented.
【００２７】また、請求項２記載の発明によれば、第２
の回路基板の熱膨張率と中間基板の熱膨張率を略等しく
設定したことにより、第２の回路基板と中間基板との間
に配設される第２の突起電極にストレスが印加されるこ
とを防止でき、第２の突起電極に剥離が発生することを
防止することができる。According to the invention of claim 2, the second
By setting the coefficient of thermal expansion of the circuit board and the coefficient of thermal expansion of the intermediate substrate to be substantially equal to each other, stress is applied to the second protruding electrode arranged between the second circuit board and the intermediate substrate. Can be prevented, and peeling of the second protruding electrode can be prevented.
【００２８】また、請求項３記載の発明によれば、熱膨
張吸収機構を中間基板内に形成した空間部により構成し
たことにより、中間基板はこの空間部形成位置において
は垂直方向に可撓変位可能な構成となる。よって、第１
或いは第２の回路基板に熱膨張差が存在してもこの熱膨
張差は中間基板により吸収することができ、第１及び第
２の突起電極に垂直方向のストレスが印加されることは
防止され、第１及び第２の突起電極に剥離が発生するこ
とを防止することができる。Further, according to the third aspect of the invention, since the thermal expansion absorbing mechanism is constituted by the space portion formed in the intermediate substrate, the intermediate substrate is flexibly displaced in the vertical direction at the space portion forming position. It will be possible. Therefore, the first
Alternatively, even if there is a thermal expansion difference in the second circuit board, this thermal expansion difference can be absorbed by the intermediate board, and vertical stress is prevented from being applied to the first and second protruding electrodes. It is possible to prevent peeling of the first and second protruding electrodes.
【００２９】また、請求項４記載の発明によれば、空間
部の形成位置を突起電極の形成位置と対向する位置とす
ることにより、突起電極にストレスが印加されることを
有効に防止することができる。即ち、空間部の形成位置
は最も中間基板の可撓量が多い部位であり、よってスト
レスが印加された場合に最もその影響が大きい突起電極
位置に空間部を形成することにより、突起電極にストレ
スが印加されることを有効に防止することができる。Further, according to the invention of claim 4, the stress is effectively prevented from being applied to the protruding electrode by setting the forming position of the space portion to a position facing the forming position of the protruding electrode. You can That is, the position where the space portion is formed is the portion where the amount of flexing of the intermediate substrate is the largest, and therefore when the stress is applied, the space portion is formed at the position where the protrusion electrode has the largest influence, so Can be effectively prevented from being applied.
【００３０】また、空間部の大きさを突起電極が接続さ
れる電極パッドの大きさよりも大きく形成したことによ
り、ストレスが印加された場合に電極パッドが中間基板
から剥離することを有効に防止することができる。ま
た、請求項５記載の発明によれば、第１の孔部，第３の
孔部により中間基板を挟んで配設される各回路基板の熱
膨張を吸収することができ、よって突起電極に剥離が発
生することを防止することができる。また、第２の孔
部，第４の孔部，及び第５の孔部は協働してスルーホー
ルを形成するため、一対の表面基板層に夫々形成される
突起電極が接続される電極パッドをこのスルーホールを
介して電気的に接続することができる。即ち、中間基板
を挟んで配設される各回路基板の熱膨張を吸収しつつ、
電気的接続を行うことができる。Further, since the size of the space is formed larger than the size of the electrode pad to which the protruding electrode is connected, the electrode pad is effectively prevented from peeling off from the intermediate substrate when stress is applied. be able to. According to the invention of claim 5, the thermal expansion of each circuit board arranged with the intermediate substrate sandwiched by the first hole portion and the third hole portion can be absorbed, so that the protruding electrode can be formed. It is possible to prevent peeling. Further, since the second hole portion, the fourth hole portion, and the fifth hole portion cooperate to form a through hole, the electrode pads to which the protruding electrodes respectively formed on the pair of surface substrate layers are connected. Can be electrically connected through this through hole. That is, while absorbing the thermal expansion of each circuit board arranged with the intermediate board sandwiched between them,
Electrical connection can be made.
【００３１】また、請求項６記載の発明によれば、第１
の基板層，第２の基板層，及び表面基板層とを積層した
状態で、第２の孔部，第４の孔部，及び第５の孔部が連
通してスルーホールを形成するよう構成し、このスルー
ホールを介して各表面基板層に形成された電極パッドが
電気的に接続される構成としたことにより、第１の基板
層，第２の基板層，及び表面基板層を夫々別個の構成と
しても、形成されるスルーホールにより各表面基板層に
形成された電極パッドを電気的に接続することが可能と
なる。よって、各表面基板層に形成される電極パッドを
簡単な構成で確実に接続することができる。According to the invention of claim 6, the first
The second substrate layer, the second substrate layer, and the front substrate layer are stacked, and the second hole portion, the fourth hole portion, and the fifth hole portion communicate with each other to form a through hole. However, the electrode pads formed on each surface substrate layer are electrically connected through the through holes, so that the first substrate layer, the second substrate layer, and the surface substrate layer are separately provided. Even with this configuration, it is possible to electrically connect the electrode pads formed on each surface substrate layer by the through holes formed. Therefore, the electrode pads formed on each surface substrate layer can be reliably connected with a simple structure.
【００３２】また、請求項７記載の発明によれば、第１
の基板層，第２の基板層，及び表面基板層とを積層した
状態で、第１の基板層に形成された第１の孔部と、第２
の基板層に形成された第３の孔部とが、連通状態を維持
しつつ積層方向に対して異なる位置となるよう構成した
ことにより、各孔部内に水分が存在しこれが実装時の加
熱により水分膨張したとしても、各孔部が連通された状
態であるため、水分膨張で発生した蒸気は各孔部を逃げ
道として外部に排出される。よって、水分膨張により中
間基板に損傷が発生することを確実に防止することがで
きる。According to the invention of claim 7, the first
A first hole portion formed in the first substrate layer in a state where the substrate layer, the second substrate layer, and the front substrate layer are stacked;
The third hole formed in the substrate layer is configured to be in a different position with respect to the stacking direction while maintaining the communication state, so that water is present in each hole and this is caused by heating during mounting. Even if the water content expands, since the holes are in communication with each other, the steam generated by the water expansion is discharged to the outside through the holes as escape paths. Therefore, it is possible to reliably prevent the intermediate substrate from being damaged by the expansion of water.
【００３３】また、各層を積層した状態で各孔部が積層
方向に対して異なる位置となるよう構成されているた
め、垂直方向にストレスが印加されたとしても、中間基
板の可撓領域は確保されているため、中間基板を挟んで
配設される各回路基板の熱膨張を確実に吸収することが
できる。Further, since each hole is formed at a different position in the stacking direction with each layer stacked, the flexible region of the intermediate substrate is secured even if stress is applied in the vertical direction. Therefore, the thermal expansion of each circuit board arranged with the intermediate board interposed therebetween can be reliably absorbed.
【００３４】更に、請求項８記載の発明によれば、前記
第１及び第３の孔部が基板端面部まで連通状態を維持し
た構成としたことにより、上記のように各孔部内に水分
が存在しこれが実装時の加熱により水分膨張したとして
も、各孔部は基板端面部まで連通状態を維持しているた
め、発生した蒸気の逃げ道は基板端面部まで確保されて
おり、よって発生した蒸気を確実に中間基板の外部に排
出することができる。Further, according to the invention as set forth in claim 8, since the first and third holes are kept in communication with each other to the end face of the substrate, as described above, the moisture is contained in each hole. Even if it is present and expands due to the heating during mounting, each hole maintains the communication state up to the board end surface, so the escape path for the generated steam is secured up to the board end surface. Can be reliably discharged to the outside of the intermediate substrate.
【００３５】[0035]
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１乃至図３は、本発明の一実施
例である突起電極を用いた表面実装構造１０を示してい
る。図１及び図２は表面実装構造１０の断面図であり、
図３は表面実装構造１０の平面図である。また、図１は
図３におけるＡ−Ａ線に沿った断面図であり、また図２
は図３におけるＢ−Ｂ線に沿った断面図である。また、
以下の説明ではセラミック基板を用いたＢＧＡ(Ball Gr
id Array）表面実装モジュールに本発明を適用した例に
ついて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of the present invention will be described with reference to the drawings. 1 to 3 show a surface mounting structure 10 using a projecting electrode according to an embodiment of the present invention. 1 and 2 are cross-sectional views of the surface mount structure 10.
FIG. 3 is a plan view of the surface mount structure 10. 1 is a sectional view taken along line AA in FIG.
FIG. 4 is a sectional view taken along line BB in FIG. 3. Also,
In the following description, BGA (Ball Gr
id Array) An example in which the present invention is applied to a surface mount module will be described.
【００３６】本実施例に係る表面実装構造１０は、第１
の回路基板となるセラミック回路基板１１と第２の回路
基板となるプリント回路基板１２との間に中間基板１３
を介装したことを特徴とするものである。また、セラミ
ック回路基板１１と中間基板１３とは第１の突起電極と
なる第１の半田バンプ１４により接続され、プリント回
路基板１２と中間基板１３とは第２の突起電極となる第
２の半田バンプ１５により接続されている。以下、各構
成要素について具体的に説明する。The surface mount structure 10 according to the present embodiment is the first
Intermediate circuit board 13 between the ceramic circuit board 11 serving as the circuit board and the printed circuit board 12 serving as the second circuit board.
Is interposed. Further, the ceramic circuit board 11 and the intermediate substrate 13 are connected by the first solder bumps 14 serving as the first protruding electrodes, and the printed circuit board 12 and the intermediate substrate 13 are the second solder serving as the second protruding electrodes. Connected by bumps 15. Hereinafter, each component will be specifically described.
【００３７】セラミック回路基板１１は多層セラミック
基板であり、その上面には半導体チップ（図示せず）が
実装されている。また、セラミック回路基板１１には第
１の半田バンプ１４が接続されるバンプパッド１６が形
成されている。実装された半導体チップとバンプパッド
１６とは、セラミック回路基板１１の内部に形成された
内部配線により電気的に接続されている。The ceramic circuit board 11 is a multilayer ceramic board, and a semiconductor chip (not shown) is mounted on the upper surface thereof. Further, bump pads 16 to which the first solder bumps 14 are connected are formed on the ceramic circuit board 11. The mounted semiconductor chip and the bump pads 16 are electrically connected to each other by internal wiring formed inside the ceramic circuit board 11.
【００３８】また、プリント回路基板１２は例えばガラ
ス・エポキシ製の基板であり、その上面には第２の半田
バンプ１５が接続されるバンプパッド１７が形成されて
いる。このプリント回路基板１２は、いわゆるマザーボ
ードとして機能する。尚、上記のセラミック回路基板１
１及びプリント回路基板１２は、従来の実装構造に用い
ていたものと同一構成である。The printed circuit board 12 is, for example, a glass / epoxy board, and bump pads 17 to which the second solder bumps 15 are connected are formed on the upper surface thereof. The printed circuit board 12 functions as a so-called mother board. The above ceramic circuit board 1
1 and the printed circuit board 12 have the same configuration as that used in the conventional mounting structure.
【００３９】また、第１及び第２の半田バンプ１４，１
５は、例えばハンダボールまたは転写法等により形成さ
れている。第１の半田バンプ１４は、セラミック回路基
板１１或いは後述する中間基板１３のいずれかに形成さ
れ、また第２の半田バンプ１５はプリント回路基板１２
或いは中間基板１３のいずれかに形成されている。In addition, the first and second solder bumps 14, 1
5 is formed by, for example, a solder ball or a transfer method. The first solder bumps 14 are formed on either the ceramic circuit board 11 or an intermediate substrate 13 described later, and the second solder bumps 15 are formed on the printed circuit board 12.
Alternatively, it is formed on any of the intermediate substrates 13.
【００４０】ところで、上記したようにセラミック回路
基板１１はセラミック製の回路基板であり、その熱膨張
係数は例えば6.5 〜7.0 ×１０-6／℃である。また、プ
リント回路基板１２は例えばガラス・エポキシ製の回路
基板であり、その熱膨張係数は例えば4.0 〜8.0 ×１０
-5／℃である。By the way, as described above, the ceramic circuit board 11 is a circuit board made of ceramics, and the coefficient of thermal expansion thereof is, for example, 6.5 to 7.0 × 10−6 / ° C. The printed circuit board 12 is, for example, a glass / epoxy circuit board and has a coefficient of thermal expansion of, for example, 4.0 to 8.0 × 10.
-5 / ° C.
【００４１】このように、セラミック回路基板１１の熱
膨張係数とプリント回路基板１２の熱膨張係数とは大き
く相違し、よってバンプ接合時に各半田バンプ１４，１
５を溶融させるために加熱処理を行った場合にセラミッ
ク回路基板１１とプリント回路基板１２との間に熱膨張
差が発生する。As described above, the coefficient of thermal expansion of the ceramic circuit board 11 and the coefficient of thermal expansion of the printed circuit board 12 are greatly different, and therefore, the solder bumps 14, 1 are bonded at the time of bump bonding.
When heat treatment is performed to melt 5, the difference in thermal expansion occurs between the ceramic circuit board 11 and the printed circuit board 12.
【００４２】具体的には、セラミック回路基板１１に対
してプリント回路基板１２の熱膨張率は高いため、セラ
ミック回路基板１１の熱膨張に対してプリント回路基板
１２の熱膨張は大きくなる。よってセラミック回路基板
１１とプリント回路基板１２とを直接半田バンプにより
接合した場合には、両基板１１，１２間に配設されてい
る半田バンプにストレスが印加され剥離等の不都合が発
生してしまうことは前述した通りである。Specifically, since the thermal expansion coefficient of the printed circuit board 12 is higher than that of the ceramic circuit board 11, the thermal expansion of the printed circuit board 12 is larger than the thermal expansion of the ceramic circuit board 11. Therefore, when the ceramic circuit board 11 and the printed circuit board 12 are directly joined by solder bumps, stress is applied to the solder bumps disposed between the two boards 11 and 12, and inconveniences such as peeling occur. This is as described above.
【００４３】そこで本実施例では、セラミック回路基板
１１とプリント回路基板１２との間に、各回路基板１
１，１２の熱膨張差に起因したストレスを緩和する中間
基板１３を配設したことを特徴とする。以下、中間基板
１３の具体的構成について説明する。Therefore, in this embodiment, each circuit board 1 is provided between the ceramic circuit board 11 and the printed circuit board 12.
It is characterized in that the intermediate substrate 13 is provided to relieve the stress caused by the difference in thermal expansion between Nos. 1 and 12. The specific configuration of the intermediate substrate 13 will be described below.
【００４４】中間基板１３は、大略すると第１の基板層
１８と、この第１の基板層１８を挟んで配設された一対
の第２の基板層１９Ａ，１９Ｂと、更にこの第２の基板
層１９Ａ，１９Ｂを挟んで配設された一対の表面基板層
２０Ａ，２０Ｂとにより構成されている。即ち、中間基
板１３は、垂直方向上部より表面基板層２０Ａ，第２の
基板層１９Ａ，第１の基板層１８，第２の基板層１９
Ｂ，表面基板層２０Ｂの順で積層された構成とされてい
る。The intermediate substrate 13 is roughly composed of a first substrate layer 18, a pair of second substrate layers 19A and 19B arranged with the first substrate layer 18 in between, and the second substrate. It is composed of a pair of surface substrate layers 20A and 20B which are arranged with the layers 19A and 19B sandwiched therebetween. That is, the intermediate substrate 13 includes the surface substrate layer 20A, the second substrate layer 19A, the first substrate layer 18, and the second substrate layer 19 from above in the vertical direction.
B and the surface substrate layer 20B are laminated in this order.
【００４５】また、中間基板１３を構成する各基板層１
８，１９Ａ，１９Ｂ，２０Ａ，２０Ｂは、プリント回路
基板１２と同様の材料により形成されている（例えば、
ガラス・エポキシ製）。従って、プリント回路基板１２
と中間基板１３の熱膨張率は略等しい値となっている。
以下、各基板層１８，１９Ａ，１９Ｂ，２０Ａ，２０Ｂ
の構成について夫々説明する。Further, each substrate layer 1 constituting the intermediate substrate 13
8, 19A, 19B, 20A, and 20B are formed of the same material as the printed circuit board 12 (for example,
Made of glass and epoxy). Therefore, the printed circuit board 12
And the coefficient of thermal expansion of the intermediate substrate 13 are substantially equal.
Hereinafter, each substrate layer 18, 19A, 19B, 20A, 20B
The respective configurations will be described.
【００４６】第１の基板層１８は、図１乃至図３に加え
図４に示すように、熱膨張を吸収するため設けられた第
１の孔部２２と、スルーホール２１（後に詳述する）と
なる第２の孔部２３とが多数個整列して形成された構成
とされている。また、一対の第２の基板層１９Ａ，１９
Ｂは夫々同一構成とされており、図１乃至図３に加え図
５に示すように、夫々熱膨張を吸収するため設けられた
第３の孔部２４と、スルーホール２１となる第４の孔部
２５とが多数個整列して形成された構成とされている。As shown in FIG. 4 in addition to FIGS. 1 to 3, the first substrate layer 18 has a first hole portion 22 provided to absorb thermal expansion and a through hole 21 (described in detail later). The second hole portions 23, which are the same as those in FIG. In addition, the pair of second substrate layers 19A and 19A
B has the same configuration, and as shown in FIG. 5 in addition to FIGS. 1 to 3, third holes 24 provided to absorb thermal expansion and fourth holes serving as through holes 21 are provided. A large number of holes 25 are aligned and formed.
【００４７】また、一対の表面基板層２０Ａ，２０Ｂは
夫々同一構成とされており、図１乃至図３に加え図６に
示すように、スルーホール２１となる第５の孔部２６
と、第１或いは第２の半田バンプ１４，１５が接続され
る電極パッド２７とが多数個整列して形成された構成と
されている。The pair of front surface substrate layers 20A and 20B have the same structure, and as shown in FIG. 6 in addition to FIGS. 1 to 3, the fifth hole portion 26 to be the through hole 21.
And a large number of electrode pads 27 to which the first or second solder bumps 14 and 15 are connected are aligned and formed.
【００４８】この電極パッド２７は例えば銅（Ｃｕ）等
の導電性膜により形成されており、第１或いは第２の半
田バンプ１４，１５が接続されるバンプパッド部２８
と、このバンプパッド部２８から第５の孔部２６に向け
延出した延出部２９とを一体的に形成した構成されてい
る。また、バンプパッド部２８の上部には、半田バンプ
１４，１５との接合性を向上させるため、半田及び銅に
対し共に接合性の良好な金属材料によりメッキ膜３０が
形成されている。The electrode pad 27 is formed of a conductive film such as copper (Cu), and the bump pad portion 28 to which the first or second solder bump 14 or 15 is connected.
And an extending portion 29 extending from the bump pad portion 28 toward the fifth hole portion 26 are integrally formed. A plating film 30 is formed on the bump pad portion 28 in order to improve the bondability with the solder bumps 14 and 15 by using a metal material having good bondability to both solder and copper.
【００４９】上記構成とされた第１の基板層１８，第２
の基板層１９Ａ，１９Ｂ，及び表面基板層２０Ａ，２０
Ｂは、前記した順番で積層されて接合（例えば、接着に
より）されることにより中間基板１３を形成する。各基
板層１８，１９Ａ，１９Ｂ，２０Ａ，２０Ｂが積層され
た状態（以下、この積層された状態を積層状態という）
において、第１及び第２基板層１８，１９Ａ，１９Ｂに
形成されている孔部２２，２４は中間基板１３内におい
て空間部を形成する。The first substrate layer 18 and the second substrate layer configured as described above
Substrate layers 19A, 19B and front substrate layers 20A, 20
B forms the intermediate substrate 13 by being stacked and joined (for example, by adhesion) in the order described above. A state in which the respective substrate layers 18, 19A, 19B, 20A and 20B are laminated (hereinafter, this laminated state is referred to as a laminated state)
In, the holes 22 and 24 formed in the first and second substrate layers 18, 19A and 19B form a space in the intermediate substrate 13.
【００５０】また、積層状態において、第２の孔部２
３，第４の孔部２５，及び第５の孔部２６は連通するよ
う構成されている。この連通された各孔部２３，２５，
２６内には導電性部材（例えば、銀。尚、導通を図らな
い場合には選択的に絶縁部材でも可）が充填されること
によりスルーホール２１が形成される（図２参照）。In the laminated state, the second hole 2
The third and fourth hole portions 25 and the fifth hole portion 26 are configured to communicate with each other. The holes 23, 25, which are communicated with each other,
A through hole 21 is formed by filling a conductive member (for example, silver; an insulating member may be selectively used if conduction is not required) in 26 (see FIG. 2).
【００５１】また、スルーホール２１の上部は表面基板
層２０Ａに形成された電極パッド２７の延出部２９に電
気的に接続するよう構成されており、またスルーホール
２１の下部は表面基板層２０Ｂに形成された電極パッド
２７の延出部２９に電気的に接続するよう構成されてい
る。The upper portion of the through hole 21 is configured to be electrically connected to the extending portion 29 of the electrode pad 27 formed on the surface substrate layer 20A, and the lower portion of the through hole 21 is formed on the surface substrate layer 20B. It is configured to be electrically connected to the extending portion 29 of the electrode pad 27 formed on the.
【００５２】従って、中間基板１３の最上層に位置する
表面基板層２０Ａに形成された電極パッド２７と、中間
基板１３の最下層に位置する表面基板層２０Ｂに形成さ
れた電極パッド２７とは、スルーホール２１を介して電
気的に接続された構成となる。よって、離間配設された
一対の表面基板層２０Ａ，２０Ｂに形成された電極パッ
ド２７を簡単な構成で確実に接続することができる。Therefore, the electrode pad 27 formed on the surface substrate layer 20A located on the uppermost layer of the intermediate substrate 13 and the electrode pad 27 formed on the surface substrate layer 20B located on the lowermost layer of the intermediate substrate 13 are It is configured to be electrically connected through the through hole 21. Therefore, the electrode pads 27 formed on the pair of front surface substrate layers 20A and 20B spaced apart can be reliably connected with a simple configuration.
【００５３】また、第１の孔部２２と第３の孔部２４の
形成位置に注目すると、上記積層状態において、第１の
基板層１８に形成された第１の孔部２２と、第２の基板
層１９Ａ，１９Ｂに形成された第３の孔部２４とは、連
通状態を維持しつつ積層方向（垂直方向。即ち、図中矢
印Ｚで示す方向）に対して異なる位置となるよう構成さ
れている。Also, paying attention to the formation positions of the first hole portion 22 and the third hole portion 24, in the above-mentioned laminated state, the first hole portion 22 formed in the first substrate layer 18 and the second hole portion 22 are formed. The third hole portions 24 formed in the substrate layers 19A and 19B of No. 3 are arranged at different positions with respect to the stacking direction (vertical direction, that is, the direction indicated by arrow Z in the drawing) while maintaining the communication state. Has been done.
【００５４】即ち、図１及び図３に示されるように、第
１の孔部２２と第３の孔部２４とは一部で重なり合い連
通するものの、完全には重なり合ってはおらず、その形
成位置がずれた構成となっている。更に、この第１及び
第３の孔部２２，２４は、中間基板１３の端部まで形成
されている。That is, as shown in FIGS. 1 and 3, the first hole portion 22 and the third hole portion 24 partially overlap with each other and communicate with each other, but they do not completely overlap each other and the formation position thereof. The structure is shifted. Further, the first and third holes 22 and 24 are formed up to the end of the intermediate substrate 13.
【００５５】ここで、仮に中間基板１３に形成された第
１の孔部２２と第３の孔部２４とが連通されておらず、
各孔部２２，２３が夫々密閉された構成を想定してみ
る。本実施例では、中間基板１３として比較的高い吸水
性を有するガラス・エポキシ製基板を用いている。よっ
て、加熱時に中間基板１３に吸水されていた水分が蒸発
し水分膨張（約1000倍に膨張する）すると、各孔部２
２，２３が密閉された構成の中間基板１３では水分の膨
張力により中間基板１３が破損するおそれがある。Here, it is assumed that the first hole portion 22 and the third hole portion 24 formed in the intermediate substrate 13 are not communicated with each other,
Let us assume a configuration in which each of the holes 22 and 23 is sealed. In this embodiment, a glass / epoxy substrate having relatively high water absorption is used as the intermediate substrate 13. Therefore, when the water absorbed in the intermediate substrate 13 during heating evaporates and the water expands (expands about 1000 times), each hole 2
In the intermediate substrate 13 having a structure in which 2 and 23 are sealed, the intermediate substrate 13 may be damaged by the expansive force of water.
【００５６】しかるに本実施例では、積層状態において
第１の孔部２２と第３の孔部２４とが連通する構成とさ
れており、かつ第１及び第３の孔部２２，２４は中間基
板１３の端面部まで形成されている。従って、孔部２
２，２４内に水分が存在しこれが実装時の加熱等により
水分膨張したとしても、第１の孔部２２と第３の孔部２
４とが連通されているため、水分膨張で発生した蒸気は
第１及び第３の孔部２２，２４を逃げ道として中間基板
１３の外部に排出される（排出される蒸気の流れの一例
を図１に破線の矢印で示す）。よって、水分膨張により
中間基板１３に損傷が発生することを確実に防止するこ
とができる。However, in the present embodiment, the first hole portion 22 and the third hole portion 24 communicate with each other in the laminated state, and the first and third hole portions 22 and 24 are the intermediate substrate. 13 is formed up to the end face portion. Therefore, the hole 2
Even if water is present in 2, 24 and expands due to heating at the time of mounting or the like, the first hole portion 22 and the third hole portion 2
4 is in communication with each other, the steam generated by the water expansion is discharged to the outside of the intermediate substrate 13 through the first and third hole portions 22 and 24 as an escape route (an example of the flow of discharged steam is shown. 1 indicated by a dashed arrow). Therefore, it is possible to reliably prevent the intermediate substrate 13 from being damaged by the expansion of water.
【００５７】続いて、図１及び図２を主に用いて、上記
構成とされた中間基板１３を用いてセラミック回路基板
１１をプリント回路基板１２に表面実装する場合におけ
る、各構成要素の作用について説明する。尚、以下の説
明では、第１の半田バンプ１４はセラミック回路基板１
１のバンプパッド１６に予め形成されており、また第２
の半田バンプ１５は中間基板１３に形成されたバンプパ
ッド部２８に予め形成されているものとする。Next, mainly referring to FIGS. 1 and 2, the operation of each constituent element when the ceramic circuit board 11 is surface-mounted on the printed circuit board 12 by using the intermediate substrate 13 having the above-mentioned structure explain. In the following description, the first solder bump 14 is used as the ceramic circuit board 1.
Pre-formed on the bump pad 16 of the first
It is assumed that the solder bumps 15 are formed in advance on the bump pad portions 28 formed on the intermediate substrate 13.
【００５８】セラミック回路基板１１をプリント回路基
板１２に表面実装するには、セラミック回路基板１１と
プリント回路基板１２との間に中間基板１３を介装し、
更にセラミック回路基板１１と中間基板１３とを電気的
に接続する第１の半田バンプ１４が配設される突起電極
形成空間内にアンダーフィルレジン３１を介装する。そ
して、加熱処理を行うことにより第１の半田バンプ１４
を中間基板１３の表面基板層２０Ａに形成されたバンプ
パッド部２８に接合すると共に、第２の半田バンプ１５
をプリント回路基板１２に形成されたバンプパッド１７
に接合する。To surface-mount the ceramic circuit board 11 on the printed circuit board 12, the intermediate board 13 is interposed between the ceramic circuit board 11 and the printed circuit board 12.
Further, an underfill resin 31 is interposed in a protruding electrode forming space in which the first solder bumps 14 that electrically connect the ceramic circuit board 11 and the intermediate board 13 are arranged. Then, by performing heat treatment, the first solder bumps 14
Is bonded to the bump pad portion 28 formed on the surface substrate layer 20A of the intermediate substrate 13, and the second solder bump 15
Bump pads 17 formed on the printed circuit board 12
To join.
【００５９】上記したように、中間基板１３はセラミッ
ク回路基板１１と熱膨張率が異なる材質により形成され
ているため、上記加熱時にセラミック回路基板１１と中
間基板１３との間に熱膨張差が発生する。しかるに、本
実施例に係る実装構造１０では、第１の半田バンプ１４
が配設される突起電極形成空間内にアンダーフィルレジ
ン３１が介装されている。このため、アンダーフィルレ
ジン３１はセラミック回路基板１１及び中間基板１３と
広い面積で接合し、よってセラミック回路基板１１と中
間基板１３との間に配設された第１の半田バンプ１４に
水平方向に印加されるストレスを軽減でき、第１の半田
バンプ１４とバンプパッド１６との間、及び第１の半田
バンプ１４とバンプパッド部２８との間で剥離が発生す
ることを抑制することができる。As described above, since the intermediate board 13 is made of a material having a different coefficient of thermal expansion from the ceramic circuit board 11, a difference in thermal expansion occurs between the ceramic circuit board 11 and the intermediate board 13 during the heating. To do. However, in the mounting structure 10 according to the present embodiment, the first solder bumps 14
An underfill resin 31 is interposed in the protruding electrode forming space in which is provided. For this reason, the underfill resin 31 is bonded to the ceramic circuit board 11 and the intermediate board 13 in a large area, so that the first solder bumps 14 arranged between the ceramic circuit board 11 and the intermediate board 13 are horizontally aligned. The applied stress can be reduced, and the occurrence of peeling between the first solder bump 14 and the bump pad 16 and between the first solder bump 14 and the bump pad portion 28 can be suppressed.
【００６０】一方、上記のように第１の半田バンプ１４
が配設される突起電極形成空間内にアンダーフィルレジ
ン３１を介装することにより、第１の半田バンプ１４に
水平方向に印加されるストレスは軽減できるが、この構
成では新たにアンダーフィルレジン３１が樹脂収縮する
ことにより第１の半田バンプ１４に垂直方向（図中、矢
印Ｚで示す方向）に印加されるストレスが問題となる。On the other hand, as described above, the first solder bump 14
The stress applied in the horizontal direction to the first solder bumps 14 can be reduced by interposing the underfill resin 31 in the protruding electrode formation space in which the underfill resin 31 is formed. When the resin shrinks, the stress applied to the first solder bumps 14 in the vertical direction (the direction indicated by the arrow Z in the drawing) becomes a problem.
【００６１】しかるに、中間基板１３は第１及び第２の
基板層１８，１９Ａ，１９Ｂに熱膨張を吸収する第１及
び第３の孔部２２，２４が形成されており、この第１及
び第３の孔部２２，２４の形成位置は中間基板内におい
て空間部を形成する。従って、中間基板１３はこの空間
部形成位置（即ち、第１及び第３の孔部２２，２４の形
成位置）においては垂直方向に可撓変位可能な構成とな
る。However, in the intermediate substrate 13, the first and second substrate layers 18, 19A and 19B are formed with the first and third hole portions 22 and 24 for absorbing thermal expansion. The formation positions of the holes 22 and 24 of No. 3 form a space in the intermediate substrate. Therefore, the intermediate substrate 13 is configured to be flexibly displaceable in the vertical direction at this space forming position (that is, the forming position of the first and third holes 22 and 24).
【００６２】よって、アンダーフィルレジン３１の樹脂
収縮に起因して第１の半田バンプ１４に垂直方向にスト
レスが印加されたとしても、このストレスは中間基板１
３が垂直方向に可撓変形することにより吸収することが
できる。これにより、第１の半田バンプ１４に垂直方向
のストレスが印加されることはなくなり、第１の半田バ
ンプ１４とバンプパッド１６との間、及び第１の半田バ
ンプ１４とバンプパッド部２８との間で剥離が発生する
ことを防止することができる。Therefore, even if stress is applied to the first solder bumps 14 in the vertical direction due to the resin contraction of the underfill resin 31, this stress is applied to the intermediate substrate 1.
It can be absorbed by the flexible deformation of 3 in the vertical direction. As a result, vertical stress is not applied to the first solder bumps 14, and the space between the first solder bumps 14 and the bump pads 16 and between the first solder bumps 14 and the bump pad portions 28 are eliminated. It is possible to prevent peeling between them.
【００６３】また、上記したように第２の基板層１９
Ａ，１９Ｂに形成されている第３の孔部２４は第１の基
板層１８に形成された第１の孔部２２より大きな径寸法
とされているが、本実施例ではこの大径とされた第３の
孔部２４の形成位置が第１及び第２の半田バンプ１４，
１５の形成位置と対向するよう構成されている。更に、
第３の孔部２４の径寸法は、第１及び第２の半田バンプ
１４，１５が接続されるバンプパッド部２８の径寸法よ
り大きく設定されている。Further, as described above, the second substrate layer 19
The third hole portion 24 formed in A and 19B has a larger diameter dimension than the first hole portion 22 formed in the first substrate layer 18, but in this embodiment, the third hole portion 24 has this large diameter. The formation position of the third hole 24 is such that the first and second solder bumps 14,
It is configured to face the forming position of 15. Furthermore,
The diameter dimension of the third hole portion 24 is set to be larger than the diameter dimension of the bump pad portion 28 to which the first and second solder bumps 14 and 15 are connected.
【００６４】上記構成とすることにより、第１の半田バ
ンプ１４に印加される垂直方向のストレスをより有効に
防止することができる。即ち、径寸法の大きな第３の孔
部２４の形成位置、換言すれば大きな空間部の形成位置
は最も中間基板１３の可撓量が多い部位であり、よって
ストレスが印加された場合に最もその吸収率が良好な部
位である。With the above structure, the vertical stress applied to the first solder bumps 14 can be more effectively prevented. That is, the formation position of the third hole portion 24 having a large diameter dimension, in other words, the formation position of the large space portion is the portion where the amount of flexing of the intermediate substrate 13 is the largest, and therefore the most when the stress is applied. It is a site with a good absorption rate.
【００６５】従って、このストレス吸収効率の良い第３
の孔部２４の形成位置をストレスの影響が最も大きい各
半田バンプ１４，１５の形成位置と対向する位置とする
ことにより、各半田バンプ１４，１５にストレスが印加
されることを有効に防止することができる。Therefore, the third stress absorption efficiency is high.
By making the formation position of the hole portion 24 of each of the solder bumps 14 and 15 facing the formation position of the solder bumps 14 and 15 having the largest influence of stress, stress is effectively prevented from being applied to the solder bumps 14 and 15. be able to.
【００６６】また、第３の孔部２４（空間部）の大きさ
をバンプパッド部２８の大きさよりも大きく形成したこ
とにより、ストレスが印加された場合においてバンプパ
ッド部２８が表面基板層２０Ａ，２０Ｂから剥離するこ
とを防止することができる。即ち、バンプパッド部２８
の剥離が発生し易い位置はバンプパッド部２８の外周位
置である。よって、第３の孔部２４（空間部）の大きさ
がバンプパッド部２８と等しいか、或いはそれより小さ
いとストレスは強度の弱いバンプパッド部２８の外周部
に印加されてしまう。Further, since the size of the third hole portion 24 (space portion) is formed to be larger than the size of the bump pad portion 28, when the stress is applied, the bump pad portion 28 is formed on the surface substrate layer 20A, It is possible to prevent peeling from 20B. That is, the bump pad portion 28
The position where peeling is likely to occur is the outer peripheral position of the bump pad portion 28. Therefore, if the size of the third hole portion 24 (space portion) is equal to or smaller than that of the bump pad portion 28, stress is applied to the outer peripheral portion of the bump pad portion 28 having low strength.
【００６７】しかるに、第３の孔部２４の大きさをバン
プパッド部２８の大きさよりも大きく形成することによ
り、ストレスがバンプパッド部２８の外周部に印加され
ることを防止でき、バンプパッド部２８の剥離を防止す
ることができる。一方、プリント回路基板１２と中間基
板１３との接続に注目すると、プリント回路基板１２及
び中間基板１３は共に同一材質により形成されており、
各基板１２，１３の熱膨張率は略等しくなっている。However, by forming the size of the third hole 24 larger than the size of the bump pad 28, it is possible to prevent stress from being applied to the outer periphery of the bump pad 28, and the bump pad 28 The peeling of 28 can be prevented. On the other hand, focusing on the connection between the printed circuit board 12 and the intermediate board 13, both the printed circuit board 12 and the intermediate board 13 are made of the same material.
The thermal expansion coefficients of the substrates 12 and 13 are substantially equal.
【００６８】よって、加熱処理を行っても各基板１２，
１３に発生する熱膨張差は小さく、第２の半田バンプ１
５にストレスが発生することはない。従って、プリント
回路基板１２と中間基板１３との接合に際しては、セラ
ミック回路基板１１と中間基板１３との接合構造と異な
りアンダーフィルレジンを配設する必要はない。Therefore, even if the heat treatment is performed, each substrate 12,
The difference in thermal expansion generated in 13 is small, and the second solder bump 1
No stress is generated in 5. Therefore, when the printed circuit board 12 and the intermediate board 13 are joined, it is not necessary to dispose an underfill resin, unlike the joining structure of the ceramic circuit board 11 and the intermediate board 13.
【００６９】このようにプリント回路基板１２と中間基
板１３との接合においてアンダーフィルレジンが不要と
なることにより、一旦プリント回路基板１２をセラミッ
ク回路基板１１に接合した後においても、このプリント
回路基板１２と中間基板１３との接合においてセラミッ
ク回路基板１１をプリント回路基板１２から取り外す
（リプレイス）することが可能となり、これによりメン
テナンス性を向上させることができる。Since the underfill resin is not necessary for joining the printed circuit board 12 and the intermediate board 13 in this manner, even after the printed circuit board 12 is once joined to the ceramic circuit board 11, the printed circuit board 12 is joined. The ceramic circuit board 11 can be removed (replaced) from the printed circuit board 12 at the joining of the intermediate board 13 and the intermediate board 13, thereby improving the maintainability.
【００７０】尚、上記した実施例においては、第１の回
路基板としてセラミック回路基板１１を用いると共に第
２の回路基板としてプリント回路基板１２を用いた例に
ついて説明したが、本発明はこれに限定されるものでは
なく、熱膨張率の異なる複数（３枚以上の可能）の回路
基板を表面実装する際に広く適用できるものである。In the above embodiments, the ceramic circuit board 11 is used as the first circuit board and the printed circuit board 12 is used as the second circuit board. However, the present invention is not limited to this. However, it is widely applicable when surface-mounting a plurality of (three or more possible) circuit boards having different thermal expansion coefficients.
【００７１】また、本実施例においては、中間基板１３
として第１の基板層１８、第２の基板層１９Ａ，１９
Ｂ、及び表面基板層２０Ａ，２０Ｂを５層積層した構造
を示したが、中間基板１３の構造はこの構造に限定され
るものではなく、層数は適宜設定すればよく、かつ各孔
部２２〜２６の形成位置及び大きさも各回路基板の熱膨
張差及び突起電極数により適宜選定すればよい。Further, in this embodiment, the intermediate substrate 13
As the first substrate layer 18 and the second substrate layers 19A, 19
Although the structure in which B and the surface substrate layers 20A and 20B are laminated in five layers is shown, the structure of the intermediate substrate 13 is not limited to this structure, and the number of layers may be appropriately set and each hole 22 The formation positions and sizes of 26 to 26 may be appropriately selected according to the difference in thermal expansion between the circuit boards and the number of protruding electrodes.
【００７２】[0072]
【発明の効果】上述した如く、本発明によれば次に述べ
る各種効果を実現することができる。請求項１記載の発
明によれば、第１の回路基板と第２の回路基板との間に
熱膨張率に相違があり、よって加熱時等に第１の回路基
板と第２の回路基板との間に熱膨張差が発生しても、こ
の熱膨張は中間基板に形成された熱膨張吸収機構により
吸収されるため、水平方向及び垂直方向の双方向におい
て第１及び第２の突起電極にストレスが発生することを
抑制できる。これにより、突起電極に剥離が発生するこ
とを防止でき、実装構造の信頼性を向上することができ
る。As described above, according to the present invention, various effects described below can be realized. According to the invention described in claim 1, there is a difference in the coefficient of thermal expansion between the first circuit board and the second circuit board, so that the first circuit board and the second circuit board are Even if there is a difference in thermal expansion between the two, since this thermal expansion is absorbed by the thermal expansion absorbing mechanism formed on the intermediate substrate, the first and second protruding electrodes are bidirectionally moved in the horizontal and vertical directions. It is possible to suppress the occurrence of stress. As a result, peeling of the bump electrodes can be prevented, and the reliability of the mounting structure can be improved.
【００７３】また、第１の突起電極に印加される特に水
平方向のストレスが軽減されるため、第１の突起電極に
剥離が発生することを防止することができる。また、請
求項２記載の発明によれば、第２の回路基板と中間基板
との間に配設される第２の突起電極にストレスが印加さ
れることを防止でき、よって第２の突起電極に剥離が発
生することを防止することができる。Further, since the stress applied to the first protruding electrodes, especially in the horizontal direction, is reduced, it is possible to prevent the first protruding electrodes from peeling off. Further, according to the second aspect of the present invention, it is possible to prevent stress from being applied to the second projecting electrode arranged between the second circuit board and the intermediate substrate, and thus the second projecting electrode. It is possible to prevent peeling from occurring.
【００７４】また、請求項３記載の発明によれば、熱膨
張吸収機構を中間基板内に形成した空間部により構成し
たことにより、中間基板はこの空間部形成位置において
は垂直方向に可撓変位可能な構成となり、よって第１或
いは第２の回路基板に熱膨張差が存在してもこの熱膨張
差は中間基板により吸収することができ、第１及び第２
の突起電極に垂直方向のストレスが印加されることは防
止され、第１及び第２の突起電極に剥離が発生すること
を防止することができる。According to the third aspect of the invention, since the thermal expansion absorbing mechanism is constituted by the space portion formed in the intermediate substrate, the intermediate substrate is flexibly displaced in the vertical direction at the space portion forming position. Therefore, even if there is a difference in thermal expansion between the first and second circuit boards, this difference in thermal expansion can be absorbed by the intermediate board.
It is possible to prevent the vertical stress from being applied to the protruding electrodes, and it is possible to prevent the first and second protruding electrodes from being peeled off.
【００７５】また、請求項４記載の発明によれば、空間
部の形成位置を突起電極の形成位置と対向する位置とす
ることにより、突起電極にストレスが印加されることを
有効に防止することができる。また、空間部の大きさを
突起電極が接続される電極パッドの大きさよりも大きく
形成したことにより、ストレスが印加された場合に最も
その影響が大きい位置において中間基板の可撓変位量を
十分に確保することができ、これによっても突起電極に
ストレスが印加されることを有効に防止することができ
る。Further, according to the invention of claim 4, the stress is effectively prevented from being applied to the protruding electrode by setting the forming position of the space portion to the position facing the forming position of the protruding electrode. You can Further, by forming the size of the space portion larger than the size of the electrode pad to which the protruding electrode is connected, the amount of flexible displacement of the intermediate substrate can be sufficiently increased at the position where the influence is the greatest when stress is applied. This can be ensured, and this can also effectively prevent stress from being applied to the protruding electrodes.
【００７６】また、請求項５記載の発明によれば、第１
の孔部，第３の孔部により中間基板を挟んで配設される
各回路基板の熱膨張を吸収することができ、また第２の
孔部，第４の孔部，及び第５の孔部は協働してスルーホ
ールを形成するため、中間基板を挟んで配設される各回
路基板の熱膨張を吸収しつつ、電気的接続を行うことが
できる。According to the invention of claim 5, the first
Of the second substrate, the third hole, and the third substrate can absorb the thermal expansion of each circuit board disposed with the intermediate substrate interposed therebetween, and the second hole, the fourth hole, and the fifth hole. Since the parts cooperate with each other to form the through hole, the electrical connection can be performed while absorbing the thermal expansion of each circuit board disposed with the intermediate board interposed therebetween.
【００７７】また、請求項６記載の発明によれば、第１
の基板層，第２の基板層，及び表面基板層を夫々別個の
構成としても、形成されるスルーホールにより各表面基
板層に形成された電極パッドを電気的に接続することが
可能となり、よって各表面基板層に形成される電極パッ
ドを簡単な構成で確実に接続することができる。According to the invention of claim 6, the first
Even if the substrate layer, the second substrate layer, and the front substrate layer are separately configured, it is possible to electrically connect the electrode pads formed on each front substrate layer by the through holes formed. The electrode pads formed on each surface substrate layer can be reliably connected with a simple structure.
【００７８】また、請求項７記載の発明によれば、孔部
内に水分が存在しこれが実装時の加熱により水分膨張し
たとしても、水分膨張で発生した蒸気は各孔部を逃げ道
として外部に排出されため、中間基板に損傷が発生する
ことを確実に防止することができる。According to the invention described in claim 7, even if water is present in the holes and the water expands due to heating during mounting, the steam generated by the water expansion is discharged to the outside through each hole as an escape route. Therefore, it is possible to reliably prevent the intermediate substrate from being damaged.
【００７９】また、各層を積層した状態で各孔部が積層
方向に対して異なる位置となるよう構成されているた
め、垂直方向にストレスが印加されたとしても中間基板
の可撓領域は確保されているため、中間基板を挟んで配
設される各回路基板の熱膨張を確実に吸収することがで
きる。Further, since the holes are formed at different positions in the stacking direction in the state where the layers are stacked, the flexible region of the intermediate substrate is secured even if stress is applied in the vertical direction. Therefore, it is possible to reliably absorb the thermal expansion of each circuit board arranged with the intermediate board interposed therebetween.
【００８０】更に、請求項８記載の発明によれば、各孔
部は基板端面部まで連通状態を維持し、よって発生した
蒸気の逃げ道は基板端面部まで確保されているため、発
生した蒸気を確実に中間基板の外部に排出することがで
きる。Further, according to the invention as set forth in claim 8, since each hole maintains the communicating state up to the substrate end face, and the escape path of the generated vapor is secured up to the substrate end face, the generated vapor is It can be reliably discharged to the outside of the intermediate substrate.
【図１】本発明の第１実施例である実装構造の断面図
（図３におけるＡ−Ａ線に沿う断面図）である。FIG. 1 is a sectional view (a sectional view taken along the line AA in FIG. 3) of a mounting structure according to a first embodiment of the present invention.
【図２】本発明の第１実施例である実装構造の断面図
（図３におけるＢ−Ｂ線に沿う断面図）である。FIG. 2 is a sectional view (a sectional view taken along the line BB in FIG. 3) of the mounting structure according to the first embodiment of the present invention.
【図３】本発明の第１実施例である実装構造の平面図で
ある。FIG. 3 is a plan view of the mounting structure according to the first embodiment of the present invention.
【図４】表面基板層を示す平面図である。FIG. 4 is a plan view showing a surface substrate layer.
【図５】第１の基板層を示す平面図である。FIG. 5 is a plan view showing a first substrate layer.
【図６】第２の基板層を示す平面図である。FIG. 6 is a plan view showing a second substrate layer.
【図７】従来の実装構造の一例を示す図である。FIG. 7 is a diagram showing an example of a conventional mounting structure.
【図８】従来の実装構造の一例を示す図（アンダーフィ
ルレジン有り）である。FIG. 8 is a diagram showing an example of a conventional mounting structure (with an underfill resin).
１０ 表面実装構造 １１ セラミック回路基板 １２ プリント回路基板 １３ 中間基板 １４ 第１の半田バンプ １５ 第２の半田バンプ １６，１７ バンプパッド １８ 第１の基板層 １９Ａ，１９Ｂ 第２の基板層 ２０Ａ，２０Ｂ 表面基板層 ２１ スルーホール ２２ 第１の孔部 ２３ 第２の孔部 ２４ 第３の孔部 ２５ 第４の孔部 ２６ 第５の孔部 ２７ 電極パッド ２８ バンプパッド部 ２９ 延出部 ３０ メッキ膜 10 Surface Mounted Structure 11 Ceramic Circuit Board 12 Printed Circuit Board 13 Intermediate Board 14 First Solder Bump 15 Second Solder Bump 16,17 Bump Pad 18 First Substrate Layer 19A, 19B Second Substrate Layer 20A, 20B Surface Substrate layer 21 Through hole 22 First hole portion 23 Second hole portion 24 Third hole portion 25 Fourth hole portion 26 Fifth hole portion 27 Electrode pad 28 Bump pad portion 29 Extension portion 30 Plating film
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8038365AJPH09232376A (en) | 1996-02-26 | 1996-02-26 | Surface mount structure using protruding electrodes and intermediate substrate |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8038365AJPH09232376A (en) | 1996-02-26 | 1996-02-26 | Surface mount structure using protruding electrodes and intermediate substrate |
| Publication Number | Publication Date |
|---|---|
| JPH09232376Atrue JPH09232376A (en) | 1997-09-05 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8038365AWithdrawnJPH09232376A (en) | 1996-02-26 | 1996-02-26 | Surface mount structure using protruding electrodes and intermediate substrate |
| Country | Link |
|---|---|
| JP (1) | JPH09232376A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351393B1 (en) | 1999-07-02 | 2002-02-26 | International Business Machines Corporation | Electronic package for electronic components and method of making same |
| US6373717B1 (en) | 1999-07-02 | 2002-04-16 | International Business Machines Corporation | Electronic package with high density interconnect layer |
| US6697261B2 (en) | 1998-07-01 | 2004-02-24 | Fujitsu Limited | Multileveled printed circuit board unit including substrate interposed between stacked bumps |
| US6992896B2 (en) | 2003-01-30 | 2006-01-31 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
| US7023707B2 (en) | 2003-01-30 | 2006-04-04 | Endicott Interconnect Technologies, Inc. | Information handling system |
| US7161810B2 (en) | 2003-01-30 | 2007-01-09 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
| US7332818B2 (en) | 2005-05-12 | 2008-02-19 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package with reduced line skew and circuitized substrate for use therein |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7489518B2 (en) | 1998-07-01 | 2009-02-10 | Fujitsu Limited | Multileveled printed circuit board unit including substrate interposed between stacked bumps |
| US8089775B2 (en) | 1998-07-01 | 2012-01-03 | Fujitsu Limited | Multileveled printed circuit board unit including substrate interposed between stacked bumps |
| US6697261B2 (en) | 1998-07-01 | 2004-02-24 | Fujitsu Limited | Multileveled printed circuit board unit including substrate interposed between stacked bumps |
| US7024764B2 (en) | 1999-07-02 | 2006-04-11 | International Business Machines Corporation | Method of making an electronic package |
| US6351393B1 (en) | 1999-07-02 | 2002-02-26 | International Business Machines Corporation | Electronic package for electronic components and method of making same |
| US6829823B2 (en) | 1999-07-02 | 2004-12-14 | International Business Machines Corporation | Method of making a multi-layered interconnect structure |
| US6373717B1 (en) | 1999-07-02 | 2002-04-16 | International Business Machines Corporation | Electronic package with high density interconnect layer |
| US6992896B2 (en) | 2003-01-30 | 2006-01-31 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
| US7023707B2 (en) | 2003-01-30 | 2006-04-04 | Endicott Interconnect Technologies, Inc. | Information handling system |
| US7035113B2 (en) | 2003-01-30 | 2006-04-25 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
| US7161810B2 (en) | 2003-01-30 | 2007-01-09 | Endicott Interconnect Technologies, Inc. | Stacked chip electronic package having laminate carrier and method of making same |
| US7665207B2 (en) | 2003-01-30 | 2010-02-23 | Endicott Interconnect Technologies, Inc. | Method of making a multi-chip electronic package having laminate carrier |
| US7332818B2 (en) | 2005-05-12 | 2008-02-19 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package with reduced line skew and circuitized substrate for use therein |
| Publication | Publication Date | Title |
|---|---|---|
| US6710437B2 (en) | Semiconductor device having a chip-size package | |
| JP6302184B2 (en) | Reliable surface mount integrated power module | |
| US20020185717A1 (en) | High performance flipchip package that incorporates heat removal with minimal thermal mismatch | |
| JP2001326304A (en) | Semiconductor device and manufacturing method thereof | |
| JP2001506057A (en) | Chip-scale ball grid array for integrated circuit packages | |
| KR20090039411A (en) | Semiconductor package, module, system having a structure in which solder balls and chip pads are bonded, and a method of manufacturing the same | |
| KR20110085481A (en) | Laminated Semiconductor Packages | |
| JPH0964099A (en) | Semiconductor device and its mounting structure | |
| WO2007102358A1 (en) | Electronic device package, module and electronic device | |
| US8951845B2 (en) | Methods of fabricating a flip chip package for dram with two underfill materials | |
| KR101712459B1 (en) | Method of fabricating stacked package, and method of mounting stacked package fabricated by the same | |
| US6828676B2 (en) | Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit | |
| US7612435B2 (en) | Method of packaging integrated circuits | |
| JPH09232376A (en) | Surface mount structure using protruding electrodes and intermediate substrate | |
| JP3569585B2 (en) | Semiconductor device | |
| JP4130277B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPH11204565A (en) | Semiconductor device | |
| JPH11121525A (en) | Semiconductor device | |
| JP3965867B2 (en) | Semiconductor package | |
| JP2000058716A (en) | Semiconductor device | |
| JP2003037244A (en) | Semiconductor device tape carrier and semiconductor device using the same | |
| JPH10125730A (en) | Mounting structure and method of manufacturing the same | |
| JPH11243116A (en) | Semiconductor integrated circuit device and its manufacture | |
| JP3626631B2 (en) | LSI chip mounting structure | |
| WO2013051182A1 (en) | Semiconductor device and method for manufacturing same |
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination | Free format text:JAPANESE INTERMEDIATE CODE: A300 Effective date:20030506 |