【０００１】[0001]
【発明の属する技術分野】本発明は、データの変調装置
及び復調装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data modulator and demodulator.
【０００２】[0002]
【従来の技術】これまで記録媒体に適した形でデータを
変調し、記録する方法が各種開発されている。ところ
で、本発明の出願人は、特願平５−２６０４６４号（特
開平６−２３１４６６号公報参照）にて、紙面等の記録
媒体上に記録した光学的に読み取り可能なコードパター
ンとしてのドットコードと、そのようなドットコードを
走査して再生する装置を提案している。この提案では、
使用されるドットコードは変調されて記録されており、
この変調に対する規則は、マーカ（紙面に於いては所定
数の黒の連続）に無いパターンにデータを変換するとこ
ろにある。この場合、マーカが黒の連続であれば、デー
タは白の連続であっても構わない。そこで、本発明の出
願人は、特願平６−９３２３０号にて、データの白の連
続を考慮せずデータの黒の連続のみ所定の連続数より少
なくなる変調方式を提案している。2. Description of the Related Art Various methods for modulating and recording data in a form suitable for a recording medium have been developed so far. By the way, the applicant of the present invention has filed a dot code as an optically readable code pattern recorded on a recording medium such as a paper surface in Japanese Patent Application No. 5-260464 (see JP-A-6-231466). And a device for scanning and reproducing such a dot code is proposed. In this proposal,
The dot code used is modulated and recorded,
The rule for this modulation is to convert the data to a pattern that is not on the marker (a predetermined number of black lines on the paper). In this case, if the marker is continuous black, the data may be continuous white. Therefore, the applicant of the present invention has proposed, in Japanese Patent Application No. 6-93230, a modulation method in which only the continuous black of data is less than a predetermined continuous number without considering the continuous white of data.
【０００３】従来、変調装置はルックアップテーブル
（以後ＬＵＴとする）で構成されている。このＬＵＴを
回路のみで構成する場合には、図５の（Ａ）に示すよう
に、メモリ１００が使用される。同図は、８−１０変調
（８ビットの入力データを１０ビットに変換する変調）
の場合を示すもので、アドレスビット数が８、データビ
ット数が１０のメモリを使用することになる。Conventionally, the modulator is composed of a look-up table (hereinafter referred to as LUT). When this LUT is composed of only a circuit, the memory 100 is used as shown in FIG. The figure shows 8-10 modulation (modulation that converts 8-bit input data to 10 bits).
In this case, a memory having 8 address bits and 10 data bits is used.
【０００４】また、このようなＬＵＴをソフトウェアで
実現する場合には、図６の（Ａ）に示すように、ＣＰＵ
１０２、プログラム及び変調データが予め書き込まれた
ＲＯＭ１０４、処理の中間情報を読み書きするワークメ
モリとしてのＲＡＭ１０６、入力データを取り込む入力
ポート１０８、変調データを出力するための出力ポート
１１０で構成される。図６の（Ｂ）は、この場合のメモ
リマップを示す。When such an LUT is realized by software, as shown in FIG.
102, a ROM 104 in which programs and modulation data are written in advance, a RAM 106 as a work memory for reading and writing intermediate information of processing, an input port 108 for inputting input data, and an output port 110 for outputting modulation data. FIG. 6B shows a memory map in this case.
【０００５】そして、ＣＰＵ１０２は、このメモリマッ
プ上のプログラムエリアに書き込まれているプログラム
に従って、図６の（Ｃ）のフローチャートに示すように
変調処理を実行する。Then, the CPU 102 executes the modulation processing as shown in the flowchart of FIG. 6C according to the program written in the program area on the memory map.
【０００６】即ち、先ず、入力ポート１０８から入力デ
ータを読み出し（ステップＳ１）、この入力データの変
換すべきデータをメモリマップ上の変調テーブルから読
み出すために、この変換すべきデータのメモリアドレス
を変調テーブルの先頭アドレスと前記入力データより計
算する（ステップＳ２）。そして、この計算されたメモ
リアドレスのデータを読み出して、それを変調データと
して出力ポート１１０に出力する（ステップＳ３）。ま
た、ＲＡＭ１０６によるワークメモリは、入力データ及
び出力データの一時保管と変調データ用のメモリアドレ
スの一時保管に使用される。That is, first, the input data is read from the input port 108 (step S1), and the memory address of the data to be converted is modulated in order to read the data to be converted of the input data from the modulation table on the memory map. It is calculated from the head address of the table and the input data (step S2). Then, the data of the calculated memory address is read and output as the modulated data to the output port 110 (step S3). The work memory of the RAM 106 is used for temporary storage of input data and output data and temporary storage of memory addresses for modulation data.
【０００７】また、復調装置も、従来、このような変調
装置と同様にＬＵＴで構成されている。即ち、回路のみ
で構成する場合は、図５の（Ｂ）に示すように、メモリ
１１２が使用される。同図は、１０−８復調（１０ビッ
トの入力データを８ビットに変換する復調）の場合を示
すもので、アドレスビット数が１０、データビット数が
８のメモリを使用することになる。Further, the demodulation device is conventionally constructed of an LUT like the modulation device. That is, when the circuit 112 is configured only by the circuit, the memory 112 is used as shown in FIG. The figure shows the case of 10-8 demodulation (demodulation for converting 10-bit input data into 8-bit), and a memory having 10 address bits and 8 data bits is used.
【０００８】また、ソフトウェアで構成する場合は、上
記変調装置と同様に図６の（Ａ）の構成で、メモリマッ
プは図７の（Ａ）に示すようになり、処理方法は図７の
（Ｂ）に示すステップＳ４乃至Ｓ６のようになる。In the case of software, the memory map is as shown in FIG. 7A, and the processing method is shown in FIG. Steps S4 to S6 shown in B) are performed.
【０００９】なお、ドットコードは、図８に示す様なフ
ォーマットとなっている。即ち、１つのブロック１７２
は、マーカ１７４、ブロックアドレス１７６、及びアド
レスのエラー検出，エラー訂正データ１７８と、実際の
データが入るデータエリア１８０とから成っている。そ
して、このブロック１７２が縦、横、二次元的に多数配
列され、それが集まってコードデータであるドットコー
ド１７０という形で形成される。ここで、マーカ１７４
は、例えば、直径が７ドット（データドット７個）の黒
丸である。The dot code has a format as shown in FIG. That is, one block 172
Is composed of a marker 174, a block address 176, address error detection / correction data 178, and a data area 180 in which actual data is stored. A large number of blocks 172 are arranged vertically, horizontally, and two-dimensionally, and they are gathered to form a dot code 170 that is code data. Where the marker 174
Is, for example, a black circle having a diameter of 7 dots (7 data dots).
【００１０】[0010]
【発明が解決しようとする課題】従来の変調装置におい
ては、図５の（Ａ）のようにメモリ１００でＬＵＴを構
成した場合には、例えば８−１０変調では、アドレスビ
ット数が８、データビット数が１０のメモリを使用する
ことになり、２５６０ビットのメモリが必要になる。ま
た、これをゲートアレイ等のロジックで組んでも１万ゲ
ート程度必要になり、回路量が多く、高価で、回路スペ
ースも広くなってしまう。In the conventional modulator, when the LUT is constructed by the memory 100 as shown in FIG. 5A, in the 8-10 modulation, the number of address bits is 8 and the data is A memory having 10 bits is used, which requires 2560 bits of memory. Moreover, even if this is assembled by a logic such as a gate array, about 10,000 gates are required, resulting in a large amount of circuits, high cost, and a large circuit space.
【００１１】さらに、図６の（Ａ）のようにソフトウェ
ア構成によるＬＵＴの場合も、変調テーブルのメモリ容
量は、上記回路のみの構成で使用したメモリ１００の容
量と同じ容量を必要とし、よってＲＯＭ１０４のメモリ
使用量が多く、高価で、回路スペースも広くなってしま
う。Further, in the case of the LUT having a software configuration as shown in FIG. 6A, the memory capacity of the modulation table needs to be the same as the capacity of the memory 100 used in the configuration of only the above circuit, so that the ROM 104 is used. Memory usage is large, it is expensive, and the circuit space becomes large.
【００１２】同様に、従来の復調装置においては、図５
の（Ｂ）のようにメモリ１１２で構成した場合には、例
えば１０−８復調では、アドレスビット数が１０、デー
タビット数が８のメモリを使用することになり、８１９
２ビットのメモリが必要になる。これをゲートアレイ等
のロジックで組んでも、３万ゲート程度必要になり、回
路量が多く、高価で、回路スペースも広くなってしま
う。Similarly, in the conventional demodulation device, as shown in FIG.
In the case of the memory 112 as shown in FIG. 8B, for example, in 10-8 demodulation, a memory having 10 address bits and 8 data bits is used.
2-bit memory is required. Even if this is assembled by a logic such as a gate array, about 30,000 gates are required, the circuit amount is large, the cost is high, and the circuit space is large.
【００１３】また、ソフトウェア構成によるＬＵＴの場
合も、復調テーブルのメモリ容量は、上記回路のみの構
成で使用したメモリ１１２の容量と同じ容量を必要と
し、メモリ使用量が多く、高価で、回路スペースも広く
なってしまう。Also, in the case of the LUT having the software configuration, the memory capacity of the demodulation table needs to be the same as the memory 112 used in the configuration of only the above circuit, so that the memory usage is large, the cost is high, and the circuit space is large. Also becomes wider.
【００１４】本発明は、上記の点に鑑みてなされたもの
で、回路で行う場合は回路量の少ない安価な変調装置及
び復調装置を、またソフトウェアで行う場合はメモリ使
用量の少ない変調装置及び復調装置を提供することを目
的とする。The present invention has been made in view of the above points, and an inexpensive modulator and demodulator with a small amount of circuit when performed by a circuit, and a modulator with a small amount of memory used when performed by software, An object is to provide a demodulation device.
【００１５】[0015]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による変調装置は、光学的に画像として読
み取り可能なコードデータの読み取りの基準となる所定
のデータ値の所定の連続数を含む基準指標と区別するた
めに、前記コードデータにおける前記所定のデータ値の
連続数が前記基準指標における前記所定のデータ値の前
記所定の連続数よりも少なくする変調方式によるＮビッ
トの入力データをＭビット（Ｍ＞Ｎ＋１：Ｍ，Ｎは整
数）に変換する変調装置であって、In order to achieve the above object, the modulator according to the present invention is provided with a predetermined number of consecutive predetermined data values serving as a reference for reading code data that can be optically read as an image. N-bit input data according to a modulation method in which the number of consecutive predetermined data values in the code data is smaller than the predetermined consecutive number of predetermined data values in the reference index in order to distinguish it from the reference index including To M bits (M> N + 1: M, N is an integer),
【００１６】[0016]
【数５】としたとき、Ｐｉビットの入力データをＱｉビットに変
換するｎ個の変調処理部からなることを特徴とする。(Equation 5) Then, it is characterized by comprising n modulation processing units for converting the input data of Pi bits into Qi bits.
【００１７】また、本発明による復調装置は、光学的に
画像として読み取り可能なコードデータの読み取りの基
準となる所定のデータ値の所定の連続数を含む基準指標
と区別するために、前記コードデータにおける前記所定
のデータ値の連続数が前記基準指標における前記所定の
データ値の前記所定の連続数よりも少なくする変調方式
によるＭビットの入力データをＮビット（Ｍ＞Ｎ＋１：
Ｍ，Ｎは整数）に変換する復調装置であって、Further, the demodulator according to the present invention distinguishes the code data from a reference index including a predetermined number of consecutive predetermined data values, which serves as a reference for reading code data that can be optically read as an image. In N bits (M> N + 1 :) of input data of M bits by a modulation method in which the number of consecutive predetermined data values in the reference index is smaller than the number of consecutive predetermined data values in the reference index.
A demodulator for converting M and N to integers,
【００１８】[0018]
【数６】としたとき、Ｑｉビットの入力データをＰｉビットに変
換するｎ個の復調処理部からなることを特徴とする。(Equation 6) Then, it is characterized by comprising n demodulation processing units for converting Qi-bit input data into Pi-bits.
【００１９】即ち、本発明の変調装置によれば、Ｎビッ
トの入力データをＭビット（Ｍ＞Ｎ＋１：Ｍ、Ｎは整
数）に変換する場合に、Ｐｉビット（ｉ＝１，…，ｎ）
の入力データをＱｉビット（ｉ＝１，…，ｎ）に変換す
るｎ個の変調処理部で構成される。ただし、Ｎ＝Ｐ１＋
Ｐ２＋…＋Ｐｎ、Ｐｉは整数：Ｍ＝Ｑ１＋Ｑ２＋…＋Ｑ
ｎ、Ｑｉは整数、Ｑｉ≧Ｐｉ＋１，ｎ≧２である。That is, according to the modulator of the present invention, when converting N-bit input data into M bits (M> N + 1: M, N is an integer), Pi bits (i = 1, ..., N).
Of input data of Qi bits (i = 1, ..., N). However, N = P1 +
P2 + ... + Pn and Pi are integers: M = Q1 + Q2 + ... + Q
n and Qi are integers, and Qi ≧ Pi + 1 and n ≧ 2.
【００２０】例えば、記録媒体（紙面）上に記録した３
個の連続数を含む基準指標である黒の連続（即ち、ドッ
トコードにおけるマーカ）と区別するために、データ内
の黒の連続数が３よりも少なくする変調装置であり、８
ビットの入力データを１０ビットに変換する変調装置
は、４ビットの入力データを５ビットに変換する２個の
変調処理部で構成する。また、その変換処理部は、デー
タ内の黒の連続数が２以下とする。For example, 3 recorded on a recording medium (paper surface)
In order to distinguish it from the black continuation (that is, the marker in the dot code) which is the reference index including the number of consecutive blacks, the number of continuous blacks in the data is less than 3.
A modulation device for converting bit input data into 10 bits includes two modulation processing units for converting 4-bit input data into 5 bits. Further, the conversion processing unit sets the number of continuous blacks in the data to 2 or less.
【００２１】これにより、８ビットの入力データを１０
ビットに変換する変調装置によって記録されたコードデ
ータは、３個の連続数を含む基準指標と黒の連続数が２
以下のデータとを区別することができる光学的に読み取
り可能なコードデータとなる。As a result, 10 bits of 8-bit input data
The code data recorded by the modulator for converting into bits has a reference index including three consecutive numbers and a black consecutive number of two.
The code data is optically readable and can be distinguished from the following data.
【００２２】ここで、４ビットの入力データを５ビット
に変換する変調処理部をメモリで構成する場合、アドレ
スビット数が４、データビット数が５のメモリを使用す
ることになり、８０ビットのメモリが必要になる。従っ
て、８ビットの入力データを１０ビットに変換する変調
装置は、このような変調処理部を２個使用するので、１
６０ビットのメモリを必要とすることになり、従来の８
ビットの入力データを１０ビットに変換する変調装置の
メモリ量２５６０ビットと比較して、メモリ量が１／１
６に減り、安価で、回路スペースも少なくて済むように
なる。Here, when the modulation processing unit for converting 4-bit input data into 5 bits is constituted by a memory, a memory having 4 address bits and 5 data bits is used, which is an 80-bit memory. Requires memory. Therefore, a modulation device that converts 8-bit input data into 10-bit data uses two such modulation processing units.
It requires 60-bit memory,
The memory amount is 1/1 when compared with the memory amount of 2560 bits of the modulator that converts the bit input data into 10 bits.
The number is reduced to 6, which is inexpensive and requires less circuit space.
【００２３】また、本発明の復調装置によれば、本発明
の変調装置におけるのと同様の概念により、例えば１０
ビットの入力データを８ビットに変換する復調装置は、
５ビットの入力データを４ビットに変換する復調処理部
を２個使用することで、回路量及びメモリ使用量の少な
い、安価な復調装置とすることができる。Further, according to the demodulating device of the present invention, the same concept as in the modulating device of the present invention can be applied, for example, 10
A demodulator for converting 8-bit input data into
By using two demodulation processing units that convert 5-bit input data into 4-bit data, it is possible to provide an inexpensive demodulation device with a small circuit amount and memory usage amount.
【００２４】[0024]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１の（Ａ）は、本発明の第１の
実施の形態の変調装置を示す図である。なお、本実施の
形態の変調方式は、基準指標としてのマーカ１７４（図
８参照）と区別するために、紙面における黒（ディジタ
ルデータでは“１”とする）の連続個数が２個までとな
る変調条件を満たすようにし、一次元に８−１０変調
（以後、Ｎビットの入力データをＭビットに変換する変
調をＮ−Ｍ変調とする）をかける。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1A is a diagram showing a modulation device according to the first embodiment of the present invention. In the modulation method of the present embodiment, the number of consecutive blacks (which is “1” in digital data) on the paper surface is two in order to distinguish from the marker 174 (see FIG. 8) as the reference index. The modulation condition is satisfied, and 8-10 modulation is applied one-dimensionally (hereinafter, the modulation for converting N-bit input data into M bits is referred to as NM modulation).
【００２５】図１の（Ａ）に示すように、８−１０変調
を行う変調装置は、４ビットの入力データを５ビットに
変換する２つのメモリ、即ち、２つの４−５変調処理部
１０Ａ，１０Ｂで構成されている。As shown in FIG. 1A, a modulator for performing 8-10 modulation has two memories for converting 4-bit input data into 5 bits, that is, two 4-5 modulation processing units 10A. , 10B.
【００２６】この８−１０変調装置の動作は、８ビット
の入力データが入力されると、その８ビットの入力デー
タの内の上位４ビットがメモリ１０Ａのアドレスピンに
入力され、メモリ１０Ａのデータピンから変換された１
０ビットの変調データの内の上位５ビットが出力され
る。また、入力データの下位４ビットはメモリ１０Ｂの
アドレスピンに入力され、該メモリ１０Ｂのデータピン
から変換された１０ビットの変調データの内の下位５ビ
ットが出力される。The operation of this 8-10 modulator is such that when 8-bit input data is input, the upper 4 bits of the 8-bit input data are input to the address pins of the memory 10A, and the data of the memory 10A is input. 1 converted from a pin
The upper 5 bits of the 0-bit modulated data are output. The lower 4 bits of the input data are input to the address pin of the memory 10B, and the lower 5 bits of the converted 10-bit modulated data are output from the data pin of the memory 10B.
【００２７】ここで、各メモリ１０Ａ，１０Ｂとして構
成される４−５変調テーブルは、図２の（Ａ）に示すよ
うになる。即ち、この４−５変調テーブルの１列目は、
５ビットで表現できる変調データの候補であり、１０進
数（ＤＥＣ）で表し、２列目はその２進数である。ま
た、該テーブルの５列目は、“１”の連続個数が２個ま
での条件を満たすデータに○を付け、不可能なデータに
×を付けて示している。該テーブルの４列目は、５列目
で○を付けたデータから回路化しやすい１６個の変調デ
ータを選択して入力データに対して１対１に割り付けた
結果であり、３列目は４列目の２進数である。１６個の
変調データを選択して入力データに対して１対１への割
り付け方法は必ずしもこのテーブルと同じである必要は
ない。このテーブルの割り付け法については後で詳述す
る。Here, the 4-5 modulation table configured as the memories 10A and 10B is as shown in FIG. That is, the first column of this 4-5 modulation table is
It is a candidate for modulation data that can be expressed by 5 bits, is expressed by a decimal number (DEC), and the second column is its binary number. In the fifth column of the table, data that satisfies the condition that the number of consecutive "1" s is up to 2 is marked with ◯, and data that is impossible is marked with x. The 4th column of the table is the result of selecting 16 pieces of modulated data that are easy to be made into a circuit from the data marked with ◯ in the 5th column and allocating the 1: 1 to the input data. It is a binary number in the column. The method of selecting 16 pieces of modulated data and assigning 1 to 1 to the input data does not necessarily have to be the same as this table. The method of allocating this table will be described in detail later.
【００２８】次に、紙面上での変調データの配列例を、
図２の（Ｂ）の変調データが配列されている例を示す図
を参照して説明する。ここで、図中、説明のための縦線
でそれぞれ区切られた５つの丸が一つの変換単位のデー
タを示すデータドットである。黒データドットがデータ
値“１”を示し、白データドットがデータ値“０”を示
す。また、矢印は再生時に読み取った画像データのデー
タ読み出し方向を示し、この方向を変調方向とする。Next, an example of the modulation data array on the paper is
A description will be given with reference to the diagram of FIG. 2B showing an example in which the modulated data is arranged. Here, in the figure, five circles each separated by a vertical line for explanation are data dots indicating data of one conversion unit. The black data dot indicates the data value "1" and the white data dot indicates the data value "0". The arrow indicates the data reading direction of the image data read during reproduction, and this direction is the modulation direction.
【００２９】この図では、例として、図２の（Ａ）に示
した４−５変調テーブルにおける変調データ「２２」と
変調データ「２１」と変調データ「１７」が配列されて
いる。この配列されたデータドットは、上記変調条件、
即ち“１”の連続個数が２個までの条件を満たしてい
る。In this figure, as an example, the modulation data "22", the modulation data "21" and the modulation data "17" in the 4-5 modulation table shown in FIG. 2A are arranged. This array of data dots has the above-mentioned modulation conditions,
That is, the condition that the number of consecutive "1" s is up to 2 is satisfied.
【００３０】この様に、４−５変調テーブルで選択可能
な変調データをいかなる組み合わせをしても、変調方向
に“１”の連続個数が２までの条件を満たす。次に、上
記変調条件を満たす４−５変調テーブルのデータ選択に
ついて説明する。As described above, even if any combination of the modulation data selectable in the 4-5 modulation table is satisfied, the condition that the number of consecutive "1" s in the modulation direction is up to 2 is satisfied. Next, the data selection of the 4-5 modulation table that satisfies the above modulation conditions will be described.
【００３１】４−５変調処理部の入力の総数は、入力の
ビット数が４ビットであることより、その４ビットで表
現できるようなデータ数は１６データある。また、出力
の５ビットで表現できるデータ数は、３２データであ
る。ただし、図２の（Ａ）の４−５変調テーブルにおけ
る変調データ「３１」は２進数で“１１１１１”である
ので、“１”が５個連続してしまい、上記変調条件を満
たさない。Since the total number of inputs of the 4-5 modulation processing section is 4 bits, the number of data that can be expressed by the 4 bits is 16 data. Also, the number of data that can be represented by 5 bits of output is 32 data. However, since the modulation data “31” in the 4-5 modulation table of FIG. 2A is “11111” in binary number, five “1” s continue and the above modulation condition is not satisfied.
【００３２】そこで、図２の（Ｂ）に示すように変調方
向に５ビットの変調データが複数並んだ場合において
も、必ず上記変調条件を満たすように、上記変調データ
は、上記５ビットで表現できる３２データの内から１６
データを選択する。Therefore, even when a plurality of 5-bit modulation data are arranged in the modulation direction as shown in FIG. 2B, the modulation data is expressed by the 5-bits so that the modulation condition is satisfied. 16 out of 32 possible data
Select data.
【００３３】この場合、この選択の条件として、次の３
つの条件、即ち、１つ目は、下位２ビットが“１１”で
ないこと、２つ目は、上位２ビットが“１１”でないこ
と、３つ目は、データ内に“１１１”が無いこと、を満
たすデータを選択する。In this case, as the conditions for this selection, the following three
One of the conditions, that is, the first is that the lower 2 bits are not "11", the second is that the upper 2 bits are not "11", and the third is that "111" is not present in the data. Select the data that satisfies.
【００３４】上記４−５変調テーブルの選択可能／不可
能の欄（５列目）で○になっている変調データがこのよ
うな３つの選択条件を満たしており、これら選択された
データを並べても“１”の連続個数が３個になることは
無い。ここで、選択可能である変調データの数は１７あ
り、必要な数の１６より多い。これにより、４−５変調
は、上記変調条件を満たす変調処理部を実現可能であ
る。The modulation data indicated by a circle in the selectable / unselectable column (5th column) of the above-mentioned 4-5 modulation table satisfies such three selection conditions, and these selected data are arranged side by side. Also, the number of consecutive "1" s does not become three. Here, the number of modulation data that can be selected is 17, which is more than the required number of 16. As a result, the 4-5 modulation can realize the modulation processing unit that satisfies the above-mentioned modulation conditions.
【００３５】それにより、上記変調条件を満たす２つの
４−５変調処理部で構成されている８−１０変調装置
は、上記変調条件を満たす変調装置となる。なお、本構
成のメモリ１０Ａはアドレス４ビット，データ５ビット
のため、メモリ容量は２4 ×５＝８０ビットであり、８
−１０変調装置全体のメモリ容量は１６０ビットとな
る。これは、従来例で説明した８−１０変調装置の容量
２５６０ビットと比較して１／１６となり、メモリ量つ
まり回路量が少ないことは明らかである。また、これを
ゲートアレイ等のロジックで実現する場合、３００〜１
０００ゲートとなり、これも従来例と比較して回路量が
少なくて済む。さらには、ソフトウェアで行う場合も、
変調テーブルが１６０ビットとなり、従来例と比較して
回路量を少なくすることができる。As a result, the 8-10 modulator, which is composed of two 4-5 modulation processing units that satisfy the above-mentioned modulation conditions, becomes a modulator that satisfies the above-mentioned modulation conditions. Since the memory 10A of this configuration has an address of 4 bits and data of 5 bits, the memory capacity is 24 × 5 = 80 bits.
The memory capacity of the entire −10 modulator is 160 bits. This is 1/16 as compared with the capacity of 2560 bits of the 8-10 modulator described in the conventional example, and it is obvious that the memory amount, that is, the circuit amount is small. Moreover, when this is realized by logic such as a gate array, 300 to 1
000 gates, which also requires a smaller circuit amount than the conventional example. Furthermore, even when using software,
Since the modulation table has 160 bits, the circuit amount can be reduced as compared with the conventional example.
【００３６】図１の（Ｂ）は、本発明の第１の実施の形
態の復調装置を示す図である。本実施の形態の復調装置
は、上記変調装置で記録したコードデータを再生する為
の装置であり、一次元に１０−８復調（以後、Ｍビット
の入力データをＮビットに変換する復調をＭ−Ｎ復調と
する）をかけて元のデータに変換するものである。FIG. 1B is a diagram showing a demodulator according to the first embodiment of the present invention. The demodulation device of the present embodiment is a device for reproducing the code data recorded by the above-mentioned modulation device, and is one-dimensionally 10-8 demodulated (hereinafter, M-bit demodulation for converting M-bit input data to N-bit is performed). -N demodulation) to convert the original data.
【００３７】この復調装置は、同図に示すように、５ビ
ットの入力データを４ビットに変換する２つのメモリ１
２Ａ，１２Ｂ、即ち２つの５−４復調処理部で構成され
ている。そして、該復調装置の動作は、１０ビットの入
力データが入力されると、該１０ビットの入力データの
上位５ビットがメモリ１２Ａのアドレスピンに入力さ
れ、該メモリ１２Ａのデータピンから変換された上記８
ビットの元データ（復調データ）の内の上位４ビットが
出力される。また、入力データの下位５ビットは、メモ
リ１２Ｂのアドレスピンに入力され、該メモリ１２Ｂの
データピンから変換された上記８ビットの元データ（復
調データ）の内の下位４ビットが出力される。As shown in the figure, this demodulator has two memories 1 for converting 5-bit input data into 4-bit data.
2A, 12B, that is, two 5-4 demodulation processing units. When 10-bit input data is input, the higher 5 bits of the 10-bit input data are input to the address pins of the memory 12A and converted from the data pins of the memory 12A. 8 above
The upper 4 bits of the original bit data (demodulated data) are output. The lower 5 bits of the input data are input to the address pin of the memory 12B, and the lower 4 bits of the converted 8-bit original data (demodulated data) are output from the data pin of the memory 12B.
【００３８】本構成のメモリ１２Ａ，１２Ｂはそれぞ
れ、アドレス５ビット，データ４ビットであるため、そ
のメモリ容量は、２5 ×４＝１２８ビットであり、よっ
て、１０−８復調装置全体のメモリ容量は２５６ビット
となる。これは、従来例で説明した１０−８復調装置の
容量８１９２ビットと比較して、１／３２となり、メモ
リ量つまり回路量を少なくすることができる。また、こ
れをゲートアレイ等のロジックで実現する場合、５００
〜１０００ゲートとなり、これも従来例と比較して回路
量が少なくなる。さらには、ソフトウェアで行う場合
も、復調テーブルが２５６ビットとなり、従来例と比較
して回路量を少なくすることができる。Since the memories 12A and 12B of this configuration each have an address of 5 bits and a data of 4 bits, the memory capacity thereof is 25 × 4 = 128 bits. Therefore, the memory capacity of the entire 10-8 demodulator is Is 256 bits. This is 1/32 as compared with the capacity of 8192 bits of the 10-8 demodulator described in the conventional example, and the memory amount, that is, the circuit amount can be reduced. Also, if this is realized by logic such as a gate array, 500
Up to 1000 gates, which also reduces the circuit amount as compared with the conventional example. Further, when using software, the demodulation table has 256 bits, and the circuit amount can be reduced as compared with the conventional example.
【００３９】ここで、上記図２の（Ａ）の変調テーブル
を使用して、変調回路をロジックで効率良く組んだ場合
の例を説明する。図３の（Ａ）及び（Ｂ）はその構成を
示すもので、（Ａ）は４−５変調処理部を、（Ｂ）は５
−４復調処理部をそれぞれ示す。Here, an example in which the modulation circuit is efficiently constructed by logic using the modulation table of FIG. 2A will be described. 3 (A) and 3 (B) show the configuration, where (A) is a 4-5 modulation processing unit and (B) is 5
-4 shows a demodulation processing unit, respectively.
【００４０】まず、図３の（Ｂ）に示す復調処理部から
説明する。即ち、入力データは、Ｄ０，Ｄ１，Ｄ２，Ｄ
３，Ｄ４の５ビットの変調されたデータであり、最上位
ビット（ＭＳＢ）がＤ４である。また、出力データは、
復調データ（変調時の入力データ）であって、Ｄ０，Ｄ
１，Ｄ２，Ｄ３の４ビットデータであり、最上位ビット
（ＭＳＢ）がＤ３である。該回路は、同図に示すよう
に、２つのＡＮＤ、１つのＮＯＴ、４つのＸＯＲ、１つ
のＯＲの論理回路（ロジック）で構成されている。入力
データは、入力の各ビット間の上記論理回路で出力デー
タに変換される。First, the demodulation processing section shown in FIG. 3B will be described. That is, the input data is D0, D1, D2, D
The data is 5-bit modulated data of 3 and D4, and the most significant bit (MSB) is D4. Also, the output data is
Demodulated data (input data at the time of modulation), D0, D
It is 4-bit data of 1, D2 and D3, and the most significant bit (MSB) is D3. As shown in the figure, the circuit is composed of two AND circuits, one NOT circuit, four XOR circuits, and one OR logic circuit. The input data is converted into output data by the above logic circuit between each bit of the input.
【００４１】図２の（Ａ）の変調テーブルは、効率の良
い回路を実現するための変調データを選択した結果であ
る。本実施の形態では、以下の手順で選択した。第１の
手順は、変調データの最上位ビットが“０”のデータ
は、その下位４ビットと元データの４ビットが共通のデ
ータを選択する。The modulation table of FIG. 2A is a result of selecting the modulation data for realizing an efficient circuit. In this embodiment, the selection is performed by the following procedure. In the first procedure, for the data in which the most significant bit of the modulated data is “0”, the lower 4 bits and the 4 bits of the original data are selected in common.
【００４２】第２の手順は、変調データの最上位ビット
が“１”のデータで、その下位４ビットの反転と元デー
タの４ビットが共通のデータを選択する。第３の手順
は、変調データの最上位ビットが“１”のデータで、そ
の下位４ビットの１ビットのみの反転と元データの４ビ
ットが共通のデータを選択する。The second procedure is to select data in which the most significant bit of the modulated data is "1" and the inversion of the lower 4 bits thereof and the 4 bits of the original data are common. The third procedure selects data in which the most significant bit of the modulated data is "1", and inversion of only one of the lower 4 bits and 4 bits of the original data are common.
【００４３】この手順の結果、図２の（Ａ）に示すよう
な変調テーブルができ、上記手順を考慮して効率の良い
復調処理部を図３の（Ｂ）に示すように実現する。この
場合、ゲート数は２０ゲート程度であり、メモリで構成
した場合よりゲート数を少なくすることができる。As a result of this procedure, a modulation table as shown in FIG. 2A is created, and an efficient demodulation processing unit is realized as shown in FIG. 3B in consideration of the above procedure. In this case, the number of gates is about 20, and the number of gates can be reduced as compared with the case where the memory is used.
【００４４】また、図３の（Ｂ）に示すようなロジック
を、図６の（Ａ）に示したような構成でもって、ＡＮ
Ｄ，ＮＯＴ，ＸＯＲ，ＯＲ等の論理命令を使用してソフ
トウェア処理を行った場合、上記論理演算が少ない為、
高速な処理ができると共にメモリも必要とせず、回路は
簡単になる。Further, the logic as shown in FIG. 3B has the structure shown in FIG.
When software processing is performed using logical instructions such as D, NOT, XOR, OR, the above logical operations are few, so
The circuit is simple because it can perform high-speed processing and does not require a memory.
【００４５】次に、図３の（Ａ）に示す変調処理部を説
明する。この場合は、入力がＤ０，Ｄ１，Ｄ２，Ｄ３の
４ビットのデータであり、最上位ビット（ＭＳＢ）がＤ
３である。また、出力データは、変調データＤ０，Ｄ
１，Ｄ２，Ｄ３，Ｄ４の５ビットデータであり、最上位
ビット（ＭＳＢ）がＤ４である。この回路は、同図に示
すように、３つのＡＮＤ、１つのＮＯＴ、６つのＸＯ
Ｒ、２つのＯＲの論理回路（ロジック）で構成されてお
り、入力データは入力の各ビット間の上記論理回路で出
力データに変換される。Next, the modulation processing section shown in FIG. 3A will be described. In this case, the input is 4-bit data D0, D1, D2, D3, and the most significant bit (MSB) is D.
3. The output data is the modulation data D0, D.
It is 5-bit data of 1, D2, D3 and D4, and the most significant bit (MSB) is D4. As shown in the figure, this circuit has three ANDs, one NOT, and six XOs.
It is composed of R and two OR logic circuits (logic), and input data is converted into output data by the logic circuit between each input bit.
【００４６】図３の（Ａ）の回路は、上記復調処理部同
様入力データと出力データ（変調データ）の配列が共通
であることを考慮して構成したもので、効率のよい変調
処理部を実現することができる。この場合のゲート数は
３０ゲート程度であり、メモリで構成した場合よりゲー
ト数を少なくすることができる。The circuit of FIG. 3A is constructed in consideration of the common arrangement of the input data and the output data (modulation data) like the above-mentioned demodulation processing unit, and provides an efficient modulation processing unit. Can be realized. In this case, the number of gates is about 30 and the number of gates can be reduced as compared with the case where the memory is used.
【００４７】もちろん、上記のような上記変調方式のＮ
−Ｍ変調（Ｍ−Ｎ復調）を構成する変調部（復調部）と
しては、上記のような４−５変調（５−４復調）以外も
利用可能である。即ち、Ｎ−Ｍ（Ｍ＞Ｎ＋１：Ｍ，Ｎは
整数）変調は、Of course, N of the above modulation method as described above is used.
As the modulator (demodulator) constituting the -M modulation (MN demodulation), other than the above-mentioned 4-5 modulation (5-4 demodulation) can be used. That is, NM (M> N + 1: M, N is an integer) modulation is
【００４８】[0048]
【数７】としたとき、Ｐｉ−Ｑｉ変調を行う変調処理部をｎ個使
用して実現することができる。(Equation 7) In this case, it is possible to realize by using n modulation processing units that perform Pi-Qi modulation.
【００４９】図４は、上記変調方式のＮ−Ｍ変調装置を
構成することができるＰ−Ｑ変調処理部の一覧表を示し
ている。この表において、まず１列目が変調の種類
（Ｐ、Ｑの違い）を示し、１−２変調から５−６変調ま
でについて示している。この表はＱ＝Ｐ＋１とした場合
についての表である（Ｑ≧Ｐ＋２では冗長度が増すので
選択せず）。また、２列目は、１列目で示した変調の入
力データ数を示し、３列目は前述した変調条件を満たし
た選択可能な変調データ数を示している。ここで、デー
タ数より選択可能な変調データ数の方が多い場合、前記
変調条件を満たす変調であることがわかる。この表で
は、Ｐが４以下の場合、変調を実現することが可能であ
り、５以上は不可能である。また、４列目は情報の冗長
度を示すもので、該冗長度の算出式は、（１−入力デー
タビット数／変調データビット数）×１００［％］であ
る。５列目は、ＬＵＴで行う場合のメモリ量（ビット
数）を示し、この数字の比は論理回路で行った場合の回
路量の比と同等である。FIG. 4 shows a list of PQ modulation processing units that can constitute the N-M modulation device of the above-mentioned modulation system. In this table, the first column shows the type of modulation (difference between P and Q), and shows from 1-2 modulation to 5-6 modulation. This table is a table for the case of Q = P + 1 (redundancy increases when Q ≧ P + 2 and therefore is not selected). Further, the second column shows the number of input modulation data shown in the first column, and the third column shows the number of selectable modulation data that satisfies the above-mentioned modulation condition. Here, when the number of selectable modulation data is larger than the number of data, it can be seen that the modulation satisfies the modulation condition. In this table, if P is 4 or less, modulation can be realized and 5 or more is impossible. The fourth column shows the redundancy of information, and the calculation formula of the redundancy is (1-the number of input data bits / the number of modulated data bits) × 100 [%]. The fifth column shows the memory amount (bit number) when the LUT is used, and the ratio of these numbers is the same as the circuit amount ratio when the logic circuit is used.
【００５０】表より１−２変調，２−３変調，３−４変
調，４−５変調の中で冗長の少ない変調は４−５変調で
あり、Ｑ＝Ｐ＋１で前述した変調条件を満たすＰ−Ｑ変
調の中で一番冗長の少ない変調は、４−５変調となる。
従って、４−５変調は、冗長度が少なく、回路量も数十
ゲート程度と少ないので、８−１０変調装置を実現する
ために使用するのにもっとも好ましいものである。From the table, the modulation with less redundancy among the 1-2 modulation, 2-3 modulation, 3-4 modulation, and 4-5 modulation is 4-5 modulation, and when Q = P + 1, the above-mentioned modulation condition P is satisfied. The modulation with the least redundancy among the -Q modulations is the 4-5 modulation.
Therefore, the 4-5 modulation is the most preferable to use for realizing the 8-10 modulator because it has a small redundancy and a small circuit amount of about several tens of gates.
【００５１】また、変調の入力ビット数について考える
と、変調の入力として扱われるデータの種類は各種ある
が、多くはマイクロコンピュータやパーソナルコンピュ
ータの情報と音声、画像等のメディア情報である。マイ
クロコンピュータやパーソナルコンピュータの情報は通
常、４，８，１６，３２等のビット数で４の倍数で扱わ
れている。また音声、画像等のメディア情報は、４，
８，１２，１６等のビット数で４の倍数で扱われてい
る。従って、この点を考慮しても、４−５変調は、変調
が使用される各種情報に適合するので好ましい。Considering the number of modulation input bits, there are various types of data handled as modulation input, but most of them are information of microcomputers and personal computers and media information such as voice and images. Information of a microcomputer or a personal computer is usually handled in multiples of 4 in the number of bits of 4, 8, 16, 32, etc. Also, media information such as voice and images is 4,
Bit numbers such as 8, 12, and 16 are handled in multiples of 4. Therefore, even in consideration of this point, the 4-5 modulation is preferable because it adapts to various kinds of information in which the modulation is used.
【００５２】次に、本発明の第２の実施の形態を説明す
る。図１の（Ｃ）はその構成を示すもので、この変調装
置は、Ｎが８、Ｍが１１の８−１１変調で、１つの２−
３変調処理部と２つの３−４変調処理部で構成した場合
である。Next, a second embodiment of the present invention will be described. FIG. 1 (C) shows its configuration. This modulator uses 8-11 modulation in which N is 8 and M is 11 and is
This is a case where it is configured by three modulation processing units and two 3-4 modulation processing units.
【００５３】３−４変調処理部は、３ビットのアドレス
入力を持ち４ビットのデータ出力を持つメモリ１４Ａ，
１４Ｂで、２−３変調処理部は２ビットのアドレス入力
を持ち３ビットのデータ出力を持つメモリ１６で構成す
る。The 3-4 modulation processing section has a memory 14A having a 3-bit address input and a 4-bit data output,
14B, the 2-3 modulation processing unit is composed of a memory 16 having a 2-bit address input and a 3-bit data output.
【００５４】該８−１１変調装置の動作は、８ビットの
入力データが入力されると、該８ビットの入力データの
内の上位３ビットはメモリ１４Ａのアドレスピンに入力
され、該メモリ１４Ａのデータピンから変換された上記
１１ビットの変調データの内の上位４ビットが出力され
る。また、中間の３ビットはメモリ１４Ｂのアドレスピ
ンに入力され、該メモリ１４Ｂのデータピンから変換さ
れた上記１１ビットの変調データの内の中間の４ビット
が出力される。そして、下位２ビットはメモリ１６のア
ドレスピンに入力され、該メモリ１６のデータピンから
変換された上記１１ビットの変調データの内の下位３ビ
ットが出力される。In the operation of the 8-11 modulator, when 8-bit input data is input, the upper 3 bits of the 8-bit input data are input to the address pin of the memory 14A and the memory 14A stores the same. The upper 4 bits of the 11-bit modulated data converted from the data pin are output. The intermediate 3 bits are input to the address pin of the memory 14B, and the intermediate 4 bits of the 11-bit modulated data converted from the data pin of the memory 14B are output. Then, the lower 2 bits are input to the address pin of the memory 16, and the lower 3 bits of the converted 11-bit modulated data are output from the data pin of the memory 16.
【００５５】従来の方法で８−１１変調をメモリで構成
した場合には、２５６＊１１＝２８１６ビットのメモリ
が必要になるが、本第２の実施の形態では、図４に示し
た表より、３２＋３２＋１２＝７６ビットのメモリ容量
しか必要とせず、回路量を小さくすることができる。ま
た、論理回路で組めば、より小さくすることができる。
また、ソフトウェアで行う場合も、前述した第１の実施
の形態で説明したように、少ないメモリで済む。When the 8-11 modulation is configured by the memory by the conventional method, a memory of 256 * 11 = 2816 bits is required. In the second embodiment, the table shown in FIG. 4 is used. , 32 + 32 + 12 = 76 bits memory capacity is required, and the circuit amount can be reduced. Moreover, the size can be further reduced by using a logic circuit.
Also, when using software, a small memory is sufficient as described in the first embodiment.
【００５６】また、８−１１変調は、４−５変調と４−
６変調に分割しても良い。ただし、この場合と上記１つ
の２−３変調と２つの３−４変調で実現した場合とはど
ちらも冗長度は同じであるが、総メモリ容量は８０＋９
６＝１７６となり、上記２−３変調と３−４変調の組み
合わせよりも回路量が多くなってしまう。もちろん、こ
の４−６変調を２つに分け、２つの２−３変調で構成す
れば、総メモリ容量は８０＋１２＋１２＝１０４とな
り、若干メモリ容量を少なくすることは可能である。Further, the 8-11 modulation is 4-5 modulation and 4-
It may be divided into 6 modulations. However, the redundancy is the same in both this case and the case where the above-mentioned one 2-3 modulation and two 3-4 modulation are used, but the total memory capacity is 80 + 9.
Since 6 = 176, the circuit amount becomes larger than that of the combination of the 2-3 modulation and the 3-4 modulation. Of course, if this 4-6 modulation is divided into two and configured with two 2-3 modulations, the total memory capacity becomes 80 + 12 + 12 = 104, and it is possible to slightly reduce the memory capacity.
【００５７】この様に、前述した変調条件を満たす変調
方式に分割することで、メモリ容量は小さくなり、回路
量も小さくなる。ソフトウェアで行う場合も同様で、メ
モリ容量が少なく、また高速に処理することができる。
ここで、Ｎビットの入力データをＭビット（Ｍ＞Ｎ＋
１：Ｍ、Ｎは整数）に変換する変調装置において、As described above, the memory capacity is reduced and the circuit amount is reduced by dividing into the modulation schemes that satisfy the above-mentioned modulation conditions. The same applies to the case of using software, which has a small memory capacity and can be processed at high speed.
Here, N-bit input data is converted into M-bit (M> N +
1: M, N are integers)
【００５８】[0058]
【数８】としたとき、Ｐｉビットの入力データをＱｉビットに変
換するｎ個の変調処理部からなる変調装置のメモリ容量
の計算は、(Equation 8) Then, the calculation of the memory capacity of the modulator including n modulation processing units for converting the input data of Pi bits into Qi bits is
【００５９】[0059]
【数９】となる。(Equation 9) Becomes
【００６０】またＮ−Ｍ変調の分割できる最大数ｎMAX
は、ｎMAX ＝Ｍ−Ｎであり、分割できる最大数ｎMAX で
分割した場合の各Ｐｉ−Ｑｉ変調は、全てＱｉ＝Ｐｉ＋
１を満たす。つまり、Ｎ−Ｍ変調の場合、前述の変調条
件を満たす（Ｍ−Ｎ）個の変調部に分割し、The maximum number nMAX of NM modulation that can be divided is nMAX
Is nMAX = M−N, and all Pi-Qi modulations when dividing by the maximum number nMAX that can be divided are Qi = Pi +
Meet 1. That is, in the case of NM modulation, it is divided into (M-N) modulators that satisfy the above-mentioned modulation conditions,
【００６１】[0061]
【数１０】が最小になる変調装置は、回路量が最小となる変調方式
となる。(Equation 10) The modulation device that minimizes is the modulation method that minimizes the circuit amount.
【００６２】なお、上記所定のデータ値の連続数が２以
下の場合は、図４の表の１−２変調、２−３変調、３−
４変調、４−５変調の組み合わせによる変調装置は、特
に回路量が少ない。When the number of consecutive predetermined data values is 2 or less, 1-2 modulation, 2-3 modulation, 3-
A modulator using a combination of 4 modulation and 4-5 modulation has a particularly small circuit amount.
【００６３】以上実施の形態に基づいて本発明を説明し
たが、本発明は上述した実施の形態に限定されるもので
はなく、本発明の要旨の範囲内で種々の変形や応用が可
能である。ここで、本発明の要旨をまとめると以下のよ
うになる。 （１） Ｎビットの入力データをＭビット（Ｍ＞Ｎ＋
１：Ｍ，Ｎは整数）に変換する変調装置において、Although the present invention has been described based on the above embodiments, the present invention is not limited to the above-described embodiments, and various modifications and applications are possible within the scope of the gist of the present invention. . Here, the summary of the present invention is as follows. (1) M-bit (M> N +) input data of N-bit
In a modulator that converts to 1: M and N are integers,
【００６４】[0064]
【数１１】としたとき、Ｐｉビットの入力データをＱｉビットに変
換するｎ個の変調処理部からなることを特徴とする変調
装置。[Equation 11] In this case, the modulation device comprises n modulation processing units for converting Pi-bit input data into Qi-bits.
【００６５】即ち、Ｎ−Ｍ変調を、一部の入力のビット
より一部の出力のビットに変換する変調処理部が複数か
らなる変調装置で、その変調処理部の入力ビット、出力
ビットは、他の変調処理部とは独立している。複数の各
々独立した変調処理部のメモリ容量または回路量は、少
なくなり、ローコスト、小型化をすることができる。That is, in a modulator including a plurality of modulation processing units for converting NM modulation into bits of some outputs from bits of some inputs, the input bits and output bits of the modulation processing units are: It is independent of other modulation processing units. The memory capacity or the circuit amount of each of the plurality of independent modulation processing units is reduced, and the cost and the size can be reduced.
【００６６】（２） 光学的に画像として読み取り可能
なコードデータの読み取りの基準となる所定のデータ値
の所定の連続数を含む基準指標と区別するために、前記
コードデータにおける前記所定のデータ値の連続数が前
記基準指標における前記所定のデータ値の前記所定の連
続数よりも少なくする変調方式によるＮビットの入力デ
ータをＭビット（Ｍ＞Ｎ＋１：Ｍ，Ｎは整数）に変換す
る変調装置であって、(2) The predetermined data value in the code data is distinguished from a reference index that includes a predetermined number of consecutive predetermined data values that serves as a reference for reading code data that can be optically read as an image. A modulation device for converting N-bit input data into M bits (M> N + 1: M, N is an integer) by a modulation method in which the number of consecutive times of the predetermined data value in the reference index is smaller than the predetermined number of consecutive times. And
【００６７】[0067]
【数１２】としたとき、Ｐｉビットの入力データをＱｉビットに変
換するｎ個の変調処理部からなることを特徴とする変調
装置。(Equation 12) In this case, the modulation device comprises n modulation processing units for converting Pi-bit input data into Qi-bits.
【００６８】即ち、光学的に読み取り可能な図８の様な
コードデータ画像の読み取りの基準となるマーカとデー
タドットとを区別するために、マーカの黒の連続数より
も少なくする変調方式による変調装置であって、その変
調装置は、データドットの連続数がマーカの黒の連続数
よりも少ない変調処理部が複数で構成されている。その
複数の変調処理部の回路量は少なくなり、ローコスト、
小型化をすることができる。またはソフトウェア処理の
場合は高速に処理される。That is, in order to distinguish the marker and the data dot, which are the reference for reading the optically readable code data image as shown in FIG. 8, modulation by a modulation method in which the number is smaller than the number of consecutive black markers. In the device, the modulation device includes a plurality of modulation processing units in which the number of consecutive data dots is smaller than the number of consecutive black markers. The circuit amount of the plurality of modulation processing units is reduced, low cost,
It can be miniaturized. Alternatively, in the case of software processing, it is processed at high speed.
【００６９】（３） 前記所定の連続数が３であり、少
なくとも、Ｐｉ＝１ビットの入力データをＱｉ＝２ビッ
トに変換する変調処理部、Ｐｉ＝２ビットの入力データ
をＱｉ＝３ビットに変換する変調処理部、Ｐｉ＝３ビッ
トの入力データをＱｉ＝４ビットに変換する変調処理
部、及びＰｉ＝４ビットの入力データをＱｉ＝５ビット
に変換する変調処理部の内の一つを含むことを特徴する
（２）に記載の変調装置。(3) The predetermined consecutive number is 3, and at least a modulation processing unit for converting the input data of Pi = 1 bit into Qi = 2 bits, and the input data of Pi = 2 bits into Qi = 3 bits. One of a modulation processing unit for converting, a modulation processing unit for converting input data of Pi = 3 bits into Qi = 4 bits, and a modulation processing unit for converting input data of Pi = 4 bits into Qi = 5 bits. The modulating device according to (2), which includes:
【００７０】即ち、図４の表で説明したように、上記変
調の条件を満たし、冗長度が少なく、図１の（Ａ）また
は図３の（Ａ）の様に回路量を少なくすることができ
る。 （４） 前記変調方向を、前記光学的に読み取った画像
データのデータ読み出し方向と一致させたことを特徴す
る（２）に記載の変調装置。That is, as described with reference to the table of FIG. 4, it is possible to satisfy the above-mentioned conditions for modulation, to reduce the redundancy, and to reduce the circuit amount as shown in FIG. 1A or FIG. it can. (4) The modulation device according to (2), wherein the modulation direction is matched with the data read direction of the optically read image data.
【００７１】即ち、前記光学的に読み取った画像データ
より前記コードデータの基準指標とデータを簡単に識別
することができる。特に、二次元方向の識別を行うこと
なく、一次元方向のみで簡単且つ高速に識別を行うこと
ができる。 （５） Ｍビットの入力データをＮビット（Ｍ＞Ｎ＋
１：Ｍ，Ｎは整数）に変換する復調装置において、That is, the reference index of the code data and the data can be easily identified from the optically read image data. In particular, it is possible to easily and quickly perform the identification only in the one-dimensional direction without performing the identification in the two-dimensional direction. (5) M-bit input data is converted into N-bit (M> N +
In the demodulation device for converting into 1: M and N are integers,
【００７２】[0072]
【数１３】としたとき、Ｑｉビットの入力データをＰｉビットに変
換するｎ個の復調処理部からなることを特徴とする復調
装置。(Equation 13) In this case, the demodulation device comprises n demodulation processing units for converting Qi-bit input data into Pi-bits.
【００７３】即ち、Ｍ−Ｎ復調を、一部の入力のビット
より一部の出力のビットに変換する復調処理部が複数か
らなる復調装置で、その復調処理部の入力ビット、出力
ビットは、他の復調処理部とは独立している。複数の各
々独立した入出力ビットを持つ復調処理部のメモリ容量
または回路量は少なくなり、ローコスト、小型化をする
ことができる。That is, in a demodulation device comprising a plurality of demodulation processing units for converting MN demodulation into a part of output bits from a part of input bits, the input bits and output bits of the demodulation processing unit are: It is independent of other demodulation processing units. The memory capacity or circuit amount of the demodulation processing unit having a plurality of independent input / output bits is reduced, and the cost and the size can be reduced.
【００７４】（６） 光学的に画像として読み取り可能
なコードデータの読み取りの基準となる所定のデータ値
の所定の連続数を含む基準指標と区別するために、前記
コードデータにおける前記所定のデータ値の連続数が前
記基準指標における前記所定のデータ値の前記所定の連
続数よりも少なくする変調方式によるＭビットの入力デ
ータをＮビット（Ｍ＞Ｎ＋１：Ｍ，Ｎは整数）に変換す
る復調装置であって、(6) The predetermined data value in the code data is distinguished from a reference index that includes a predetermined number of consecutive predetermined data values that serves as a reference for reading code data that can be optically read as an image. Demodulation apparatus for converting M-bit input data into N bits (M> N + 1: M, N is an integer) by a modulation method for making the number of consecutive times of the predetermined data value in the reference index smaller than the predetermined number of consecutive times. And
【００７５】[0075]
【数１４】としたとき、Ｑｉビットの入力データをＰｉビットに変
換するｎ個の復調処理部からなることを特徴とする復調
装置。[Equation 14] In this case, the demodulation device comprises n demodulation processing units for converting Qi-bit input data into Pi-bits.
【００７６】即ち、光学的に読み取り可能な図８の様な
コードデータ画像の読み取りの基準となるマーカとデー
タドットとを区別するために、マーカの黒の連続数より
も少なくする変調方式による復調装置であって、その復
調装置は、データドットの連続数がマーカの黒の連続数
よりも少ない復調処理部が複数で構成されている。その
複数の復調処理部の回路量は少なくなり、ローコスト、
小型化をすることができる。またはソフトウェア処理の
場合は高速に処理される。That is, in order to distinguish the marker and the data dot, which are the reference for reading the optically readable code data image as shown in FIG. 8, demodulation by a modulation method in which the number of black markers is less than the continuous number. The demodulation device is composed of a plurality of demodulation processing units in which the number of consecutive data dots is smaller than the number of consecutive black markers. The circuit amount of the plurality of demodulation processing units is reduced, low cost,
It can be miniaturized. Alternatively, in the case of software processing, it is processed at high speed.
【００７７】（７） 前記所定の連続数が３であり、少
なくとも、Ｑｉ＝２ビットの入力データをＰｉ＝１ビッ
トに変換する復調処理部、Ｑｉ＝３ビットの入力データ
をＰｉ＝２ビットに変換する復調処理部、Ｑｉ＝４ビッ
トの入力データをＰｉ＝３ビットに変換する復調処理
部、Ｑｉ＝５ビットの入力データをＰｉ＝４ビットに変
換する復調処理部の内の一つを含むことを特徴する
（６）に記載の復調装置。(7) When the predetermined number of consecutive bits is 3, at least a demodulation processing unit for converting Qi = 2-bit input data into Pi = 1 bit, and Qi = 3-bit input data into Pi = 2 bits. It includes one of a demodulation processing unit for converting, a demodulation processing unit for converting input data of Qi = 4 bits into Pi = 3 bits, and a demodulation processing unit for converting input data of Qi = 5 bits into Pi = 4 bits. The demodulator according to (6), characterized in that.
【００７８】即ち、図４の表で説明したように、前記変
調の条件を満たし、冗長度が少なく、図１の（Ｂ）また
は図３の（Ｂ）の様に回路量を少なくすることができ
る。 （８） 前記復調方向を、前記光学的に読み取った画像
データのデータ読み出し方向と一致させたことを特徴す
る（６）に記載の復調装置。That is, as described in the table of FIG. 4, it is possible to satisfy the above-mentioned conditions for modulation, have a low redundancy, and reduce the circuit amount as shown in FIG. 1B or FIG. it can. (8) The demodulation device according to (6), wherein the demodulation direction matches the data read direction of the optically read image data.
【００７９】即ち、前記光学的に読み取った画像データ
より前記コードデータの基準指標とデータを簡単に識別
することができる。特に、二次元方向の識別を行うこと
なく、一次元方向のみで簡単且つ高速に識別を行うこと
ができる。That is, the reference index of the code data and the data can be easily identified from the optically read image data. In particular, it is possible to easily and quickly perform the identification only in the one-dimensional direction without performing the identification in the two-dimensional direction.
【００８０】[0080]
【発明の効果】以上詳述したように、本発明によれば、
回路が簡単で、高速であり、ローコスト、小スペース化
した変調装置及び復調装置を提供することができる。As described in detail above, according to the present invention,
It is possible to provide a modulator and a demodulator which have a simple circuit, a high speed, a low cost, and a small space.
【図１】（Ａ）及び（Ｂ）はそれぞれ第１の実施の形態
における８−１０変調装置及び１０−８復調装置の構成
を示す図であり、（Ｃ）は第２の実施の形態における８
−１１変調装置の構成を示す図である。1A and 1B are diagrams showing the configurations of an 8-10 modulator and a 10-8 demodulator in the first embodiment, respectively, and FIG. 1C is a diagram in the second embodiment. 8
It is a figure which shows the structure of a -11 modulator.
【図２】（Ａ）は４−５変調テーブルを示す図であり、
（Ｂ）は紙面上での変調データの配列例を示す図であ
る。FIG. 2A is a diagram showing a 4-5 modulation table,
(B) is a diagram showing an example of an array of modulation data on the paper surface.
【図３】（Ａ）及び（Ｂ）はそれぞれゲートアレイ等の
ロジックで組んだ場合の４−５変調処理部及び５−４復
調処理部の構成を示す図である。3A and 3B are diagrams showing the configurations of a 4-5 modulation processing unit and a 5-4 demodulation processing unit, respectively, when assembled with logic such as a gate array.
【図４】Ｐ−Ｑ変調の一覧表を示す図である。FIG. 4 is a diagram showing a list of PQ modulation.
【図５】（Ａ）及び（Ｂ）はそれぞれ従来の８−１０変
調装置及び１０−８復調装置の構成を示す図である。5A and 5B are diagrams showing the configurations of a conventional 8-10 modulator and 10-8 demodulator, respectively.
【図６】（Ａ）は従来の８−１０変調装置及び１０−８
復調装置をソフトウェアにより実現する場合の装置構成
図、（Ｂ）及び（Ｃ）はそれぞれ（Ａ）の８−１０変調
装置におけるメモリマップを示す図及び動作フローチャ
ートを示す図である。FIG. 6A is a conventional 8-10 modulator and 10-8.
FIG. 6 is a device configuration diagram in the case of implementing the demodulation device by software, FIGS. 8B and 8C are diagrams showing a memory map and an operation flowchart in the 8-10 modulator of FIG.
【図７】（Ａ）及び（Ｂ）はそれぞれ図６の（Ａ）の１
０−８復調装置におけるメモリマップを示す図及び動作
フローチャートを示す図である。7 (A) and (B) are each the same as FIG. 6 (A).
It is a figure which shows the memory map in a 0-8 demodulator, and a figure which shows an operation | movement flowchart.
【図８】特開平６−２３１４６６号公報に記されたドッ
トコードのフォーマットを示す図である。FIG. 8 is a diagram showing a dot code format described in Japanese Patent Laid-Open No. 6-231466.
１０Ａ，１０Ｂ，１２Ａ，１２Ｂ，１４Ａ，１４Ｂ，１
６ メモリ １７０ ドットコード １７４ マーカ10A, 10B, 12A, 12B, 14A, 14B, 1
6 memory 170 dot code 174 marker
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22004496AJPH09121164A (en) | 1995-08-21 | 1996-08-21 | Modulator and demodulator |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21217795 | 1995-08-21 | ||
| JP7-212177 | 1995-08-21 | ||
| JP22004496AJPH09121164A (en) | 1995-08-21 | 1996-08-21 | Modulator and demodulator |
| Publication Number | Publication Date |
|---|---|
| JPH09121164Atrue JPH09121164A (en) | 1997-05-06 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22004496AWithdrawnJPH09121164A (en) | 1995-08-21 | 1996-08-21 | Modulator and demodulator |
| Country | Link |
|---|---|
| JP (1) | JPH09121164A (en) |
| Publication | Publication Date | Title |
|---|---|---|
| US7894099B2 (en) | Method of expression, recording, reproduction, and communication of computer object using color, apparatus for recording and/or reproduction, recording medium, and method of preparation of code | |
| US5825309A (en) | Data modulating method and modulating and demodulating apparatuses | |
| US5233441A (en) | Method for representing halftone dots with dot envelope parameters | |
| JPH09121164A (en) | Modulator and demodulator | |
| JP4256417B2 (en) | Method and apparatus for recording and / or reproducing computer objects using color | |
| JPH08249410A (en) | Digital information recording method and decoding method | |
| JP3335470B2 (en) | Modulation method and demodulation method | |
| CA2593404C (en) | Method of expression, recording, reproduction, and communication of computer object using color, apparatus for recording and/or reproduction, recording medium, and method of preparation of code | |
| AU2006201380B2 (en) | Method of expression, recording, reproduction, and communication of computer object using color, apparatus for recording and/or reproduction, recording medium, and method of preparation of code | |
| JP2000123131A (en) | Barcode generation method | |
| JP3629284B2 (en) | Digital information recording method, decoding method, record carrier, and reader | |
| JPS58181359A (en) | Image data processing device | |
| JPS636593A (en) | Character pattern generator | |
| JPS59139083A (en) | Data compression of character pattern | |
| JPS6211887A (en) | Character pattern generation control system | |
| JPH04318683A (en) | Image data storage device | |
| JPH10282944A (en) | Character font reproducing method, tape printer and document creator | |
| JPH10312185A (en) | Character font reproducing method, tape printer and document creator | |
| JPS60159886A (en) | Character pattern generation system | |
| JPS6279573A (en) | Image data storage method | |
| JPS60250773A (en) | Image density converter | |
| JPS61229166A (en) | Image information processing method | |
| JPH0521292U (en) | Image display controller | |
| JPS644190B2 (en) | ||
| JPS63237961A (en) | Recording density conversion method |
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination | Free format text:JAPANESE INTERMEDIATE CODE: A300 Effective date:20031104 |