【０００１】[0001]
【産業上の利用分野】本発明はインクジェット記録ヘッ
ドとその製造方法および駆動回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ink jet recording head, a method of manufacturing the same, and a driving circuit.
【０００２】[0002]
【従来の技術】従来、ヒーターを加熱することによっ
て、インク内に発泡を誘起し、そのエネルギーによっ
て、インクを吐出するタイプのインクジェット記録ヘッ
ドの駆動方式に対し、種々のものが提案されてきた。特
に、シリコン基板に駆動回路の一部を取り込み、ヒータ
ーアレイをオン・チップに構成した形式のものはヒータ
ー数に対してボンディングワイヤーの数を大幅に減らす
ことが可能で、種々の方式が提案されている。中でも特
開平２−２８３４５４号公報に示された、ダイオードを
各ヒーターごとに直列に結線し、ブロックごとに駆動す
ることによって、行列に配置されたヒーター中の特定の
ヒーターのみを駆動する方式は特に優れている。図６
（ａ）にその回路概念図を示す。それぞれｎ個のヒータ
ーをブロックとし、ヒーターＲH1…ＲHnに一端がダイオ
ードＤ1…Ｄnを介して電圧印加のためにパッドＶ1…
Ｖmに結ばれ、各ヒーターＲH1…ＲH2の他端は接地のた
めのパッドＨ1…Ｈnに接続されている。上記方式によ
ればヒーター数をＮ個とすると、外部端子、つまりボン
ディングパッド数は理論上、２ Ｎ個まで減らすことが
できる。一例を上げれば、６４ビットのヒーターアレイ
の場合、ボンディングパッド数は１６個で駆動できるこ
とになる。但し、基板アース用のパッドが１つ必要にな
るので、実際には１７個となる。2. Description of the Related Art Conventionally, various driving methods have been proposed for an inkjet recording head of a type in which bubbling is induced in ink by heating a heater and the energy is used to eject the ink. In particular, the type in which a part of the driving circuit is incorporated in the silicon substrate and the heater array is configured on-chip can significantly reduce the number of bonding wires with respect to the number of heaters, and various methods have been proposed. ing. In particular, the method disclosed in Japanese Patent Application Laid-Open No. 2-283454, in which diodes are connected in series for each heater and each block is driven to drive only a specific heater among the heaters arranged in a matrix, is particularly preferable. Are better. Figure 6
The circuit conceptual diagram is shown in (a). Each of n heaters is used as a block, and one end of the heater RH1 ... RHn is applied to the pad V1 for applying a voltage via the diodes D1 ... Dn .
Connected to Vm , the otherends of the heaters RH1 ... RH2 are connected to pads H1 ... Hn for grounding. According to the above method, if the number of heaters is N, the number of external terminals, that is, the number of bonding pads can theoretically be reduced to 2 N. As an example, a 64-bit heater array can be driven with 16 bonding pads. However, since one board grounding pad is required, the number of pads is actually 17.
【０００３】このボンディング・ワイヤ結線数の削減
は、配線の信頼性確保の上で、非常に重要な意味を持
ち、上記ダイオード方式は実際のインクジェット記録ヘ
ッドに長期にわたって採用されてきた。This reduction in the number of bonding wire connections is very important for ensuring the reliability of the wiring, and the diode method has been adopted for a long time in actual ink jet recording heads.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来例では、同一基板内にダイオードアレイを形成するの
で、ダイオードはブロックごとに電気的に絶縁されてい
る必要がある。そのため絶縁領域の設置が不可欠にな
り、二端子素子の割には、異様に複雑な構造を持つこと
になる。まず、ｐ領域とｎ領域をプレーナ技術で形成す
る、最も単純な構造を考えてみる。ヒーターへの供給電
圧ＶHを正電位とすると、基板はアース状態にしなけれ
ばならない制約から、基板の導電型はｐ型になる。する
と、基板とダイオード間でＰＮＰのバイポーラトランジ
スタが構成されてしまい、ほとんどの電流はヒーターに
流れず、基板電流として逃げてしまう。そのため、現
在、製品となっているインクジェット記録ヘッドのダイ
オードは、図６（ｂ）に示すような、コレクタ・ベース
間がショートされたタイプのＮＰＮバイポーラを使用し
てきた。具体的な構造断面図を図６（ｃ）に示す。１０
１はｐ型シリコン基板、１０６はｎ型埋込み層、１０７
はｐ型シリコンエピタキシャル層、１０８は深いｎ型拡
散層、１０９は濃く、浅いｐ型拡散層、１１０はｎ型の
濃く、浅い拡散層である。１１１は絶縁膜、１１２はコ
レクタ・ベース電極、１１３はエミッタ電極、１１４は
アイソレーション用電極である。However, in the above-mentioned conventional example, since the diode array is formed on the same substrate, the diodes must be electrically insulated for each block. Therefore, the installation of an insulating region becomes indispensable, and the two-terminal element has an unusually complicated structure. First, consider the simplest structure in which the p region and the n region are formed by the planar technique. When the supply voltage VH to the heater is a positive potential, the conductivity type of the substrate is p-type because of the constraint that the substrate must be grounded. Then, a PNP bipolar transistor is formed between the substrate and the diode, and most of the current does not flow to the heater, but escapes as the substrate current. Therefore, the diode of the ink jet recording head which is a product at present has used the type of NPN bipolar in which the collector and the base are short-circuited as shown in FIG. 6B. A specific structural cross-sectional view is shown in FIG. 10
1 is a p-type silicon substrate, 106 is an n-type buried layer, 107
Is a p-type silicon epitaxial layer, 108 is a deep n-type diffusion layer, 109 is a deep and shallow p-type diffusion layer, and 110 is an n-type deep and shallow diffusion layer. 111 is an insulating film, 112 is a collector / base electrode, 113 is an emitter electrode, and 114 is an isolation electrode.
【０００５】ＮＰＮバイポーラを構成するだけなら、３
重拡散も考えられるが、ベース−コレクタ−基板間に形
成されるＰＮＰ寄生バイポーラトランジスタが作動して
しまい、前述の単純ダイオード同様ヒーターを流れない
基板電流となって、電流が逃げてしまう。以上のような
理由によって、図６（ｃ）に示すような複雑な構造を回
避することができず、高価な製造工程を採用し続けてき
た。If only NPN bipolar is constructed, 3
Heavy diffusion is also conceivable, but the PNP parasitic bipolar transistor formed between the base-collector-substrate operates, and like the above-mentioned simple diode, a substrate current does not flow through the heater and the current escapes. Due to the above reasons, the complicated structure shown in FIG. 6C cannot be avoided, and the expensive manufacturing process has been continuously adopted.
【０００６】この結果、実質的には二端子素子であるに
もかかわらず、埋込み層を含む拡散層で４層を必要と
し、更に、最も高価な工程であるエピタキシャル層の堆
積工程までをも必要とした製造工程になっている。As a result, although it is a two-terminal device in practice, four diffusion layers including a buried layer are required, and further, the most expensive process, the epitaxial layer deposition process, is required. It is a manufacturing process.
【０００７】以上説明したように、従来例では、その構
造上の問題から、不必要な程、高価な製造工程を必要と
している。As described above, the conventional example requires an unnecessarily expensive manufacturing process due to its structural problem.
【０００８】本出願の第１の目的は、前述した従来例の
ような、複雑な構造を必要とせず、単純な構造を用いる
ことにより、エピタキシャル層の堆積工程を不要とし、
製作コストを従来例の６０％以下に抑制することであ
る。A first object of the present application is to eliminate the need for a complicated structure unlike the above-mentioned conventional example, and to use a simple structure to eliminate the step of depositing an epitaxial layer,
It is to suppress the manufacturing cost to 60% or less of the conventional example.
【０００９】また同時に、構造を単純化することによっ
て一素子当たりの配置ピッチを縮小し、多ビット化した
際のダイオード占有面積の縮少を目的とするものであ
る。At the same time, another object of the present invention is to reduce the arrangement pitch per element by simplifying the structure and to reduce the diode occupation area when the number of bits is increased.
【００１０】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明によるインクジェット記録ヘッドは、第１の
導電型のシリコン基体内に該第１の導電型と異なる第２
の導電型の第１拡散層が複数形成され、該複数の第１拡
散層のそれぞれに第１の導電型の第２拡散層が複数形成
され、複数の第２拡散層のそれぞれにインクを加熱して
気泡を生ぜしめよってインクを吐出するための抵抗体が
１個ずつ接続され、該複数の抵抗体の第２拡散層側と異
なる側が第１拡散層毎に互いに接続されていることを特
徴とする。In order to achieve the above object, an ink jet recording head according to the present invention comprises a second conductive type silicon substrate which is different from the first conductive type in a second substrate.
A plurality of first conductivity type first diffusion layers are formed, a plurality of first conductivity type second diffusion layers are formed in each of the plurality of first diffusion layers, and ink is heated in each of the plurality of second diffusion layers. A resistor for ejecting ink by generating bubbles is connected one by one, and the plurality of resistors different from the second diffusion layer side are connected to each other for each first diffusion layer. And
【００１１】本発明による製造方法は、上記インクジェ
ット記録ヘッドの製造方法において、ｐ型シリコン基体
内に、イオン・インプランテーション法によってリンを
打ち込んで、第１拡散層を形成することを特徴とする。The manufacturing method according to the present invention is characterized in that, in the manufacturing method of the ink jet recording head, phosphorus is implanted into the p-type silicon substrate by an ion implantation method to form the first diffusion layer.
【００１２】さらに本発明による製造方法は、上記イン
クジェット記録ヘッドの製造方法において、ｎ型シリコ
ン基体内に、ホウ素を導入して第１拡散層を形成するこ
とを特徴とする。Further, the manufacturing method according to the present invention is characterized in that, in the manufacturing method of the ink jet recording head, boron is introduced into the n-type silicon substrate to form the first diffusion layer.
【００１３】また、本発明によるインクジェット記録ヘ
ッドは、インクを加熱して気泡を生ぜしめ、よってイン
クを吐出するための複数の抵抗体と、該複数の抵抗体の
それぞれへの通電を制御するための複数の機能素子が同
一の基体内に形成されているインクジェット記録ヘッド
において、前記複数の機能素子がバイポーラトランジス
タであり、複数のバイポーラトランジスタのコレクタは
前記基体と同一導電型でかつ互いに接地電位で接続され
ており、複数のバイポーラトランジスタのエミッタのそ
れぞれに前記複数の抵抗体の一つの一端が接続されてお
り、該複数の抵抗体のそれぞれの他端が該抵抗体へ電圧
を印加するための端子に接続されていることを特徴とす
る。In addition, the ink jet recording head according to the present invention controls a plurality of resistors for heating the ink to generate bubbles, thereby ejecting the ink, and energization of each of the plurality of resistors. In the ink jet recording head in which the plurality of functional elements are formed in the same base, the plurality of functional elements are bipolar transistors, and the collectors of the plurality of bipolar transistors are of the same conductivity type as the base and are at the ground potential with respect to each other. One end of the plurality of resistors is connected to each of the emitters of the plurality of bipolar transistors, and the other end of each of the plurality of resistors is for applying a voltage to the resistor. It is connected to the terminal.
【００１４】本発明による駆動回路は、インクジェット
記録ヘッドの駆動回路において、同一基体内に、インク
を加熱して気泡を生ぜしめ、よってインクを吐出させる
ための複数の抵抗体と、複数のバイポーラトランジスタ
が形成されており、該複数のバイポーラトランジスタの
コレクタは前記基体と同一の導電型であり、かつ互いに
接地電位で接続されており、複数のバイポーラトランジ
スタのそれぞれに前記複数の抵抗体の一つの一端が接続
され、該複数の抵抗体のそれぞれの他端が該抵抗体へ電
圧を印加するための端子に接続されており、記録ヘッド
外部の駆動手段から前記抵抗体への供給電圧の印加と前
記複数のバイポーラトランジスタのそれぞれのベースの
電位を制御することによって、特定の抵抗体を加熱する
ことを特徴とする。A drive circuit according to the present invention is a drive circuit for an ink jet recording head, wherein a plurality of resistors for heating ink to generate bubbles in the same substrate, and a plurality of bipolar transistors for ejecting ink, and a plurality of bipolar transistors. Are formed, the collectors of the plurality of bipolar transistors are of the same conductivity type as the base body and are connected to each other at the ground potential, and one end of one of the plurality of resistors is connected to each of the plurality of bipolar transistors. And the other end of each of the plurality of resistors is connected to a terminal for applying a voltage to the resistor, and the application of the supply voltage from the driving means outside the recording head to the resistor and the It is characterized by heating a specific resistor by controlling the potential of the base of each of a plurality of bipolar transistors.
【００１５】[0015]
【作用】本発明においては、従来例と異なり、ヒーター
への電圧供給電源から接地方向に向かって、ダイオード
→ヒーター抵抗の順に結線するのではなく、ヒーター抵
抗→ダイオードの順で直列結線する。そのために、ヒー
ターとｐ型シリコン基板との間に故意にＰＮＰトランジ
スタを構成し、このＰＮＰトランジスタをｐ領域、ｎ領
域の単純ダイオード構成とする。In the present invention, unlike the conventional example, the diodes are connected in series in the order of the heater resistance → the diode in the order of the diode → the heater resistance from the voltage supply power source to the heater toward the grounding direction. For this purpose, a PNP transistor is intentionally formed between the heater and the p-type silicon substrate, and this PNP transistor has a simple diode structure of p region and n region.
【００１６】上記構成において基板電流、すなわちＰＮ
Ｐトランジスタのコレクタ電流は当然、大量に発生する
が、この電流は従来例の配置と異なり、ヒータ電流とし
て実効的に作用する。すなわち、ヒーター抵抗とダイオ
ードの位置関係を逆にすることで、基板電流を積極的に
利用することができる。In the above structure, the substrate current, that is, PN
A large amount of collector current of the P-transistor is naturally generated, but this current effectively acts as a heater current, unlike the conventional arrangement. That is, the substrate current can be positively utilized by reversing the positional relationship between the heater resistance and the diode.
【００１７】[0017]
【実施例】図１は本発明の特徴を最もよく表わす図面で
あり、図１（ａ）はヒーター抵抗アレイ及び電圧供給電
源とシリコン基体との間に構成されるバイポーラトラン
ジスタマトリクスの回路概念図であり、トランジスタの
グループ化は図６（ａ）の従来例と同様である。図１
（ｂ）は、バイポーラトランジスタの構造を示す断面図
である。ここで、１０１は第１の導電型のシリコン基体
でバイポーラトランジスタのコレクタに相当する領域、
１０２は１０１と反対の第２の導電型の拡散層で、バイ
ポーラトランジスタのベースに相当する領域、１０３は
シリコン基体１０１と同一の第１導電型の拡散層でエミ
ッタ及びコレクタコンタクト層に相当する領域、１０４
はシリコン基板１０１と反対の第２導電型の拡散層でベ
ースコンタクト層に相当する領域である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a view best showing the features of the present invention, and FIG. 1 (a) is a circuit conceptual diagram of a bipolar transistor matrix formed between a heater resistor array and a voltage supply source and a silicon substrate. The transistor grouping is the same as in the conventional example of FIG. FIG.
(B) is a sectional view showing a structure of a bipolar transistor. Here, 101 is a silicon substrate of the first conductivity type, a region corresponding to the collector of the bipolar transistor,
Numeral 102 is a diffusion layer of the second conductivity type opposite to 101, a region corresponding to the base of the bipolar transistor, and 103 is a diffusion layer of the same first conductivity type as the silicon substrate 101 and a region corresponding to the emitter and collector contact layers. , 104
Is a region of the second conductivity type diffusion layer opposite to the silicon substrate 101 and corresponds to the base contact layer.
【００１８】以下、図面を用い本発明の一実施例につい
て詳細に説明する。An embodiment of the present invention will be described in detail below with reference to the drawings.
【００１９】簡単のため２×２の行列で従来例と本発明
の比較を行う。図２（ａ）に従来例の回路図を示した
が、ここでヒーターＲ11を動作させることを考える。ま
ず、パッドＶ1にヒーターへの供給電圧ＶHを外部駆動
部から印加し、パッドＨ1を外部駆動部によって接地電
位に落とす。当然ヒーターＲ11にはヒーター電流が流
れ、Ｒ11が配設されている場所のインクに発泡現象が起
こる。ここで、パッドＶ2とパッドＨ2が外部駆動部に
よりフローティング状態になっている時の電位を考え
る。パッドＶ1に電圧ＶHが印加されればダイオードＤ
12が順方向なので、当然パッドＨ2もＶH近傍の電位ま
で上昇する。またパッドＨ1が接地電位ならダイオード
Ｄ21の順方向はパッドＶ2→パッドＨ1なのでパッドＶ
2は接地電位になる。よってパッドＨ2がＶH電位、パ
ッドＶ2が接地電位になり、ダイオードＤ22に電圧が印
加されることになる。ところが、この向きはダイオード
Ｄ22に対して逆方向になるので、電流は流れない。結局
パッドＶ1→Ｄ12→Ｒ12→Ｒ22→Ｄ22→Ｄ21→Ｒ21→パ
ッドＨ1という電流通路はダイオードＤ22によって遮断
され、実質的に電流が流れるのはパッドＶ1→Ｄ11→Ｒ
11→パッドＨ1の通路たけである。この結果パッドＶ1
とパッドＨ1を選択することによってダイオードＲ11の
みに電流を流すことができる。For simplicity, the conventional example and the present invention will be compared with a 2 × 2 matrix. The circuit diagram of the conventional example is shown in FIG. 2A, but it is considered here to operate the heater R11 . First, the supply voltage VH to the heater is applied to the pad V1 from the external drive unit, and the pad H1 is dropped to the ground potential by the external drive unit. As a matter of course, a heater current flows through the heater R11 , and a bubbling phenomenon occurs in the ink where the R11 is arranged. Here, consider the potential when the pad V2 and the pad H2 are in a floating state by the external drive unit. If voltage VH is applied to pad V1 , diode D
Since 12 is in the forward direction, the pad H2 naturally rises to a potential near VH. If the pad H1 is at the ground potential, the forward direction of the diode D21 is pad V2 → pad H1, so pad V
2 is at ground potential. Therefore, the pad H2 becomes the VH potential, the pad V2 becomes the ground potential, and the voltage is applied to the diode D22 . However, since this direction is opposite to the diode D22 , no current flows. After all, the current path of the pad V1 → D12 → R12 → R22 → D22 → D21 → R21 → pad H1 is blocked by the diode D22 , and the current substantially flows through the pad V1 → D.11 → R
11 → It is only for passage of pad H1 . As a result, the pad V1
By selecting the pad H1 and the pad H1 , a current can be passed only through the diode R11 .
【００２０】次に同様にして、本発明の電位状態を考え
てみる。図２（ｂ）に２×２の行列を示す。ここでパッ
ドＶ1にヒーターへの供給電圧ＶHを印加しパッドＨ1
を接地電位に落とす状態を考える。エミッタフォロア状
態になっているＰＮＰバイポーラトランジスタＴｒ11は
ＯＮ状態になり、ベース電流とコレクタ電流（基板電
流）が流れる。この時エミッタ電流はベース電流とコレ
クタ電流を加算したものである。ヒーターＲ11を流れる
ヒーター電流はトランジスタＴｒ11から見た場合、エミ
ッタ電流になるので、ヒーター電流はベース電流とコレ
クタ電流（基板電流）を加算したものになる。このこと
は、パッドＶ1に供給された電流は無駄なく、ヒーター
電流として消費されることを意味する。よって従来例の
ように基板電流を抑制する必要は無く、むしろ積極的に
利用した方が、Ｈ側パッドの外部駆動部の負荷を軽くす
ることができる。Next, similarly, consider the potential state of the present invention. FIG. 2B shows a 2 × 2 matrix. Here is applied the supply voltage VH to the heater pad V1 Pad H1
Consider the condition where the voltage drops to the ground potential. The PNP bipolar transistor Tr11 in the emitter follower state is turned on, and the base current and the collector current (substrate current) flow. At this time, the emitter current is the sum of the base current and the collector current. When viewed from the transistor Tr11, the heater current flowing through the heater R11 becomes an emitter current, so that the heater current is a sum of the base current and the collector current (substrate current). This means that the current supplied to the pad V1 is not wasted and is consumed as a heater current. Therefore, it is not necessary to suppress the substrate current as in the conventional example, but rather positive use can reduce the load on the external drive unit of the H-side pad.
【００２１】次に、従来例と同様、パッドＶ21とパッド
Ｈ2の電位について考える。パッドＶ1に電圧ＶHが印
加された場合、トランジスタＴｒ21のエミッタ−ベース
は順方向なのでパッドＨ2はＶH近傍の電位になる。こ
の時トランジスタＴｒ12のベース・コレクタは逆方向接
合になり、ベース−コレクタ間に形成されるダイオード
の耐圧がＶH以上ならコレクタ電流（基板電流）は流れ
ないことになる。言い換えればトランジスタＴｒ12のコ
レクタ・エミッタ間の降伏電圧ＶCEO がＶH以上あれ
ば、パッドＶ1→Ｒ12→Ｔｒ12基板の通路で流れる電流
は存在しない。Next, as in the conventional example, the potentials of the pad V21 and the pad H2 will be considered. When the voltage VH is applied to the pad V1 , since the emitter-base of the transistor Tr21 is in the forward direction, the pad H2 has a potential near VH. At this time, the base / collector of the transistor Tr12 has a reverse junction, and if the breakdown voltage of the diode formed between the base and the collector is VH or higher, the collector current (substrate current) does not flow. In other words, if the collector-emitter breakdown voltage VCEO of the transistor Tr12 is VH or more, there is no current flowing through the path of the pad V1 → R12 → Tr12 substrate.
【００２２】次にパッドＶ2はトランジスタＴｒ21のエ
ミッタ・ベースが順方向なので、パッドＨ1と同様接地
電位に安定する。この結果、従来例と全く同じ状態、つ
まり、パッドＨ2がＶH近傍の電位、パッドＶ2が接地
状態になる。ここでトランジスタＴｒ22に注目すると、
上記の状態でベースがＶH近傍の電位、エミッタとコレ
クタが接地電位になっている。ここで、ＰＮＰバイポー
ラトランジスタの等価回路を考えると、図３のようにな
る。つまり、ベースから見れば、逆方向のダイオードＤ
EB，ＤBCを２つ並列に結線したものである。ここでエミ
ッタ・ベース間ダイオードＤEBとベース・コレクタ間ダ
イオードＤBCの双方の耐圧がＶH以上あれば電流はどこ
にも流れないことになる。Next, since the emitter / base of the transistor Tr21 of the pad V2 is in the forward direction, it is stabilized at the ground potential like the pad H1 . As a result, the same state as in the conventional example, that is, the pad H2 is at a potential near VH , and the pad V2 is in the ground state. Focusing on the transistor Tr22 here,
In the above state, the base is at a potential near VH and the emitter and collector are at the ground potential. Here, considering an equivalent circuit of the PNP bipolar transistor, it becomes as shown in FIG. In other words, the diode D in the opposite direction from the base
TwoEB and DBC are connected in parallel. If the withstand voltage of both the emitter-base diode DEB and the base-collector diode DBC is VH or higher, no current flows.
【００２３】つまり、本発明の構造により、従来例と全
く同様の作用が簡単な構造で得られることになる。That is, with the structure of the present invention, the same operation as that of the conventional example can be obtained with a simple structure.
【００２４】以下８×１６ビットのインクジェットヘッ
ドの製作工程について簡単に記述する。製作工程は全て
公知の技術を使用しているので、主なプロセスパラメー
タのみを記載しておく。The manufacturing process of an 8 × 16 bit ink jet head will be briefly described below. Since all known manufacturing processes are used, only main process parameters are described.
【００２５】シリコン基板１０１はｐ型の１０〜２０Ω
・cm、すなわち不純物濃度１×１０15cm-3程度のものを
選んだ。基板の不純物濃度の選択はコレクタ−ベース間
耐圧、ベース−エミッタ間耐圧を考える上で重要であ
る。図１または図４の構造で基板がコレクタになってい
るので、耐圧上は不純物濃度は薄ければ、薄い程よい。
但し極端に低不純物濃度の基板を使用すると、コレクタ
抵抗が上昇しコレクタ電流が流れなくなる。本実施例の
場合、外部駆動部に余裕があり、コレクタ電流がベース
電流と比較して小さい状態でＯＮ動作してもかまわず、
ヒーター電流，ベース電流の条件が許される環境にあっ
たので、比較的低不純物濃度の基板を使用した。The silicon substrate 101 is a p-type 10 to 20 Ω
Cm, that is, an impurity concentration of about 1 × 1015 cm−3 was selected. The selection of the impurity concentration of the substrate is important in considering the collector-base breakdown voltage and the base-emitter breakdown voltage. Since the substrate serves as a collector in the structure shown in FIG. 1 or 4, the thinner the impurity concentration, the better the breakdown voltage.
However, if a substrate having an extremely low impurity concentration is used, the collector resistance increases and the collector current stops flowing. In the case of the present embodiment, there is a margin in the external drive unit, and the ON operation may be performed in a state where the collector current is smaller than the base current,
Since the environment was such that the heater current and base current were allowed, a substrate with a relatively low impurity concentration was used.
【００２６】基板選択後、共通ベースの形成を行う。本
実施例では８ビット共通ベースになっている。基板上１
０１の表面に酸化膜１０３を形成し、ベース領域１０２
に相当する部分のみ、酸化膜の一部をエッチング除去す
る。After selecting the substrate, the common base is formed. In this embodiment, the common base is 8 bits. On board 1
Oxide film 103 is formed on the surface of
A part of the oxide film is removed by etching only in the portion corresponding to.
【００２７】不純物はリンで、酸化膜１０３の薄い部分
１０３Ａを通してイオン・インプランテーション法にて
リンを打ち込んだ。ドーズ量は４×１０12ions／cm2と
した。打ち込み後、１２００℃で５時間のドライブ・イ
ンを行った。この結果ベース領域１０２は表面不純物濃
度約８．４×１０15cm-3拡散深さ７．８μｍの拡散層が
形成された（図４（ａ））。The impurity is phosphorus, and phosphorus is implanted by the ion implantation method through the thin portion 103A of the oxide film 103. The dose amount was 4 × 1012 ions / cm2 . After the driving, a drive-in was performed at 1200 ° C. for 5 hours. As a result, a diffusion layer having a surface impurity concentration of about 8.4 × 1015 cm−3 and a diffusion depth of 7.8 μm was formed in the base region 102 (FIG. 4A).
【００２８】次に、酸化膜のエミッタ及びコレクタコン
タクト層に相当する部分を開口し、エミッタ及びコレク
タコンタクト層１０４をＢＢｒ3 を使用したボロンガラ
スの固相拡散法を用いて形成した。もちろん、イオン・
インプランテーション法で形成してもよい。ドライブ・
インは１１００℃で３時間行い、拡散深さを０．２μｍ
程度にした。前述したように、エミッタ−ベースの耐圧
はヒーターへの供給電圧以上のものが要求され、定格を
３５Ｖとすると、エミッタの曲率は１μｍ以上必要であ
る。本実施例では、上記ドライブ・インによってエミッ
タエッジ部をゆるやかに丸め、耐圧を確保した。Next, the portions of the oxide film corresponding to the emitter and collector contact layers were opened, and the emitter and collector contact layers 104 were formed by the solid phase diffusion method of boron glass using BBr3 . Of course, Aeon
It may be formed by an implantation method. drive·
Inning is performed at 1100 ° C for 3 hours and the diffusion depth is 0.2 μm.
I made it to the degree. As described above, the breakdown voltage of the emitter-base is required to be equal to or higher than the supply voltage to the heater, and when the rating is 35 V, the curvature of the emitter is required to be 1 μm or more. In the present embodiment, the drive edge was used to gently round the emitter edge portion to secure the breakdown voltage.
【００２９】次に、酸化膜１０３Ａを除去して新たな酸
化膜を設け、ベースコンタクト領域に相当する部分を開
口し、ベースコンタクトをとるための拡散層１０４を塩
化ホスホリルＰＯＣｌ3を使用した熱拡散法によって形
成した。ＰＳＧの固相拡散法を用いて形成してもよく、
もちろん、イオン・インプランテーション法を用いて形
成してもよい。拡散層１０４は浅い拡散層で何ら問題無
く、１０００℃、１０分のドライブ・インを施した。つ
づいて、この酸化膜を除去し、新たな酸化膜１０３Ｂを
形成した（図４（ｂ））。Next, the oxide film 103A is removed, a new oxide film is provided, a portion corresponding to the base contact region is opened, and a diffusion layer 104 for taking a base contact is subjected to thermal diffusion using phosphoryl chloride POCl3. Formed by the method. It may be formed by using the solid-phase diffusion method of PSG,
Of course, it may be formed by using the ion implantation method. The diffusion layer 104 is a shallow diffusion layer, and drive-in was performed at 1000 ° C. for 10 minutes without any problem. Subsequently, this oxide film was removed to form a new oxide film 103B (FIG. 4B).
【００３０】以下、公知の通常シリコン製作技術を用い
て、コンタクトホールを開口し、エミッタＥ1〜Ｅ8、
ベースＢ、コレクタＣのアルミニウム配線を施した（図
４（ｃ））。In the following, the contact holes are opened and the emitters E1 to E8 ,
Aluminum wiring was applied to the base B and the collector C (FIG. 4C).
【００３１】１ブロックの配線概念図を図５に示す。A wiring conceptual diagram of one block is shown in FIG.
【００３２】窒化タンタル及びハフニウムボライドを使
用したヒーターアレイＲ1〜Ｒ8、ベースＢ1〜Ｂ8を
含む共通ベース領域、駆動電圧ＶH供給ライン及びコレ
クタ結線ラインが示されている。３６０ＤＰＩ（ドット
・パー・インチ）程度のインクジェットヘッドを考える
と、１ピッチ７０μｍとなり、エミッタ−エミッタ間隔
は、コレクタ領域の存在を考えても６５μｍピッチ程度
に設置できる。そのため、エミッタＥ1〜Ｅ8は１列に
並べることが可能で、エミッタ幅を１mm程度にとれば十
分低いＶＦ（１．５Ｖ以下）になり、従来例のダイオー
ドアレイと完全な互換性がとれる。Shown are heater arrays R1 -R8 using tantalum nitride and hafnium boride, a common base region including bases B1 -B8 , drive voltage VH supply lines and collector connection lines. Considering an inkjet head of about 360 DPI (dots per inch), one pitch is 70 μm, and the emitter-emitter spacing can be set to about 65 μm pitch even if the collector region is taken into consideration. Therefore, the emitters E1 to E8 can be arranged in one row, and if the emitter width is set to about 1 mm, the VF (1.5 V or less) is sufficiently low, which is completely compatible with the conventional diode array. .
【００３３】なお、ヒーターへの供給電位が負電位の場
合はトランジスタの極性を全て逆にして考えればよい。When the potential supplied to the heater is a negative potential, all the polarities of the transistors may be reversed.
【００３４】図７は本発明によるインクジェット記録ヘ
ッドを用いたヘッド集合体（アセンブリ）を示す模式的
斜視図である。FIG. 7 is a schematic perspective view showing a head assembly (assembly) using the ink jet recording head according to the present invention.
【００３５】このアセンブリ２０は多数のインク吐出口
２３をもつヘッド２１と、インクを収容するインクタン
ク２２と、を備えている。インクタンクにはインクを保
持するインク吸収体（不図示）が収容されている。ヘッ
ド２１とインクタンク２２とは一体的なものであって
も、互いに着脱自在なものであっても、いずれでもよ
い。This assembly 20 comprises a head 21 having a large number of ink ejection openings 23, and an ink tank 22 for containing ink. An ink absorber (not shown) that holds ink is housed in the ink tank. The head 21 and the ink tank 22 may be integrated, or may be detachable from each other.
【００３６】図８は上記アセンブリ２０を有するインク
ジェット記録装置の制御系のブロック図である。FIG. 8 is a block diagram of a control system of an ink jet recording apparatus having the assembly 20.
【００３７】ヘッドアセンブリ２０には駆動制御回路２
５より、画像記録を行うための制御信号が画像データと
ともに送られる。一方、ヘッドアセンブリ２０はキャリ
ッジ駆動回路２６により、記録媒体ＰＰの一主走査方向
に沿って往復移動される。３０は媒体ＰＰを副走査方向
に搬送するための搬送手段としてのローラーである。The head assembly 20 includes a drive control circuit 2
5, a control signal for recording an image is sent together with the image data. On the other hand, the head assembly 20 is reciprocally moved by the carriage drive circuit 26 along one main scanning direction of the recording medium PP. Reference numeral 30 denotes a roller as a conveying means for conveying the medium PP in the sub scanning direction.
【００３８】２７は装置全体の制御を司どる制御回路で
マイクロプロセッサユニット（ＭＰＵ）を有する。Reference numeral 27 is a control circuit for controlling the entire apparatus and has a microprocessor unit (MPU).
【００３９】２８は画像データの入力端子２９と制御回
路２７とのインターフェースとなる入力インターフェー
ス回路である。An input interface circuit 28 serves as an interface between the image data input terminal 29 and the control circuit 27.
【００４０】図９は本発明によるインクジェット記録ヘ
ッドの基体の平面図であり、３１の個所にインク加熱用
のヒーターが、３２の個所に図５に示した駆動部が配置
される。ここでは配線は省略してある。FIG. 9 is a plan view of the substrate of the ink jet recording head according to the present invention, in which 31 heaters for ink heating and 32 drive portions shown in FIG. 5 are arranged. The wiring is omitted here.
【００４１】図１０はインクジェット記録ヘッドの組み
立て方法を示す図である。FIG. 10 is a diagram showing a method of assembling the ink jet recording head.
【００４２】２１Ａは、ヒーターの発熱面に対してほぼ
平行にインクを吐出するタイプのヘッドであり、基体１
０１上に溝２３ａ付天板３５を貼り合わせて作る。１つ
の溝２３ａには１つのヒーターＲＨが対応し１つのイン
ク液路（ノズル）を形成する。Reference numeral 21A is a head of a type which ejects ink substantially parallel to the heating surface of the heater.
01 and the top plate 35 with the groove 23a are bonded to each other. One heater RH corresponds to one groove 23a and forms one ink liquid path (nozzle).
【００４３】２１Ｂは、ヒーターの発熱面に対して交差
する方向にインクを吐出するタイプのヘッドであり、基
体１０１上に溝２３ｂとインク吐出口２３とを有する天
板３５を貼り合わせる。１つのインク吐出口には１つの
ヒーターＲＨが対応し、１つのインク液路（ノズル）を
形成する。Reference numeral 21B is a head of a type for ejecting ink in a direction intersecting with the heating surface of the heater, and a top plate 35 having a groove 23b and an ink ejection port 23 is bonded on the base 101. One heater RH corresponds to one ink ejection port and forms one ink liquid path (nozzle).
【００４４】インクタンクとインク液路とは不図示の個
所のインク流路によって連通し、インクがインク液路に
供給される。The ink tank and the ink liquid passage communicate with each other through an ink passage not shown in the figure, and ink is supplied to the ink liquid passage.
【００４５】図１１は本発明のインクジェット記録ヘッ
ドの製造工程のうちインク注入工程を示す模式図であ
る。FIG. 11 is a schematic view showing an ink injection step in the manufacturing process of the ink jet recording head of the present invention.
【００４６】３５は、内部にインクを収容するインク注
入器であり、使用者によって、インクタンク２２に設け
られたインク注入口あるいは大気連通口３４を利用して
タンク２２内のインク吸収体にインクを吸収させる。Reference numeral 35 denotes an ink injector for accommodating ink therein, and the user uses an ink injection port provided in the ink tank 22 or the air communication port 34 to ink the ink absorber in the tank 22. To absorb.
【００４７】この工程はタンク２２内のインクが少なく
なった時のインク補充工程と同じ工程である。This step is the same as the ink replenishing step when the ink in the tank 22 is low.
【００４８】[0048]
【発明の効果】以上説明したように、本発明によれば、
従来例のようにエピタキシャル層を必要とするような複
雑かつ高価な製作工程を使用せず、かつ拡散層を３層形
成するのみで、従来例と同等のヒーター選別特性を有す
る回路を構成できる。この結果、同一性能の素子である
にもかかわらず、３５％のコスト低減が可能になった。As described above, according to the present invention,
A circuit having a heater selection characteristic equivalent to that of the conventional example can be configured by not forming a complicated and expensive manufacturing process that requires an epitaxial layer as in the conventional example and only by forming three diffusion layers. As a result, it is possible to reduce the cost by 35% even though the elements have the same performance.
【００４９】また、本発明により、素子ピッチ間を縮小
することが可能になり、３６０ＤＰＩ相当のもので、駆
動素子配列を一列にすることが可能となった。Further, according to the present invention, it is possible to reduce the distance between the element pitches, and it is possible to arrange the driving element array in one line with the one equivalent to 360 DPI.
【図１】本発明の特徴を最もよく表わす回路図及び構造
断面図である。FIG. 1 is a circuit diagram and a structural cross-sectional view that best represent the features of the present invention.
【図２】２×２行列での従来例及び本発明の電位関係の
説明図である。FIG. 2 is an explanatory diagram of a potential relationship of a conventional example and the present invention in a 2 × 2 matrix.
【図３】ＰＮＰトランジスタの等価回路図である。FIG. 3 is an equivalent circuit diagram of a PNP transistor.
【図４】本発明の一実施例の製作工程図である。FIG. 4 is a manufacturing process diagram of an example of the present invention.
【図５】本発明の一実施例の配線の概念図である。FIG. 5 is a conceptual diagram of wiring according to an embodiment of the present invention.
【図６】従来例の回路図及び構造断面図である。FIG. 6 is a circuit diagram and a structural sectional view of a conventional example.
【図７】本発明によるインクジェット記録ヘッドを用い
たヘッド集合体を示す模式的斜視図である。FIG. 7 is a schematic perspective view showing a head assembly using the inkjet recording head according to the present invention.
【図８】ヘッド集合体を有するインクジェット記録装置
の制御系のブロック図である。FIG. 8 is a block diagram of a control system of an inkjet recording apparatus having a head assembly.
【図９】本発明によるインクジェット記録ヘッドの基体
の平面図である。FIG. 9 is a plan view of a substrate of an inkjet recording head according to the present invention.
【図１０】本発明によるインクジェット記録ヘッドの組
み立て方法を示す図である。FIG. 10 is a diagram showing a method of assembling an inkjet recording head according to the present invention.
【図１１】本発明によるインクジェット記録ヘッドのイ
ンク注入工程を示す図である。FIG. 11 is a diagram showing an ink injection process of the inkjet recording head according to the present invention.
１０１ 第１の導電型のシリコン基体 １０２ シリコン基体と反対の第２の導電型の拡散層で
ベース領域 １０４ 第１の導電型の拡散層でエミッタ及びコレクタ
コンタクト領域 １０５ 第２の導電型の拡散層でベースコンタクト領域 １０６ ｎ型埋込み層 １０７ ｐ型シリコンエピタキシャル層 １０８ 深いｎ型拡散層 １０９ ｐ型拡散層 １１０ ｎ型拡散層101 First-Conductivity-Type Silicon Substrate 102 Second-Conductivity-Type Diffusion Layer Opposite Silicon Substrate and Base Region 104 First-conductivity-type Diffusion Layer Emitter and Collector Contact Region 105 Second-conductivity-type Diffusion Layer With base contact region 106 n-type buried layer 107 p-type silicon epitaxial layer 108 deep n-type diffusion layer 109 p-type diffusion layer 110 n-type diffusion layer
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4762595AJP3079003B2 (en) | 1995-03-07 | 1995-03-07 | INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUIT |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4762595AJP3079003B2 (en) | 1995-03-07 | 1995-03-07 | INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUIT |
| Publication Number | Publication Date |
|---|---|
| JPH08238773Atrue JPH08238773A (en) | 1996-09-17 |
| JP3079003B2 JP3079003B2 (en) | 2000-08-21 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4762595AExpired - Fee RelatedJP3079003B2 (en) | 1995-03-07 | 1995-03-07 | INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUIT |
| Country | Link |
|---|---|
| JP (1) | JP3079003B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6890066B2 (en) | 2003-05-22 | 2005-05-10 | Lexmark International, Inc. | Inkjet printer having improved ejector chip |
| JP2012051237A (en)* | 2010-09-01 | 2012-03-15 | Ricoh Co Ltd | Droplet discharging head, ink cartridge and image forming apparatus |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6890066B2 (en) | 2003-05-22 | 2005-05-10 | Lexmark International, Inc. | Inkjet printer having improved ejector chip |
| JP2012051237A (en)* | 2010-09-01 | 2012-03-15 | Ricoh Co Ltd | Droplet discharging head, ink cartridge and image forming apparatus |
| Publication number | Publication date |
|---|---|
| JP3079003B2 (en) | 2000-08-21 |
| Publication | Publication Date | Title |
|---|---|---|
| US5850242A (en) | Recording head and recording apparatus and method of manufacturing same | |
| US6056392A (en) | Method of producing recording head | |
| US5648804A (en) | Compact inkjet substrate with centrally located circuitry and edge feed ink channels | |
| JP3237881B2 (en) | Thermal jet print module manufacturing method | |
| US5681764A (en) | Method for forming a bipolar integrated ink jet printhead driver | |
| JPH0688414B2 (en) | Inkjet printhead | |
| JPH0785931B2 (en) | Inkjet print head | |
| JPH07290706A (en) | Thermal ink heater array using rectifying material | |
| EP0378439B1 (en) | Recording head | |
| US5144341A (en) | Thermal ink jet drivers device design/layout | |
| US5567630A (en) | Method of forming an ink jet recording device, and head using same | |
| JPH04211953A (en) | Recording head, substrate therefor and ink jet recording apparatus | |
| JPH0460832B2 (en) | ||
| CN106660366B (en) | Method of manufacturing fluid ejection chip, printhead, fluid ejection chip, and inkjet printer | |
| EP0401440B1 (en) | Monolithic silicon integrated circuit chip for a thermal ink jet printer | |
| JP3079003B2 (en) | INK JET PRINT HEAD, ITS MANUFACTURING METHOD, AND DRIVE CIRCUIT | |
| JPH03224741A (en) | Recording head and ink jet recording device | |
| EP0659564B1 (en) | Ink jet head cartridge and ink jet apparatus | |
| US4475119A (en) | Integrated circuit power transmission array | |
| JP2708557B2 (en) | Element substrate for liquid jet recording head, liquid jet recording head, head cartridge and recording apparatus | |
| JPH08300661A (en) | Recording head, recording apparatus and production thereof | |
| JPS608956B2 (en) | Diode array for thermal head | |
| KR930011861B1 (en) | Recording head | |
| JP3270740B2 (en) | Recording head, substrate for recording head, and ink jet recording apparatus | |
| JPH03293147A (en) | Recording head, substrate for recording head and ink jet recording device |
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20080616 Year of fee payment:8 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090616 Year of fee payment:9 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090616 Year of fee payment:9 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100616 Year of fee payment:10 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110616 Year of fee payment:11 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120616 Year of fee payment:12 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120616 Year of fee payment:12 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130616 Year of fee payment:13 | |
| LAPS | Cancellation because of no payment of annual fees |