【発明の詳細な説明】 産業上の利用分野 この発明は、たとえば、サーボ制御装置の回転検出器
などから与えられる変動する直流電圧成分または直流電
流成分に重畳された交流電圧または電流を直流レベルの
変動に無関係に交流成分波形のみの絶対値波形変換に好
適な波形変換回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AC voltage or current superimposed on a fluctuating DC voltage component or DC current component provided from a rotation detector of a servo control device or the like, for example. The present invention relates to a waveform conversion circuit suitable for absolute value waveform conversion of only an AC component waveform regardless of fluctuations.
従来の技術 第３図は、変動する直流成分を伴う交流信号の波形変
換を行う場合の従来の波形変換回路の一例を示してい
る。すなわち、入力端子２に加えられる変動直流成分を
伴った交流信号は、利得制御回路４で増幅された後、コ
ンデンサ６で直流成分を除し、かつ、抵抗８でその中点
電位が設定された後、絶対値回路10に加えられ、出力端
子12には交流信号を全波整流した形で与えられる絶対値
波形が現れる。2. Description of the Related Art FIG. 3 shows an example of a conventional waveform conversion circuit in the case of converting the waveform of an AC signal with a fluctuating DC component. That is, the AC signal accompanied by the fluctuating DC component applied to the input terminal 2 is amplified by the gain control circuit 4, the DC component is removed by the capacitor 6, and the midpoint potential is set by the resistor 8. After that, an absolute value waveform that is applied to the absolute value circuit 10 and given in the form of full-wave rectification of the AC signal appears at the output terminal 12.
発明が解決しようとする問題点 このような積分回路による場合には、つぎのような不
都合がある。Problems to be Solved by the Invention The use of such an integrating circuit has the following disadvantages.
（ａ） 直流成分の除去のための交流カップリングとし
てのコンデンサが必要であるとともに、コンデンサを設
置しているため、低周波の波形変換が困難であり、処理
信号周波数に制限を受ける。(A) A capacitor as an AC coupling for removing a DC component is required, and since a capacitor is installed, it is difficult to convert a low frequency waveform, and the processing signal frequency is limited.
（ｂ） 直流成分を除去するためのコンデンサは、容量
が大きいため、半導体集積回路上の容量素子で充当する
ことが困難であり、他の回路を半導体集積回路で構成し
た場合、コンデンサは外付け部品となり、その接続のた
めの端子（ピン）が必要になる。(B) Since the capacitor for removing the DC component has a large capacity, it is difficult to apply it by the capacitive element on the semiconductor integrated circuit. When other circuits are configured by the semiconductor integrated circuit, the capacitor is externally attached. It becomes a component and requires terminals (pins) for its connection.
そこで、この発明は、抵抗による中点処理の不都合を
除くとともに、周波数特性を改善した波形変換回路を提
供しようとするものである。Therefore, the present invention is intended to provide a waveform conversion circuit that improves the frequency characteristics while eliminating the disadvantage of the midpoint processing due to the resistance.
問題点を解決するための手段 この発明の波形変換回路は、第１図に例示すように、
差動増幅器（26）と、出力回路（28）と、電流バイパス
回路（66、68）と、出力合成回路（73）とを有する波形
変換回路であって、差動増幅器（26）は、エミッタを共
通にしたトランジスタ対（29）を備えており、このトラ
ンジスタ対（29）のベースに信号源から入力信号を加
え、出力回路（28）は、第１の電流ミラー回路（49）、
第２の電流ミラー回路（57）及び第３電流ミラー回路
（61）を備えており、第１の電流ミラー回路（49）は外
部からの制御入力を受けて差動増幅器（26）の動作電流
を増減させて増幅利得を制御し、第２の電流ミラー回路
（57）は差動増幅器（26）の出力電流を取り出して第１
の抵抗（62）に流し、第３の電流ミラー回路は差動増幅
器（26）の出力電流を取り出して第２の抵抗（64）に流
すことにより、これら第１及び第２の抵抗（62、64）に
正側及び負側の波形出力を個別に取り出し、電流バイア
ス回路（66、68）は第１の電流ミラー回路（49）を構成
する第１のトランジスタ（70）及び第２のトランジスタ
（72）を備えており、第１のトランジスタ（70）は第１
の抵抗（62）に並列に接続し、第２のトランジスタ（7
2）は第２の抵抗（64）に並列に接続し、これら第１及
び第２のトランジスタ（70、72）により出力回路（28）
から直流電流分を除去し、出力合成回路（73）は、第１
及び第２のバッファ回路（74、76）を備えており、第１
のバッファ回路（74）は第１の抵抗（62）に得られる差
動出力を取り出し、第１のバッファ回路（74）は第２の
抵抗（64）に得られる差動出力を取り出すことにより、
これら差動出力から正負の波形出力を合成するものであ
る。Means for Solving the Problems The waveform conversion circuit of the present invention, as shown in FIG.
A waveform conversion circuit having a differential amplifier (26), an output circuit (28), a current bypass circuit (66, 68), and an output synthesis circuit (73), wherein the differential amplifier (26) has an emitter. A transistor pair (29) that is common to the two, and an input signal from a signal source is applied to the base of the transistor pair (29), and the output circuit (28) has a first current mirror circuit (49),
The second current mirror circuit (57) and the third current mirror circuit (61) are provided, and the first current mirror circuit (49) receives the control input from the outside and the operating current of the differential amplifier (26). Is controlled to control the amplification gain, and the second current mirror circuit (57) takes out the output current of the differential amplifier (26) and outputs the first current mirror circuit (57).
To the resistance (62) of the differential amplifier (26), and the third current mirror circuit extracts the output current of the differential amplifier (26) and supplies the output current to the second resistance (64). The positive and negative side waveform outputs are individually taken out at 64), and the current bias circuits (66, 68) form the first current mirror circuit (49) with the first transistor (70) and the second transistor (70). 72) and the first transistor (70) is the first
Connected in parallel to the resistor (62) of the second transistor (7
2) is connected in parallel to the second resistor (64), and the output circuit (28) is formed by these first and second transistors (70, 72).
The direct current component is removed from the output synthesis circuit (73),
And a second buffer circuit (74, 76).
The buffer circuit (74) of (1) takes out the differential output obtained at the first resistor (62), and the first buffer circuit (74) takes out the differential output obtained at the second resistor (64) of
Positive and negative waveform outputs are synthesized from these differential outputs.
作 用 したがって、この発明は、差動増幅器の利得制御のた
めの動作電流の加減に応じて、差動増幅器の出力回路に
現れる出力中の動作電流分、すなわち、直流電流分を除
去し、交流信号波形のみを取り出して絶対値波形に変換
する。Therefore, according to the present invention, the operating current component in the output appearing in the output circuit of the differential amplifier, that is, the direct current component is removed according to the adjustment of the operating current for gain control of the differential amplifier, and the alternating current is removed. Extract only the signal waveform and convert it to an absolute value waveform.
実施例 以下、この発明の実施例を図面を参照して詳細に説明
する。Embodiment Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
第１図はこの発明の波形変換回路の実施例を示してい
る。FIG. 1 shows an embodiment of the waveform conversion circuit of the present invention.
第１図において、波形変換すべき信号波形を発生する
信号源としてホール素子25が設置されており、このホー
ル素子25に発生した信号は差動増幅器26に加えられ、そ
の差動出力は出力回路28から取り出される。In FIG. 1, a hall element 25 is installed as a signal source for generating a signal waveform to be waveform-converted, the signal generated in the hall element 25 is added to a differential amplifier 26, and its differential output is an output circuit. Taken from 28.
ホール素子25は、たとえば、サーボモータ制御の回転
検出器して用いられ、モータの回転軸に取り付けられた
回転磁極からの交番磁界を受ける部位に設置される。こ
のホール素子25の電流端子間には、ホール電流を流すた
めの電圧源27が接続されており、ホール素子25には回転
磁極からの交番磁界によって交流電圧が発生し、その交
流信号の周波数は、モータの回転数に対応したものとな
る。The hall element 25 is used, for example, as a rotation detector controlled by a servo motor, and is installed in a portion that receives an alternating magnetic field from a rotating magnetic pole attached to the rotating shaft of the motor. A voltage source 27 for flowing a hall current is connected between the current terminals of the hall element 25, and an alternating voltage is generated in the hall element 25 by the alternating magnetic field from the rotating magnetic poles, and the frequency of the alternating signal is , Corresponding to the number of rotations of the motor.
差動増幅器26は、トランジスタ対29を成すトランジス
タ30、32のエミッタ間に抵抗34、36を接続し、これら抵
抗34、36の中間接続点と接地側ラインとの間にトランジ
スタ38を接続したものであり、トランジスタ38に流れる
動作電流IOで増幅利得が調整される電流制御利得可変増
幅器を構成している。抵抗34、36は、差動増幅器26の直
線性を拡大させるために設置されている。The differential amplifier 26 has resistors 34 and 36 connected between the emitters of the transistors 30 and 32 forming a transistor pair 29, and a transistor 38 connected between the intermediate connection point of these resistors 34 and 36 and the ground side line. And constitutes a current control gain variable amplifier whose amplification gain is adjusted by the operating current IO flowing through the transistor 38. The resistors 34 and 36 are installed to increase the linearity of the differential amplifier 26.
この差動増幅器26のトランジスタ30、32のベースに
は、個別に一定のバイアス電圧が加えられているととも
に、ホール素子25が発生した交流電圧が加えられてい
る。すなわち、トランジスタ30、32に加えられるバイア
ス電圧は、抵抗40、42の分圧回路で形成され、電源端子
46と接地側ラインとの間に印加される電圧Vccを抵抗4
0、42の抵抗比によって分圧形成しており、トランジス
タ32には抵抗40、42の分圧点から直接に印加され、トラ
ンジスタ30にはその分圧点から抵抗44を介して加えられ
ている。A constant bias voltage is individually applied to the bases of the transistors 30 and 32 of the differential amplifier 26, and an AC voltage generated by the Hall element 25 is applied. That is, the bias voltage applied to the transistors 30 and 32 is formed by the voltage dividing circuit of the resistors 40 and 42, and
Resistor 4 is applied to the voltage Vcc applied between 46 and the ground side line.
The voltage is divided by the resistance ratio of 0 and 42. The voltage is directly applied to the transistor 32 from the voltage dividing point of the resistors 40 and 42, and is applied to the transistor 30 from the voltage dividing point via the resistor 44. .
また、トランジスタ38、48は第１の電流ミラー回路49
を構成しており、制御入力端子50に図示していない制御
回路から制御電流IOが与えられると、この制御電流I
Oは、抵抗52を介してトラジスタ48に流れ込むととも
に、カレントミラー効果によってトランジスタ38に流
れ、差動増幅器26の動作電流となる。したがって、制御
電流IOの増減によって差動増幅器26の増幅利得が制御さ
れる。Further, the transistors 38 and 48 are the first current mirror circuit 49.
When a control current IO is applied to the control input terminal 50 from a control circuit (not shown), the control current IO
O flows into the transistor 48 through the resistor 52 and also flows into the transistor 38 due to the current mirror effect, and becomes the operating current of the differential amplifier 26. Therefore, the amplification gain of the differential amplifier 26 is controlled by increasing / decreasing the control current IO.
この差動増幅器26の差動出力を取り出すための出力回
路28は、トランジスタ54、56、58、60、第１及び第２の
抵抗62、64で構成されている。トランジスタ54、56はト
ランジスタ30に対する能動負荷を成す第２の電流ミラー
回路57であり、また、トランジスタ58、60はトランジス
タ32に対する能動負荷を成す第３の電流ミラー回路61で
あり、それぞれトランジスタ30、32に流れる差動電流を
カレントミラー効果によって取り出し、抵抗62、64を介
して接地側ラインに放流する。The output circuit 28 for taking out the differential output of the differential amplifier 26 is composed of transistors 54, 56, 58, 60 and first and second resistors 62, 64. Transistors 54 and 56 are a second current mirror circuit 57 that forms an active load on transistor 30, and transistors 58 and 60 are a third current mirror circuit 61 that forms an active load on transistor 32, which are transistors 30, The differential current flowing in 32 is taken out by the current mirror effect and discharged to the ground side line via resistors 62 and 64.
そして、各抵抗62、64には、出力回路28に流れる直流
電流分を接地側に放流する電流バイパス回路66、68が個
別に形成されている。この実施例の場合、電流バイパス
回路66は第１のトランジスタ70、電流バイパス回路68は
第２のトランジスタ72で構成され、各トランジスタ70、
72はトランジスタ48と電流ミラー回路を構成している。
すなわち、各トランジスタ70、72のエミッタ面積は、ト
ランジスタ48のエミッタ面積の1/2に設定されており、
制御入力端子50から加えられた電流IOは、差動増幅器26
に対する動作電流になるとともに、出力回路28の差動出
力に含まれる直流電流分は、トランジスタ70、72によっ
て減算されるようになっている。このため、抵抗62、64
には、差動出力中の交流信号分のみが発生し、たとえ
ば、抵抗62には交流信号の正相分、抵抗64には交流信号
の逆相分の反転出力が発生する。Further, each of the resistors 62 and 64 is individually formed with a current bypass circuit 66 or 68 for discharging a direct current component flowing through the output circuit 28 to the ground side. In this embodiment, the current bypass circuit 66 is composed of the first transistor 70 and the current bypass circuit 68 is composed of the second transistor 72.
72 constitutes a current mirror circuit with the transistor 48.
That is, the emitter area of each transistor 70, 72 is set to 1/2 of the emitter area of the transistor 48,
The current IO applied from the control input terminal 50 is applied to the differential amplifier 26
In addition to the operating current for, the direct current component included in the differential output of the output circuit 28 is subtracted by the transistors 70 and 72. Therefore, the resistors 62, 64
Generates only the AC signal component in the differential output. For example, the resistor 62 generates the inverted output of the AC signal in the positive phase and the resistor 64 generates the inverted output in the opposite phase of the AC signal.
各抵抗62、64に発生した信号成分は出力合成回路73に
加えられ、抵抗62、64に個別に発生した半波整流波形が
合成される。すなわち、各抵抗62、64に発生した信号成
分は、個別に第１及び第２のバッファ回路としての演算
増幅器74、76の非反転入力端子（＋）に加えられてい
る。演算増幅器74の出力端子とその反転入力端子（−）
との間には抵抗78が接続されており、演算増幅器74は全
帰還増幅器を構成している。同様に、演算増幅器76の出
力端子とその反転入力端子（−）との間には抵抗80が接
続され、演算増幅器76も全帰還増幅器を構成している。
各演算増幅器74、76の出力端子間には抵抗82、84が接続
され、これら抵抗82、84の中間点に発生する信号成分は
第３のバッファ回路としての演算増幅器86の非反転入力
端子（＋）に加えられている。演算増幅器86の出力端子
と反転入力端子（−）との間には抵抗88が接続され、演
算増幅器86は全帰還増幅器を構成し、演算増幅器86の出
力は絶対値波形出力として出力端子90a、90bから取り出
される。The signal components generated in the resistors 62 and 64 are added to the output synthesizing circuit 73, and the half-wave rectified waveforms individually generated in the resistors 62 and 64 are synthesized. That is, the signal components generated in the resistors 62 and 64 are individually applied to the non-inverting input terminals (+) of the operational amplifiers 74 and 76 as the first and second buffer circuits. Output terminal of operational amplifier 74 and its inverting input terminal (-)
A resistor 78 is connected between and, and the operational amplifier 74 constitutes a total feedback amplifier. Similarly, a resistor 80 is connected between the output terminal of the operational amplifier 76 and its inverting input terminal (−), and the operational amplifier 76 also constitutes a total feedback amplifier.
Resistors 82 and 84 are connected between the output terminals of the operational amplifiers 74 and 76, and the signal component generated at the intermediate point between the resistors 82 and 84 is the non-inverting input terminal ( +) Has been added. A resistor 88 is connected between the output terminal of the operational amplifier 86 and the inverting input terminal (-), the operational amplifier 86 constitutes a total feedback amplifier, and the output of the operational amplifier 86 is an output terminal 90a as an absolute value waveform output, Taken out of 90b.
以上の構成に基づき、その動作を第２図を参照して説
明する。Based on the above configuration, the operation will be described with reference to FIG.
第２図のＡは、ホール素子25で得られた交流電圧波形
を示し、この交流電圧はトランジスタ30、32のベース間
に加えられる。2A shows an AC voltage waveform obtained by the Hall element 25, and this AC voltage is applied between the bases of the transistors 30 and 32.
ここで、制御入力端子50からの制御電流IOが電流IO1
から電流IO2に減少し、差動増幅器26の増幅利得が変更
された場合を想定すると、第２図のＡに示す交流電圧の
印加に対応し、トランジスタ30のコレクタ側には第２図
のＢに示す電流、トランジスタ32のコレクタ側には第２
図のＣに示す電流がそれぞれ流れる。この場合、各電流
は、制御電流IO1、IO2の1/2の電流IO1/2、IO2/2に交流
成分が重畳した信号電流で与えられる。これらの信号電
流は、トランジスタ54とトランジスタ56、トランジスタ
58とトランジスタ60のカレントミラー効果によって、ト
ランジスタ30に流れる電流と同様の電流がトランジスタ
56に流れるとともに、トランジスタ32に流れる電流と同
様の電流がトランジスタ60に流れる。この場合、トラン
ジスタ70、72の各エミッタ面積は、トランジスタ48のエ
ミッタ面積の1/2に設定されているので、トランジスタ4
8に流れる制御電流IO1、IO2は、カレントミラー効果に
よって、トランジスタ70、72にはIO1/2、IO2/2の電流吸
い込みが行われる。したがって、トランジスタ56、60に
流れる信号電流中の直流電流分IO1/2、IO2/2は、バイパ
ス回路66、68のトランジスタ70、72を介して接地ライン
側に放流される。Here, the control current IO from the control input terminal 50 is the current IO1
Assuming a case where the amplification gain of the differential amplifier 26 is changed from the current IO2 to the current IO2 , it corresponds to the application of the AC voltage shown in A of FIG. 2, and the collector side of the transistor 30 is shown in FIG. The current shown in B, the second on the collector side of the transistor 32
The currents shown in C in the figure respectively flow. In this case, each current is given as a signal current in which an AC component is superimposed on the currents IO1 / 2 and IO2 / 2 which are 1/2 of the control currents IO1 and IO2 . These signal currents will
Due to the current mirror effect of 58 and transistor 60, a current similar to the current flowing in transistor 30
A current similar to that flowing through the transistor 32 flows through the transistor 60 while flowing through the transistor 56. In this case, the emitter area of each of the transistors 70 and 72 is set to 1/2 of the emitter area of the transistor 48.
The control currents IO1 and IO2 flowing in 8 are absorbed into the transistors 70 and 72 by IO1 / 2 and IO2 / 2 due to the current mirror effect. Therefore, the DC current components IO1 / 2 and IO2 / 2 in the signal currents flowing in the transistors 56 and 60 are discharged to the ground line side via the transistors 70 and 72 of the bypass circuits 66 and 68.
この結果、抵抗62、64には、トランジスタ56、60に流
れる信号電流中の交流電流分のみが流れて電圧降下が発
生し、抵抗62には第２図のＤに示す半波整流波形の電
圧、抵抗64には第２図のＥに示す半波整流波形の電圧が
発生する。As a result, only the alternating current component of the signal current flowing in the transistors 56 and 60 flows in the resistors 62 and 64, and a voltage drop occurs, and the voltage of the half-wave rectified waveform shown in D of FIG. A voltage having a half-wave rectified waveform shown by E in FIG. 2 is generated in the resistor 64.
これら各電圧波形は、出力合成回路73に加えられて合
成され、出力端子90a、90bには、第２図のＦに示すよう
に、合成出力である絶対値信号が取り出される。These respective voltage waveforms are added to the output synthesizing circuit 73 and are synthesized, and the absolute value signals which are synthesized outputs are taken out from the output terminals 90a and 90b, as shown by F in FIG.
したがって、制御電流IOがIO1〜IO2のように加減され
て差動増幅器26の増幅利得が制御された場合、その出力
側には増幅利得に応じた直流電流分が現れるが、この直
流電流分は、バイパス回路66、68が設置されていない場
合には、出力波形の一部を成して絶対値波形を形成する
上での障害となるのに対し、増幅利得の制御に応じて電
流吸い込み能力が与えられるバイパス回路66、68によっ
て抜き取られることにより、差動増幅器26の増幅利得が
制御電流IOによってどのように制御されても、出力回路
28に現れる出力は交流信号成分のみとなり、直流電流分
の影響を受けることなく、その交流信号は全体値信号波
形に高精度に変換されることになる。Therefore, when the control current IO is adjusted like IO1 to IO2 to control the amplification gain of the differential amplifier 26, a DC current component corresponding to the amplification gain appears on the output side, but this DC When the bypass circuits 66 and 68 are not installed, the current component becomes a hindrance in forming an absolute value waveform by forming a part of the output waveform, whereas it depends on the control of the amplification gain. No matter how the amplification gain of the differential amplifier 26 is controlled by the control current IO by being extracted by the bypass circuits 66 and 68 that are provided with the current sinking ability, the output circuit
The output appearing at 28 is only the AC signal component, and the AC signal is converted into the overall value signal waveform with high accuracy without being affected by the DC current component.
また、第１図に示す回路からも明らかなように、直流
回路のみで構成されるので、半導体集積回路化が容易で
あり、たとえば、サーボ制御回路などに用いて安定した
位相余裕を取ることができる。Further, as is clear from the circuit shown in FIG. 1, since it is composed of only a DC circuit, it is easy to integrate it into a semiconductor integrated circuit and, for example, it is possible to obtain a stable phase margin by using it in a servo control circuit or the like. it can.
発明の効果 以上説明したように、この発明によれば、次のような
効果が得られる。EFFECTS OF THE INVENTION As described above, according to the present invention, the following effects can be obtained.
（ａ） 差動増幅器の利得制御のための動作電流の調整
に応じて、差動増幅器の出力回路に現れる出力中の動作
電流分、すなわち、直流電流分を除去し、交流信号波形
のみを取出して絶対値波形に変換することができる。(A) The operating current component in the output appearing in the output circuit of the differential amplifier, that is, the direct current component is removed according to the adjustment of the operating current for controlling the gain of the differential amplifier, and only the AC signal waveform is extracted. Can be converted into an absolute value waveform.
（ｂ） 直流回路のみで増幅利得の制御を必要とする絶
対値演算処理が可能であり、半導体集積回路化が容易に
なる。(B) The absolute value calculation process requiring the control of the amplification gain can be performed only by the DC circuit, and the semiconductor integrated circuit can be easily realized.
（ｃ） 大容量のコンデンサなどを必要としないので、
周波数特性が良好になり、たとえば、サーボ制御に応用
した場合、安定した位相余裕が得られる。(C) Since it does not require a large capacity capacitor,
The frequency characteristics become good, and when applied to servo control, for example, a stable phase margin can be obtained.
第１図はこの発明の波形変換回路の実施例を示す回路
図、第２図はその動作波形を示す説明図、第３図は従来
の波形変換回路を示すブロック図である。 26……差動増幅器 28……出力回路 29……トラジスタ対 49……第１の電流ミラー回路 57……第２の電流ミラー回路 61……第３の電流ミラー回路 62……第１の抵抗 64……第２の抵抗 66,68……電流バイパス回路 70……第１のトランジスタ 72……第２のトランジスタ 73……出力合成回路 74……演算増幅器（第１のバッファ回路） 76……演算増幅器（第２のバッファ回路） 86……演算増幅器（第３のバッファ回路）FIG. 1 is a circuit diagram showing an embodiment of a waveform conversion circuit of the present invention, FIG. 2 is an explanatory diagram showing its operation waveform, and FIG. 3 is a block diagram showing a conventional waveform conversion circuit. 26 …… Differential amplifier 28 …… Output circuit 29 …… Transistor pair 49 …… First current mirror circuit 57 …… Second current mirror circuit 61 …… Third current mirror circuit 62 …… First resistance 64 …… Second resistor 66,68 …… Current bypass circuit 70 …… First transistor 72 …… Second transistor 73 …… Output synthesis circuit 74 …… Operational amplifier (first buffer circuit) 76 …… Operational amplifier (second buffer circuit) 86 ... Operational amplifier (third buffer circuit)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219770AJPH0823786B2 (en) | 1984-10-19 | 1984-10-19 | Waveform conversion circuit |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219770AJPH0823786B2 (en) | 1984-10-19 | 1984-10-19 | Waveform conversion circuit |
| Publication Number | Publication Date |
|---|---|
| JPS6198422A JPS6198422A (en) | 1986-05-16 |
| JPH0823786B2true JPH0823786B2 (en) | 1996-03-06 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219770AExpired - LifetimeJPH0823786B2 (en) | 1984-10-19 | 1984-10-19 | Waveform conversion circuit |
| Country | Link |
|---|---|
| JP (1) | JPH0823786B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660497A (en)* | 1979-10-22 | 1981-05-25 | Matsushita Electric Industrial Co Ltd | Gate circuit |
| JPS57160207A (en)* | 1981-03-27 | 1982-10-02 | Pioneer Electronic Corp | Voltage-controlled attenuator |
| JPS58115910A (en)* | 1981-12-29 | 1983-07-09 | Matsushita Electric Ind Co Ltd | control circuit |
| Publication number | Publication date |
|---|---|
| JPS6198422A (en) | 1986-05-16 |
| Publication | Publication Date | Title |
|---|---|---|
| JPH0152783B2 (en) | ||
| US5258723A (en) | Integrated instrumentation amplifier with integrated frequency-compensating capacitance | |
| JPS6133708Y2 (en) | ||
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH0823786B2 (en) | Waveform conversion circuit | |
| JPS6359197B2 (en) | ||
| JP2546057B2 (en) | Amplitude detection circuit | |
| JPH07105662B2 (en) | Multi-function differential amplifier | |
| JPS61140210A (en) | Signal processing circuit | |
| JPH0233387Y2 (en) | ||
| JPH0231894B2 (en) | ||
| JP3179204B2 (en) | Impedance conversion circuit | |
| JP2629380B2 (en) | AGC circuit | |
| JPH0225286B2 (en) | ||
| JPS61295701A (en) | Differential amplifier circuit type detector | |
| JPS6121857Y2 (en) | ||
| JPH04129409A (en) | Semiconductor integrated circuit | |
| JP3809716B2 (en) | Voltage-current conversion circuit | |
| JP2621573B2 (en) | Signal suppression circuit | |
| JPS6216015Y2 (en) | ||
| JPS5928285B2 (en) | phase inversion circuit | |
| JPH0622177Y2 (en) | Flow measuring device | |
| JPH063469B2 (en) | Bipolar voltage detection circuit | |
| JPH0637449Y2 (en) | Reference voltage generator | |
| JP2609617B2 (en) | Current generation circuit |