【０００１】[0001]
【産業上の利用分野】本発明は、ガラス等の絶縁基板、
あるいは各種基板上に形成された絶縁性被膜上に設けら
れた非単結晶珪素膜を用いた絶縁ゲイト構造を有する半
導体装置、例えば、薄膜トランジスタ（ＴＦＴ）や薄膜
ダイオード（ＴＦＤ）、またはそれらを応用した薄膜集
積回路、特にアクティブ型液晶表示装置（液晶ディスプ
レー）用薄膜集積回路、およびその作製方法に関するも
のである。BACKGROUND OF THE INVENTION The present invention relates to an insulating substrate such as glass,
Alternatively, a semiconductor device having an insulating gate structure using a non-single-crystal silicon film provided on an insulating film formed on various substrates, for example, a thin film transistor (TFT) or a thin film diode (TFD), or an application thereof is applied. The present invention relates to a thin film integrated circuit, in particular, an active type liquid crystal display (liquid crystal display) thin film integrated circuit, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】近年、ガラス等の絶縁基板上にＴＦＴを
有する半導体装置、例えば、ＴＦＴを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー等が開
発されている。2. Description of the Related Art In recent years, semiconductor devices having TFTs on an insulating substrate such as glass, for example, active type liquid crystal display devices using TFTs for driving pixels and image sensors have been developed.
【０００３】これらの装置に用いられるＴＦＴには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）か
らなるものと結晶性を有する珪素半導体からなるものの
２つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるＴＦＴの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。Thin film silicon semiconductors are generally used for TFTs used in these devices. The thin-film silicon semiconductor is roughly classified into two, that is, an amorphous silicon semiconductor (a-Si) and a crystalline silicon semiconductor. Amorphous silicon semiconductors are the most commonly used because they have a low manufacturing temperature, can be relatively easily manufactured by the vapor phase method, and have high mass productivity. Since it is inferior to the silicon semiconductors it has,
In order to obtain higher speed characteristics in the future, establishment of a method for manufacturing a TFT made of a crystalline silicon semiconductor has been strongly demanded. As the crystalline silicon semiconductor, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, semi-amorphous silicon having an intermediate state between crystalline and amorphous are known. .
【０００４】これらの珪素膜を用いて絶縁ゲイト構造を
得るには、珪素膜表面に何らかの手段によって界面特性
の優れたゲイト絶縁膜を形成する必要があった。例え
ば、石英基板のように高温に耐える基板上であれば、熱
酸化法を用いてゲイト絶縁膜を得ることができた。（例
えば、特公平３−７１７９３）しかし、石英基板は高価
であり、かつ、融点が高いために大面積化が困難である
ということで、融点が低くてより量産性に優れ、安価な
他のガラス材料（例えば、コーニング７０５９番）を基
板として使用することが望まれた。しかし、より安価な
ガラス基板材料は、歪み点（歪み温度ともいう）が、７
５０℃以下、一般的には５５０〜６５０℃で、通常の方
法で熱酸化膜を得るだけの高温に基板が耐えないという
問題があった。そのため、より低温で形成できる物理的
気相成長法（ＰＶＤ法、例えばスパッタ法）や化学的気
相成長法（ＣＶＤ法、例えばプラズマＣＶＤ法、光ＣＶ
Ｄ法等）によってゲイト絶縁膜が形成された。In order to obtain an insulating gate structure using these silicon films, it is necessary to form a gate insulating film having excellent interface characteristics on the surface of the silicon film by some means. For example, a gate insulating film could be obtained by using a thermal oxidation method on a substrate such as a quartz substrate that can withstand high temperatures. (For example, Japanese Patent Publication No. 3-71793) However, since the quartz substrate is expensive and it is difficult to increase the area due to its high melting point, it has a low melting point, is excellent in mass productivity, and is inexpensive. It was desired to use a glass material (eg Corning # 7059) as the substrate. However, the more inexpensive glass substrate material has a strain point (also called strain temperature) of 7
There is a problem that the substrate cannot withstand the high temperature of 50 ° C. or lower, generally 550 to 650 ° C., which is sufficient to obtain a thermal oxide film by a usual method. Therefore, a physical vapor deposition method (PVD method, for example, sputtering method) or a chemical vapor deposition method (CVD method, for example, plasma CVD method, optical CV) that can be formed at a lower temperature.
The gate insulating film was formed by the D method or the like).
【０００５】しかしながら、これらＰＶＤ法、ＣＶＤ法
によって作製した絶縁膜はピンホールが多く、また、界
面特性も良くなかった。さらにホットキャリヤ等の注入
に対しても弱く、電荷捕獲中心等が形成されやすかっ
た。このため、ＴＦＴとした場合の電界移動度やサブス
レシュホールド特性値（Ｓ値）が、良くないという問題
点、あるいはゲイト電極のリーク電流が多く、劣化がひ
どく、歩留りが低いという問題点があった。特にもとも
と移動度の小さな非晶質珪素を用いたＴＦＴの場合に
は、このようなゲイト絶縁膜の特性はあまり問題となら
なかったが、移動度の高い結晶性の珪素膜を用いたＴＦ
Ｔでは、珪素膜自体よりもゲイト絶縁膜の特性の方が大
きな問題となった。However, the insulating films produced by the PVD method and the CVD method have many pinholes and the interface characteristics are not good. Further, it was weak against injection of hot carriers and the like, and easily formed charge trap centers and the like. Therefore, there are problems that the electric field mobility and the subthreshold characteristic value (S value) in the case of a TFT are not good, or that the leakage current of the gate electrode is large and the deterioration is severe and the yield is low. It was In particular, in the case of a TFT that originally uses amorphous silicon having a low mobility, such characteristics of the gate insulating film did not pose a problem, but a TF using a crystalline silicon film having a high mobility is used.
At T, the characteristics of the gate insulating film became a greater problem than the silicon film itself.
【０００６】[0006]
【発明が解決しようとする課題】本発明は、上記の問題
を解決する手段を提供するものである。すなわち、結晶
性珪素膜を用いて、特性、信頼性、歩留りに優れたＴＦ
Ｔの作製方法を提供する場合において、特に基板材料に
影響を与えない条件のもとで、ゲイト絶縁膜の作製方法
やゲイト絶縁膜の構造を提供することを課題とする。SUMMARY OF THE INVENTION The present invention provides means for solving the above problems. That is, by using a crystalline silicon film, TF excellent in characteristics, reliability and yield is obtained.
In the case of providing the manufacturing method of T, it is an object to provide a manufacturing method of the gate insulating film and a structure of the gate insulating film under conditions that do not particularly affect the substrate material.
【０００７】[0007]
【課題を解決するための手段】本発明では、珪素膜を酸
素と水素の反応（一般的には水素／酸素＝１．０〜１．
９の割合で混合し、反応せしめる方法。特にパイロジェ
ニック反応方法）または、水（水蒸気）を含んだ雰囲気
において５００〜７５０℃、好ましくは５５０〜６５０
℃で加熱することによって、珪素膜を酸化させることに
よって、珪素膜の厚さを初期の状態から５０Å減少さ
せ、結果として珪素膜の表面の汚れを酸化によって除去
する。そして、このようにして活性層の表面に得られた
酸化珪素を主成分とする絶縁膜を形成し、これをゲイト
絶縁膜として用いる。酸化の温度は使用する基板の種類
によって決定すればよく、代表的なガラス基板であるコ
ーニング社７０５９番基板では、５５０〜６００℃が適
当であった。本発明では、基板は、コーニング社７０５
９番ガラス（無アルカリ、ホウ珪酸ガラス）に代表され
るような歪み温度（歪み点）が７５０℃以下、代表的に
は５５０〜６５０℃の各種ガラス基板とする。According to the present invention, a silicon film is reacted with oxygen and hydrogen (generally hydrogen / oxygen = 1.0-1.
A method of mixing and reacting at a ratio of 9. (Pyrogenic reaction method) or 500 to 750 ° C., preferably 550 to 650 in an atmosphere containing water (steam).
By heating the silicon film by heating at 0 ° C., the thickness of the silicon film is reduced by 50Å from the initial state, and as a result, the dirt on the surface of the silicon film is removed by oxidation. Then, an insulating film containing silicon oxide as a main component is formed on the surface of the active layer in this manner, and this is used as a gate insulating film. The oxidation temperature may be determined according to the type of substrate used, and a typical glass substrate, Corning No. 7059 substrate, was 550 to 600 ° C. In the present invention, the substrate is Corning 705.
Strain temperature (strain point) typified by No. 9 glass (non-alkali, borosilicate glass) is 750 ° C. or lower, typically 550 to 650 ° C.
【０００８】本発明では、酸化速度を高めるに、上述の
ように雰囲気に０．１〜１００％の水を添加する。これ
によって乾燥雰囲気に比較して酸化速度を１０倍程度増
加させることができる。図５には、本発明の酸化法（水
蒸気分圧１００％）によって得られる酸化珪素の厚さと
時間の関係を示したものであり、５００〜６５０℃、例
えば、５５０〜６５０℃という低温で珪素膜を全面的に
酸化することが示されている。また、雰囲気中に塩化水
素等が含有されていても、酸化速度向上の上で効果があ
った。In the present invention, in order to increase the oxidation rate, 0.1 to 100% of water is added to the atmosphere as described above. As a result, the oxidation rate can be increased about 10 times as compared with the dry atmosphere. FIG. 5 shows the relationship between the thickness of silicon oxide obtained by the oxidation method of the present invention (steam partial pressure 100%) and time, which is 500 to 650 ° C., for example, 550 to 650 ° C. It has been shown to fully oxidize the film. Further, even if hydrogen chloride or the like was contained in the atmosphere, it was effective in improving the oxidation rate.
【０００９】より酸化速度を向上させるには、１気圧
（大気圧）のみでなく、加圧して１気圧を越え、１５気
圧以下の加圧雰囲気での酸化が好ましい。例えば、１０
気圧の水蒸気雰囲気では、１気圧の水蒸気雰囲気での酸
化に比較して、１０倍の酸化速度が得られる。また、酸
化温度を下げることもできる。図５には１０気圧での酸
化速度の変化も記した。雰囲気に水を含有せしめるに
は、一定の温度に保たれた水をキャリヤガスでバブリン
グする手法が簡便であるが、水の温度を厳密に制御しな
いと、水蒸気の分圧が変動するという欠点を有する。雰
囲気中の水蒸気の分圧を安定化させるには、酸素と水素
を反応させるいわゆるパイロジェニック酸化法を用いれ
ばよい。これは、純粋な水素を燃焼させて水蒸気を生成
する方法で、水素の流入量を制御すれば雰囲気中の水蒸
気の濃度が決定される。In order to further improve the oxidation rate, it is preferable to oxidize not only at 1 atm (atmospheric pressure) but also under a pressurized atmosphere of more than 1 atm and 15 atm or less. For example, 10
In a water vapor atmosphere at atmospheric pressure, an oxidation rate 10 times higher than that in oxidation in a water vapor atmosphere at 1 atmosphere can be obtained. Also, the oxidation temperature can be lowered. FIG. 5 also shows changes in the oxidation rate at 10 atm. A method of bubbling water kept at a constant temperature with a carrier gas is a convenient way to add water to the atmosphere, but if the temperature of the water is not strictly controlled, the partial pressure of water vapor fluctuates. Have. In order to stabilize the partial pressure of water vapor in the atmosphere, a so-called pyrogenic oxidation method in which oxygen and hydrogen are reacted may be used. This is a method in which pure hydrogen is burned to generate steam, and the concentration of steam in the atmosphere is determined by controlling the inflow amount of hydrogen.
【００１０】また、本発明では、上記の酸化工程の後
に、アンモニア（ＮＨ3）、ヒドラジン（Ｎ2Ｈ4）等
の窒化水素、あるいは一酸化二窒素（Ｎ2Ｏ）、一酸化
窒素（ＮＯ）、二酸化窒素（ＮＯ2）等の酸化窒素、も
しくはこれらの混合物を含む雰囲気において、４００〜
７５０℃、好ましくは５５０〜６５０℃でアニールする
ことによって、珪素活性層と酸化珪素絶縁膜の界面、ま
たは、酸化珪素膜中に窒素を添加すると同時に酸化珪素
中の水素を脱気することによるゲイト絶縁膜の特性を改
善する。Further, in the present invention, hydrogen nitride such as ammonia (NH3 ) and hydrazine (N2 H4 ) or nitrous oxide (N2 O) and nitric oxide (NO) are added after the above-mentioned oxidation step. ), Nitrogen dioxide such as nitrogen dioxide (NO2 ), or a mixture thereof, in an atmosphere containing 400 to
A gate formed by annealing at 750 ° C., preferably 550 to 650 ° C., by adding nitrogen to the interface between the silicon active layer and the silicon oxide insulating film or at the same time degassing hydrogen in the silicon oxide. Improves the characteristics of the insulating film.
【００１１】この工程に関しては、酸化窒素（例えば一
酸化二窒素）の雰囲気において、５００〜７５０℃、例
えば５５０〜６５０℃の温度でアニールをおこなった後
に、窒化水素（例えばアンモニア）の雰囲気で再びアニ
ールをおこなうという方法（第１の方法）を採用する
と、より大きな効果が得られた。また、アニール時にＲ
Ｆ放電またはマイクロ波放電をおこなって、プラズマ化
した雰囲気中の酸化窒素、窒化水素を励起し、活性化し
た原子を酸化珪素膜中に０．１〜１０原子％添加させて
も高い効果が得られた。In this step, annealing is performed at a temperature of 500 to 750 ° C., for example, 550 to 650 ° C. in an atmosphere of nitric oxide (for example, dinitrogen monoxide), and then, again in an atmosphere of hydrogen nitride (for example, ammonia). A larger effect was obtained by adopting the method of annealing (first method). Also, when annealing, R
A high effect can be obtained by performing F discharge or microwave discharge to excite nitrogen oxide and hydrogen nitride in a plasma atmosphere and to add activated atoms to the silicon oxide film in an amount of 0.1 to 10 atom%. Was given.
【００１２】一方、酸化窒素、窒化水素雰囲気におい
て、瞬間的に強力な可視光線もしくは近赤外線（好まし
くは波長が０．６〜４μｍ）を基板に照射する方法（ラ
ンプアニール法、ラピッド・サーマル・アニール（ＲＴ
Ａ）もしくはラピッド・サーマル・プロセッシング（Ｒ
ＴＰ）法、以下、第２の方法という）によっても同様な
効果が得られた。第１の方法と第２の方法を組み合わせ
て、すなわち基板を該雰囲気において４００〜７５０℃
に加熱した状態で、ＲＴＰをおこなうと、より多くのＳ
ｉ−Ｎ、Ｏ−Ｎ結合を酸化珪素膜中に形成し、不対結合
手の発生を抑制することにより一層大きな効果が得られ
た。On the other hand, a method of irradiating the substrate with a strong visible light or near infrared ray (preferably having a wavelength of 0.6 to 4 μm) instantaneously in a nitrogen oxide or hydrogen nitride atmosphere (lamp annealing method, rapid thermal annealing) (RT
A) or rapid thermal processing (R)
Similar effects were also obtained by the TP) method, hereinafter referred to as the second method). The first method and the second method are combined, that is, the substrate is 400 to 750 ° C. in the atmosphere.
When RTP is performed in a state where it is heated to
By forming i-N and O-N bonds in the silicon oxide film and suppressing the generation of dangling bonds, a greater effect was obtained.
【００１３】[0013]
【作用】元来、雰囲気に水を含む状態で熱酸化をおこな
うと、水の触媒的な作用によって酸化速度が向上するこ
とが知られていた。そのため、従来において、単結晶半
導体集積回路の素子間の分離のための厚い（〜１μｍ）
絶縁膜を形成する目的で用いられていた。しかし、この
ようにして形成された酸化膜はゲイト絶縁膜には用いら
れないとされていた。これは、酸化珪素中に多量の水素
がＳｉ−Ｈ結合、Ｓｉ−ＯＨ結合という形で残存するた
めである。このＳｉ−Ｈ結合、Ｓｉ−ＯＨ結合は、結合
力が弱く、ホットキャリヤ等のエネルギーの高いキャリ
ヤの注入で、簡単に分断され、Ｓｉ−の不対結合手の発
生による電荷捕獲中心を形成した。このため、ゲイト絶
縁膜中にＳｉ−Ｈ、Ｓｉ−ＯＨ結合結合が多量に存在す
ると、特性が低下するだけでなく、長期の使用において
劣化が著しく信頼性が低かった。It was originally known that when thermal oxidation is performed in a state where water is contained in the atmosphere, the catalytic action of water improves the oxidation rate. Therefore, in the past, the thickness for separating elements of a single crystal semiconductor integrated circuit (up to 1 μm) is large.
It was used for the purpose of forming an insulating film. However, it is said that the oxide film thus formed is not used as a gate insulating film. This is because a large amount of hydrogen remains in the silicon oxide in the form of Si—H bond and Si—OH bond. The Si-H bond and the Si-OH bond have weak bonding force and are easily broken by injection of carriers having high energy such as hot carriers, and a charge trap center is formed by the generation of Si-unpaired bonds. . For this reason, when a large amount of Si—H and Si—OH bond bonds are present in the gate insulating film, not only the characteristics are deteriorated, but also the reliability is remarkably deteriorated during long-term use and the reliability is low.
【００１４】この問題に対して本発明は明確な答えを提
供したものである。すなわち、水を含む雰囲気の熱酸化
によって形成された酸化珪素膜を酸化窒素、窒化水素の
雰囲気において熱的な処理あるいは光処理をおこなうこ
とによって、酸化珪素の特性を改善せしめることができ
た。ここで、酸化窒素と窒化水素では作用が異なること
に注意する必要がある。The present invention provides a clear answer to this problem. That is, the characteristics of silicon oxide could be improved by subjecting a silicon oxide film formed by thermal oxidation in an atmosphere containing water to thermal treatment or light treatment in an atmosphere of nitrogen oxide or hydrogen nitride. It should be noted here that the effects of nitric oxide and hydrogen nitride are different.
【００１５】酸化窒素雰囲気での処理では、酸化珪素中
のＳｉ−Ｈ結合は窒化あるいは酸化され、Ｓｉ≡Ｎ、あ
るいはＳｉ2＝Ｎ−Ｏ結合に変化する。特にこの反応は
酸化珪素と珪素の界面で進行しやすく、結果として窒素
は酸化珪素−珪素界面に集中する。後者においてはＯ原
子の他方の結合手が自由であり、不対結合手となった
り、水素と結合したりするので注意が必要である。そこ
で、再度、アンモニア等の窒化水素中で熱処理すると、
Ｓｉ−Ｎ＝Ｈ2が形成され、安定化する。そして、この
窒素は酸化珪素の内部に比較的均一に添加される。この
ような手段で添加される窒素の量はＳＩＭＳ（二次イオ
ン質量分析）法により、０．１〜１０原子％であること
が明らかになった。In the treatment in a nitrogen oxide atmosphere, the Si-H bond in silicon oxide is nitrided or oxidized and changed into Si≡N or Si2 = N-O bond. In particular, this reaction easily proceeds at the interface between silicon oxide and silicon, and as a result, nitrogen is concentrated at the silicon oxide-silicon interface. In the latter case, the other bond of the O atom is free, and becomes an unpaired bond or bonds with hydrogen, so caution is required. Therefore, when the heat treatment is performed again in hydrogen nitride such as ammonia,
Si-N = H2 is formed, stabilized. Then, this nitrogen is relatively uniformly added to the inside of the silicon oxide. The amount of nitrogen added by such means was found to be 0.1 to 10 atom% by SIMS (secondary ion mass spectrometry) method.
【００１６】一方、窒化水素雰囲気での処理では、Ｓｉ
−Ｈ結合は単純に窒化され、Ｓｉ≡Ｎ、あるいはＳｉ−
Ｎ＝Ｈ2となる。しかし、この反応の確率は小さく、ど
ちらかというとＳｉ＝Ｏ結合を窒化して上記の結合に変
化させる割合が多く、Ｓｉ−Ｈ結合は反応から取り残さ
れる傾向がある。したがって、より反応を促進するには
酸化窒化を用いてＳｉ−Ｈ結合を無くしてから、窒化水
素処理をおこなう方が望ましい。本発明では、酸化珪素
中に０．１〜１０原子％、代表的には、１〜５原子％の
窒素が含有されていることが好ましい。なお、上記の反
応は４００〜７５０℃の熱アニールによっても進行する
が、温度が低いと反応速度は緩やかである。そこで、雰
囲気でＲＦ放電またはマイクロ波放電をおこなうと窒化
水素、酸化窒素のイオンや活性種が生成し、温度を１０
００℃以上に上昇させたのと実質的に同じ効果が得られ
る。同様に、ＲＴＰでも実質的な温度を１０００℃以上
に上昇させることができるので効果がある。On the other hand, in the treatment in a hydrogen nitride atmosphere, Si
-H bond is simply nitrided, Si≡N, or Si-
N = H2 . However, the probability of this reaction is low, rather there is a high rate of nitriding the Si = O bond to change it to the above bond, and the Si-H bond tends to be left out of the reaction. Therefore, in order to further promote the reaction, it is preferable to remove the Si—H bond by using oxynitriding and then perform the hydrogen nitride treatment. In the present invention, it is preferable that silicon oxide contains 0.1 to 10 atomic%, typically 1 to 5 atomic% of nitrogen. Although the above reaction also proceeds by thermal annealing at 400 to 750 ° C., the reaction rate is slow when the temperature is low. Therefore, when RF discharge or microwave discharge is performed in an atmosphere, hydrogen nitride and nitrogen oxide ions and active species are generated, and the temperature is raised to 10
Substantially the same effect as raising the temperature to 00 ° C. or higher is obtained. Similarly, RTP is also effective because the substantial temperature can be raised to 1000 ° C. or higher.
【００１７】[0017]
【実施例】〔実施例１〕図１に本実施例の作製工程の断
面図を示す。まず、基板（コーニング７０５９）１０１
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１０２を形成した。基板は、下地膜の成膜の
前もしくは後に、歪み温度よりも高い温度でアニールを
おこなった後、０．１〜１．０℃／分で歪み温度以下ま
で徐冷すると、その後の温度上昇を伴う工程（本発明の
熱酸化工程およびその後の熱アニール工程を含む）での
基板の収縮が少なく、マスク合わせが用意となる。コー
ニング７０５９基板では、６２０〜６６０℃で１〜４時
間アニールした後、０．０３〜１．０℃／分、好ましく
は、０．１〜０．３℃／分で徐冷し、４００〜５００℃
まで温度が低下した段階で取り出すとよい。[Embodiment] [Embodiment 1] FIG. 1 shows a cross-sectional view of a manufacturing process of this embodiment. First, the substrate (Corning 7059) 101
An underlying film 102 of silicon oxide having a thickness of 2000 Å was formed on the upper surface by a sputtering method. The substrate is annealed at a temperature higher than the strain temperature before or after the formation of the base film, and then gradually cooled to the strain temperature or less at 0.1 to 1.0 ° C./min. The shrinkage of the substrate in the accompanying steps (including the thermal oxidation step of the present invention and the subsequent thermal annealing step) is small, and mask alignment is ready. For the Corning 7059 substrate, after annealing at 620 to 660 ° C. for 1 to 4 hours, it is gradually cooled at 0.03 to 1.0 ° C./min, preferably 0.1 to 0.3 ° C./min, and 400 to 500. ℃
It is recommended to take it out when the temperature has dropped.
【００１８】次に、プラズマＣＶＤ法によって、厚さ５
００〜１５００Å、例えば１０００Åの真性（Ｉ型）の
非晶質珪素膜を成膜した。そして、窒素雰囲気（大気
圧）、６００℃、４８時間アニールして結晶化させ、珪
素膜を１０〜１０００μｍ角の大きさにパターニングし
て、島状の珪素膜（ＴＦＴの活性層）１０３を形成し
た。（図１（Ａ））Next, a thickness of 5 is obtained by the plasma CVD method.
An intrinsic (I-type) amorphous silicon film having a thickness of 00 to 1500 Å, for example 1000 Å, was formed. Then, it is annealed in a nitrogen atmosphere (atmospheric pressure) at 600 ° C. for 48 hours to be crystallized, and the silicon film is patterned into a size of 10 to 1000 μm square to form an island-shaped silicon film (active layer of TFT) 103. did. (Fig. 1 (A))
【００１９】その後、７０〜９０％の水蒸気を含む１気
圧、５００〜７５０℃、代表的には６００℃の酸素雰囲
気を水素／酸素＝１．５〜１．９の比率でパイロジェニ
ック反応法を用いて形成した。かかる雰囲気中におい
て、３〜５時間放置することによって、珪素膜表面を酸
化させ、厚さ５００〜１５００Å、例えば１０００Åの
酸化珪素膜１０４を形成した。注目すべき歯、かかる酸
化により、初期の珪素膜は、その表面が５０Å以上減少
し、結果として、珪素膜の最表面部分の汚染が、珪素−
酸化珪素界面には及ばないようになった、すなわち、清
浄な珪素−酸化珪素界面が得られたことである。酸化珪
素膜の厚さは酸化される珪素膜の２倍であるので、１０
００Åの厚さの珪素膜を酸化して、厚さ１０００Åの酸
化珪素膜を得た場合には、残った珪素膜の厚さは５００
Åということになる。Thereafter, a pyrogenic reaction method was carried out in an oxygen atmosphere containing 70 to 90% of steam at 500 to 750 ° C., typically 600 ° C. at a hydrogen / oxygen ratio of 1.5 to 1.9. Formed using. By standing in this atmosphere for 3 to 5 hours, the surface of the silicon film was oxidized to form a silicon oxide film 104 having a thickness of 500 to 1500 Å, for example, 1000 Å. Notable teeth, such oxidation reduces the surface of the initial silicon film by 50 Å or more, and as a result, the contamination of the outermost surface portion of the silicon film is
This means that the silicon oxide interface was not reached, that is, a clean silicon-silicon oxide interface was obtained. Since the thickness of the silicon oxide film is twice that of the silicon film to be oxidized, 10
When a silicon film having a thickness of 00Å is oxidized to obtain a silicon oxide film having a thickness of 1000Å, the remaining silicon film has a thickness of 500.
It means Å.
【００２０】一般に酸化珪素膜（ゲイト絶縁膜）と活性
層は薄ければ薄いほど移動度の向上、オフ電流の減少と
いう良好な特性が得られる。一方、初期の非晶質珪素膜
の結晶化はその膜厚が大きいほど結晶化させやすい。し
たがって、従来は、活性層の厚さに関して、特性とプロ
セスの面で矛盾が存在していた。本発明はこの矛盾を初
めて解決したものであり、すなわち、結晶化前には非晶
質珪素膜を厚く形成し、良好な結晶性珪素膜を得る。そ
して、次にはこの珪素膜を酸化することによって珪素膜
を薄くし、ＴＦＴとしての特性を向上させるものであ
る。さらに、この熱酸化においては、再結合中心の存在
しやすい非晶質成分、結晶粒界が酸化されやすく、結果
的に活性層中の再結合中心を減少させるという特徴も有
する。このため製品の歩留りが高まる。In general, the thinner the silicon oxide film (gate insulating film) and the active layer are, the better the characteristics of improving the mobility and reducing the off-current can be obtained. On the other hand, in the initial crystallization of the amorphous silicon film, the thicker the film, the easier the crystallization. Therefore, conventionally, regarding the thickness of the active layer, there is a contradiction in terms of characteristics and processes. The present invention solves this contradiction for the first time, that is, a thick amorphous silicon film is formed before crystallization to obtain a good crystalline silicon film. Then, next, the silicon film is thinned by oxidizing the silicon film to improve the characteristics as a TFT. Further, in this thermal oxidation, the amorphous component in which recombination centers are likely to exist and the crystal grain boundaries are easily oxidized, and as a result, the recombination centers in the active layer are reduced. Therefore, the product yield is increased.
【００２１】熱酸化によって酸化珪素膜１０４を形成し
たのち、基板を一酸化二窒素雰囲気（１気圧、１００
％）、６００℃で２時間アニールした。（図１（Ｂ）） 引き続いて、減圧ＣＶＤ法によって、厚さ３０００〜８
０００Å、例えば６０００Åの多結晶珪素（０．０１〜
０．２％の燐を含む）を成膜した。そして、珪素膜をパ
ターニングして、ゲイト電極１０５を形成した。さら
に、この珪素膜をマスクとして自己整合的に、イオンド
ーピング法（プラズマドーピング法とも言う）によっ
て、活性層領域（ソース／ドレイン、チャネルを構成す
る）にＮ導電型を付与する不純物（ここでは燐）を添加
した。ドーピングガスとして、フォスフィン（ＰＨ3 ）
を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶと
した。ドーズ量は１×１０15〜８×１０15ｃｍ-2、例え
ば、５×１０15ｃｍ-2とした。この結果、Ｎ型の不純物
領域１０６と１０７が形成された。After forming the silicon oxide film 104 by thermal oxidation, the substrate is placed in an atmosphere of dinitrogen monoxide (1 atm, 100 atm).
%), And annealed at 600 ° C. for 2 hours. (FIG. 1B) Subsequently, a thickness of 3000 to 8 is obtained by a low pressure CVD method.
000Å, for example, 6000Å polycrystalline silicon (0.01 to
(Containing 0.2% phosphorus). Then, the silicon film was patterned to form the gate electrode 105. Further, by using the silicon film as a mask, an impurity (phosphorus in this case) which imparts N conductivity type to the active layer region (which constitutes a source / drain and a channel) is self-aligned by an ion doping method (also referred to as a plasma doping method). ) Was added. Phosphine (PH3 ) as doping gas
And the acceleration voltage was set to 60 to 90 kV, for example, 80 kV. The dose amount was set to 1 × 1015 to 8 × 1015 cm−2 , for example, 5 × 1015 cm−2 . As a result, N type impurity regions 106 and 107 were formed.
【００２２】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、ＫｒＦエキシマレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2 、
例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜１０
ショット、例えば２ショット照射した。このレーザー光
の照射時に基板を２００〜４５０℃程度に加熱すること
によって、効果を増大せしめてもよい。（図１（Ｃ））After that, annealing was performed by irradiation with laser light. As the laser light, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used, but another laser may be used. The laser light irradiation conditions are energy density of 200 to 400 mJ / cm2 ,
For example, 250 mJ / cm2 and2 to 10 per place
Shot, for example, 2 shots were irradiated. The effect may be increased by heating the substrate to about 200 to 450 ° C. during the irradiation of the laser light. (Fig. 1 (C))
【００２３】また、この工程は、近赤外光によるランプ
アニールによる方法でもよい。近赤外線は非晶質珪素よ
りも結晶化した珪素へは吸収されやすく、１０００℃以
上の熱アニールにも匹敵する効果的なアニールを行うこ
とができる。その反面、ガラス基板（遠赤外光はガラス
基板に吸収されるが、可視・近赤外光（波長０．５〜４
μｍ）は吸収されにくい）へは吸収されにくいので、ガ
ラス基板を高温に加熱することがなく、また短時間の処
理ですむので、ガラス基板の縮みが問題となる工程にお
いては最適な方法であるといえる。Further, this step may be a method of lamp annealing with near infrared light. Near-infrared rays are more easily absorbed by crystallized silicon than by amorphous silicon, and effective annealing comparable to thermal annealing at 1000 ° C. or higher can be performed. On the other hand, a glass substrate (far infrared light is absorbed by the glass substrate, but visible / near infrared light (wavelength 0.5 to 4
(μm) is hard to be absorbed to), so the glass substrate does not have to be heated to a high temperature and can be processed in a short time, so it is an optimal method in the process where shrinkage of the glass substrate is a problem. Can be said.
【００２４】続いて、厚さ６０００Åの酸化珪素膜１０
８を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。この層間絶縁物としてはポリイミドを利用してもよ
い。さらにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってＴＦ
Ｔの電極・配線１０９、１１０を形成した。最後に、１
気圧の水素雰囲気で３５０℃、３０分のアニールを行
い、ＴＦＴを完成した。（図１（Ｄ））Subsequently, a silicon oxide film 10 having a thickness of 6000Å is formed.
8 was formed by the plasma CVD method as an interlayer insulator. Polyimide may be used as the interlayer insulator. Further, a contact hole is formed, and TF is formed by a metal material, for example, a multilayer film of titanium nitride and aluminum.
The T electrodes / wirings 109 and 110 were formed. Finally, 1
The TFT was completed by annealing at 350 ° C. for 30 minutes in a hydrogen atmosphere at atmospheric pressure. (Fig. 1 (D))
【００２５】上記に示す方法で得られたＴＦＴの移動度
は１１０〜１５０ｃｍ2／Ｖｓ、Ｓ値は０．２〜０．５
Ｖ／桁であった。また、同様な方法によってソース／ド
レインにホウ素をドーピングしたＰチャネル型ＴＦＴも
作製したところ、移動度は９０〜１２０ｃｍ2／Ｖｓ、
Ｓ値は０．４〜０．６Ｖ／桁であり、公知のＰＶＤ法や
ＣＶＤ法によってゲイト絶縁膜を形成した場合に比較し
て、移動度は２割以上高く、Ｓ値は２０％以上も減少し
た。また、信頼性の面からも、本実施例で作製されたＴ
ＦＴは１０００℃の高温熱酸化によって作製されたＴＦ
Ｔにひけをとらない良好な結果を示した。The TFT obtained by the above method has a mobility of 110 to 150 cm2 / Vs and an S value of 0.2 to 0.5.
It was V / digit. Further, when a P-channel TFT in which the source / drain is doped with boron was manufactured by the same method, the mobility was 90 to 120 cm2 / Vs,
The S value is 0.4 to 0.6 V / digit, and the mobility is 20% or more higher than the case where the gate insulating film is formed by the known PVD method or the CVD method, and the S value is 20% or more. Diminished. In addition, in terms of reliability, the T
FT is a TF produced by high temperature thermal oxidation at 1000 ° C.
It showed good results comparable to T.
【００２６】〔実施例２〕 本実施例は、アクティブマ
トリクスの画素の制御に用いられるＴＦＴの作製工程に
関するものである。図２に本実施例の作製工程を示す。
まず、実施例１と同様に、ガラス基板（コーニング７０
５９）を歪み点（５９３℃）よりも高い６２０〜６６０
℃、例えば６４０℃で１〜４時間、例えば１時間アニー
ルし、その後、０．０３〜１℃／分、例えば０．２℃／
分で徐冷し、４００〜５００℃、例えば４５０℃まで温
度が低下した段階で取り出した。[Embodiment 2] This embodiment relates to a manufacturing process of a TFT used for controlling pixels of an active matrix. FIG. 2 shows a manufacturing process of this embodiment.
First, as in Example 1, a glass substrate (Corning 70
59) higher than the strain point (593 ° C) 620-660
C., eg 640.degree. C., for 1 to 4 hours, eg 1 hour, then 0.03 to 1.degree. C./min, eg 0.2.degree.
It was gradually cooled in minutes, and was taken out when the temperature dropped to 400 to 500 ° C., for example 450 ° C.
【００２７】このような処理を施した基板２０１を洗浄
し、ＴＥＯＳ（テトラ・エトキシ・シラン）と酸素を原
料ガスとしてプラズマＣＶＤ法によって厚さ２０００Å
の酸化珪素の下地膜２０２を形成した。そして、プラズ
マＣＶＤ法によって、厚さ５００〜１５００Å、例えば
１０００Åの真性（Ｉ型）の非晶質珪素膜２０３を成膜
した。次に連続的に厚さ５００〜２０００Å、例えば１
０００Åの酸化珪素膜２０５をプラズマＣＶＤ法によっ
て成膜した。そして、酸化珪素膜２０５を選択的にエッ
チングして、非晶質珪素の露出した領域２０６を形成し
た。そして、全面に平均厚さ２０〜５０Åのニッケル膜
２０７をスパッタ法で成膜した。ニッケル膜は連続した
膜状でなくともよい。The substrate 201 which has been subjected to such a treatment is washed, and TEOS (tetra-ethoxy-silane) and oxygen are used as source gases by a plasma CVD method to have a thickness of 2000Å.
A base film 202 of silicon oxide was formed. Then, an intrinsic (I-type) amorphous silicon film 203 having a thickness of 500 to 1500 Å, for example, 1000 Å was formed by the plasma CVD method. Next, the thickness is continuously 500 to 2000Å, for example, 1
A 000Å silicon oxide film 205 was formed by the plasma CVD method. Then, the silicon oxide film 205 was selectively etched to form an exposed region 206 of amorphous silicon. Then, a nickel film 207 having an average thickness of 20 to 50 Å was formed on the entire surface by a sputtering method. The nickel film does not have to be a continuous film.
【００２８】ここで、ニッケルは結晶化を助長せしめる
作用を有する。結晶化を助長させる元素としては、他に
Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ａｕ、
Ａｇにおいて作用が確認されている。このような金属元
素を用いて、通常の固相成長温度よりも低温・短時間で
結晶化をおこなうことができる。Here, nickel has a function of promoting crystallization. Other elements that promote crystallization are Fe, Co, Ni, Ru, Rh, Pd, Os, Ir and P.
t, Sc, Ti, V, Cr, Mn, Cu, Zn, Au,
The action has been confirmed in Ag. By using such a metal element, crystallization can be performed at a temperature lower than the normal solid phase growth temperature and in a short time.
【００２９】この後、窒素雰囲気下で５００〜６２０
℃、例えば５５０℃、８時間の加熱アニールを行い、珪
素膜３０３の結晶化を行った。結晶化は、ニッケルと珪
素膜が接触した領域２０６を出発点として、矢印で示さ
れるように基板に対して平行な方向に結晶成長が進行し
た。図においては領域２０４は結晶化した部分、領域２
０３は未結晶化（非晶質）の部分を示す。（図２
（Ａ））After this, 500 to 620 under a nitrogen atmosphere.
The silicon film 303 was crystallized by performing heat annealing at 8 ° C., for example, 550 ° C. for 8 hours. The crystallization started from the region 206 where the nickel film and the silicon film were in contact with each other, and the crystal growth proceeded in the direction parallel to the substrate as shown by the arrow. In the figure, region 204 is a crystallized portion, region 2
Reference numeral 03 indicates an uncrystallized (amorphous) portion. (Fig. 2
(A))
【００３０】次に、酸化珪素膜２０５を除去し、珪素膜
２０４をパターニング後、ドライエッチングして、島状
の活性層領域２０８を形成した。この際、図２（Ａ）で
２０６で示された領域は、ニッケルが直接導入された領
域であり、ニッケルが高濃度に存在する領域である。ま
た、結晶成長の先端にも、やはりニッケルが高濃度に存
在することが確認されている。これらの領域では、その
中間の領域に比較してニッケルの濃度が１桁近く高いこ
とが判明している。したがって、本実施例においては、
活性層２０８において、これらのニッケル濃度の高い領
域がチャネル形成領域と重ならないようにした。本実施
例の活性層中でのニッケル濃度は、ＳＩＭＳ（２次イオ
ン質量分析）法による測定で１×１０17〜１×１０19原
子ｃｍ-3程度であった。Next, after removing the silicon oxide film 205 and patterning the silicon film 204, dry etching was performed to form an island-shaped active layer region 208. At this time, the region indicated by 206 in FIG. 2A is a region into which nickel is directly introduced, and is a region in which nickel exists in a high concentration. It has also been confirmed that nickel also exists at a high concentration at the tip of crystal growth. It has been found that the nickel concentration in these regions is higher than that in the intermediate region by almost one digit. Therefore, in this embodiment,
In the active layer 208, these regions having a high nickel concentration were prevented from overlapping the channel formation region. The nickel concentration in the active layer of this example was about 1 × 1017 to 1 × 1019 atoms cm−3 as measured by SIMS (secondary ion mass spectrometry).
【００３１】その後、１００体積％の水蒸気を含む１０
気圧、５００〜６００℃の、代表的には５５０℃の雰囲
気中において、１時間放置することによって、活性層
（珪素膜）２０８の表面を酸化させ、酸化珪素膜２０９
を形成した。酸化珪素膜の厚さは１０００Åとした。熱
酸化によって酸化珪素膜２０９を形成したのち、基板
を、アンモニア雰囲気（１気圧、１００％）、４００℃
に保持した。そして、この状態で基板に対して、波長
０．６〜４μｍ、例えば、０．８〜１．４μｍにピーク
をもつ赤外光を３０〜１８０秒照射し、酸化珪素膜２０
９に対して窒化処理をほどこした。雰囲気に０．１〜１
０％のＨＣｌを混入してもよかった。Then, 10 containing 100% by volume of water vapor.
The surface of the active layer (silicon film) 208 is oxidized by leaving it in the atmosphere of 500 to 600 ° C., typically 550 ° C. for 1 hour to oxidize the surface of the silicon oxide film 209.
Was formed. The thickness of the silicon oxide film was 1000Å. After forming the silicon oxide film 209 by thermal oxidation, the substrate is placed in an ammonia atmosphere (1 atm, 100%) at 400 ° C.
Held in. Then, in this state, the substrate is irradiated with infrared light having a peak at a wavelength of 0.6 to 4 μm, for example, 0.8 to 1.4 μm for 30 to 180 seconds, and the silicon oxide film 20 is irradiated.
A nitriding treatment was applied to No. 9. 0.1 to 1 in the atmosphere
It was acceptable to mix in 0% HCl.
【００３２】赤外線の光源としてはハロゲンランプを用
いた。赤外光の強度は、モニターの単結晶シリコンウェ
ハー上の温度が９００〜１２００℃の間にあるように調
整した。具体的には、シリコンウェハーに埋め込んだ熱
電対の温度をモニターして、これを赤外線の光源にフィ
ードバックさせた。本実施例では、昇温は、一定で速度
は５０〜２００℃／秒、降温は自然冷却で２０〜１００
℃であった。この赤外光照射は、珪素膜を選択的に加熱
することになるので、ガラス基板への加熱を最小限に抑
えることができる。（図２（Ｂ））A halogen lamp was used as the infrared light source. The intensity of infrared light was adjusted so that the temperature on the monitor single crystal silicon wafer was between 900 and 1200 ° C. Specifically, the temperature of the thermocouple embedded in the silicon wafer was monitored and fed back to the infrared light source. In this embodiment, the temperature rise is constant, the speed is 50 to 200 ° C./sec, and the temperature fall is 20 to 100 by natural cooling.
It was ℃. Since this infrared light irradiation selectively heats the silicon film, the heating of the glass substrate can be minimized. (Fig. 2 (B))
【００３３】引き続いて、スパッタリング法によって、
厚さ３０００〜８０００Å、例えば６０００Åのアルミ
ニウム（０．０１〜０．２％のスカンジウムを含む）を
成膜した。そして、アルミニウム膜をパターニングし
て、ゲイト電極２１０を形成した。（図２（Ｃ））Subsequently, by the sputtering method,
A film of aluminum (containing 0.01 to 0.2% scandium) having a thickness of 3000 to 8000 Å, for example, 6000 Å was formed. Then, the aluminum film was patterned to form the gate electrode 210. (Fig. 2 (C))
【００３４】さらに、このアルミニウムの電極の表面を
陽極酸化して、表面に酸化物層２１１を形成した。この
陽極酸化は、酒石酸が１〜５％含まれたエチレングリコ
ール溶液中で行った。得られた酸化物層２１１の厚さは
２０００Åであった。なお、この酸化物２１１は、後の
イオンドーピング工程において、オフセットゲイト領域
を形成する厚さとなるので、オフセットゲイト領域の長
さを上記陽極酸化工程で決めることができる。（図２
（Ｄ））Further, the surface of the aluminum electrode was anodized to form an oxide layer 211 on the surface. This anodic oxidation was performed in an ethylene glycol solution containing 1-5% tartaric acid. The thickness of the obtained oxide layer 211 was 2000Å. Since the oxide 211 has a thickness to form the offset gate region in the subsequent ion doping process, the length of the offset gate region can be determined by the anodic oxidation process. (Fig. 2
(D))
【００３５】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、活性層領域（ソース／ド
レイン、チャネルを構成する）にゲイト電極部、すなわ
ちゲイト電極２１０とその周囲の酸化層２１１をマスク
として、自己整合的にＮ導電型を付与する不純物（ここ
では燐）を添加した。ドーピングガスとして、フォスフ
ィン（ＰＨ3 ）を用い、加速電圧を６０〜９０ｋＶ、例
えば８０ｋＶとした。ドーズ量は１×１０15〜８×１０
15ｃｍ-2、例えば、４×１０15ｃｍ-2とした。この結
果、Ｎ型の不純物領域２１２と２１３を形成することが
できた。図からも明らかなように不純物領域とゲイト電
極とは距離ｘだけ放れたオフセット状態となった。この
ようなオフセット状態は、特にゲイト電極に逆電圧（Ｎ
チャネルＴＦＴの場合はマイナス）を印加した際のリー
ク電流（オフ電流ともいう）を低減する上で有効であっ
た。特に、本実施例のようにアクティブマトリクスの画
素を制御するＴＦＴにおいては良好な画像を得るために
画素電極に蓄積された電荷が逃げないようにリーク電流
が低いことが望まれるので、オフセットを設けることは
有効であった。Next, the gate electrode portion, that is, the gate electrode 210 and the oxide layer 211 around it is used as a mask in the active layer region (which constitutes the source / drain and the channel) by the ion doping method (also called plasma doping method). An impurity (phosphorus here) that imparts the N conductivity type in a self-aligned manner was added. Phosphine (PH3 ) was used as a doping gas, and the acceleration voltage was set to 60 to 90 kV, for example, 80 kV. Dose amount is 1 × 1015 to 8 × 10
It was set to 15 cm−2 , for example, 4 × 1015 cm−2 . As a result, N-type impurity regions 212 and 213 could be formed. As is clear from the figure, the impurity region and the gate electrode are in an offset state separated by a distance x. Such an offset state causes a reverse voltage (N
In the case of the channel TFT, it was effective in reducing the leak current (also referred to as the off current) when applying a minus. In particular, in the TFT for controlling the pixels of the active matrix as in the present embodiment, it is desired that the leak current is low so that the charges accumulated in the pixel electrode do not escape in order to obtain a good image, and therefore an offset is provided. That was valid.
【００３６】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ
2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜
１０ショット、例えば２ショット照射した。このレーザ
ー光の照射時に基板を２００〜４５０℃程度に加熱する
ことによって、効果を増大せしめてもよい。（図２
（Ｅ））After that, annealing was performed by irradiation with laser light. As the laser light, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used, but another laser may be used. The laser beam irradiation condition is such that the energy density is 200 to 400 mJ / cm.
2 , for example, 250 mJ / cm2 and 2 per place
Irradiation was performed for 10 shots, for example 2 shots. The effect may be increased by heating the substrate to about 200 to 450 ° C. during the irradiation of the laser light. (Fig. 2
(E))
【００３７】続いて、厚さ６０００Åの酸化珪素膜２１
４を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。さらに、スピンコーティング法によって透明なポリ
イミド膜２１５を形成し、表面を平坦化した。このよう
にして形成された平面上にスパッタ法によって厚さ８０
０Åの透明導電性膜（ＩＴＯ膜）を成膜し、これをパタ
ーニングして画素電極２１６を形成した。Subsequently, a silicon oxide film 21 having a thickness of 6000Å is formed.
4 was formed by the plasma CVD method as an interlayer insulator. Further, a transparent polyimide film 215 was formed by spin coating to flatten the surface. A thickness of 80 is formed on the flat surface thus formed by the sputtering method.
A 0 Å transparent conductive film (ITO film) was formed and patterned to form a pixel electrode 216.
【００３８】そして、層間絶縁物２１４、２１５にコン
タクトホールを形成して、金属材料、例えば、窒化チタ
ンとアルミニウムの多層膜によってＴＦＴの電極・配線
２１７、２１８を形成した。最後に、１気圧の水素雰囲
気で３５０℃、３０分のアニールを行い、ＴＦＴを有す
るアクティブマトリクスの画素回路を完成した。（図２
（Ｆ））Then, contact holes were formed in the interlayer insulators 214 and 215, and the electrodes / wirings 217 and 218 of the TFT were formed from a metal material, for example, a multilayer film of titanium nitride and aluminum. Finally, annealing was performed at 350 ° C. for 30 minutes in a hydrogen atmosphere of 1 atm to complete an active matrix pixel circuit having TFTs. (Fig. 2
(F))
【００３９】〔実施例３〕図３に本実施例の作製工程の
断面図を示す。まず、実施例１と同様に基板（コーニン
グ７０５９）を歪み点（５９３℃）よりも高い６２０〜
６６０℃、例えば６４０℃で１〜４時間、例えば１時間
アニールし、その後、０．０１〜１℃／分、例えば０．
２℃／分で徐冷し、４００〜５００℃、例えば４５０℃
まで温度が低下した段階で取り出した。このような処理
を施した基板３０１を洗浄し、ＴＥＯＳを原料とするプ
ラズマＣＶＤ法によって厚さ２０００Åの酸化珪素の下
地膜３０２を形成した。そして、プラズマＣＶＤ法によ
って、厚さ１００〜１０００Å、例えば８００Åの真性
（Ｉ型）の非晶質珪素膜を成膜し、実施例１もしくは２
の手法のいずれかを用いて結晶化された。そして、結晶
化した珪素膜をパターニングして、島状の珪素膜（活性
層）３０３を形成した。[Embodiment 3] FIG. 3 shows a cross-sectional view of a manufacturing process of this embodiment. First, as in Example 1, the substrate (Corning 7059) was heated at a strain point (593 ° C.) higher than 620.
Anneal at 660 ° C., eg 640 ° C., for 1 to 4 hours, eg 1 hour, then 0.01 to 1 ° C./min, eg 0.
Slowly cool at 2 ° C / min, 400-500 ° C, for example 450 ° C
It was taken out when the temperature had dropped to. The substrate 301 thus treated was washed and a base film 302 of silicon oxide having a thickness of 2000 Å was formed by a plasma CVD method using TEOS as a raw material. Then, an intrinsic (I-type) amorphous silicon film having a thickness of 100 to 1000 Å, for example, 800 Å is formed by the plasma CVD method, and the first or second embodiment is formed.
It was crystallized using any of the following methods. Then, the crystallized silicon film was patterned to form an island-shaped silicon film (active layer) 303.
【００４０】次に、基板をアニール炉に投入し、１００
％の水蒸気を含む４気圧、５００〜６００℃、代表的に
は５５０℃の雰囲気中において、１時間放置することに
よって、珪素膜３０３の表面に酸化珪素膜３０４を形成
した。かくして、珪素膜の厚さを５０Å以上減少させ、
珪素−酸化珪素界面に自然酸化物が存在しないようにし
た。熱酸化によって厚さ５００Åの酸化珪素膜３０４を
形成したのち、アニール炉の雰囲気を一酸化二窒素雰囲
気（１気圧、１００％）に変更し、６００℃で２時間ア
ニールした。さらに、雰囲気をアンモニア（１気圧、１
００％）に変更し、６００℃で２時間アニールした。Next, the substrate is put into an annealing furnace, and 100
% Of water vapor at 4 to 500 ° C., typically 550 ° C., and left for 1 hour to form a silicon oxide film 304 on the surface of the silicon film 303. Thus, reducing the thickness of the silicon film by more than 50Å,
No natural oxide was present at the silicon-silicon oxide interface. After forming a silicon oxide film 304 having a thickness of 500Å by thermal oxidation, the atmosphere of the annealing furnace was changed to a dinitrogen monoxide atmosphere (1 atm, 100%), and annealing was performed at 600 ° C for 2 hours. Furthermore, the atmosphere is ammonia (1 atmospheric pressure, 1
00%) and annealed at 600 ° C. for 2 hours.
【００４１】引き続いて、スパッタリング法によって、
厚さ３０００〜８０００Å、例えば６０００Åのアルミ
ニウム（０．０１〜０．２％のスカンジウムを含む）を
成膜した。そして、アルミニウム膜をパターニングし
て、ゲイト電極３０５を形成した。（図３（Ａ））Subsequently, by the sputtering method,
A film of aluminum (containing 0.01 to 0.2% scandium) having a thickness of 3000 to 8000 Å, for example, 6000 Å was formed. Then, the aluminum film was patterned to form a gate electrode 305. (Fig. 3 (A))
【００４２】さらに、このアルミニウムの電極の表面を
陽極酸化して、表面に酸化物層３０６を形成した。この
陽極酸化は、酒石酸が１〜５％含まれたエチレングリコ
ール溶液中で行った。得られた酸化物層の厚さは２００
０Åであった。なお、この酸化物は、後のイオンドーピ
ング工程において、オフセットゲイト領域を形成する厚
さとなるので、オフセットゲイト領域の長さを上記陽極
酸化工程で決めることができる。Further, the surface of the aluminum electrode was anodized to form an oxide layer 306 on the surface. This anodic oxidation was performed in an ethylene glycol solution containing 1-5% tartaric acid. The thickness of the obtained oxide layer is 200.
It was 0Å. Since this oxide has a thickness to form the offset gate region in the subsequent ion doping process, the length of the offset gate region can be determined in the anodizing process.
【００４３】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、結晶シリコン領域３０３
にゲイト電極部（すなわち、ゲイト電極３０５とその周
囲の陽極酸化物３０６）をマスクとして、自己整合的に
Ｎ導電型を付与する不純物（ここでは燐）を添加した。
ドーピングガスとして、フォスフィン（ＰＨ3 ）を用
い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとし
た。ドーズ量は１×１０13〜１×１０15ｃｍ-2、例え
ば、２×１０14ｃｍ-2とした。この結果、Ｎ型の不純物
領域（低濃度不純物領域、ＬＤＤ）３０７と３０８を形
成することができた。実施例２と同様に不純物領域はゲ
イト電極とｘだけ離れている。Next, the crystalline silicon region 303 is formed by an ion doping method (also called a plasma doping method).
Using the gate electrode portion (that is, the gate electrode 305 and the anodic oxide 306 around the gate electrode 305) as a mask, an impurity (here, phosphorus) imparting the N conductivity type was added in a self-aligning manner.
Phosphine (PH3 ) was used as a doping gas, and the acceleration voltage was set to 60 to 90 kV, for example, 80 kV. The dose amount was set to 1 × 1013 to 1 × 1015 cm−2 , for example, 2 × 1014 cm−2 . As a result, N-type impurity regions (low concentration impurity regions, LDD) 307 and 308 could be formed. Similar to the second embodiment, the impurity region is separated from the gate electrode by x.
【００４４】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ
2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜
１０ショット、例えば２ショット照射した。このレーザ
ー光の照射時に基板を２００〜４５０℃程度に加熱する
ことによって、効果を増大せしめてもよい。（図３
（Ｂ））After that, annealing was performed by irradiation with laser light. As the laser light, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used, but another laser may be used. The laser beam irradiation condition is such that the energy density is 200 to 400 mJ / cm.
2 , for example, 250 mJ / cm2 and 2 per place
Irradiation was performed for 10 shots, for example 2 shots. The effect may be increased by heating the substrate to about 200 to 450 ° C. during the irradiation of the laser light. (Fig. 3
(B))
【００４５】続いて、厚さ５０００Åの酸化珪素膜３０
９をプラズマＣＶＤ法によって形成した。（図３
（Ｃ）） そして、反応性イオンエッチング（ＲＩＥ）法によっ
て、異方性エッチングをおこない、酸化珪素膜３０９を
エッチングして、ゲイト電極部の側面にサイドウォール
（側壁）３１０を残存せしめた。この際、ゲイト絶縁膜
である酸化珪素膜３０４も同時にエッチングした。Then, a silicon oxide film 30 having a thickness of 5000Å is formed.
9 was formed by the plasma CVD method. (Fig. 3
(C)) Then, anisotropic etching was carried out by the reactive ion etching (RIE) method to etch the silicon oxide film 309 to leave the sidewall 310 on the side surface of the gate electrode portion. At this time, the silicon oxide film 304 which is the gate insulating film was also etched at the same time.
【００４６】さらにスパッタ法によってチタンもしくは
ニッケルの金属被膜３１１を厚さ１００〜５００Å、例
えば３００Å全面に形成した。（図３（Ｄ）） そして、これにレーザー光、もしくは可視光線・近赤外
線の強光を照射して、金属膜３１１とソース／ドレイン
領域３０７、３０８を反応させ、シリサイド領域３１
２、３１３を形成した。Further, a titanium or nickel metal coating 311 having a thickness of 100 to 500 Å, for example, 300 Å was formed on the entire surface by sputtering. (FIG. 3D) Then, the metal film 311 and the source / drain regions 307 and 308 are reacted with each other by irradiating the same with laser light or strong light of visible light / near infrared rays, and the silicide region 31
2, 313 were formed.
【００４７】続いて、厚さ６０００Åの酸化珪素膜３１
４を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。さらにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってＴＦ
Ｔの電極・配線３１５、３１６を形成した。最後に、１
気圧の水素雰囲気で３５０℃、３０分のアニールを行
い、ＴＦＴを完成した。本実施例のＴＦＴでは、ソース
／ドレイン領域のシート抵抗がシリサイド３１２、３１
３の存在によって著しく低下し、よって、ＴＦＴの諸特
性（例えば、電界効果移動度）を向上させることができ
た。（図３（Ｅ））Then, a silicon oxide film 31 having a thickness of 6000Å is formed.
4 was formed by the plasma CVD method as an interlayer insulator. Further, a contact hole is formed, and TF is formed by a metal material, for example, a multilayer film of titanium nitride and aluminum.
The T electrodes / wirings 315 and 316 were formed. Finally, 1
The TFT was completed by annealing at 350 ° C. for 30 minutes in a hydrogen atmosphere at atmospheric pressure. In the TFT of this embodiment, the sheet resistance of the source / drain regions is silicide 312, 31.
Due to the presence of No. 3, the characteristics of the TFT (for example, field effect mobility) could be improved significantly. (Fig. 3 (E))
【００４８】〔実施例４〕 本実施例は、アクティブマ
トリクスの画素の制御に用いられるＴＦＴの作製工程に
関するものである。図４に本実施例の作製工程を示す。
まず、実施例２と同様に、ガラス基板（コーニング７０
５９）４０１を熱処理した後、ＴＥＯＳ（テトラ・エト
キシ・シラン）と酸素を原料ガスとしてプラズマＣＶＤ
法によって厚さ２０００Åの酸化珪素の下地膜４０２を
形成した。そして、プラズマＣＶＤ法によって、厚さ５
００〜１５００Å、例えば１０００Åの真性（Ｉ型）の
非晶質珪素膜を成膜し、実施例２と同様な手段によっ
て、ニッケルを選択的に添加し、珪素膜を結晶化せしめ
た。マスクとしては、プラズマＣＶＤ法によって成膜し
た厚さ５００〜２０００Å、例えば１０００Åの窒化珪
素膜４０５を用いた。そして、全面に平均厚さ２０〜５
０Åのニッケル膜をスパッタ法で成膜した後、窒素雰囲
気下で５００〜６２０℃、例えば５５０℃、８時間の加
熱アニールを行い、珪素膜の結晶化を行った。次に、窒
化珪素膜２０５をマスクとして、珪素膜を３００Åドラ
イエッチング法によってエッチングし、珪素膜の厚い領
域４０３と薄い領域４０４を形成した。（図４（Ａ））[Embodiment 4] This embodiment relates to a manufacturing process of a TFT used for controlling pixels of an active matrix. FIG. 4 shows the manufacturing process of this embodiment.
First, as in Example 2, a glass substrate (Corning 70
59) After heat-treating 401, plasma CVD using TEOS (tetra-ethoxy-silane) and oxygen as source gases
A base film 402 of silicon oxide having a thickness of 2000Å was formed by the method. Then, a thickness of 5 is obtained by the plasma CVD method.
An intrinsic (I-type) amorphous silicon film having a thickness of 00 to 1500 Å, for example 1000 Å, was formed, and nickel was selectively added by the same means as in Example 2 to crystallize the silicon film. As the mask, a silicon nitride film 405 having a thickness of 500 to 2000 Å, for example, 1000 Å formed by the plasma CVD method was used. And an average thickness of 20-5 on the entire surface
After a 0Å nickel film was formed by a sputtering method, a silicon film was crystallized by performing heat annealing at 500 to 620 ° C., for example, 550 ° C. for 8 hours in a nitrogen atmosphere. Next, using the silicon nitride film 205 as a mask, the silicon film was etched by a 300Å dry etching method to form a thick region 403 and a thin region 404 of the silicon film. (Fig. 4 (A))
【００４９】その後、１００体積％の水蒸気を含む１０
気圧、５００〜６００℃の、代表的には５５０℃の雰囲
気中において、２時間放置することによって、薄い領域
４０４を酸化させ、酸化珪素膜４０７を形成した（図５
参照）。この結果、厚い珪素膜領域４０３は酸化珪素４
０７に囲まれて、互いに絶縁された。この語、窒化珪素
膜４０５のみを除去して、厚い珪素膜領域４０３の表面
を露呈させた。そして、この表面に実施例１と同様にパ
イロジェニック熱酸化または前記した酸化珪素４０７の
熱酸化と同様な方法で酸化珪素膜４０８を形成した。酸
化珪素膜４０８の厚さは１０００Åとした。熱酸化によ
って酸化珪素膜４０８を形成したのち、基板を、アンモ
ニア雰囲気（１気圧、１００％）、４００℃に保持し
た。そして、この状態で実施例２と同様に波長０．６〜
４μｍ、例えば、０．８〜１．４μｍにピークをもつ赤
外光を３０〜１８０秒照射し、酸化珪素膜４０８に対し
て窒化処理をほどこした。（図４（Ｂ））Thereafter, 10 containing 100% by volume of water vapor.
The thin region 404 was oxidized by leaving it in the atmosphere of 500 to 600 ° C., typically 550 ° C. for 2 hours to form the silicon oxide film 407 (FIG. 5).
reference). As a result, the thick silicon film region 403 is covered with silicon oxide 4
Surrounded by 07 and insulated from each other. In this word, only the silicon nitride film 405 is removed to expose the surface of the thick silicon film region 403. Then, a silicon oxide film 408 was formed on this surface by the same method as the pyrogenic thermal oxidation or the thermal oxidation of the silicon oxide 407 described above as in Example 1. The thickness of the silicon oxide film 408 was 1000Å. After the silicon oxide film 408 was formed by thermal oxidation, the substrate was kept at 400 ° C. in an ammonia atmosphere (1 atm, 100%). Then, in this state, the wavelength of 0.6 to
Infrared light having a peak at 4 μm, for example, 0.8 to 1.4 μm was irradiated for 30 to 180 seconds to subject the silicon oxide film 408 to nitriding treatment. (Fig. 4 (B))
【００５０】引き続いて、スパッタリング法によって、
厚さ３０００〜８０００Å、例えば６０００Åのアルミ
ニウム（０．０１〜０．２％のスカンジウムを含む）を
成膜した。そして、アルミニウム膜をパターニングし
て、ゲイト電極４０９を形成した。（図４（Ｃ）） さらに、このアルミニウムの電極の表面を陽極酸化し
て、表面に酸化物層４１０を形成した。この陽極酸化
は、酒石酸が１〜５％含まれたエチレングリコール溶液
中で行った。得られた酸化物層４１０の厚さは２０００
Åであった。なお、この酸化物４１０は、後のイオンド
ーピング工程において、オフセットゲイト領域を形成す
る厚さとなるので、オフセットゲイト領域の長さを上記
陽極酸化工程で決めることができる。（図４（Ｄ））Subsequently, by the sputtering method,
A film of aluminum (containing 0.01 to 0.2% scandium) having a thickness of 3000 to 8000 Å, for example, 6000 Å was formed. Then, the aluminum film was patterned to form a gate electrode 409. (FIG. 4C) Further, the surface of the aluminum electrode was anodized to form an oxide layer 410 on the surface. This anodic oxidation was performed in an ethylene glycol solution containing 1-5% tartaric acid. The thickness of the obtained oxide layer 410 is 2000.
It was Å. Since the oxide 410 has a thickness to form the offset gate region in the subsequent ion doping process, the length of the offset gate region can be determined by the anodic oxidation process. (Fig. 4 (D))
【００５１】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、活性層領域（ソース／ド
レイン、チャネルを構成する）にゲイト電極部、すなわ
ちゲイト電極４０９とその周囲の酸化層４１０をマスク
として、自己整合的にＮ導電型を付与する不純物（ここ
では燐）を添加した。ドーピングガスとして、フォスフ
ィン（ＰＨ3 ）を用い、加速電圧を６０〜９０ｋＶ、例
えば８０ｋＶとした。ドーズ量は１×１０15〜８×１０
15ｃｍ-2、例えば、４×１０15ｃｍ-2とした。この結
果、Ｎ型の不純物領域４１１と４１２を形成することが
できた。Next, the gate electrode portion, that is, the gate electrode 409 and the oxide layer 410 around the gate electrode portion 409 are used as a mask in the active layer region (which constitutes the source / drain and the channel) by an ion doping method (also referred to as a plasma doping method). An impurity (phosphorus here) that imparts the N conductivity type in a self-aligned manner was added. Phosphine (PH3 ) was used as a doping gas, and the acceleration voltage was set to 60 to 90 kV, for example, 80 kV. Dose amount is 1 × 1015 to 8 × 10
It was set to 15 cm−2 , for example, 4 × 1015 cm−2 . As a result, N-type impurity regions 411 and 412 could be formed.
【００５２】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ
2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜
１０ショット、例えば２ショット照射した。このレーザ
ー光の照射時に基板を２００〜４５０℃程度に加熱する
ことによって、効果を増大せしめてもよい。（図４
（Ｅ）） 続いて、層感絶縁物としてスピンコーティング法によっ
て透明なポリイミド膜４１３を形成し、表面を平坦化し
た。このようにして形成された平面上にスパッタ法によ
って厚さ８００Åの透明導電性膜（ＩＴＯ膜）を成膜
し、これをパターニングして画素電極４１４を形成し
た。After that, annealing was performed by irradiation with laser light. As the laser light, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used, but another laser may be used. The laser beam irradiation condition is such that the energy density is 200 to 400 mJ / cm.
2 , for example, 250 mJ / cm2 and 2 per place
Irradiation was performed for 10 shots, for example 2 shots. The effect may be increased by heating the substrate to about 200 to 450 ° C. during the irradiation of the laser light. (Fig. 4
(E) Next, a transparent polyimide film 413 was formed as a layered insulating material by a spin coating method to flatten the surface. A transparent conductive film (ITO film) having a thickness of 800 Å was formed on the flat surface thus formed by a sputtering method, and this was patterned to form a pixel electrode 414.
【００５３】そして、層間絶縁物４１３にコンタクトホ
ールを形成して、金属材料、例えば、窒化チタンとアル
ミニウムの多層膜によってＴＦＴの電極・配線４１５、
４１６を形成した。そして、１気圧の水素雰囲気で３５
０℃、３０分のアニールを行い、さらに全面にパッシベ
ーション膜として、プラズマＣＶＤ法による厚さ１００
０Åの窒化珪素膜４１７を形成した。こうしてＴＦＴを
有するアクティブマトリクスの画素回路を完成した。
（図４（Ｆ））Then, a contact hole is formed in the interlayer insulator 413, and a TFT electrode / wiring 415, which is made of a metal material such as a multilayer film of titanium nitride and aluminum, is used.
416 was formed. And in a hydrogen atmosphere of 1 atm, 35
Annealing is performed at 0 ° C. for 30 minutes, and a passivation film is formed on the entire surface by plasma CVD to a thickness of 100.
A 0Å silicon nitride film 417 was formed. Thus, an active matrix pixel circuit having TFTs was completed.
(Fig. 4 (F))
【００５４】[0054]
【発明の効果】本発明によって、ＴＦＴの特性が大幅に
改善された。また、本発明による熱酸化膜は薄くてもピ
ンホールが皆無であるので、歩留りも向上させることが
できた。特に、従来は各種ＰＶＤ法、ＣＶＤ法を用いて
ゲイト絶縁膜の成膜をおこなっていたが、このような成
膜方法ではフレークやパーティクルが発生し、そのた
め、装置のメンテナンスに多くの時間がかかり、量産性
が低下したが、本発明では、このようなフレークやパー
ティクルはほとんど発生しない。そのため、装置のメン
テナンスの時間が短縮され、量産性が向上した。また、
本発明を実施する際の初期投資も、従来のＰＶＤ法、Ｃ
ＶＤ法の場合に比べると、十分に小さいものであり、特
に実施例３に示したように、熱酸化と窒化水素、酸化窒
素アニールを同一チャンバーでおこなうとより設備投資
を削減できる。このように本発明は工業上有益な発明で
ある。According to the present invention, the characteristics of the TFT are greatly improved. Further, since the thermal oxide film according to the present invention has no pinholes even if it is thin, the yield could be improved. In particular, conventionally, the PVD method and the CVD method have been used to form the gate insulating film. However, with such a film forming method, flakes and particles are generated, which requires a lot of time for maintenance of the apparatus. Although mass productivity is lowered, such flakes and particles are hardly generated in the present invention. Therefore, the maintenance time of the device is shortened and the mass productivity is improved. Also,
The initial investment in carrying out the present invention is also the conventional PVD method, C
This is sufficiently smaller than the case of the VD method, and particularly as shown in Example 3, if thermal oxidation and hydrogen nitride / nitrogen oxide annealing are performed in the same chamber, capital investment can be further reduced. Thus, the present invention is an industrially useful invention.
【図１】 本発明のＴＦＴの作製工程例を示す。（実
施例１参照）FIG. 1 shows an example of a manufacturing process of a TFT of the present invention. (See Example 1)
【図２】 本発明のＴＦＴの作製工程例を示す。（実
施例２参照）FIG. 2 shows an example of a manufacturing process of a TFT of the present invention. (See Example 2)
【図３】 本発明のＴＦＴの作製工程例を示す。（実
施例３参照）FIG. 3 shows an example of a manufacturing process of a TFT of the present invention. (See Example 3)
【図４】 本発明のＴＦＴの作製工程例を示す。（実
施例４参照）FIG. 4 shows an example of a manufacturing process of a TFT of the present invention. (See Example 4)
【図５】 低温（６００℃以下）での水蒸気酸化の様
子を示す。FIG. 5 shows a state of steam oxidation at low temperature (600 ° C. or lower).
１０１・・・基板 １０２・・・下地膜 １０３・・・島状珪素膜（活性層） １０４・・・熱酸化によって形成された酸化珪素膜 １０５・・・ゲイト電極 １０６・・・不純物領域 １０７・・・不純物領域 １０８・・・層間絶縁物 １０９・・・電極 １１０・・・電極 101 ... Substrate 102 ... Base film 103 ... Island silicon film (active layer) 104 ... Silicon oxide film formed by thermal oxidation 105 ... Gate electrode 106 ... Impurity region 107. ..Impurity region 108 ... Interlayer insulator 109 ... Electrode 110 ... Electrode
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253825AJP2759411B2 (en) | 1993-09-16 | 1993-09-16 | Semiconductor device and manufacturing method thereof |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253825AJP2759411B2 (en) | 1993-09-16 | 1993-09-16 | Semiconductor device and manufacturing method thereof |
| Publication Number | Publication Date |
|---|---|
| JPH0794751Atrue JPH0794751A (en) | 1995-04-07 |
| JP2759411B2 JP2759411B2 (en) | 1998-05-28 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5253825AExpired - LifetimeJP2759411B2 (en) | 1993-09-16 | 1993-09-16 | Semiconductor device and manufacturing method thereof |
| Country | Link |
|---|---|
| JP (1) | JP2759411B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972437A (en)* | 1996-02-20 | 1999-10-26 | Semiconductor Energy Labortory Co., Ltd. | Method for fabricating a thin film semiconductor device |
| JP2005026712A (en)* | 2004-09-17 | 2005-01-27 | Semiconductor Energy Lab Co Ltd | Thin film integrated circuit and active type liquid crystal display device |
| JP2005045278A (en)* | 2004-09-17 | 2005-02-17 | Semiconductor Energy Lab Co Ltd | Thin film integrated circuit and method for manufacturing thin film integrated circuit |
| JP2010098322A (en)* | 2004-02-10 | 2010-04-30 | Seiko Epson Corp | Insulating film, semiconductor element, electronic device and electronic apparatus |
| WO2024214391A1 (en)* | 2023-04-13 | 2024-10-17 | パナソニックホールディングス株式会社 | Apparatus for producing group iii nitride crystal |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6239070A (en)* | 1985-08-09 | 1987-02-20 | ゼネラル エレクトリツク カンパニイ | Transistor manufacturing method |
| JPS62145775A (en)* | 1985-12-20 | 1987-06-29 | Hitachi Ltd | Thin film semiconductor device and its manufacturing method |
| JPH01149475A (en)* | 1987-12-04 | 1989-06-12 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of thin film transistor |
| JPH02224340A (en)* | 1989-02-27 | 1990-09-06 | Seiko Epson Corp | Manufacturing method of thin film transistor |
| JPH04304677A (en)* | 1991-04-01 | 1992-10-28 | Ricoh Co Ltd | Amorphous silicon thin film semiconductor device and manufacture thereof |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6239070A (en)* | 1985-08-09 | 1987-02-20 | ゼネラル エレクトリツク カンパニイ | Transistor manufacturing method |
| JPS62145775A (en)* | 1985-12-20 | 1987-06-29 | Hitachi Ltd | Thin film semiconductor device and its manufacturing method |
| JPH01149475A (en)* | 1987-12-04 | 1989-06-12 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of thin film transistor |
| JPH02224340A (en)* | 1989-02-27 | 1990-09-06 | Seiko Epson Corp | Manufacturing method of thin film transistor |
| JPH04304677A (en)* | 1991-04-01 | 1992-10-28 | Ricoh Co Ltd | Amorphous silicon thin film semiconductor device and manufacture thereof |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972437A (en)* | 1996-02-20 | 1999-10-26 | Semiconductor Energy Labortory Co., Ltd. | Method for fabricating a thin film semiconductor device |
| JP2010098322A (en)* | 2004-02-10 | 2010-04-30 | Seiko Epson Corp | Insulating film, semiconductor element, electronic device and electronic apparatus |
| JP2005026712A (en)* | 2004-09-17 | 2005-01-27 | Semiconductor Energy Lab Co Ltd | Thin film integrated circuit and active type liquid crystal display device |
| JP2005045278A (en)* | 2004-09-17 | 2005-02-17 | Semiconductor Energy Lab Co Ltd | Thin film integrated circuit and method for manufacturing thin film integrated circuit |
| WO2024214391A1 (en)* | 2023-04-13 | 2024-10-17 | パナソニックホールディングス株式会社 | Apparatus for producing group iii nitride crystal |
| Publication number | Publication date |
|---|---|
| JP2759411B2 (en) | 1998-05-28 |
| Publication | Publication Date | Title |
|---|---|---|
| JP2649325B2 (en) | Method for manufacturing semiconductor device | |
| JP3464285B2 (en) | Method for manufacturing semiconductor device | |
| KR100333153B1 (en) | Process for fabricating semiconductor device | |
| US6077758A (en) | Method of crystallizing thin films when manufacturing semiconductor devices | |
| JPH0794756A (en) | Method of fabricating semiconductor device | |
| JPH07131034A (en) | Fabrication of semiconductor device | |
| JPH08339960A (en) | Preparation of semiconductor device | |
| JP3359794B2 (en) | Method for manufacturing semiconductor device | |
| JP2759411B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0878693A (en) | Method for manufacturing semiconductor device | |
| JPH0766426A (en) | Semiconductor device and its forming method | |
| JP3202687B2 (en) | Method for manufacturing semiconductor device | |
| JP3874814B2 (en) | Method for manufacturing semiconductor device | |
| JPH0799323A (en) | Manufacture of semiconductor device | |
| JPH08204208A (en) | Production of crystalline silicon semiconductor device | |
| JP3488361B2 (en) | Method for manufacturing semiconductor device | |
| JPH0799324A (en) | Manufacture of semiconductor device | |
| JP3202688B2 (en) | Method for manufacturing semiconductor device | |
| JP3173757B2 (en) | Method for manufacturing semiconductor device | |
| JP3173758B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3488441B2 (en) | Method for manufacturing active liquid crystal display device | |
| JP3408242B2 (en) | Method for manufacturing semiconductor device | |
| JP3393863B2 (en) | Method for manufacturing semiconductor device | |
| JP3488360B2 (en) | Method for manufacturing semiconductor device | |
| JP3393857B2 (en) | Method for manufacturing semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| R250 | Receipt of annual fees | Free format text:JAPANESE INTERMEDIATE CODE: R250 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Year of fee payment:10 Free format text:PAYMENT UNTIL: 20080320 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Year of fee payment:11 Free format text:PAYMENT UNTIL: 20090320 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Year of fee payment:12 Free format text:PAYMENT UNTIL: 20100320 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100320 Year of fee payment:12 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Year of fee payment:12 Free format text:PAYMENT UNTIL: 20100320 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Year of fee payment:13 Free format text:PAYMENT UNTIL: 20110320 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20110320 Year of fee payment:13 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120320 Year of fee payment:14 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20120320 Year of fee payment:14 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130320 Year of fee payment:15 | |
| FPAY | Renewal fee payment (prs date is renewal date of database) | Free format text:PAYMENT UNTIL: 20130320 Year of fee payment:15 |