【０００１】[0001]
【産業上の利用分野】本発明は、半導体レーザ等の光半
導体素子を基板上に搭載した光半導体モジュールに係わ
り、特に (1)半導体素子と光ファイバとの結合機構、
(2) 気密封止用キャップ構造、(3) ガイドピンを用いた
連結機構、の改良をはかった光半導体モジュールに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor module having an optical semiconductor element such as a semiconductor laser mounted on a substrate, and particularly (1) a coupling mechanism between the semiconductor element and an optical fiber,
The present invention relates to an optical semiconductor module having an improved airtight sealing cap structure and (3) a connecting mechanism using a guide pin.
【０００２】[0002]
【従来の技術】（従来技術１）光ファイバ通信等の分野
では、半導体レーザ，受光素子等の光半導体素子と信号
伝送路になる光ファイバとが光結合された光半導体モジ
ュールが用いられている。しかしながら、一般に光半導
体モジュールは、トランジスタ，集積回路等の通常の半
導体モジュールよりはるかに高価である。これは、光半
導体素子の製造価格によるものではなく、主として光フ
ァイバとの結合調整費用によるものであり、その低コス
ト化はかなり難しかった。2. Description of the Related Art (Prior Art 1) In the field of optical fiber communication, an optical semiconductor module is used in which an optical semiconductor element such as a semiconductor laser or a light receiving element is optically coupled to an optical fiber which serves as a signal transmission path. . However, an optical semiconductor module is generally much more expensive than a normal semiconductor module such as a transistor or an integrated circuit. This is not due to the manufacturing cost of the optical semiconductor element but mainly due to the cost of coupling adjustment with the optical fiber, and it has been quite difficult to reduce the cost.
【０００３】このような背景から、低コストで大量生産
可能な光半導体モジュールが求められており、いくつか
の試みが報告，提案されている。その中で、特に半導体
の製造技術を用いた、所謂マイクロマシニング技術の応
用による光半導体モジュールが注目されてきている。こ
のマイクロマシニング技術を応用した光半導体モジュー
ルの特徴は、半導体技術で養われたサブミクロン、即ち
１μｍ以下の加工精度での機械加工により光半導体素子
と光ファイバとの光軸調整が機械的な組立てだけで可能
になることであり、さらに半導体の製造と同様に一度に
大量の加工が可能なことである。Under these circumstances, there is a demand for an optical semiconductor module that can be mass-produced at low cost, and several attempts have been reported and proposed. Among them, an optical semiconductor module, in which a so-called micromachining technique is applied, which uses a semiconductor manufacturing technique, has been attracting attention. The feature of the optical semiconductor module to which this micro-machining technology is applied is that the optical axis adjustment between the optical semiconductor element and the optical fiber is mechanically assembled by the sub-micron cultivated by the semiconductor technology, that is, the machining with a processing accuracy of 1 μm or less. It is possible only by itself, and further, it is possible to process a large amount at a time as in the case of manufacturing semiconductors.
【０００４】図２５（ａ）は従来の光半導体モジュール
を示す斜視図であり、前述したようにマイクロマシニン
グ技術を応用して光軸調整の省略と大量生産化をはかっ
た光半導体モジュールの例である。１はモジュール基板
であり、この基板１は光ファイバの位置調整用ガイド溝
２と光半導体素子装着用電極６を備えている。４は光フ
ァイバ、５は光半導体素子で例えば端面放射型の半導体
レーザである。FIG. 25A is a perspective view showing a conventional optical semiconductor module, which is an example of an optical semiconductor module in which the optical axis adjustment is omitted and mass production is performed by applying the micromachining technique as described above. is there. Reference numeral 1 denotes a module substrate, which is provided with a guide groove 2 for adjusting the position of an optical fiber and an optical semiconductor element mounting electrode 6. Reference numeral 4 is an optical fiber, and 5 is an optical semiconductor element, which is, for example, an edge-emitting semiconductor laser.
【０００５】ここで、モジュール基板１は例えばＳｉ結
晶を用い、半導体の製造プロセスと同様なフォトリソグ
ラフィーとエッチング技術を用いてガイド溝２を、また
同様にフォトリソグラフィーと蒸着技術を用いて電極６
を形成する。このとき、電極６に所謂半田バンプを用い
れば光半導体素子５を一般に良く知られた半田バンプの
表面張力作用で自己整合的に精密に位置合わせすること
ができる。一方、光ファイバ４はガイド溝２に機械的に
はめ込まれるため、これも精密に位置合わせすることが
できる。かくしてモジュール基板１上に光半導体素子５
と光ファイバ４が位置調整されて装着され、これをモジ
ュールの外梱体に取り付けることで光半導体モジュール
が完成する。Here, the module substrate 1 is made of, for example, Si crystal, the guide groove 2 is formed by using the photolithography and the etching technique similar to the semiconductor manufacturing process, and the electrode 6 is formed similarly by the photolithography and the vapor deposition technique.
To form. At this time, if a so-called solder bump is used for the electrode 6, the optical semiconductor element 5 can be precisely aligned in a self-aligned manner by the generally well-known surface tension action of the solder bump. On the other hand, since the optical fiber 4 is mechanically fitted in the guide groove 2, it can also be precisely aligned. Thus, the optical semiconductor element 5 is mounted on the module substrate 1.
The optical fiber 4 is positionally adjusted and mounted, and the optical fiber 4 is attached to the outer package of the module to complete the optical semiconductor module.
【０００６】図２５（ｂ）は（ａ）の光半導体モジュー
ル基板の光軸方向の断面図であり、７は光ファイバのコ
ア、即ち光導波部を示す。光半導体素子５はバンプ電極
６と同形の電極を有し、その電極面がフェースダウンで
装着される。そして、バンプ電極６に電気接続されると
同時に、前述したようにバンプ電極６の溶融処理で半田
材の表面張力作用によりモジュール基板１の所定位置に
機械的な調整が行われる。このとき、光ファイバコア７
と光半導体素子５の能動部が一致するように、予めバン
プ電極６の厚さと光ファイバ４のガイド溝２の形状と深
さを設定しておく。FIG. 25 (b) is a sectional view of the optical semiconductor module substrate of FIG. 25 (a) in the optical axis direction, and 7 shows a core of an optical fiber, that is, an optical waveguide portion. The optical semiconductor element 5 has an electrode having the same shape as the bump electrode 6, and the electrode surface is mounted face down. Then, at the same time as being electrically connected to the bump electrode 6, mechanical adjustment is performed at a predetermined position of the module substrate 1 by the surface tension action of the solder material in the melting process of the bump electrode 6 as described above. At this time, the optical fiber core 7
The thickness of the bump electrode 6 and the shape and depth of the guide groove 2 of the optical fiber 4 are set in advance so that the active portion of the optical semiconductor element 5 and the active portion of the optical semiconductor element 5 coincide with each other.
【０００７】このようにして作製される光半導体モジュ
ールにおいては、機械的な加工，取付け精度を１μｍ以
下とすることが可能であり、原理的に機械的な組立て工
程だけで作製可能である。また、その技術的な要点は全
て半導体技術の応用であり、必要部品の加工精度が高
く、しかも一度に多数の部品を作製、即ち半導体ウェハ
上に多数同時に作製できる。従って、このような光半導
体モジュールは光軸調整工程が不要であり、機械的組立
を自動化することで大幅な低コスト化と大量生産化が可
能である。The optical semiconductor module manufactured in this manner can be mechanically processed and mounted with an accuracy of 1 μm or less, and in principle, can be manufactured only by a mechanical assembling process. Further, all of the technical points are application of semiconductor technology, the processing accuracy of necessary parts is high, and moreover, a large number of parts can be manufactured at a time, that is, a large number of parts can be simultaneously manufactured on a semiconductor wafer. Therefore, such an optical semiconductor module does not require an optical axis adjusting step, and by automating mechanical assembly, it is possible to achieve a large cost reduction and mass production.
【０００８】しかしながら、この種の光半導体モジュー
ルにおいては、光軸調整を必要とする光半導体モジュー
ルに比して大幅に低コスト，量産化が達成可能なもの
の、温度特性や光結合特性の再現性に問題があった。こ
れは、光ファイバの装着時の光軸方向位置の制御に自己
整合機構の不完全さが残っていること、構造上から温度
変化による部材の熱膨張によって光軸が変わること等が
原因である。これを、以下に説明する。However, in this type of optical semiconductor module, reproducibility of the temperature characteristic and the optical coupling characteristic can be achieved although the cost can be reduced significantly and the mass production can be achieved as compared with the optical semiconductor module requiring the optical axis adjustment. I had a problem with. This is because the incompleteness of the self-alignment mechanism remains in the control of the optical axis direction position when mounting the optical fiber, and the optical axis changes due to the thermal expansion of the member due to the temperature change due to the structure. . This will be described below.
【０００９】図２５で示したモジュール基板１は、光フ
ァイバ４のガイド溝２の形状や深さを制御するため、光
ファイバ４のガイド溝２の形状，大きさがフォトリソグ
ラフィーの精度で自動的に決るように、Ｓｉの異方性エ
ッチングを利用している。Ｓｉ結晶の異方性エッチング
は（１１１）面で極度にエッチング速度が低下すること
を利用したもので、エッチングを開始する結晶面、マス
クの形状により種々の幾何的な形状を形成できる。その
中でもガイド溝として幅，深さともほぼ一意に決定でき
る組合わせとして、（００１）面にスリット状のマスク
を＜１１０＞又は＜１-1０＞方向に合わせてエッチング
する組合わせがある。この場合、＜１１０＞又は＜１-1
０＞方向にＶ字状の溝が形成され、その深さはマスクの
幅で決定できる。Since the module substrate 1 shown in FIG. 25 controls the shape and depth of the guide groove 2 of the optical fiber 4, the shape and size of the guide groove 2 of the optical fiber 4 are automatically adjusted with the accuracy of photolithography. As described above, anisotropic etching of Si is used. The anisotropic etching of Si crystal utilizes the fact that the etching rate is extremely reduced on the (111) plane, and various geometric shapes can be formed depending on the crystal plane at which etching is started and the shape of the mask. Among them, as a combination in which the width and the depth can be almost uniquely determined as the guide groove, there is a combination in which a slit-shaped mask is etched on the (001) plane in the <110> or <1-10> direction. In this case, <110> or <1-1
A V-shaped groove is formed in the 0> direction, and its depth can be determined by the width of the mask.
【００１０】ところが、ガイド溝２の端部、即ち光ファ
イバ４を装着するガイド溝２の終端部は垂直な壁ではな
く、Ｖ溝と同じ傾斜角をもった斜めの壁になっている。
このため、光ファイバ４はその下端の一点がＶ溝終端部
８に接触し、これにより光軸方向（溝方向）の位置を決
めている。このことが、前述した温度特性や光結合特性
の再現性の低下を引き起こしている。図２６（ａ）はそ
の様子を示したものであり、光ファイバ４の端部がガイ
ド溝端部８の斜面により曲げられて軸ずれ（破線４′）
を起こすものである。However, the end portion of the guide groove 2, that is, the end portion of the guide groove 2 for mounting the optical fiber 4 is not a vertical wall but an oblique wall having the same inclination angle as the V groove.
Therefore, one point of the lower end of the optical fiber 4 comes into contact with the V-groove end portion 8, thereby determining the position in the optical axis direction (groove direction). This causes a decrease in the reproducibility of the temperature characteristics and the optical coupling characteristics described above. FIG. 26A shows such a state, in which the end portion of the optical fiber 4 is bent by the inclined surface of the guide groove end portion 8 and the axis is displaced (broken line 4 ').
Is what causes
【００１１】図２６（ａ）の４′のように屈曲した場
合、光ファイバコア７の位置は容易に数μｍ、場合によ
り１０μｍ以上の軸ずれを起こし、光結合が大幅に低下
してしまう。この光ファイバの屈曲は、モジュールの組
立て時に光ファイバ４の軸方向の圧力を過剰に加えた場
合や、組立て後に周囲温度が変わって光ファイバ４とモ
ジュール基板１との熱膨張量の差が大きくなった場合に
生じる。また、このような問題を避けるためガイド溝端
部８と光ファイバ４の端部を空間的に離しておくことが
考えられるが、この場合は、光ファイバ４と光半導体素
子の位置関係を精密に制御することが光軸方向でできな
くなり、従って光結合特性の再現性が確保できなくな
る。When bent like 4'in FIG. 26 (a), the position of the optical fiber core 7 easily causes an axis deviation of several .mu.m, sometimes 10 .mu.m or more, and the optical coupling is greatly deteriorated. This bending of the optical fiber causes a large difference in thermal expansion amount between the optical fiber 4 and the module substrate 1 when the axial pressure of the optical fiber 4 is excessively applied at the time of assembling the module, or the ambient temperature changes after the assembling. It occurs when it becomes. Further, in order to avoid such a problem, it is conceivable to spatially separate the guide groove end portion 8 and the end portion of the optical fiber 4, but in this case, the positional relationship between the optical fiber 4 and the optical semiconductor element should be precisely adjusted. The control cannot be performed in the optical axis direction, and thus the reproducibility of the optical coupling characteristic cannot be ensured.
【００１２】このように図２５で示した従来技術では原
理的に低コスト，大量生産の可能な光半導体モジュール
が作製可能であるが、その構造的或いは機構的な欠点が
潜在していた。また、その欠点は単一の光ファイバと光
半導体素子の場合より複数の光ファイバを備える場合に
顕著である。これは、複数の光ファイバの場合、一般に
アレイ化光ファイバ、所謂リボンファイバが用いられる
が、そのリボンファイバの製造上の特性により、各光フ
ァイバの先端位置がずれることによる。図２６（ｂ）は
その様子を示したものであるが、４ａ〜４ｄの４本の光
ファイバがリボンファイバとしてジャケット９でまとめ
られている。As described above, in the prior art shown in FIG. 25, an optical semiconductor module which can be manufactured at low cost and can be mass-produced in principle can be manufactured, but its structural or mechanical defect is latent. Further, the drawback is more remarkable in the case of providing a plurality of optical fibers than in the case of a single optical fiber and an optical semiconductor device. This is because arrayed optical fibers, so-called ribbon fibers, are generally used in the case of a plurality of optical fibers, but the tip positions of the optical fibers are displaced due to the manufacturing characteristics of the ribbon fibers. FIG. 26 (b) shows such a state, but four optical fibers 4a to 4d are put together in a jacket 9 as ribbon fibers.
【００１３】一般に、リボンファイバは別々のプリフォ
ームから線引きされた独立な光ファイバを紫外線硬化樹
脂等で束ねてアレイ化している。このため、各光ファイ
バの弾性特性が微妙に異なり、また束ねる時のよれ方で
異なる応力が加わっている。従って、リボンファイバの
樹脂を部分的に取り除き、正確に長さをそろえて切断し
たとしても時間と共に先端部の位置が変化して長さのば
らつきが生じ易い。また、たとえ注意深く作業してその
変化を極力抑制できたとしても、モジュール組立て時の
加熱冷却の操作によって容易に先端位置の変化が生じ
る。Generally, the ribbon fiber is formed by bundling independent optical fibers drawn from different preforms with a UV curable resin or the like to form an array. For this reason, the elastic characteristics of the optical fibers are slightly different, and different stresses are applied depending on how the optical fibers are twisted. Therefore, even if the resin of the ribbon fiber is partially removed and the length is accurately aligned and cut, the position of the tip portion changes with time and the length tends to vary. Further, even if the work is carefully performed and the change can be suppressed as much as possible, the tip position is easily changed by the heating / cooling operation during module assembly.
【００１４】図２６（ｂ）ではＡ−Ａ′とＢ−Ｂ′の差
がその最小，最大の差を示しているが、数十μｍの差は
容易に生じてしまう。このため、複数の光ファイバを用
いた場合、図２６（ａ）に示したような問題が更に大き
く現われるという問題もあった。 （従来技術２）一般に半導体素子は、外気中の湿気や
塵、イオンなどによる劣化を防止するために気密封止や
樹脂封止が施される。特に、光半導体素子は光の入出力
面が汚染に弱いため、通常のパッケージは気密封止構造
である。気密封止は、ガラスにより絶縁された端子を持
つメタルなどのパッケージに、半導体素子をマウントし
たメタル又はセラミックの基板を搭載し、メタルなどの
キャップを半田付けや溶接などによりパッケージに取り
付ける方法が採られている。In FIG. 26B, the difference between AA 'and BB' shows the minimum and maximum differences, but a difference of several tens of μm easily occurs. Therefore, when a plurality of optical fibers are used, the problem as shown in FIG. 26 (a) becomes more serious. (Prior Art 2) Generally, a semiconductor element is hermetically sealed or resin-sealed in order to prevent deterioration due to moisture, dust, ions, etc. in the outside air. In particular, since the optical semiconductor element has a weak light input / output surface against contamination, a normal package has an airtight sealing structure. For hermetic sealing, a method of mounting a metal or ceramic substrate on which a semiconductor element is mounted on a package such as a metal with terminals insulated by glass and attaching a metal cap to the package by soldering or welding is used. Has been.
【００１５】気密封止パッケージの例を図２７（ａ）に
示す。１１は光半導体素子で、金属ステム１５上に搭載
されたＳｉサブマウント１２上にマウントされている。
Ｓｉサブマウント１２は金属と半導体素子の熱膨張係数
の違いによる歪防止のためにマウントされる。１３はメ
タルリードで、ガラス１４によりステム１５と絶縁封着
されている。光半導体素子１１とメタルリード１３とは
ボンディングワイヤ１７により電気的に接続されてい
る。１６はメタルキャップで、１８は外部との光入出力
のための窓でガラスなどで構成され、メタルキャップ１
６と気密接着されて一体となっており、ステム１５と溶
接されて半導体素子１１は気密封止されている。An example of the hermetically sealed package is shown in FIG. An optical semiconductor element 11 is mounted on a Si submount 12 mounted on a metal stem 15.
The Si submount 12 is mounted to prevent distortion due to the difference in thermal expansion coefficient between the metal and the semiconductor element. Reference numeral 13 is a metal lead, which is insulated and sealed from the stem 15 by the glass 14. The optical semiconductor element 11 and the metal lead 13 are electrically connected by a bonding wire 17. Reference numeral 16 is a metal cap, and 18 is a window for inputting / outputting light to / from the outside, which is made of glass or the like.
6 is airtightly bonded and integrated, and is welded to the stem 15 to hermetically seal the semiconductor element 11.
【００１６】ところで、光を信号媒体として用いる場
合、光入出力にはファイバ結合を用いることが有効であ
り、特に通信や情報処理システムの送受信部に光半導体
装置を用いる場合にはファイバ結合型が一般的である。
上記光半導体装置と光ファイバとを結合させる場合は光
ファイバをスリーブに固定し、光半導体素子と光ファイ
バの光軸を調整した後にレーザ溶接などで固定する方法
がとられており、光ファイバや光半導体素子に対して光
半導体装置全体の寸法が大きくなる。By the way, when light is used as a signal medium, it is effective to use fiber coupling for optical input / output. Especially, when an optical semiconductor device is used for a transmitting / receiving section of a communication or information processing system, a fiber coupling type is used. It is common.
When the optical semiconductor device and the optical fiber are coupled to each other, the optical fiber is fixed to the sleeve, and the optical semiconductor element and the optical fiber are adjusted by laser welding after adjusting the optical axes thereof. The size of the entire optical semiconductor device becomes larger than that of the optical semiconductor element.
【００１７】そこで、光結合系を含んだ光半導体装置と
して、メタルパッケージ内に光半導体素子や光ファイバ
を固定したのち、一括して気密封止する方法がある。図
２７（ｂ）にその例を示す。２１は光半導体素子でＳｉ
サブマウント２２上に搭載される。２５は光ファイバで
スリーブ２６に固定されている。２３はメタルパッケー
ジで、Ｓｉサブマウント２２及び光ファイバ２５を搭載
できるような台座を持った構造となっている。光ファイ
バ２５は光半導体素子２１と光軸調整された後に、台座
２７に紫外線硬化接着剤などの接着剤２８で固定され
る。スリーブ２６とパッケージ２４は半田溶接などによ
り気密接着される。２９はリッドでパッケージ２４と溶
接などにより気密封着される。３０はガラスなどにより
パッケージ２４と絶縁された気密端子で、外部と光半導
体素子とを電気的に接続する。この場合、前記光半導体
装置に比較すると光半導体素子と光ファイバを一括して
封止するため比較的装置全体の寸法を小さくすることが
可能であるが、気密端子やスリーブが必要であり装置全
体の微小化には限界がある。Therefore, as an optical semiconductor device including an optical coupling system, there is a method of fixing an optical semiconductor element and an optical fiber in a metal package and then hermetically sealing them all at once. An example thereof is shown in FIG. 21 is an optical semiconductor element, Si
It is mounted on the submount 22. An optical fiber 25 is fixed to the sleeve 26. A metal package 23 has a pedestal on which the Si submount 22 and the optical fiber 25 can be mounted. After the optical axis of the optical fiber 25 is adjusted with the optical semiconductor element 21, the optical fiber 25 is fixed to the pedestal 27 with an adhesive 28 such as an ultraviolet curing adhesive. The sleeve 26 and the package 24 are airtightly bonded by solder welding or the like. A lid 29 is airtightly attached to the package 24 by welding or the like. An airtight terminal 30 is insulated from the package 24 by glass or the like, and electrically connects the outside to the optical semiconductor element. In this case, since the optical semiconductor element and the optical fiber are collectively sealed as compared with the optical semiconductor device, it is possible to relatively reduce the size of the entire device, but an airtight terminal and a sleeve are required and the entire device is required. There is a limit to the miniaturization of.
【００１８】また、光半導体素子を用いる場合、外部に
光半導体素子駆動用の電気回路を接続する必要がある。
外部の電気回路とに接続した例を述べる。いくつかの半
導体電子素子を一枚の基板上に実装し、まとめてパッケ
ージする方法がある。特に、素子をベアチップで基板に
実装し一括して気密封止するマルチチップ実装が集積化
には有利な方法である。しかし、光半導体素子を用いる
装置においては、光半導体素子は気密封止された独立の
パッケージを用いて光サブモジュールとし、外部の電気
回路系に接続後さらに一括封止される。従って、光半導
体素子は２重にパッケージングされることが多い。When an optical semiconductor element is used, it is necessary to connect an electric circuit for driving the optical semiconductor element to the outside.
An example of connecting to an external electric circuit will be described. There is a method in which several semiconductor electronic devices are mounted on a single substrate and packaged together. In particular, multi-chip mounting in which elements are mounted on a substrate by bare chips and hermetically sealed at once is an advantageous method for integration. However, in a device using an optical semiconductor element, the optical semiconductor element is made into an optical sub-module by using an independent package that is hermetically sealed, and after being connected to an external electric circuit system, it is further collectively sealed. Therefore, the optical semiconductor device is often doubly packaged.
【００１９】この場合、光半導体素子はメタルによりパ
ッケージされているため、光半導体素子の熱膨張率の違
いによる歪防止のためにＳｉサブマウントが必要とな
る。従って、Ｓｉサブマウントに搭載後さらにメタルパ
ッケージで気密封止することになる。従って、他の半導
体電子素子に比較して光半導体装置の寸法が大きくなり
光半導体素子を用いたことによるモジュール全体の寸法
増加が非常に大きくなるという問題があった。 （従来技術３）光半導体素子と光ファイバ、光導波路と
の光結合や、可搬基板上に高密度に半導体集積回路が実
装された所謂ＩＣカード等の光半導体モジュールにおい
ては、その入出力結合部が他の結合体、例えば光コネク
タや多ピン電気コネクタに、精密に位置合わせされて結
合される必要がある。これは前者の場合、単一モードの
光ファイバや光導波路と半導体レーザを光結合するとき
高精度の位置精度が要求され、後者の場合、ＩＣカード
の記憶容量が大きくなる程その接続ピン数が増加し、接
続ピンの間隔が狭くなって各ピンの大きさが小さく設定
されること等によっている。例えば、光ファイバと半導
体レーザの結合では多モード光ファイバで±５μｍ以
下、単一モード光ファイバでは±２μｍ以下の精度が要
求される。また、ＩＣカードの場合、徐々にその精度要
求が厳しくなってきており、将来的には１００μｍピッ
チで±１０μｍ以下の精度が考えられている。In this case, since the optical semiconductor element is packaged with metal, a Si submount is required to prevent distortion due to the difference in thermal expansion coefficient of the optical semiconductor element. Therefore, after being mounted on the Si submount, the metal package is further hermetically sealed. Therefore, there is a problem that the size of the optical semiconductor device is larger than that of other semiconductor electronic devices, and the size of the entire module is greatly increased by using the optical semiconductor device. (Prior Art 3) Optical coupling between an optical semiconductor element, an optical fiber, and an optical waveguide, and input / output coupling in an optical semiconductor module such as a so-called IC card in which semiconductor integrated circuits are mounted at high density on a portable substrate. The parts need to be precisely aligned and joined to other connectors, such as optical connectors and multi-pin electrical connectors. In the former case, high precision position accuracy is required when optically coupling a single mode optical fiber or optical waveguide with a semiconductor laser, and in the latter case, the larger the storage capacity of the IC card, the smaller the number of connecting pins. This is due to the fact that the number of pins is increased, the distance between the connecting pins is narrowed, and the size of each pin is set small. For example, in coupling an optical fiber and a semiconductor laser, a multimode optical fiber is required to have an accuracy of ± 5 μm or less, and a single mode optical fiber is required to have an accuracy of ± 2 μm or less. Further, in the case of an IC card, the accuracy requirement is becoming stricter, and in the future, an accuracy of ± 10 μm or less at a 100 μm pitch is considered.
【００２０】図２８は、このような要求に対応して考案
された従来技術による光半導体モジュールの一例である
（例えば特願平３−２３８０３８号）。シリコン基板４
１，４３を酸化膜４２を接着界面として直接接着により
構成されたサブマウント５６は２本のガイドピン４５に
密着して挟み込まれて銅製ステム４９に半田付けされて
いる。サブマウント５６は、その接着界面の深さに達す
るエッチングにより凹部が形成され、さらにその凹部の
底面には半導体チップ４４が半田付けされている。FIG. 28 shows an example of an optical semiconductor module according to the prior art devised to meet such a demand (for example, Japanese Patent Application No. 3-238038). Silicon substrate 4
The submount 56, which is formed by directly bonding 1 and 43 with the oxide film 42 as the bonding interface, is closely sandwiched between the two guide pins 45 and soldered to the copper stem 49. A recess is formed in the submount 56 by etching to reach the depth of the adhesive interface, and the semiconductor chip 44 is soldered to the bottom surface of the recess.
【００２１】また、図２９のようにこれらの２本のガイ
ドピン４５、及びガイドピン４５に密着して配置された
サブマウント５６は、抑え板５５ａをステム４９にネジ
止めするにより、圧力を受けて位置決め固定が行われ
る。即ち、半導体チップ４４表面の上下方向の位置は半
導体チップ４４の厚さと基板４１の厚さの和により決定
される。また、水平方向に関しては、ガイドピンに対す
るサブマウント５６の相対位置が、ダイシング等で切り
出されるサブマウント５６の幅をコネクタのガイドピン
４５の間隔になるよう制御することで決定される。ここ
で、半導体チップ４４の水平方向の位置はサブマウント
５６の所定位置に前述した凹部を配置することで決定さ
れ、ガイドピン４５に対する相対位置を任意に設定する
ことができる。Further, as shown in FIG. 29, these two guide pins 45 and the sub-mount 56 arranged in close contact with the guide pins 45 receive pressure by screwing the restraining plate 55a to the stem 49. Positioning and fixing is performed. That is, the vertical position of the surface of the semiconductor chip 44 is determined by the sum of the thickness of the semiconductor chip 44 and the thickness of the substrate 41. Further, in the horizontal direction, the relative position of the submount 56 with respect to the guide pin is determined by controlling the width of the submount 56 cut out by dicing or the like to be the interval between the guide pins 45 of the connector. Here, the position of the semiconductor chip 44 in the horizontal direction is determined by disposing the above-mentioned recess at a predetermined position of the submount 56, and the relative position with respect to the guide pin 45 can be arbitrarily set.
【００２２】しかしながら、上記従来例では位置決め固
定の際の上下方向の力は、ガイドピン４５及び銅製ステ
ム４９にかかるため問題はないが、横方向の力はサブマ
ウント５６とガイドピン４５の接点にかかってしまう。
このため、外力に弱い半導体チップなどを直接ガイドピ
ン間に搭載することは困難であり、また比較的外力に強
いサブマウントの場合でも、場合によっては横方向に加
わる力がシリコン基板を破損することがあり、横方向の
寸法を適切に設定するために切り出しの精度を厳しく制
御する必要がある。また、ダイシングの切り出し寸法精
度が良くサブマウントの幅が制御良く切り出された場合
でも、切断端に対するサブマウント５６の中心位置がず
れる場合が多く、製作上の困難さや温度変化に対する機
械的位置の安定性等の点において問題があった。However, in the above-mentioned conventional example, the vertical force at the time of positioning and fixing is not a problem because it is applied to the guide pin 45 and the copper stem 49, but the lateral force is applied to the contact point between the submount 56 and the guide pin 45. It will take.
For this reason, it is difficult to directly mount a semiconductor chip that is weak against external force between the guide pins, and even in the case of a submount that is relatively strong against external force, lateral force may damage the silicon substrate. Therefore, it is necessary to strictly control the cutting accuracy in order to appropriately set the lateral dimension. Further, even if the cutting dimension accuracy of dicing is good and the width of the submount is cut out with good control, the center position of the submount 56 with respect to the cut end often shifts, and the mechanical position is stable against manufacturing difficulties and temperature changes. There was a problem in terms of sex.
【００２３】[0023]
【発明が解決しようとする課題】（課題１）このように
従来、精密で大量作製可能な半導体プロセスによる高精
度モジュール基板を用いて、光軸調整を行わずに作製可
能な低コスト，量産型の光半導体モジュールにおいて
は、温度特性及び光結合特性の再現性が悪いという問題
があった。(Problem 1) As described above, a low-cost, mass-production type that can be manufactured without adjusting the optical axis by using the conventional high-precision module substrate manufactured by a precise and mass-manufacturable semiconductor process. The above optical semiconductor module has a problem that the reproducibility of temperature characteristics and optical coupling characteristics is poor.
【００２４】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、温度特性，光結合特
性の再現性に優れた、従って本質的に大幅な低コスト化
と量産化が可能な光半導体モジュールを提供することに
ある。 （課題２）このように従来、気密端子を持つ外部パッケ
ージの気密封止機構によりパッケージする場合には、フ
ァイバ結合の光半導体装置の寸法が大きくなりすぎ、高
い実装密度で外部回路と接続することが困難であった。
また、光半導体素子といくつかの外部電気回路素子をま
とめてパッケージする場合には光半導体素子、光ファイ
バ及び光ファイバとの光結合系の汚染を防止するため
に、取扱いに特別の配慮が必要であり生産性に乏しいと
いう問題があった。The present invention has been made in consideration of the above circumstances, and an object thereof is to have excellent reproducibility of temperature characteristics and optical coupling characteristics, and thus to substantially reduce the cost and mass production. It is to provide an optical semiconductor module that can be realized. (Problem 2) Conventionally, in the case of packaging by an airtight sealing mechanism of an external package having airtight terminals, the size of the fiber-coupled optical semiconductor device becomes too large, and the optical circuit is connected to an external circuit at a high packaging density. Was difficult.
When packaging an optical semiconductor device and some external electric circuit devices together, special care must be taken in handling to prevent contamination of the optical semiconductor device, the optical fiber, and the optical coupling system with the optical fiber. However, there was a problem of poor productivity.
【００２５】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、簡単な構成で、高密
度に外部回路と接続可能で、生産性に優れた光半導体モ
ジュールを提供することにある。 （課題３）このように従来、モジュール連結用のガイド
ピンを有する光半導体モジュールにおいては、モジュー
ル固定の際にガイドピンの間に挟まれたサブマウントや
半導体チップに過剰な外力が加わり、これらを破損する
恐れがあった。The present invention has been made in consideration of the above circumstances. An object of the present invention is to provide an optical semiconductor module which has a simple structure, can be connected to an external circuit with high density, and is excellent in productivity. To provide. (Problem 3) As described above, in the conventional optical semiconductor module having the guide pin for connecting the modules, an excessive external force is applied to the submount or the semiconductor chip sandwiched between the guide pins when the module is fixed, and these are removed. There was a risk of damage.
【００２６】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、モジュール固定の際
にガイドピンの間に挟まれたサブマウントや半導体チッ
プに過剰な外力が加わることがなく、かつ半導体モジュ
ール内での半導体チップと他の半導体モジュール構成部
品との位置関係を高精度に保持し、２次元的な連結をも
可能とする光半導体モジュールを提供することにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to apply an excessive external force to the submount or the semiconductor chip sandwiched between the guide pins when fixing the module. It is an object of the present invention to provide an optical semiconductor module which is capable of maintaining a positional relationship between a semiconductor chip and other semiconductor module constituent parts in the semiconductor module with high accuracy and which enables two-dimensional connection.
【００２７】[0027]
【課題を解決するための手段】（手段１）本発明の骨子
は、光ファイバのガイド溝端部における光ファイバの変
形，屈曲を防止するために、光ファイバを予め光ファイ
バの変形を防止する副基板に固定し、その副基板に対し
て光ファイバの先端を調整しておくことにある。Means for Solving the Problems (Means 1) The essence of the present invention is to prevent deformation and bending of the optical fiber at the end of the guide groove of the optical fiber. It is to fix it to the substrate and adjust the tip of the optical fiber with respect to the sub substrate.
【００２８】即ち本発明は、光軸調整のための複数のガ
イド溝にそれぞれ光ファイバが装着され、且つ該光ファ
イバ端部付近に光半導体素子が装着された主基板を有し
てなる光半導体モジュールにおいて、光ファイバが主基
板とは別の副基板に保持され、且つ該副基板に対して位
置調整されたものであることを特徴とする。 （手段２）本発明の骨子は、光半導体素子を搭載したＳ
ｉサブマウント上に直接キャップを接着することによ
り、光結合系を含んだ微小領域で気密封止を実現するこ
とにある。That is, according to the present invention, an optical semiconductor having an optical fiber mounted in each of a plurality of guide grooves for adjusting the optical axis, and a main substrate having an optical semiconductor element mounted near the end of the optical fiber. In the module, the optical fiber is held on a sub-board different from the main board, and the position of the optical fiber is adjusted with respect to the sub-board. (Means 2) The gist of the present invention is to mount an optical semiconductor element on an S
By directly bonding the cap onto the i submount, airtight sealing can be realized in a minute area including the optical coupling system.
【００２９】即ち本発明は、光半導体素子を搭載したＳ
ｉサブマウントと、このＳｉサブマウント上に形成され
た電気配線と、電気配線と光半導体素子とを電気的に接
続する手段とを具備した光半導体モジュールにおいて、
光半導体素子を気密封止するためのキャップをＳｉサブ
マウント上に形成した金属半田で接着し、且つ電気配線
の一部がキャップの内側から外側にまたがって延長形成
され、該延長形成された電気配線がキャップの接着部分
でＳｉサブマウントに形成された溝内に絶縁物により埋
め込まれていることを特徴とする。 （手段３）本発明の骨子は、モジュール連結用のガイド
ピンを有する光半導体モジュールにおいて、複数の半導
体ウェハを接着した直接接着基板をその接合部に達する
深さまでエッチングすることにより、ガイドピン固定用
の複数の凹部を有する構造を形成し、ガイドピンを用い
て連続された複数の半導体モジュールの対向位置を決定
することにある。That is, according to the present invention, an S including an optical semiconductor element is mounted.
An optical semiconductor module comprising an i submount, electric wiring formed on the Si submount, and means for electrically connecting the electric wiring and an optical semiconductor element,
A cap for hermetically sealing the optical semiconductor element is adhered with a metal solder formed on the Si submount, and a part of the electric wiring is extended from the inside of the cap to the outside, and the extended electric is formed. The wiring is characterized in that it is filled with an insulating material in a groove formed in the Si submount at the bonding portion of the cap. (Means 3) The essence of the present invention is to fix a guide pin in an optical semiconductor module having a guide pin for module connection by etching a direct adhesive substrate having a plurality of semiconductor wafers adhered to a depth reaching the joint. Is to form a structure having a plurality of concave portions and determine the facing position of a plurality of continuous semiconductor modules using the guide pin.
【００３０】即ち本発明は、平滑な表面を有する２枚の
半導体ウェハの表面同士を直接接合してなる接着基板
と、この接着基板の所定位置に搭載された半導体素子
と、前記接着基板の一部を前記ウェハの接合部に達する
深さまでエッチングして形成された複数個の凹部と、こ
れらの凹部の少なくとも底面に接するように搭載される
複数個のガイドピンと、ガイドピンと半導体素子間の接
着基板上に設けられた緩衝部材とを具備した半導体モジ
ュールであって、ガイドピンにより接着基板が他の結合
体と対向位置を決定されてなることを特徴とする。That is, according to the present invention, an adhesive substrate obtained by directly bonding the surfaces of two semiconductor wafers having smooth surfaces to each other, a semiconductor element mounted at a predetermined position on the adhesive substrate, and an adhesive substrate A plurality of recesses formed by etching the parts to a depth reaching the bonded portion of the wafer, a plurality of guide pins mounted so as to contact at least the bottom surface of these recesses, and an adhesive substrate between the guide pins and the semiconductor element. A semiconductor module having a cushioning member provided on the upper surface of the semiconductor module, characterized in that the adhesive pin determines a position facing the other combined body by the guide pin.
【００３１】[0031]
【作用】（作用１）本発明による光半導体モジュール
は、光軸調整が不要で機械的な組立て工程のみで作製可
能であり、従って自動組立てが容易であるため大幅な低
コスト化と量産化が可能である。また、本発明の光半導
体モジュールは光ファイバ先端の変形が極めて少く、従
って位置調整が余裕をもって行えるため光結合特性の再
現性が高い。そして、周囲温度の変化に対して光軸が安
定であるため温度安定性が高い。従って、複数の光ファ
イバを用いる場合でも光ファイバ毎の特性ばらつきが小
さく、且つ温度特性も優れるという効果を奏する。 （作用２）本発明によれば、光半導体素子を搭載したＳ
ｉサブマウントに直接キャップを半田接着することによ
り、光半導体素子，光結合系及び光ファイバを一括し
て、光半導体素子と同等の寸法で気密封止することを可
能とするため、ファイバ結合型の光半導体装置が微小領
域で気密封止され、高密度に外部回路との接続が可能と
なる。また、他の電気回路部品と接続する場合にも特別
な配慮を必要とせずに接続可能であり、集積度及び生産
性を同時に向上させることができる。 （作用３）本発明によれば、比較的簡単なマスク合わせ
工程によりガイドピン及び半導体チップの面内の位置決
めがなされ、また上記方向には選択エッチングにより露
出した同一の平坦面上に接して配置されるため、この面
を基準としたモジュール内での上下方向の高精度な位置
決めが可能となる。また、ガイドピンは凹部の底面のみ
に、或いは底面及び少なくとも一方の側面に接している
ため、モジュール固定の際の力は全て凹部の底面のみ
に、或いは底面及び側面にかかることとなり、ガイドピ
ンに挟まれたサブマウントや半導体チップには過剰な外
力が加わることはない。(Operation 1) The optical semiconductor module according to the present invention does not require optical axis adjustment and can be produced only by a mechanical assembling process. Therefore, automatic assembling is easy, and therefore, significant cost reduction and mass production can be achieved. It is possible. Further, the optical semiconductor module of the present invention has a very small deformation of the tip of the optical fiber, and therefore the position can be adjusted with a margin, so that the reproducibility of the optical coupling characteristic is high. Further, since the optical axis is stable with respect to the change in ambient temperature, the temperature stability is high. Therefore, even when a plurality of optical fibers are used, the characteristic variation among the optical fibers is small, and the temperature characteristics are excellent. (Operation 2) According to the present invention, the S including the optical semiconductor element is mounted.
By directly soldering the cap to the i submount, the optical semiconductor element, the optical coupling system, and the optical fiber can be hermetically sealed together with the same dimensions as the optical semiconductor element. The optical semiconductor device of (1) is hermetically sealed in a minute area, and high density connection with an external circuit becomes possible. Further, when connecting to other electric circuit components, the connection can be made without requiring special consideration, and the degree of integration and the productivity can be improved at the same time. (Operation 3) According to the present invention, the guide pins and the semiconductor chip are positioned in the plane by a relatively simple mask aligning process, and in the above direction, they are arranged in contact with the same flat surface exposed by the selective etching. Therefore, it is possible to perform high-precision vertical positioning within the module with this surface as a reference. Further, since the guide pin is in contact with only the bottom surface of the recess, or the bottom surface and at least one side surface, all the force for fixing the module is applied only to the bottom surface of the recess, or to the bottom surface and the side surface. No excessive external force is applied to the sandwiched submount or semiconductor chip.
【００３２】また、各半導体モジュールの凹部底面がガ
イドピンによりほぼ同一平面上に配置されることとな
り、ガイドピンを介して接続された複数の半導体モジュ
ールに搭載された半導体チップ及びガイドピンはほぼ同
一平面上に配置されるため、連結した場合の上下方向の
位置決めが行い易い。このような特徴を有するため、こ
の様な半導体モジュールをガイドピンを介して複数個連
結した場合にも、他の半導体モジュール構成部品との位
置決め精度が高い半導体モジュールを提供することがで
きる。Further, the bottom surface of the recess of each semiconductor module is arranged on the substantially same plane by the guide pin, and the semiconductor chips and the guide pins mounted on the plurality of semiconductor modules connected through the guide pin are substantially the same. Since they are arranged on a plane, it is easy to perform vertical positioning when they are connected. Due to such characteristics, it is possible to provide a semiconductor module having a high positioning accuracy with respect to other semiconductor module components even when a plurality of such semiconductor modules are connected via guide pins.
【００３３】さらに、ガイドピンの凹部は前後左右の配
置できるため、２次元的な半導体モジュールの連結が可
能であり、各半導体モジュールの半導体チップ及びガイ
ドピンの底面はそれぞれ同一平面上に配置される。Further, since the recesses of the guide pins can be arranged in front, rear, left and right, two-dimensional semiconductor modules can be connected, and the semiconductor chips of the semiconductor modules and the bottom surfaces of the guide pins are arranged on the same plane. .
【００３４】[0034]
【実施例】以下、図面を参照して本発明の実施例を説明
する。 （実施例１）図１は、本発明の第１の実施例に係わる光
半導体モジュールの概略構成を示す斜視図である。図中
１０１はモジュール主基板、１０２は光ファイバのガイ
ド溝、１０３は光ファイバ保持用の副基板、１０４はリ
ボンファイバ、１０５は光半導体素子で例えばアレイ化
した半導体レーザ、１０６は光半導体素子装着用電極で
従来例と同様なバンプ電極である。モジュール主基板１
０１及び副基板１０３は例えばＳｉを用い、（００１）
面に＜１１０＞又は＜１-1０＞方向のスリット状マスク
を用いてＶ溝をエッチング形成したものを用いる。この
とき、例えばマスク材としてはＳｉ3 Ｎ4 を用い、エッ
チング液としてＫＯＨ水溶液を９０℃に加熱したものを
用いればよい。Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) FIG. 1 is a perspective view showing a schematic configuration of an optical semiconductor module according to a first embodiment of the present invention. In the figure, 101 is a module main board, 102 is an optical fiber guide groove, 103 is an optical fiber holding sub-board, 104 is a ribbon fiber, 105 is an optical semiconductor element, for example, an arrayed semiconductor laser, 106 is an optical semiconductor element mounting This is a bump electrode similar to the conventional example. Module main board 1
01 and the sub-substrate 103 are made of, for example, Si, and (001)
A V-groove is formed by etching using a slit-shaped mask in the <110> or <1-10> direction on the surface. At this time, for example, Si3 N4 may be used as the mask material, and a KOH aqueous solution heated to 90 ° C. may be used as the etching solution.
【００３５】また、バンプ電極１０６としてはＰｂＳｎ
系半田を用い、リフロー処理によりボール状に変形させ
たものを用いる。このバンプ電極１０６の形状及び大き
さは極度に大きな制限はなく、光半導体素子の装着後の
高さ及び光ファイバのコア部分との位置関係を考慮した
ガイド溝１０２の幅との相対関係により適時設定してや
ればよい。Further, as the bump electrode 106, PbSn is used.
A ball-shaped solder is used by a reflow process using a system solder. The shape and size of the bump electrode 106 are not extremely limited, and are appropriately set depending on the height after mounting the optical semiconductor element and the relative relationship with the width of the guide groove 102 in consideration of the positional relationship with the core portion of the optical fiber. Just set it.
【００３６】この実施例の製造工程の例としては、まず
副基板１０３に光ファイバ１０４の固定を行う。この時
の固定材は低融点ガラス又は比較的高融点の半田（例え
ばＡｕＳｎ，ＡｕＧｅ）を用い、後の工程の熱処理で溶
融しない温度特性の材料を用いる。次に、光ファイバ１
０４の先端を揃えるための切削又は研磨加工を行う。こ
れには、ダイシング，ダイヤモンド研磨等の手法を用
い、副基板１０３の一部を同時に加工して、副基板１０
３と光ファイバ１０４の端部がほぼ同一の面になるよう
に加工する。As an example of the manufacturing process of this embodiment, first, the optical fiber 104 is fixed to the sub-board 103. As the fixing material at this time, low melting glass or solder having a relatively high melting point (for example, AuSn, AuGe) is used, and a material having a temperature characteristic that does not melt in a heat treatment of a later step is used. Next, the optical fiber 1
A cutting or polishing process for aligning the tip ends of 04 is performed. For this, a method such as dicing or diamond polishing is used to process a part of the sub-substrate 103 at the same time,
3 and the end portion of the optical fiber 104 are processed so that they have substantially the same surface.
【００３７】しかる後、モジュール主基板１０１に光半
導体素子１０５，副基板１０３及び光ファイバ１０４を
順次又は同時に装着する。このとき、光ファイバ１０４
の固定は副基板１０３への固定に用いた材料より融点の
低い半田又は樹脂を用いて行い、副基板１０３と光ファ
イバ１０４の位置関係に実質的に影響しない材料を用い
る。また、副基板１０３に光半導体素子１０５側に向う
圧力も印加しておけば、光ファイバ１０４は光半導体素
子１０５に対してほぼ同等な位置に装着され、光結合特
性の再現性が高くなる。Thereafter, the optical semiconductor element 105, the sub-board 103 and the optical fiber 104 are mounted on the module main board 101 sequentially or simultaneously. At this time, the optical fiber 104
Is fixed by using solder or resin having a lower melting point than the material used for fixing to the sub-board 103, and a material that does not substantially affect the positional relationship between the sub-board 103 and the optical fiber 104 is used. Further, if the pressure toward the optical semiconductor element 105 side is also applied to the sub-board 103, the optical fiber 104 is mounted at substantially the same position with respect to the optical semiconductor element 105, and the reproducibility of the optical coupling characteristics becomes high.
【００３８】このとき、図２（ａ）に示すようにガイド
溝１０２の端部１０８に光ファイバ１０４が接触する
が、光ファイバ１０４は副基板１０３により固定されて
いるため副基板１０３に適度な下方向の圧力を加えてお
くことで、前記図２６で示したような光ファイバの変
形，屈曲は起こり難い。このため、光ファイバ１０４の
コア部１０７を正確に位置決めすることができる。さら
に、組立て終了後は周囲温度の変化に対して副基板１０
３が存在することにより光ファイバ１０４の変形は極め
て小さくなる。このため、本実施例の光半導体モジュー
ルでは、温度特性が図２５の従来例に比し格段に改善さ
れる。At this time, the optical fiber 104 comes into contact with the end 108 of the guide groove 102 as shown in FIG. 2A, but since the optical fiber 104 is fixed by the sub-board 103, it is appropriate for the sub-board 103. By applying downward pressure, the optical fiber is unlikely to be deformed or bent as shown in FIG. Therefore, the core portion 107 of the optical fiber 104 can be accurately positioned. Furthermore, after the assembly is completed, the sub-board 10 is not affected by the change in ambient temperature.
The presence of 3 makes the deformation of the optical fiber 104 extremely small. Therefore, in the optical semiconductor module of the present embodiment, the temperature characteristic is significantly improved as compared with the conventional example of FIG.
【００３９】図２（ｂ）は図１の実施例に更に改良を加
えた実施例である。図１の実施例では、光ファイバ１０
４の相対位置をガイド溝端部１０８と光ファイバ１０４
との接触で規定しているが、クリープ特性のあまり良好
でない半田材料で固定した場合等に経時的な固定半田劣
化を生じることがある。図２（ｂ）はこのような問題を
防止するためのものであり、モジュール主基板１０１と
光ファイバ１０４を保持している副基板１０３とを、光
半導体素子１０５の場合と同様にバンプ電極１０６′で
固定するようにしたものである。この場合、光ファイバ
１０４の先端はモジュール主基板１０１に接する必要が
なく、バンプ電極１０６′が表面張力作用によって光フ
ァイバの相対位置を制御してくれる。このため、光ファ
イバ１０４に余分な応力が加わることなく、また周囲の
固定材にも過剰応力が加わらないためモジュールの機械
的寿命が長くなる特徴を持っている。FIG. 2B shows an embodiment obtained by further improving the embodiment shown in FIG. In the embodiment of FIG. 1, the optical fiber 10
4 relative to the guide groove end 108 and the optical fiber 104
However, when fixed with a solder material that does not have very good creep characteristics, fixed solder deterioration may occur over time. FIG. 2B is for preventing such a problem. The module main substrate 101 and the sub-substrate 103 holding the optical fiber 104 are connected to the bump electrode 106 similarly to the case of the optical semiconductor element 105. It is designed to be fixed at ′. In this case, the tip of the optical fiber 104 does not have to be in contact with the module main substrate 101, and the bump electrode 106 'controls the relative position of the optical fiber by the surface tension action. Therefore, there is a feature that the mechanical life of the module is lengthened because no extra stress is applied to the optical fiber 104 and no excessive stress is applied to the surrounding fixing material.
【００４０】なお、本発明は上述した実施例に限定され
るものではない。実施例では触れていないが、信号伝送
する光ファイバの他にダミーの光ファイバをやや突出さ
せて設け、機械的応力がダミーファイバにのみかかるよ
うに構成してもかまわない。また、実施例では光半導体
素子に限定した記述をしているが、その他の光素子、例
えばレンズ、光アイソレータ等の素子が同時に設けられ
るものであってもかまわない。要するに本発明は、その
要旨を逸脱しない範囲で、種々変形して実施することが
できる。 （実施例２）図３は、本発明の第２の実施例に係わる光
半導体モジュールの概略構成を示すもので、（ａ）は平
面図、（ｂ）は側断面図である。なお、図３（ａ）は、
気密封止のためのキャップを装着する前の構成状態を示
している。The present invention is not limited to the above embodiment. Although not mentioned in the embodiments, a dummy optical fiber may be provided in a slightly protruding manner in addition to the optical fiber for signal transmission so that mechanical stress is applied only to the dummy fiber. Further, although the description is limited to the optical semiconductor element in the embodiments, other optical elements, for example, elements such as a lens and an optical isolator may be provided at the same time. In short, the present invention can be variously modified and implemented without departing from the scope of the invention. (Embodiment 2) FIG. 3 shows a schematic structure of an optical semiconductor module according to a second embodiment of the present invention. (A) is a plan view and (b) is a side sectional view. In addition, FIG.
It shows a configuration state before mounting a cap for hermetic sealing.
【００４１】図３（ａ）において、２０１は例えば半導
体レーザからなる光半導体素子であり、この光半導体素
子２０１はＳｉ基板（Ｓｉサブマウント）２０２にマウ
ントされている。一般に光半導体素子は、微少な領域に
発熱が集中するため、放熱が問題となる。そのため、放
熱特性が良く、金属やセラミックに比較して、光半導体
素子と熱膨張係数が近いＳｉがサブマウントとして用い
られることが多い。また、Ｓｉは半導体プロセスを用い
ることにより大量生産が可能であり、精度良く加工を施
すことができ、しかも化合物半導体などと比較して機械
的強度が高い。また、電気配線，酸化膜などの形成プロ
セスが確立しているなど、Ｓｉをサブマウントに用いる
ことにはメリットが多い。In FIG. 3A, 201 is an optical semiconductor element made of, for example, a semiconductor laser, and this optical semiconductor element 201 is mounted on a Si substrate (Si submount) 202. Generally, in an optical semiconductor element, heat generation is concentrated in a minute area, so that heat radiation becomes a problem. Therefore, Si is often used as the submount because it has good heat dissipation characteristics and has a thermal expansion coefficient closer to that of the optical semiconductor element as compared with metals and ceramics. Further, Si can be mass-produced by using a semiconductor process, can be processed with high precision, and has high mechanical strength as compared with a compound semiconductor or the like. Moreover, there are many merits in using Si for the submount, because the formation process of the electric wiring, the oxide film and the like is established.
【００４２】Ｓｉサブマウント２０２上には電気配線２
０３が形成されており、光半導体素子２０１とボンディ
ングワイヤ２０４により電気的に接続されている。２０
５はＳｉサブマウント２０２の凹部に充填され後述する
工程により表面が平坦化された絶縁物、２０６は光半導
体素子２０１の接地電極，２０７は気密封止のためのキ
ャップを固定する半田（シーリング半田）、２０８は光
ファイバ、２０９は光ファイバ２０８を固定するための
ホルダ（ファイバホルダ）であり、光ファイバ２０８は
Ｓｉサブマウント２０２に設けられたＶ溝に固定されて
いる。Electrical wiring 2 is formed on the Si submount 202.
03 is formed, and is electrically connected to the optical semiconductor element 201 by the bonding wire 204. 20
Reference numeral 5 is an insulator filled in the concave portion of the Si submount 202 and the surface of which is planarized by a process described later, 206 is a ground electrode of the optical semiconductor element 201, and 207 is solder for fixing a cap for hermetic sealing (sealing solder). ), 208 is an optical fiber, 209 is a holder (fiber holder) for fixing the optical fiber 208, and the optical fiber 208 is fixed to the V groove provided in the Si submount 202.
【００４３】ここで、電気配線２０３は絶縁物２０５の
部分でＳｉサブマウント２０２の凹部を介して配線され
ており、この部分で配線２０３上に絶縁物２０５が設け
られているためシーリング半田２０７とは電気的に絶縁
されている。また、絶縁物２０５の厚さを十分厚くして
おくことで電気配線２０３の高周波伝達特性の低下を抑
制することができる。絶縁物２０５はシーリング半田２
０７との間に生じる寄生容量を小さくするため、例えば
数十μｍの厚さとすることが望ましい。このため、絶縁
物２０５には低融点ガラス等の流動性のある材料を用
い、Ｓｉサブマウント２０２上で固化される方法が有効
である。これについては後述する。Here, the electric wiring 203 is wired at the portion of the insulator 205 through the recess of the Si submount 202, and since the insulator 205 is provided on the wiring 203 at this portion, it is connected to the sealing solder 207. Is electrically isolated. Further, by making the thickness of the insulator 205 sufficiently thick, it is possible to suppress the deterioration of the high frequency transmission characteristics of the electric wiring 203. Insulator 205 is sealing solder 2
In order to reduce the parasitic capacitance generated between the element No. 07 and No. 07, it is desirable to set the thickness to several tens of μm, for example. Therefore, it is effective to use a material having fluidity such as low melting point glass for the insulator 205 and solidify it on the Si submount 202. This will be described later.
【００４４】このような構成とすることにより、光半導
体素子２０１の気密封止構造を大幅に小型化することが
可能であり、さらにＳｉ基板上で気密封止キャップを取
り付けたにも拘らず電気配線２０３の高周波伝達特性と
して数ＧＨｚ以上の帯域を確保することができる。ま
た、本実施例の場合、電気配線を気密封止する絶縁物２
０５がＳｉ基板の局所的な部分に、しかも埋込み形成さ
れるため、絶縁物２０５に加わる応力が小さく、絶縁物
２０５の亀裂や破断が起きにくいという特徴を持ってい
る。With such a structure, the airtight sealing structure of the optical semiconductor element 201 can be significantly downsized, and further, even if the airtight sealing cap is mounted on the Si substrate, the electrical sealing is performed. A band of several GHz or higher can be secured as the high-frequency transmission characteristic of the wiring 203. In addition, in the case of this embodiment, an insulator 2 that hermetically seals the electric wiring
Since 05 is embedded and formed in a local portion of the Si substrate, the stress applied to the insulator 205 is small, and the insulator 205 is less likely to crack or break.
【００４５】このことは、絶縁物２０５を埋込み形成し
ない場合を考慮すれば、容易に理解することができる。
即ち、比較的一般的な気密封止方法として、図３（ａ）
のシーリング半田２０７をほぼ同型に形成された絶縁物
の上に形成し、絶縁物の下部に電気配線を平坦に形成す
る方法があるが、この場合、絶縁物材料と基板材料（Ｓ
ｉ）の熱膨脹特性の十分な検討が必要であり、両者の熱
膨脹特性の差によって容易に絶縁物の亀裂や破断が生じ
る問題がある。これは、主に絶縁物の絶対的な大きさが
大きくなることと、絶縁物の接触する部分がＳｉ基板の
同一平面上であるためその平面の反りが直接絶縁物に作
用して亀裂を生じさせ易くすることなどが影響してい
る。This can be easily understood by considering the case where the insulator 205 is not formed by embedding.
That is, as a relatively general hermetic sealing method, FIG.
There is a method of forming the sealing solder 207 on the insulator formed in substantially the same shape and forming the electric wiring flat under the insulator. In this case, the insulator material and the substrate material (S
It is necessary to thoroughly study the thermal expansion characteristics of i), and there is a problem that the difference between the thermal expansion characteristics of the two causes cracks and breakage of the insulator easily. This is mainly because the absolute size of the insulator becomes large, and because the contacting part of the insulator is on the same plane of the Si substrate, the warp of the plane directly acts on the insulator to cause a crack. It is affected by making it easier.
【００４６】これに対し本実施例では、絶縁物２０５の
形成が電気配線を埋め込むための最小領域だけに限定さ
れ小さく形成できること、絶縁物が埋込み形成であるた
め基板との接触が１平面ではなく側面も接触しており基
板２０２によって応力変形から保護されていること、ま
た基板２０２の巨視的な変形（例えば反り）が微小領域
である絶縁物埋込み部に影響しにくいことなどの理由に
より、前述の特徴が得られる。On the other hand, in the present embodiment, the formation of the insulator 205 is limited to the minimum area for burying the electric wiring and can be made small, and since the insulator is embedded, the contact with the substrate is not one plane. For the reason that the side surfaces are also in contact with each other and are protected from stress deformation by the substrate 202, and that macroscopic deformation (for example, warpage) of the substrate 202 is less likely to affect the insulator-embedded portion which is a minute region, Can be obtained.
【００４７】図３（ｂ）は本実施例の概略構造断面図で
あり、図３（ａ）の状態の後にキャップ２１０の取り付
けを行った状態を示している。ここで、Ｓｉサブマウン
ト２０２に設けられる溝は一般に半円筒形とすることが
難しいため、光ファイバ２０８の固定部分に隙間が生じ
ることが多い。そこで図３（ｂ）の例では、この隙間を
埋めるための補助封止半田２１２を用いている。この補
助封止半田２１２は比較的融点の低い半田を溶融し、毛
細管現象を利用して隙間に注入することで形成できる。FIG. 3B is a schematic structural sectional view of this embodiment, showing a state in which the cap 210 is attached after the state of FIG. 3A. Here, since it is generally difficult to form the groove provided in the Si submount 202 in a semi-cylindrical shape, a gap often occurs in the fixed portion of the optical fiber 208. Therefore, in the example of FIG. 3B, the auxiliary sealing solder 212 for filling this gap is used. The auxiliary sealing solder 212 can be formed by melting a solder having a relatively low melting point and injecting it into the gap by utilizing a capillary phenomenon.
【００４８】電気配線２０３の埋込み部分は図４（ａ）
（ｂ）に示すように構成することができる。図４（ａ）
は電気配線２０３の埋込み封止部分を拡大した図であ
り、２１３はキャップ２１０のメタライズ金属で例えば
Ｔｉを下地としたＡｕ／Ｐｔ／Ｔｉ、２１４はシーリン
グ半田、２１５はＳｉサブマウント側のメタライズ金属
で例えば２１４と同様なＡｕ／Ｐｔ／Ｔｉとする。シー
リング半田２１４には例えばＡｕＳｎの共晶半田を用
い、約３００℃の熱処理を行ってＳｉサブマウント２０
２とキャップ２１０の固定を行う。The embedded portion of the electric wiring 203 is shown in FIG.
It can be configured as shown in (b). Figure 4 (a)
FIG. 3 is an enlarged view of an embedded sealing portion of the electric wiring 203. 213 is a metallized metal of the cap 210, for example, Au / Pt / Ti with Ti as a base, 214 is sealing solder, and 215 is a metallized metal on the Si submount side. Then, for example, Au / Pt / Ti similar to 214 is used. AuSn eutectic solder, for example, is used as the sealing solder 214, and heat treatment is performed at about 300 ° C. to perform the Si submount 20.
2 and the cap 210 are fixed.
【００４９】図３（ａ）では便宜上シーリング半田２０
７としてＳｉサブマウント側に設けたが、これはキャッ
プ２１０側に設けてもよく、最終的な構成が図４（ａ）
と同等になれば特に問題ない。また、図４（ｂ）は図４
（ａ）のＡ−Ａ′断面を示すが、絶縁物２０５は気密封
止のために埋込み部分でＳｉサブマウント２０２の表面
とほぼ同等な平坦面としておくことが必要である。この
部分が極端に平坦面からずれると、シーリング半田２１
４による気密封止が良好に行われないことになる。In FIG. 3A, for convenience, the sealing solder 20 is used.
7 is provided on the Si submount side, but it may be provided on the cap 210 side, and the final configuration is shown in FIG.
If it becomes equivalent to, there is no particular problem. In addition, FIG.
As shown in (a), which is taken along the line AA ′, the insulator 205 needs to be a flat surface which is almost the same as the surface of the Si submount 202 in the embedded portion for hermetic sealing. If this part deviates extremely from the flat surface, the sealing solder 21
Therefore, the airtight sealing by No. 4 is not performed well.
【００５０】次に、この絶縁物２０５の平坦化した埋込
み形成方法について説明する。図５は、電気配線２０３
の埋込み形成方法を示す工程断面図であり、図４（ｂ）
に対応する断面で示してある。Next, a description will be given of a method for forming the insulator 205 which is flattened. FIG. 5 shows the electric wiring 203.
FIG. 4B is a process cross-sectional view showing the embedding formation method of FIG.
It is shown in a cross section corresponding to.
【００５１】まず、図５（ａ）に示すように、（１０
０）面のＳｉ基板２０２にＳｉＯ2 ，Ｓｉ3 Ｎ4 等のエ
ッチングマスクをフォトリソグラフィにより設け、Ｓｉ
基板２０２の異方性エッチングを行う。このときのエッ
チングは、例えばＫＯＨ水溶液やヒドラジン等を用いれ
ばよく、図のような逆台形の溝２１８を形成する。その
後、熱酸化処理によるＳｉＯ2 膜、又は化学気相成長法
によるＳｉ3 Ｎ4 膜を形成し、Ｓｉ基板表面の絶縁膜２
１１とする。このとき、絶縁膜２１１は単層膜でも多層
膜でもかまわなく、従って前記エッチングマスクは残さ
れていても除去されていてもかまわない。但し、絶縁膜
２１１は少なくとも１層のＳｉ3 Ｎ4 膜を含むようにす
る。First, as shown in FIG.
An etching mask of SiO2 , Si3 N4 or the like is provided on the (0) surface Si substrate 202 by photolithography, and Si
Anisotropic etching of the substrate 202 is performed. For the etching at this time, for example, a KOH aqueous solution or hydrazine may be used, and an inverted trapezoidal groove 218 as shown in the drawing is formed. After that, a SiO2 film by a thermal oxidation process or a Si3 N4 film by a chemical vapor deposition method is formed to form an insulating film 2 on the surface of the Si substrate.
11 At this time, the insulating film 211 may be a single-layer film or a multi-layer film, and thus the etching mask may be left or removed. However, the insulating film 211 includes at least one layer of Si3 N4 film.
【００５２】そして、電気配線２０３をリフトオフ法、
或いは全面蒸着してエッチングする方法で形成する。電
気配線金属としては、ＳｉＯ2 ，Ｓｉ3 Ｎ4 で構成され
る絶縁膜２１１との密着が良好となるよう、また、この
後に形成する絶縁物２０５との密着性が良好となるよう
に、Ｔｉ，Ｃｒ，Ｃｕ，Ａｌ等が表面になる金属の構
成、例えばＴｉ／Ｐｔ／Ｔｉ多層膜とする。このとき、
前述したエッチングマスクは溝の周辺部分でひさしを持
っているため、そのひさしを除去してから電気配線を形
成すれば配線の断線等の障害を防止することができる。
また、電気配線２０３の表面をＳｉ3 Ｎ4 でコーティン
グしておけば、後述する絶縁物２０５の平坦化工程で配
線金属の損傷を防止できる。Then, the electric wiring 203 is lifted off,
Alternatively, it is formed by vapor deposition on the entire surface and etching. As the electric wiring metal, Ti is used so that the adhesion with the insulating film 211 composed of SiO2 and Si3 N4 is good and the adhesion with the insulator 205 formed later is good. , Cr, Cu, Al, etc., whose surface is a metal, for example, a Ti / Pt / Ti multilayer film. At this time,
Since the above-mentioned etching mask has an eaves in the peripheral portion of the groove, if the eaves are removed and then the electric wiring is formed, it is possible to prevent a trouble such as a disconnection of the wiring.
If the surface of the electric wiring 203 is coated with Si3 N4 , the wiring metal can be prevented from being damaged in the flattening process of the insulator 205 described later.
【００５３】次いで、図５（ｂ）に示すように、絶縁物
２０５として例えば溶剤によりペースと化された低融点
ガラスの塗布を行い、熱処理によりガラスの固化を行
う。このとき、不要なガラスが光ファイバ保持用の溝等
に付着しないよう、ガラスの不要な部分はテープやメタ
ルマスク等で覆ってガラスの塗布を行う。Next, as shown in FIG. 5B, a low-melting-point glass, which is made into a pace by a solvent, is applied as the insulator 205, and the glass is solidified by heat treatment. At this time, in order to prevent unnecessary glass from adhering to the groove for holding the optical fiber or the like, the unnecessary portion of the glass is covered with a tape or a metal mask to apply the glass.
【００５４】次いで、図５（ｃ）に示すように、熱処理
により十分な固化を行ったガラスを選択的な研磨処理に
より除去し、表面を平坦化する。その手法の例として、
酸化アルミニウム（Ａｌ2 Ｏ3 ）の微粉末を研磨材とし
てガラスが平坦化するまで徐々に平坦研磨を行う。この
とき、酸化アルミニウムは一般的な低融点ガラスより硬
度が高いためガラスを研磨できるが、前述したＳｉ3 Ｎ
4 より硬度が低いため研磨時の圧力印加と研磨材の粒度
を適度に制御することで、Ｓｉ3 Ｎ4 の表面で自動的に
研磨が停止する。Next, as shown in FIG. 5C, the glass which has been sufficiently solidified by heat treatment is removed by selective polishing to flatten the surface. As an example of the method,
Using aluminum oxide (Al2 O3 ) fine powder as an abrasive, flat polishing is gradually performed until the glass is flattened. At this time, although aluminum oxide is harder than typical low melting point glass can be polished glass for high, Si3 N described above
Since the hardness is lower than4 , the pressure is applied during polishing and the grain size of the polishing material is appropriately controlled to stop polishing automatically on the surface of Si3 N4 .
【００５５】次いで、図５（ｄ）に示すように、選択的
な研磨工程の後にメタライズ金属２１５の形成と、電気
配線２０３のＳｉ基板平坦部での電気接続領域の開口部
及びパッド金属（例えばＡｕ／Ｐｔ／Ｔｉ）の形成を行
って、埋込み電気配線工程が終了する。ここで、絶縁物
２０５となるガラスの表面は研磨工程による機械的な強
度が低下した破砕層が形成されることが多く、研磨工程
の直後に電気配線金属２０３が影響を受けない程度の熱
処理を行ったり、また、ガラスの表面に表面補強のＳｉ
Ｏ2 やＳｉ3 Ｎ4 等を形成しておいても構わない。 （実施例３）図６は、本発明第３の実施例に係わる光半
導体モジュールの電気配線埋込み封止部分を拡大した断
面図である。なお、図４と同一部分には同一符号を付し
て、その詳しい説明は省略する。Next, as shown in FIG. 5D, after the selective polishing step, the metallized metal 215 is formed, and the opening and pad metal (for example, the pad) of the electric connection region in the flat portion of the Si substrate of the electric wiring 203 are formed. After forming Au / Pt / Ti), the buried electric wiring process is completed. Here, the surface of the glass that serves as the insulator 205 is often formed with a crushed layer having a reduced mechanical strength due to the polishing step, and a heat treatment is performed immediately after the polishing step to such an extent that the electrical wiring metal 203 is not affected. Also, Si for surface reinforcement on the surface of the glass
O2 or Si3 N4 may be formed in advance. (Embodiment 3) FIG. 6 is an enlarged cross-sectional view of an electric wiring embedded sealing portion of an optical semiconductor module according to a third embodiment of the present invention. The same parts as those in FIG. 4 are designated by the same reference numerals, and detailed description thereof will be omitted.
【００５６】この実施例が、先に説明した第２の実施例
と異なる点は、溝部における電気配線２０３を溝部の底
部に埋め込むのではなく、溝部の途中に埋め込んだこと
にある。即ち、Ｓｉ基板２０２に設けた溝２１８の途中
まで絶縁物２０５ａを埋込んだ後に電気配線２０３を形
成し、その上に絶縁物２０５ｂを埋込んで平坦化してい
る。The difference between this embodiment and the second embodiment described above is that the electric wiring 203 in the groove is not embedded in the bottom of the groove but in the middle of the groove. That is, the insulating material 205a is embedded up to the middle of the groove 218 provided in the Si substrate 202, and then the electrical wiring 203 is formed, and the insulating material 205b is embedded on the electrical wiring 203 to planarize.
【００５７】図７は、この場合の製造工程を示す断面図
である。絶縁物２０５を２回埋め込むこと以外は、基本
的に図５の工程と同様である。なお、この例では電気配
線２０３を３層で形成しているが、これは電気配線２０
３と絶縁物２０５との良好な接着特性を得るためであ
る。即ち、図７（ａ）に示すように、絶縁物２０５ａを
形成した後、絶縁物２０５ａ及び絶縁膜２１１と良好な
接着が得られる下地金属２０３ａを介して良好な電気伝
導材料である配線２０３ｂを形成する。電気配線２０３
ａは溝２１８の外側では絶縁膜２１１上に直接形成され
るため、下地金属２０３ａは絶縁膜２１１とも良好な接
着を得られる材料である必要がある。FIG. 7 is a sectional view showing the manufacturing process in this case. The process is basically the same as that of FIG. 5 except that the insulator 205 is embedded twice. In this example, the electric wiring 203 is formed of three layers, but this is the electric wiring 20.
This is to obtain a good adhesive property between No. 3 and the insulator 205. That is, as shown in FIG. 7A, after forming the insulator 205a, the wiring 203b, which is a good electrically conductive material, is formed through the base metal 203a which can obtain good adhesion with the insulator 205a and the insulating film 211. Form. Electrical wiring 203
Since a is directly formed on the insulating film 211 outside the groove 218, the base metal 203a needs to be a material that can obtain good adhesion with the insulating film 211.
【００５８】次いで、図７（ｂ）に示すように、再び下
地金属２０３ａと同じ金属２０３ｃを形成する。このと
き、絶縁物２０５と電気配線２０３が良好な接着が得ら
れるためには、配線２０３ｂが金属２０３ａ及び２０３
ｃにより埋め込まれていることが望ましい。従って、図
では配線２０３ｂの幅が金属２０３ａよりも狭く、金属
２０３ｃによって埋め込まれるようにしてある。Next, as shown in FIG. 7B, the same metal 203c as the base metal 203a is formed again. At this time, in order to obtain good adhesion between the insulator 205 and the electric wiring 203, the wiring 203b should be the metal 203a and the metal 203.
It is preferable that it is embedded by c. Therefore, in the drawing, the width of the wiring 203b is narrower than that of the metal 203a, and the wiring 203b is embedded by the metal 203c.
【００５９】次いで、図７（ｃ）に示すように、絶縁物
２０５ｂを堆積する。その際、絶縁物２０５ｂの表面に
は凹凸ができることがあるが、その場合には研磨やエッ
チングなどによって、図７（ｄ）に示すようにＳｉ基板
２０２に対して平坦になるまで不要な部分を取り除く。
研磨を行ったとき絶縁物２０５の表面に破砕層などが生
じる場合には、平坦になる直前まで研磨を行い、残りを
エッチングにより取り除くなどすればよい。さらに、絶
縁膜２１１が絶縁物２０５に対して耐研磨性の高い膜、
例えば絶縁膜が硝子の場合には窒化硅素膜などを用いる
ことにより絶縁物を研磨する際の研磨ストッパーとして
機能させることができるため、絶縁膜２１１の高さでほ
ぼ平坦化できる。その後、シール半田用の下地金属２１
５を形成する。Next, as shown in FIG. 7C, an insulator 205b is deposited. At that time, unevenness may be formed on the surface of the insulator 205b. In that case, an unnecessary portion is formed by polishing or etching until it becomes flat with respect to the Si substrate 202 as shown in FIG. 7D. remove.
When a crushed layer or the like is formed on the surface of the insulator 205 when polishing is performed, the polishing may be performed until just before the surface becomes flat and the rest is removed by etching. Further, the insulating film 211 is a film having high abrasion resistance against the insulator 205,
For example, when the insulating film is glass, a silicon nitride film or the like can be used to function as a polishing stopper when polishing an insulating material, and thus the insulating film 211 can be substantially flattened. After that, the base metal 21 for seal solder
5 is formed.
【００６０】また、絶縁膜２１１が十分厚く、耐圧が大
きく、さらに信号用配線については浮遊容量が小さく高
周波特性が良好である場合には、図５に示したように、
予め絶縁膜２１１上に電気配線２０３を形成しておき溝
２１８を絶縁物２０５で埋め込むことも可能である。こ
のような構成の場合、絶縁物２０５にはＳｉサブマウン
ト２０２上に形成された溝２１８を埋め込むだけの厚さ
が必要になる。When the insulating film 211 is sufficiently thick and has a high breakdown voltage, and the signal wiring has a small stray capacitance and good high frequency characteristics, as shown in FIG.
It is also possible to previously form the electric wiring 203 on the insulating film 211 and fill the groove 218 with the insulator 205. In such a structure, the insulator 205 needs to have a thickness enough to fill the groove 218 formed on the Si submount 202.
【００６１】ここで、絶縁膜２１１の厚さは、電気配線
２０３の寄生容量が信号の周波数に対して十分小さくな
る厚さが必要であるため、周波数が高い場合にはある程
度の厚さが必要である。例えば、最も簡単な見積りは次
のようになる。Ｓｉサブマウント２０２が高抵抗基板で
あって、電気配線２０３との寄生容量が半田シール用メ
タル２１５との間のキャパシタンスである場合を考え
る。半田シールメタル２１５と電気配線２０３が平行平
板であるとして絶縁物２０５を挟んで交差する面積を５
０×１００μｍ2 、絶縁物２０５をＳｉＯ2 として被誘
電率を４．５とすると、厚さ約２．５μｍに対して約１
ｐＦとなる。この値は５０Ω負荷時に約３ＧＨｚの帯域
に相当するが、実際にはエッジ部分の影響で容量はこの
値より大きくなるため、より高速な信号線が必要な場
合、必要な厚さはこの値より大きくなる。従って、ＣＶ
Ｄ装置などを用いて絶縁物を埋め込むには非常に多くの
時間を必要とするため、実用的でない。Here, the insulating film 211 needs to have a certain thickness when the frequency is high, because the parasitic capacitance of the electrical wiring 203 needs to be sufficiently small with respect to the signal frequency. Is. For example, the simplest quote would be: Consider a case where the Si submount 202 is a high resistance substrate and the parasitic capacitance with the electric wiring 203 is the capacitance with the solder sealing metal 215. Assuming that the solder seal metal 215 and the electric wiring 203 are parallel flat plates, the crossing area of the insulator 205 is 5
Assuming that the dielectric constant is 4.5 with 0 × 100 μm2 and the insulator 205 as SiO2 , the thickness is about 1 for a thickness of about 2.5 μm.
It becomes pF. This value corresponds to a band of about 3 GHz when 50 Ω is loaded, but in reality the capacitance becomes larger than this value due to the influence of the edge part, so if a faster signal line is required, the required thickness is growing. Therefore, CV
It takes a lot of time to embed an insulator by using a D device or the like, which is not practical.
【００６２】そこで、絶縁材料としては低融点ガラスを
用いることが有効である。低融点ガラスは、スピンコー
ティングや印刷などの手法を用いて、ある程度均一に厚
く積層することが可能で、しかもフォトリソグラフィー
などの手法によりパターニングも可能であるため、溝を
埋め込むのに適当な材料である。 （実施例４）前述の通り通信や情報処理システムの送受
信部に光半導体装置を用いる場合にはファイバ結合型が
一般的である。光ファイバと結合する場合は、光ファイ
バと光半導体素子の光結合効率を考慮に入れる必要があ
る。一般に、光結合効率は光ファイバと光半導体素子を
近接させて結合効率を高くする場合が多い。そこで、光
ファイバとの光結合を考慮して光ファイバを近接配置
し、一括気密封止する構造を次に述べる。Therefore, it is effective to use low melting point glass as the insulating material. Low-melting-point glass can be laminated to a certain degree of thickness using spin coating, printing, etc., and can be patterned by methods such as photolithography, making it a suitable material for filling trenches. is there. (Embodiment 4) As described above, when an optical semiconductor device is used for the transmission / reception unit of a communication or information processing system, the fiber coupling type is general. When coupling with an optical fiber, it is necessary to take into consideration the optical coupling efficiency between the optical fiber and the optical semiconductor device. In general, the optical coupling efficiency is often increased by bringing the optical fiber and the optical semiconductor element close to each other. Therefore, a structure in which the optical fibers are arranged close to each other in consideration of optical coupling with the optical fibers and are hermetically sealed at once will be described below.
【００６３】図８は本発明の第４の実施例に係わる光半
導体モジュールの概略構成を示すもので、（ａ）は側断
面図、（ｂ）は（ａ）の矢視Ｂ−Ｂ′断面図である。図
８（ａ）において、２５１は光半導体素子で、Ｓｉサブ
マウント２５２上にマウントされている。Ｓｉサブマウ
ント２５２上には電気配線２５３が形成されており、こ
の電気配線２５３は光半導体素子２５１とボンディング
ワイヤ２５４により電気的に接続されている。２５５は
Ｓｉサブマウント２５２上に形成された溝部であり、図
６と同様の構造である。２５９はキャップであり半田シ
ール用の下地金属を介してシーリング半田材料によりＳ
ｉサブマウント２５２と接着されている。２６２はＳｉ
サブマウント２５２と電気配線を絶縁するために形成さ
れた絶縁膜である。FIG. 8 shows a schematic structure of an optical semiconductor module according to the fourth embodiment of the present invention. (A) is a side sectional view, (b) is a sectional view taken along the line BB 'of (a). It is a figure. In FIG. 8A, an optical semiconductor element 251 is mounted on the Si submount 252. An electric wiring 253 is formed on the Si submount 252, and the electric wiring 253 is electrically connected to the optical semiconductor element 251 by a bonding wire 254. Reference numeral 255 denotes a groove formed on the Si submount 252, which has the same structure as that shown in FIG. Reference numeral 259 denotes a cap, which is made of S by a sealing solder material through a base metal for solder sealing.
It is bonded to the i submount 252. 262 is Si
It is an insulating film formed to insulate the submount 252 and electric wiring.
【００６４】２６３は金属被膜光ファイバで、Ｓｉサブ
マウント２５２上に形成された溝２６４により保持され
ており、溝２６４上に形成された半田２６５によりＳｉ
サブマウント２５２に固定されている。光半導体素子２
５１の出力光の光軸は光ファイバ２６３の光軸と一致す
るように調整されてマウントされている。Reference numeral 263 denotes a metal-coated optical fiber, which is held by a groove 264 formed on the Si submount 252, and is made of Si by solder 265 formed on the groove 264.
It is fixed to the submount 252. Optical semiconductor element 2
The optical axis of the output light of 51 is adjusted and mounted so as to match the optical axis of the optical fiber 263.
【００６５】図８（ｂ）は図８（ａ）のＢ−Ｂ′で切断
した断面図である。光ファイバ２６３及び光ファイバ保
持用の溝２６４はキャップの境界部で十分な半田２６５
で埋め込まれており、気密が保たれる構造である。FIG. 8B is a sectional view taken along the line BB 'in FIG. 8A. The optical fiber 263 and the groove 264 for holding the optical fiber have sufficient solder 265 at the boundary of the cap.
It is embedded in and has a structure that maintains airtightness.
【００６６】この光半導体モジュールによれば、光半導
体素子、光ファイバ及び光結合系を搭載した微小なＳｉ
サブマウントに直接キャップを施して一括して気密封止
することが可能となり、光ファイバ結合が高く、外部回
路と高密度で接続が可能であり、外部回路との接続時に
特別な配慮も必要なくなる。According to this optical semiconductor module, a minute Si having an optical semiconductor element, an optical fiber and an optical coupling system is mounted.
The submount can be directly capped and hermetically sealed at once, the optical fiber coupling is high, and it can be connected to the external circuit at high density, and no special consideration is required when connecting to the external circuit. .
【００６７】ここでキャップの材質は半田封止によって
気密が保たれる材料であれば金属でも半導体であっても
よい。金属である場合、キャップの一部をグランドに落
とすことにより封止された半導体素子を外部から電磁シ
ールドすることが可能であるという効果もある。また、
半導体材料であっても表面をメタライズすることにより
同様の効果を持たせることが可能である。この効果を利
用することで、半導体チップを高密度実装することによ
る電磁相互作用が減少し、より高密度実装が可能とな
る。キャップ内部にボンディングワイヤなど導体部が露
出することが多いため、キャップ内部は電気的に絶縁し
たほうが望ましい。Here, the material of the cap may be a metal or a semiconductor as long as the material is hermetically sealed by solder sealing. In the case of metal, there is also an effect that the sealed semiconductor element can be electromagnetically shielded from the outside by dropping a part of the cap to the ground. Also,
Even with a semiconductor material, the same effect can be obtained by metallizing the surface. By utilizing this effect, electromagnetic interaction due to high-density mounting of semiconductor chips is reduced, and higher-density mounting becomes possible. Since conductors such as bonding wires are often exposed inside the cap, it is desirable to electrically insulate the inside of the cap.
【００６８】キャップを半導体で形成する場合、金属な
どで形成する場合に比較して、Ｓｉサブマウントと同じ
材料で形成できるという利点を持つＳｉで形成すること
が望まれる。Ｓｉを用いることによりはじめて、Ｓｉサ
ブマウントと同時プロセスによりキャップを大量生産が
可能で生産性を大幅に向上することができる。When the cap is formed of a semiconductor, it is desired that the cap is formed of Si, which has the advantage that it can be formed of the same material as the Si submount, as compared with the case where it is formed of metal or the like. Only when Si is used, the cap can be mass-produced by the simultaneous process of the Si submount and the productivity can be significantly improved.
【００６９】しかしながら、Ｓｉを用いる場合、特にＳ
ｉサブマウントと同時プロセスで形成する場合は、次の
ような問題がある。キャップのエッチング形状が非常に
広い面積にわたるため、Ｖ溝の様に異方性を利用したエ
ッチング停止が困難である。例えば、光半導体素子が半
導体レーザの場合その素子形状は数１００μｍ四方に及
ぶ。従って、少なくともキャップのエッチング開口の面
積はそれ以上必要となり、Ｖ溝で形成するためにはＳｉ
ウェハの厚みはｍｍオーダーの厚さが必要となってしま
う。However, when Si is used, especially S
The following problems occur when the i-submount is formed in the same process. Since the etching shape of the cap covers a very large area, it is difficult to stop the etching using anisotropy like the V groove. For example, when the optical semiconductor element is a semiconductor laser, the element shape extends to several 100 μm square. Therefore, at least the area of the etching opening of the cap is required to be larger, and it is necessary to use Si for forming the V groove.
The thickness of the wafer needs to be on the order of mm.
【００７０】そこで、エッチングが停止する以前でエッ
チングを終了することが必要であり、時間制御によるキ
ャップ深さ制御が必要である。しかしながら、この場合
エッチングの深さはエッチング条件、特にエッチャント
の回り具合など制御が困難な条件で大きく左右されるこ
とが多い。また、エッチング開口の底面の平坦性が保た
れないこともある。このような問題を解決する実施例を
以下に示す。 （実施例５）図９は、本発明の第５の実施例に係わる光
半導体モジュールの概略構成を示す断面図である。２９
０はキャップでＳｉ直接接着基板よりなる。他の部分は
図８と基本的に同様である。２９１はＳｉ基板で他のＳ
ｉ基板２９３と酸化膜２９２を挟んで直接接着されてい
る。Ｓｉ基板２９３には、エッチングにより形成された
溝部２９６が形成されている。２９４はキャップ内部の
電気配線と絶縁を取るために形成した酸化膜である。２
９５は半田シールする際の半田金属及び下地金属であ
る。Therefore, it is necessary to finish the etching before the etching is stopped, and it is necessary to control the cap depth by controlling the time. However, in this case, the etching depth often largely depends on the etching conditions, particularly the conditions such as the degree of rotation of the etchant, which are difficult to control. In addition, the flatness of the bottom surface of the etching opening may not be maintained. An example for solving such a problem will be described below. (Embodiment 5) FIG. 9 is a sectional view showing a schematic structure of an optical semiconductor module according to a fifth embodiment of the present invention. 29
Reference numeral 0 is a cap made of a Si direct-bonded substrate. Other parts are basically the same as in FIG. 291 is a Si substrate and another S
The i substrate 293 and the oxide film 292 are directly adhered to each other. A groove 296 formed by etching is formed in the Si substrate 293. An oxide film 294 is formed to insulate the electric wiring inside the cap. Two
Reference numeral 95 is a solder metal and a base metal for solder sealing.
【００７１】ここで、エッチングとしてＳｉのエッチン
グ速度が酸化膜のエッチング速度と比較して大きいエッ
チング方法を用いることにより、溝部底面２９７が平坦
な面を出すことができる。このため、キャップとして用
いた場合、内部に搭載する素子の大きさに合わせて、精
度良く溝部の深さを制御できる。また、Ｓｉサブマウン
トを作成する際の半導体プロセスと整合性の良いプロセ
スを用いることによって、キャップを一括して大量に作
成することができる。従って、別に微細なキャップを用
意する必要がないため、製造ラインの簡略化が図れ生産
性が向上することである。Here, by using an etching method in which the etching rate of Si is higher than the etching rate of the oxide film as the etching, the bottom surface 297 of the groove can have a flat surface. Therefore, when used as a cap, the depth of the groove can be accurately controlled according to the size of the element mounted inside. In addition, by using a process having a good compatibility with the semiconductor process when forming the Si submount, a large amount of caps can be collectively formed. Therefore, since it is not necessary to separately prepare a fine cap, the manufacturing line can be simplified and the productivity can be improved.
【００７２】本発明は上記の実施例に限定されるもので
はない。ここでは、Ｓｉサブマウント一枚に対して光半
導体素子、光ファイバのみを搭載した例を述べたが、一
枚のＳｉサブマウント上に光半導体素子とレンズなどの
光結合系を搭載することもできる。 （実施例６）図１０は、本発明の第６の実施例に係わる
光半導体モジュールの概略構成図であり、（ａ）は側断
面図、（ｂ）は（ａ）をＢ−Ｂ′で切断した断面図であ
る。図において、２２１は光半導体素子で、Ｓｉサブマ
ウント２２２上にマウントされている。Ｓｉサブマウン
ト２２２上には電気配線２２３が形成され、この配線２
２３は光半導体素子２２１とボンディングワイヤ２２４
により電気的に接続されている。２２５はＳｉサブマウ
ント２２２上に形成された溝部であり、図６と同様の構
造である。２３３は金属被膜光ファイバで、Ｓｉサブマ
ウント２２２上に形成された溝２３４に半田固定されて
いる。そして、光半導体素子２２１の出力光の光軸は光
ファイバ２３３の光軸と一致するように調整されてマウ
ントされている。The present invention is not limited to the above embodiments. Although an example in which only the optical semiconductor element and the optical fiber are mounted on one Si submount has been described here, an optical coupling system such as an optical semiconductor element and a lens may be mounted on one Si submount. it can. (Embodiment 6) FIG. 10 is a schematic configuration diagram of an optical semiconductor module according to a sixth embodiment of the present invention. (A) is a side sectional view, (b) is BB 'of (a). It is sectional drawing cut. In the figure, reference numeral 221 denotes an optical semiconductor element, which is mounted on the Si submount 222. An electric wiring 223 is formed on the Si submount 222.
23 is an optical semiconductor element 221 and a bonding wire 224.
Are electrically connected by. A groove 225 is formed on the Si submount 222 and has the same structure as that shown in FIG. Reference numeral 233 is a metal-coated optical fiber, which is fixed by soldering to a groove 234 formed on the Si submount 222. The optical axis of the output light of the optical semiconductor element 221 is adjusted and mounted so as to match the optical axis of the optical fiber 233.
【００７３】２２９はキャップでありＳｉサブマウント
２２２と半田接着されており、箱型部２２９ａとレンズ
状透明体２２９ｂからなる。箱型部２２９ａは、金属や
半導体やセラミックなどから成り、レンズ状透明体２２
９ｂは入出力光に対して透明な材料から成り、光半導体
素子２２１と光ファイバ２３３との光結合が得られるよ
うなレンズ状構造になっている。例えば、光半導体素子
２２１が光導体レーザ素子である場合には出力光が拡散
して行くため、光ファイバに有効に出力光を結合させる
ため、凸レンズ状構造である。箱型部２２９ａとレンズ
状透明体２２９ｂは半田などで気密接着されて一つのキ
ャップ２２９を構成している。Reference numeral 229 denotes a cap, which is solder-bonded to the Si submount 222, and comprises a box-shaped portion 229a and a lens-shaped transparent body 229b. The box-shaped portion 229a is made of a metal, a semiconductor, a ceramic, or the like, and has a lens-like transparent body 22.
9b is made of a material that is transparent to the input / output light, and has a lens-like structure that allows optical coupling between the optical semiconductor element 221 and the optical fiber 233. For example, when the optical semiconductor element 221 is a photoconductor laser element, the output light is diffused, so that the output light is effectively coupled to the optical fiber, so that it has a convex lens-like structure. The box-shaped portion 229a and the lens-shaped transparent body 229b are hermetically bonded to each other with solder or the like to form one cap 229.
【００７４】この光半導体モジュールによれば、光半導
体素子、光ファイバ及び光結合系を同一のＳｉサブマウ
ントに搭載し、Ｓｉサブマウントに直接レンズ構造を持
つキャップを施して光半導体素子を微小領域で気密封止
することが可能となり、光ファイバ結合が高く、外部回
路と高密度で接続が可能である。 （実施例７）図１１（ａ）は、本発明の第７の実施例に
係わる光半導体モジュールの概略構成を示す断面図であ
る。２７１は光半導体素子で、Ｓｉサブマウント２７２
上にマウントされている。Ｓｉサブマウント２７２上に
は電気配線２７３が形成されており、この配線２７３は
光半導体素子２７１とボンディングワイヤ２７４により
電気的に接続されている。２７５はＳｉサブマウント２
７２上に形成された溝部であり、図６と同様の構造であ
る。２８３は金属被膜光ファイバで、Ｓｉサブマウント
２７２上に形成された溝２８４に半田固定されている。
そして、光半導体素子２７１の出力光の光軸は光ファイ
バ２８３の光軸と一致するように調整されてマウントさ
れている。According to this optical semiconductor module, the optical semiconductor element, the optical fiber, and the optical coupling system are mounted on the same Si submount, and the Si submount is directly capped with a lens structure to form the optical semiconductor element in a minute region. It becomes possible to hermetically seal with, the optical fiber coupling is high, and it is possible to connect with an external circuit with high density. (Embodiment 7) FIG. 11A is a sectional view showing a schematic structure of an optical semiconductor module according to a seventh embodiment of the present invention. 271 is an optical semiconductor element, and is a Si submount 272.
Mounted on. An electric wiring 273 is formed on the Si submount 272, and the wiring 273 is electrically connected to the optical semiconductor element 271 by a bonding wire 274. 275 is a Si submount 2
The groove portion is formed on 72 and has the same structure as that of FIG. Reference numeral 283 denotes a metal-coated optical fiber, which is soldered and fixed to a groove 284 formed on the Si submount 272.
The optical axis of the output light of the optical semiconductor element 271 is adjusted and mounted so as to match the optical axis of the optical fiber 283.
【００７５】２７９はキャップでありＳｉサブマウント
２７２と半田接着されている。２７７は金属被覆レンズ
体であり、Ｓｉサブマウント２７２上に形成された溝２
７６上に半田２７８で固定されている。光半導体素子２
７１、金属被覆レンズ体２７７は光軸調整された後固定
される。光ファイバ２８３は、溝２８４により固定され
るため、光半導体素子やレンズ体のマウント位置が溝２
８４に対し相対位置がフォトリソグラフィーなどにより
規定されていれば、光軸調整は殆ど必要せずに光結合が
得られる。Reference numeral 279 denotes a cap, which is solder-bonded to the Si submount 272. Reference numeral 277 denotes a metal-coated lens body, which is a groove 2 formed on the Si submount 272.
It is fixed on 76 with solder 278. Optical semiconductor element 2
71, the metal-coated lens body 277 is fixed after the optical axis is adjusted. Since the optical fiber 283 is fixed by the groove 284, the mount position of the optical semiconductor element or the lens body is set in the groove 2.
If the relative position with respect to 84 is defined by photolithography or the like, optical coupling can be obtained with almost no adjustment of the optical axis.
【００７６】この光半導体モジュールによれば、レンズ
を内部に組み込んだことにより、より光結合効率を高め
ることができる。また、他の実施例と同様、光半導体素
子、光ファイバ及び光結合系を搭載したＳｉサブマウン
トに直接キャップを施して一括して微小領域で気密封止
することが可能となり、外部回路と高密度で接続が可能
である。According to this optical semiconductor module, the optical coupling efficiency can be further improved by incorporating the lens inside. Also, as in the other embodiments, it is possible to directly cap the Si submount on which the optical semiconductor element, the optical fiber, and the optical coupling system are mounted, and to hermetically seal in a microscopic area at a time, and to improve the external circuit and high performance. It is possible to connect at a density.
【００７７】さらに、図１１（ｂ）は、本実施例の変形
例であり、実施例の光ファイバが図８と同様な方法で光
半導体素子及びレンズ体と一括して気密性封止されてい
る構造である。Further, FIG. 11B is a modification of this embodiment, in which the optical fiber of the embodiment is hermetically sealed together with the optical semiconductor element and the lens body in the same manner as in FIG. Structure.
【００７８】この光半導体モジュールによれば、レンズ
を内部に組み込んだことにより、より光結合効率を高め
ることができ、光半導体素子、光ファイバ及び光結合系
を搭載したＳｉサブマウントに直接キャップを施して一
括して微小領域で気密封止することが可能となり、外部
回路と高密度で接続が可能であり、外部回路と接続する
際に特別の配慮も必要としない。According to this optical semiconductor module, by incorporating the lens inside, the optical coupling efficiency can be further improved, and the cap can be directly attached to the Si submount on which the optical semiconductor element, the optical fiber and the optical coupling system are mounted. It becomes possible to perform airtight sealing in a minute area collectively by applying it, and it is possible to connect with an external circuit at a high density, and no special consideration is required when connecting with an external circuit.
【００７９】また、できる限り光半導体素子と近接させ
る必要のある半導体素子を含めて、光半導体素子等に汚
染などの影響を及ぼさない程度で、一括して気密性封止
することも可能である。 （実施例８）図１２は、本発明の第８の実施例に係わる
光半導体モジュールの概略構成を示す斜視図であり、気
密封止のためのキャップを装着する前の構成状態を示し
ている。In addition, it is possible to collectively perform hermetic sealing including a semiconductor element that needs to be placed as close as possible to the optical semiconductor element as long as it does not affect the optical semiconductor element or the like by contamination. . (Embodiment 8) FIG. 12 is a perspective view showing a schematic structure of an optical semiconductor module according to an eighth embodiment of the present invention, showing a structural state before a cap for hermetic sealing is attached. .
【００８０】この実施例は、モジュールに光ファイバが
直接取り付けられる所謂ピグテール型光モジュールの構
成を示している。図中３０１はモジュール主基板、３０
２は光ファイバガイド溝、３０３はＳｉＯ2 ，Ｓｉ3 Ｎ
4 等の絶縁膜、３０４は信号入出力用の電気配線、３０
５は低融点ガラス等を埋込み形成した絶縁物、３０６は
信号電極、３０７は接地電極、３０８は光半導体素子の
電気接続と位置調整を行わせるためのバンプ電極、３０
９は気密封止用のシーリング半田、３１０は光ファイバ
保持用の副基板３１２をモジュール主基板に固定するた
めの固定半田、３１１は半導体レーザ等の光半導体素
子、３１２は光ファイバ固定用の副基板、３１３は光フ
ァイバである。電気配線３０４は絶縁物３０５の部分で
Ｓｉサブマウントの凹部を介して信号電極３０６に接続
されており、この部分で配線３０４上に絶縁物３０５が
設けられているため、配線３０４とシーリング半田９と
は電気的に絶縁されている。This embodiment shows a so-called pigtail type optical module in which an optical fiber is directly attached to the module. In the figure, 301 is a module main board, 30
2 is an optical fiber guide groove, 303 is SiO2 , Si3 N
Insulating film of4 etc., 304 is electrical wiring for signal input / output, 30
Reference numeral 5 is an insulator having a low melting point glass embedded therein, 306 is a signal electrode, 307 is a ground electrode, 308 is a bump electrode for performing electrical connection and position adjustment of an optical semiconductor element, 30
Reference numeral 9 is a sealing solder for hermetically sealing, 310 is a fixing solder for fixing the sub-board 312 for holding the optical fiber to the module main board, 311 is an optical semiconductor element such as a semiconductor laser, and 312 is a sub-terminal for fixing the optical fiber. The substrate 313 is an optical fiber. The electric wiring 304 is connected to the signal electrode 306 at the portion of the insulator 305 through the recess of the Si submount. Since the insulator 305 is provided on the wiring 304 at this portion, the wiring 304 and the sealing solder 9 And are electrically isolated.
【００８１】また、接地電極３０７は絶縁膜に開口を設
けてモジュール主基板３０１に電気的な接続を行ってお
くが、モジュール主基板３０１が非導電性の場合は電気
配線３０４と同様に、或いはシーリング半田３０９を介
して外部の接地電極に接続する。光ファイバ３１３及び
副基板３１２は予め比較的高融点の半田（例えばＡｕＧ
ｅ，ＡｕＳｎ等）で固定しておき、選択部分の研磨、又
はダイシング加工を行って光ファイバ３１３の先端が副
基板３１２の端面と揃うようにしておく。図１２までの
組み立てを行った後、気密封止のためのキャップ（図示
せず）をシーリング半田３０９により取り付け、前記図
３（ｂ）のように補助封止半田により光ファイバ３１３
の固定部分の隙間を封じて完成する。 （実施例９）図１３は、本発明の第９の実施例に係わる
半導体モジュールの構成を示す側断面図である。まず、
２枚のシリコンウェハをそれぞれ、例えばウェハ４０６
を２００μｍ、ウェハ４０８を２５０μｍに平滑研磨
し、表面を熱酸化して形成した酸化膜４０７を介して直
接接着する。このシリコンウェハ４０６，４０８を酸化
膜４０７を介して直接接着する方法に関しては例えば特
開昭６１−５５４４号公報、特開昭６１−４２１５４号
公報等に詳しく述べられている。Further, the ground electrode 307 is provided with an opening in the insulating film for electrical connection to the module main board 301. However, when the module main board 301 is non-conductive, like the electric wiring 304, or It is connected to an external ground electrode via the sealing solder 309. The optical fiber 313 and the sub-board 312 are preliminarily provided with a relatively high melting point solder (for example, AuG
(e, AuSn, etc.), and polishing or dicing of a selected portion is performed so that the tip of the optical fiber 313 is aligned with the end surface of the sub-substrate 312. After assembling up to FIG. 12, a cap (not shown) for hermetically sealing is attached by the sealing solder 309, and the optical fiber 313 by the auxiliary sealing solder as shown in FIG. 3B.
Complete the gap by sealing the fixed part of. (Embodiment 9) FIG. 13 is a side sectional view showing the structure of a semiconductor module according to a ninth embodiment of the present invention. First,
Each of the two silicon wafers is, for example, a wafer 406.
Of 200 .mu.m and the wafer 408 of 250 .mu.m are smooth-polished, and the surfaces are directly oxidized by thermal oxidation to form an oxide film 407. The method of directly bonding the silicon wafers 406 and 408 through the oxide film 407 is described in detail, for example, in Japanese Patent Laid-Open Nos. 61-5544 and 61-42154.
【００８２】この接着基板上に、２つのガイドピン４０
５固定用の凹部４１０、及び半導体チップ搭載用基板４
０１を固定するための凹部４１１をマスク合わせ工程、
選択エッチング工程により形成する。このとき、深さが
接合面に達するまでエッチングを行うと、エッチングは
酸化膜４０７によって自動的に停止する。その後、底面
の酸化膜４０７を弗酸等で取り除き、その底面にはＡｕ
Ｃｒ，ＡｕＳｎを蒸着などの手法により形成する。しか
る後、半導体チップ４０４の搭載された基板４０１を凹
部４１１に搭載し、温度を上げながら図１４のように抑
え板４１５ａ，ステム４０９で挟み込みネジ穴４１４に
よりネジ止め固定する。Two guide pins 40 are provided on this adhesive substrate.
5. Fixing recess 410 and semiconductor chip mounting substrate 4
01 for masking the concave portion 411 for fixing 01,
It is formed by a selective etching process. At this time, if etching is performed until the depth reaches the bonding surface, the etching is automatically stopped by the oxide film 407. After that, the oxide film 407 on the bottom surface is removed with hydrofluoric acid or the like, and Au is formed on the bottom surface.
Cr and AuSn are formed by a method such as vapor deposition. After that, the substrate 401 on which the semiconductor chip 404 is mounted is mounted in the recess 411, and the temperature is raised, and as shown in FIG. 14, it is sandwiched between the pressing plate 415a and the stem 409 and fixed by screwing with the screw hole 414.
【００８３】このねじ止めの際にガイドピン４０５とガ
イドピン搭載用凹部４１０の位置関係、及び使用する抑
え板４１５ａの形状は、対向位置決めされて接続される
第１の半導体モジュール及び第２の半導体モジュールの
熱膨脹係数・硬度等、熱・外力等による変形度合いの差
異（以下、変形度と記す）が本実施例の変形度と同じで
あるか否かによって異なる。即ち、第１の半導体モジュ
ールが本実施例の変形度と一致し、第２の半導体モジュ
ールが一致していない、例えばいわゆるＭＴコネクタの
ように材質，熱膨張系数等の点で異なり、接続用ガイド
ピン間の間隔及びピンピッチの外力や温度変化などによ
る変動が第１の半導体モジュールと比較して異なる場合
には、接続される半導体モジュール間で接続用ガイドピ
ン間の間隔及びピンピッチなどが異なる場合が生じるた
め、接続時にいずれか若しくは双方の半導体モジュール
及びその寸法精度を損なう恐れがある。The positional relationship between the guide pin 405 and the guide pin mounting recess 410 and the shape of the restraining plate 415a to be used at the time of this screwing are the first semiconductor module and the second semiconductor which are connected by being positioned opposite to each other. The difference in the degree of deformation (hereinafter referred to as the degree of deformation) due to heat, external force, etc., such as the coefficient of thermal expansion and hardness of the module differs depending on whether or not the degree of deformation is the same as that of the present embodiment. That is, the first semiconductor module has the same degree of deformation as that of the present embodiment, and the second semiconductor module does not have the same degree of deformation. For example, a so-called MT connector is different in material, thermal expansion coefficient, etc. If the spacing between the pins and the variation in the pin pitch due to external force or temperature change are different from those of the first semiconductor module, the spacing between the connection guide pins and the pin pitch may be different between the connected semiconductor modules. Therefore, at the time of connection, one or both of the semiconductor modules and their dimensional accuracy may be impaired.
【００８４】このため、以下のような手順で対向位置決
めを行い、第２の半導体モジュールの寸法に第１の半導
体モジュールの寸法を合わせることが必要となる。この
方法を以下に記す。まず、第２の半導体モジュールの凹
部に図１４のガイドピン４０５を差し込み、その状態を
保持したまま第１の半導体モジュール上のガイドピン搭
載用凹部４１０に搭載する。このとき、ガイドピン４０
５の底部と凹部４１０底面を接して配置する。その後、
ガイドピン４０５と接触する抑え部が平坦な抑え板４１
５ａを用いて、抑え板４１５ａとステム４０９とをネジ
穴４１４によりネジ止め固定する。このとき、ガイドピ
ン４０５は底部に上方から押しつけられるのみであり、
ガイドピン４０５の内側の半導体チップ及びサブマウン
トには力がかからない。このため、ガイドピン４０５間
隔及びその間隔の中央位置のずれ等は第２の半導体モジ
ュールの精度が保存される。さらに、ガイドピン４０５
を含めた第１の半導体モジュールと第２の半導体モジュ
ール全体の向きは凹部と平行に固定されることとなる。Therefore, it is necessary to perform the facing positioning in the following procedure to match the dimensions of the first semiconductor module with the dimensions of the second semiconductor module. This method will be described below. First, the guide pin 405 of FIG. 14 is inserted into the recess of the second semiconductor module, and the guide pin 405 is mounted in the guide pin mounting recess 410 on the first semiconductor module while keeping this state. At this time, the guide pin 40
The bottom portion of No. 5 and the bottom surface of the recess 410 are arranged in contact with each other. afterwards,
A pressing plate 41 having a flat pressing portion that contacts the guide pin 405
5a is used to fix the pressing plate 415a and the stem 409 with the screw holes 414. At this time, the guide pin 405 is only pressed against the bottom from above,
No force is applied to the semiconductor chip and the submount inside the guide pin 405. Therefore, the accuracy of the second semiconductor module is preserved with respect to the distance between the guide pins 405 and the deviation of the center position of the distance. Further, the guide pin 405
The orientation of the entire first semiconductor module and the second semiconductor module including the above will be fixed parallel to the recess.
【００８５】次に、第１の半導体モジュールも第２の半
導体モジュールも同じく本実施例と同じ変形度を持つ場
合について以下に示す。同材質で同じＰＥＰ（フォトエ
ッチングプロセス）工程を経て作成された本実施例の半
導体モジュール同士の寸法精度の一致度は良好である。
このため、上記異なる変形度を持つ半導体モジュール同
士の対向位置決め時のように、寸法精度の劣る半導体モ
ジュールに合わせて対向位置決めを行う必要がない。こ
のときのネジ止め方法を図１５に示す。Next, the case where both the first semiconductor module and the second semiconductor module have the same degree of deformation as this embodiment will be described below. The degree of coincidence in dimensional accuracy between the semiconductor modules of the present embodiment, which are made of the same material through the same PEP (photo etching process) process, is good.
Therefore, unlike the case where the semiconductor modules having different degrees of deformation are opposed to each other, it is not necessary to perform the opposed positioning according to the semiconductor module having poor dimensional accuracy. The screwing method at this time is shown in FIG.
【００８６】まず、第１の半導体モジュールと第２の半
導体モジュールの相対向するガイドピン搭載用の凹部４
１０にガイドピン４０５を搭載する。このとき、ガイド
ピン４０５の底部は、両半導体モジュールにおけるガイ
ドピン搭載用凹部４１０の底部と接している。この２つ
の半導体モジュールを傾斜した抑え面を持つ抑え板４１
５ｂで抑えると、ガイドピン４０５は上下方向には底面
に力がかかり、横方向には凹部４１０の一方の側面（上
記例では内側側面）に押し付られる力が働く。この横方
向から作用する力は、ガイドピン４０５とチップ搭載用
基板４０１との間に存在する部材（以下、緩衝部材と記
す）４１２によって基板４０６に散逸されるため、両緩
衝部材４１２間の領域に対する過剰な外力の作用を防止
する特徴を有する。上記横方向の概略防止作用により、
半導体モジュール同士の連結時の半導体チップ搭載用基
板の外力による破損を防止することができる。このた
め、サブマウントの代わりに割れ易い半導体チップをそ
のまま凹部に搭載し連結することも可能である。First, the recesses 4 for mounting guide pins of the first semiconductor module and the second semiconductor module facing each other.
The guide pin 405 is mounted on the device 10. At this time, the bottom of the guide pin 405 is in contact with the bottom of the guide pin mounting recess 410 in both semiconductor modules. A pressing plate 41 having an inclined pressing surface for the two semiconductor modules.
When the guide pin 405 is suppressed by 5b, a force is applied to the bottom surface of the guide pin 405 in the vertical direction, and a force that is pressed against one side surface (the inner side surface in the above example) of the recess 410 acts in the horizontal direction. The force acting from the lateral direction is dissipated to the substrate 406 by a member (hereinafter, referred to as a cushioning member) 412 existing between the guide pin 405 and the chip mounting substrate 401, so that a region between the cushioning members 412 is provided. It has a feature to prevent the action of an excessive external force on. Due to the above-mentioned general prevention action in the lateral direction,
It is possible to prevent the semiconductor chip mounting substrate from being damaged by an external force when the semiconductor modules are connected to each other. Therefore, instead of the submount, a fragile semiconductor chip can be directly mounted in the recess and connected.
【００８７】上記緩衝部材４１２の材質はシリコンに限
らず、ガイドピン４０５から緩衝部材４１２に作用する
力に絶え得るに十分な強度，厚さを持つ、例えばＳｉ3
Ｎ4，ＳｉＯ2 のような化合物、ガラス又は半導体材料
であれば問題はない。また、十分な強度と弾力を持つ、
例えばプラスチック，ゴム，ポリイミドのような高分子
材料であっても構わない。また、その断面形状は台形に
限らず、図１７（ａ）のような長方形、図１７（ｂ）の
ような倒立した台形、図１７（ｃ）のような反円形であ
っても一向に構わない。さらに、図１７（ｄ）のような
高分子材料と向き材料とを組み合わせると外力防止作用
は向上する。また、２つの半導体モジュールの寸法精度
は一致しているため、同時にネジ止めすることによっ
て、高精度に対向位置決めされる。The material of the buffer member 412 is not limited to silicon, but has a strength and thickness sufficient to withstand the force acting on the buffer member 412 from the guide pin 405, for example, Si3
There is no problem as long as it is a compound such as N4 or SiO2 , a glass or a semiconductor material. Also, with sufficient strength and elasticity,
For example, a polymer material such as plastic, rubber or polyimide may be used. The cross-sectional shape is not limited to the trapezoid, and may be a rectangle as shown in FIG. 17A, an inverted trapezoid as shown in FIG. 17B, or an anti-circle as shown in FIG. 17C. . Further, the combination of the polymer material and the orientation material as shown in FIG. 17D improves the external force preventing action. Further, since the two semiconductor modules have the same dimensional accuracy, they can be positioned with high accuracy by screwing at the same time.
【００８８】なお、凹部形成のエッチングを精度良く行
うことにより、ガイドピン４０５が底面及び両側面に同
時に接するようにした場合には、上記ガイドピン４０５
の抑え込みは上部方向からのみでもよい。また、図１６
に示すような平らな抑え面と傾斜した抑え面を持つ抑え
板４１５ｃを用いてネジ止め固定を行うと、ガイドピン
４０５が抑え板４１５ｃのガイドを平坦な抑え面に達す
るまで滑るため、ネジ止めの際に抑え板４１５ｃを容易
に位置決め固定することができる。When the guide pins 405 are brought into contact with the bottom surface and both side surfaces at the same time by performing the etching for forming the recesses with high accuracy, the guide pins 405 are used.
It may be suppressed only from above. In addition, FIG.
When the fixing plate 415c having the flat holding surface and the inclined holding surface as shown in FIG. 4 is screwed and fixed, the guide pin 405 slides the guide of the holding plate 415c until reaching the flat holding surface. In this case, the pressing plate 415c can be easily positioned and fixed.
【００８９】このように、ガイドピン４０５はエッチン
グによって形成された凹部に上記のように固定されるた
め、水平方向にはサブマウント又は半導体チップの切り
出し誤差と独立に確実な位置決めができる。また、（作
用３）で述べたようにガイドピン４０５の底面とサブマ
ウント又は半導体チップの底面とは共に選択エッチング
により露出した面に接するため、上下方向にはシリコン
基板４０６上面又は酸化膜４０７上面を基準とした確実
な位置合わせが可能である。さらに、このような半導体
モジュールを複数連結後にも、各半導体モジュール内で
ガイドピン４０５底面とサブマウント又は半導体チップ
の底面とは常に一致しているため、各半導体モジュール
のシリコン基板４０６の厚さに拘らず異なる半導体モジ
ュール間でサブマウント又は半導体チップの底面は一致
する。As described above, since the guide pin 405 is fixed in the recess formed by etching as described above, reliable positioning can be performed in the horizontal direction independently of the cutting error of the submount or the semiconductor chip. Further, as described in (Operation 3), the bottom surface of the guide pin 405 and the bottom surface of the submount or the semiconductor chip are both in contact with the surface exposed by the selective etching. Therefore, the upper surface of the silicon substrate 406 or the upper surface of the oxide film 407 is vertically arranged. It is possible to perform a reliable alignment based on. Furthermore, even after connecting a plurality of such semiconductor modules, the bottom surface of the guide pin 405 and the bottom surface of the submount or the semiconductor chip are always aligned with each other in each semiconductor module. Regardless of the different semiconductor modules, the bottom surface of the submount or the semiconductor chip is the same.
【００９０】なお、上記実施例ではガイドピン４０５は
必ずしも２本に限らず複数本でも構わない。さらに、半
導体チップ４０４は例えば半導体レーザ，受光素子，フ
ァイバ，増幅素子，導波路などいずれであっても一向に
構わない。また、１個に限らず複数個でもアレイ状であ
っても一向に構わないことはいうまでもない。 （実施例１０）図１８は、本発明の第１０の実施例に係
わる半導体モジュールの構成を示す側断面図である。な
お、図１３と同一部分には同一符号を付して、その詳し
い説明は省略する。この実施例は、半導体チップ４０４
を搭載する基板４１６として、従来と同様に、シリコン
ウェハ４０１とシリコンウェハ４０３とを酸化膜４０２
を挟んで直接接着したシリコンサブマウント４１６とし
たものである。この場合は、シリコンウェハ４０６に対
してシリコンサブマウント４１６を正確に位置決めでき
ると共に、シリコンサブマウント４１６に対して半導体
チップ４０４を正確に位置決めできる。In the above embodiment, the number of guide pins 405 is not limited to two and may be plural. Further, the semiconductor chip 404 may be, for example, a semiconductor laser, a light receiving element, a fiber, an amplifying element, a waveguide, or the like. Needless to say, the number is not limited to one and may be a plurality or an array. (Embodiment 10) FIG. 18 is a side sectional view showing a structure of a semiconductor module according to a tenth embodiment of the present invention. The same parts as those in FIG. 13 are designated by the same reference numerals, and detailed description thereof will be omitted. In this embodiment, the semiconductor chip 404 is used.
A silicon wafer 401 and a silicon wafer 403 are formed on the oxide film 402 as a substrate 416 on which the silicon wafer is mounted, as in the conventional case.
The silicon submount 416 is directly adhered with the film sandwiched therebetween. In this case, the silicon submount 416 can be accurately positioned with respect to the silicon wafer 406, and the semiconductor chip 404 can be accurately positioned with respect to the silicon submount 416.
【００９１】そしてこの場合、図１９に示すように抑え
板４１５ｂを用い、シリコンウェハ４０６，４０８を抑
え板４１５ｂ，ステム４０９で挟み込みネジ穴４１４に
よりネジ止め固定する。このときのネジ止め方法は前記
図１５で説明したのと同様である。 （実施例１１）図２０は、本発明の第１１の実施例に係
わる光半導体モジュールの概略構成を示す斜視図であ
る。これは、光ファイバがアレイ化された所謂リボンフ
ァイバを用いた例であり、特に光ファイバとモジュール
が分離されたコネクタ型の光モジュールの構成例を示し
ている。In this case, a holding plate 415b is used as shown in FIG. 19, and the silicon wafers 406 and 408 are sandwiched between the holding plate 415b and the stem 409 and screwed and fixed by screw holes 414. The screwing method at this time is the same as that described with reference to FIG. (Embodiment 11) FIG. 20 is a perspective view showing a schematic structure of an optical semiconductor module according to an eleventh embodiment of the present invention. This is an example using a so-called ribbon fiber in which optical fibers are arrayed, and particularly shows a configuration example of a connector type optical module in which the optical fiber and the module are separated.
【００９２】図中５０１はモジュール基板、５０４は信
号入出力用の電気配線、５０５は低融点ガラス等を埋込
み形成した絶縁物、５０９は気密封止用のシーリング半
田、５１１は半導体レーザ等の光半導体素子、５１４は
気密封止のためのキャップ、５１５は光半導体素子５１
１と光ファイバを光学接続するためのレンズである。こ
こで、電気配線５０４は前記第２の実施例で説明したよ
うに、モジュール基板５０１に設けた溝内に絶縁膜を介
して埋込み形成されている。In the figure, 501 is a module substrate, 504 is an electric wiring for signal input / output, 505 is an insulator in which low melting point glass or the like is embedded, 509 is sealing solder for hermetic sealing, and 511 is light such as a semiconductor laser. A semiconductor element, 514 is a cap for hermetically sealing, and 515 is an optical semiconductor element 51.
1 is a lens for optically connecting 1 and an optical fiber. Here, as described in the second embodiment, the electric wiring 504 is formed by being buried in the groove provided in the module substrate 501 with the insulating film interposed therebetween.
【００９３】５１６，５１７，５１８は第９の実施例で
説明したような直接接着基板で、シリコンウェハ５１
６，５１８がＳｉＯ2 膜５１７を挟んで直接接着された
基板、５１９は直接接着基板のシリコンウェハ５１８を
エッチングして形成した緩衝部、５２０はリボンファイ
バのコネクタを接続するためのガイドピンである。５２
１，５２３はモジュールの全体を固定するためのステム
であり、ネジ穴５２４及び５２２により両者をネジ固定
してガイドピン５２０の固定も同時に行う。Reference numerals 516, 517 and 518 are direct adhesive substrates as described in the ninth embodiment, which are silicon wafers 51.
A substrate 5 and 6 are directly bonded with the SiO2 film 517 sandwiched therebetween. A reference numeral 519 is a buffer portion formed by etching the silicon wafer 518 of the direct bonding substrate, and a reference numeral 520 is a guide pin for connecting a ribbon fiber connector. . 52
Reference numerals 1 and 523 denote stems for fixing the entire module. The guide pins 520 are fixed at the same time by fixing both of them with screw holes 524 and 522.
【００９４】この実施例では、キャップ５１４を透光性
の材料とし、光半導体素子５１１の入力光又は出力光を
レンズ５１５で集光し、また、キャップ５１４を通して
外部との光入出力を行う。ここで、光半導体素子５１１
で使用する光の波長を１μｍ以上の波長（例えば１．３
μｍ）とすると、キャップ５１４としてシリコンを用い
ることができる。 （実施例１２）図２１は、本発明の第１２の実施例に係
わる光半導体モジュールの概略構成を示す斜視図であ
る。接着基板マウント４２２上にＸ方向の凹部４１７、
Ｙ方向の凹部４１８がガイドピン用に、凹部４０８が半
導体チップ用に第９の実施例と同様の工程を経て形成さ
れている。この凹部４０８に半導体チップ４０４を、凹
部４１７，４１８にガイドピン４０５を、凹部４１９に
ＩＣチップ４２１を第９の実施例と同様の工程を経て半
田付けし、抑え板４１５ｄで抑え込むことにより位置決
め固定する。このネジ止めによる位置決めの際に用いる
抑え板は、図２２に示す抑え板４１５ｅのように抑え面
が傾斜していてもよい。In this embodiment, the cap 514 is made of a translucent material, the input light or the output light of the optical semiconductor element 511 is condensed by the lens 515, and the light is inputted / outputted to / from the outside through the cap 514. Here, the optical semiconductor element 511
The wavelength of the light used in the wavelength of 1 μm or more (for example, 1.3
μm), silicon can be used as the cap 514. (Embodiment 12) FIG. 21 is a perspective view showing a schematic structure of an optical semiconductor module according to a twelfth embodiment of the present invention. A recess 417 in the X direction on the adhesive substrate mount 422,
The recess 418 in the Y direction is formed for the guide pin, and the recess 408 is formed for the semiconductor chip through the same steps as in the ninth embodiment. The semiconductor chip 404 is soldered to the recess 408, the guide pin 405 is soldered to the recesses 417 and 418, and the IC chip 421 is soldered to the recess 419 through the same process as in the ninth embodiment, and is pressed down by the holding plate 415d to fix and fix the position. To do. The holding plate used for positioning by screwing may have a holding surface inclined like a holding plate 415e shown in FIG.
【００９５】本実施例の半導体モジュールは、Ｘ，Ｙ方
向に形成されたガイドピン４０５により前後左右に連結
可能である。図２３にこの連結例を示す。半導体モジュ
ール４２０はガイドピン４０５を介して連結されてい
る。The semiconductor module of this embodiment can be connected to the front, rear, left and right by guide pins 405 formed in the X and Y directions. FIG. 23 shows an example of this connection. The semiconductor module 420 is connected via a guide pin 405.
【００９６】なお、上記実施例ではガイドピン４０５は
必ずしも２本に限らず複数本でも構わない。また、半導
体チップ４０４，ＩＣチップ４２１はそれぞれ光半導体
素子や光学受動素子であってもよく、また従来例で説明
したのサブマウントであっても一向に構わない。また、
１個に限らず複数個でもアレイ状であっても一向に構わ
ないことはいうまでもない。 （実施例１３）可搬基板上に高密度に半導体集積回路が
実装されたいわゆるＩＣカード等の半導体モジュールに
おいては、その入出力結合部が他の結合体、例えば光コ
ネクタや多ピン電気コネクタに、精密に位置合わせされ
て結合される必要がある。これは前者の場合、単一モー
ドの光ファイバや光導波路と半導体レーザを光結合する
とき高精度の位置精度が要求され、後者の場合、ＩＣカ
ードの記憶容量が大きくなる程その接続ピン数が増加
し、接続ピンの間隔が狭くなって各ピンの大きさが小さ
く設定されること等によっている。例えば光ファイバと
半導体レーザの結合では多モード光ファイバで±５μｍ
以下、単一モード光ファイバでは±２μｍ以下の精度が
要求される。また、ＩＣカードの場合、徐々にその精度
要求が厳しくなってきており、将来的には１００μｍピ
ッチで±１０μｍ以下の精度が考えられている。特に、
着脱が必要な場合、光及び電気の配線同士の位置決めが
困難になる。然るに、上記のガイドピンによる半導体モ
ジュールの連結構造をＩＣカードの配線接続部に適用す
ることにより、容易に配線位置決め可能なＩＣカードを
実現できる。In the above embodiment, the number of guide pins 405 is not limited to two and may be plural. Further, the semiconductor chip 404 and the IC chip 421 may each be an optical semiconductor element or an optical passive element, or may be the submount described in the conventional example. Also,
It goes without saying that the number is not limited to one and may be a plurality or an array. (Embodiment 13) In a semiconductor module such as a so-called IC card in which semiconductor integrated circuits are mounted at a high density on a portable substrate, its input / output coupling portion is connected to another coupling body such as an optical connector or a multi-pin electrical connector. , Need to be precisely aligned and bonded. In the former case, high precision position accuracy is required when optically coupling a single mode optical fiber or optical waveguide with a semiconductor laser, and in the latter case, the larger the storage capacity of the IC card, the smaller the number of connecting pins. This is due to the fact that the number of pins is increased, the distance between the connecting pins is narrowed, and the size of each pin is set small. For example, when coupling an optical fiber and a semiconductor laser, it is ± 5 μm for a multimode optical fiber
Hereinafter, a single-mode optical fiber is required to have an accuracy of ± 2 μm or less. Further, in the case of an IC card, the accuracy requirement is becoming stricter, and in the future, an accuracy of ± 10 μm or less at a 100 μm pitch is considered. In particular,
When attachment / detachment is required, it becomes difficult to position the optical and electrical wirings. However, by applying the semiconductor module connection structure using the guide pins to the wiring connection portion of the IC card, it is possible to realize an IC card in which the wiring can be easily positioned.
【００９７】図２４はこの実施例の概略構成を示もの
で、（ａ）は斜視図、（ｂ）は側断面図である。４２０
は半導体モジュールであり、複数個がガイドピン４０５
により２次元的に連結されている。連結された複数の半
導体モジュール４２０は一括して樹脂などの物質４２４
で固定されており、ＩＣカード４２５を構成している。
このような構成では、上記のように配線位置決めが容易
であり機能によって半導体モジュール４２０の組み合わ
せが選択できるため、多様なＩＣカードに適用可能であ
ると共に、比較的簡単な行程であるため、量産化に適し
ている。FIG. 24 shows a schematic structure of this embodiment. (A) is a perspective view and (b) is a side sectional view. 420
Is a semiconductor module, and a plurality of guide pins 405
Are two-dimensionally connected by. The plurality of connected semiconductor modules 420 collectively includes a material 424 such as a resin.
And is fixed in the IC card 425.
With such a configuration, the wiring positioning is easy as described above, and the combination of the semiconductor modules 420 can be selected depending on the function, so that it can be applied to various IC cards, and since it is a relatively simple process, it can be mass-produced. Suitable for
【００９８】なお、上記実施例では半導体モジュール４
２０は一層のみであるが、２次元的に連結した半導体モ
ジュールを複数層重ね合わせることも可能である。ま
た、ガイドピン４０５は必ずしも２本に限らず複数本で
も構わない。また、半導体チップ４０４，ＩＣチップ４
２１はそれぞれ光半導体素子や光学受動素子であっても
よく、また従来例のサブマウントであっても一向に構わ
ない。また、１個に限らず複数個でもアレイ状であって
も一向に構わないことはいうまでもない。The semiconductor module 4 is used in the above embodiment.
20 is only one layer, but it is also possible to stack a plurality of two-dimensionally connected semiconductor modules. Further, the guide pin 405 is not limited to two and may be a plurality. In addition, the semiconductor chip 404 and the IC chip 4
Each of 21 may be an optical semiconductor element or an optical passive element, or may be a conventional submount. Needless to say, the number is not limited to one and may be a plurality or an array.
【００９９】[0099]
【発明の効果】（効果１）以上詳述したように本発明に
よれば、光ファイバのガイド溝端部における光ファイバ
の変形，屈曲を防止するために、光ファイバを予め光フ
ァイバの変形を防止する副基板に固定し、その副基板に
対して光ファイバの先端を調整しておくことにより、光
半導体モジュールの低価格化と量産化を格段に向上し、
光伝送技術の汎用的システムへの導入を可能にし、これ
により各種情報機器の大幅な性能向上とこれによる産業
の発達，発展に大きく寄与することができる。 （効果２）以上詳述したように本発明によれば、光半導
体素子を搭載したＳｉサブマウント上に直接Ｓｉキャッ
プを接着することにより、光半導体素子を搭載したＳｉ
サブマウント上で光半導体素子，光ファイバー及び光結
合系を一括して気密封止することができるため、光半導
体素子と同等の寸法で光半導体素子の実現が可能であ
り、外部回路との集積化に適している。また、既に気密
封止されているため外部回路と接続する場合にも特別な
配慮を必要とせずに、生産性を向上させることができる
という効果を持つ。 （効果３）以上詳述したように本発明によれば、上下方
向，水平方向共に比較的簡単なマスク合わせ工程、選択
エッチング工程により位置決めがなされ、特にガイドピ
ン及び半導体チップの底面は同一の平坦なシリコン基板
上に接して配置されるため、この面を基準とした半導体
モジュール内での上下方向の位置決め精度は極めて高
い。(Effect 1) As described in detail above, according to the present invention, in order to prevent the optical fiber from being deformed or bent at the end of the guide groove of the optical fiber, the optical fiber is prevented from being deformed in advance. By fixing the optical fiber tip to the sub substrate and adjusting the tip of the optical fiber with respect to the sub substrate, the cost reduction and mass production of the optical semiconductor module are significantly improved.
This makes it possible to introduce optical transmission technology into general-purpose systems, which can greatly improve the performance of various information devices and contribute to the development and development of industry. (Effect 2) As described in detail above, according to the present invention, the Si cap mounted directly on the Si submount on which the optical semiconductor element is mounted can be bonded to the Si mounted optical semiconductor element.
Since the optical semiconductor element, optical fiber and optical coupling system can be hermetically sealed together on the submount, the optical semiconductor element can be realized with the same dimensions as the optical semiconductor element and integrated with external circuits. Suitable for Further, since it is hermetically sealed, there is an effect that productivity can be improved without requiring special consideration when connecting to an external circuit. (Effect 3) As described in detail above, according to the present invention, positioning is performed in the vertical and horizontal directions by a relatively simple mask aligning step and selective etching step, and in particular, the guide pins and the bottom surface of the semiconductor chip are flat. Since it is arranged in contact with a silicon substrate, the vertical positioning accuracy in the semiconductor module with this surface as a reference is extremely high.
【０１００】また、位置決め固定の場合にガイドピンに
かかる力はガイドピンに挟まれたサブマウントや半導体
チップには加わらない。さらに、ガイドピンの凹部は前
後左右方向に配置できるため、前後左右方向への半導体
モジュールの連結が可能である。このような半導体モジ
ュールをガイドピンを通して複数個連結した場合にも、
各半導体モジュールの半導体チップ及びガイドピンの底
面はそれぞれの半導体モジュールの基板厚に拘らず同一
平面上に接することとなり、連結した場合の上下方向の
位置決めがしやすい。このような特徴を有するため、他
の半導体モジュール構成構成部品との位置決め精度が高
く、前後左右の連結が可能な半導体モジュールが得られ
る。Further, the force applied to the guide pin when positioning and fixing is not applied to the submount or the semiconductor chip sandwiched by the guide pin. Furthermore, since the recesses of the guide pins can be arranged in the front-rear and left-right directions, the semiconductor modules can be connected in the front-rear and left-right directions. Even when connecting multiple such semiconductor modules through guide pins,
The bottom surfaces of the semiconductor chips and the guide pins of each semiconductor module are in contact with each other on the same plane regardless of the substrate thickness of the respective semiconductor modules, and it is easy to perform vertical positioning when connected. With such characteristics, a semiconductor module having high positioning accuracy with other semiconductor module constituent components and capable of front-rear, left-right connection can be obtained.
【図１】第１の実施例に係わる光半導体モジュールの概
略構成を示す斜視図。FIG. 1 is a perspective view showing a schematic configuration of an optical semiconductor module according to a first embodiment.
【図２】第１の実施例における光結合部の断面図。FIG. 2 is a sectional view of an optical coupling portion according to the first embodiment.
【図３】第２の実施例に係わる光半導体モジュールの概
略構成を示す平面図と断面図。FIG. 3 is a plan view and a sectional view showing a schematic configuration of an optical semiconductor module according to a second embodiment.
【図４】第２の実施例における電気配線の埋込み部分を
拡大して示す断面図。FIG. 4 is an enlarged cross-sectional view showing an embedded portion of an electric wiring in a second embodiment.
【図５】第２の実施例における電気配線の埋込み形成方
法を示す工程断面図。5A to 5C are process cross-sectional views showing a method for embedding electric wiring in a second embodiment.
【図６】第３の実施例に係わる光半導体モジュールの電
気配線埋込み封止部分を拡大して示す断面図。FIG. 6 is an enlarged sectional view showing an electric wiring embedded sealing portion of an optical semiconductor module according to a third embodiment.
【図７】第３の実施例における電気配線の埋込み形成方
法を示す工程断面図。7A to 7C are process cross-sectional views showing a method for forming a buried electric wiring according to a third embodiment.
【図８】第４の実施例に係わる光半導体モジュールの概
略構成を示す断面図。FIG. 8 is a sectional view showing a schematic configuration of an optical semiconductor module according to a fourth embodiment.
【図９】第５の実施例に係わる光半導体モジュールの概
略構成を示す断面図。FIG. 9 is a sectional view showing a schematic configuration of an optical semiconductor module according to a fifth embodiment.
【図１０】第６の実施例に係わる光半導体モジュールの
概略構成を示す断面図。FIG. 10 is a sectional view showing a schematic configuration of an optical semiconductor module according to a sixth embodiment.
【図１１】第７の実施例に係わる光半導体モジュールの
概略構成を示す断面図。FIG. 11 is a sectional view showing a schematic configuration of an optical semiconductor module according to a seventh embodiment.
【図１２】第８の実施例に係わる光半導体モジュールの
概略構成を示す斜視図。FIG. 12 is a perspective view showing a schematic configuration of an optical semiconductor module according to an eighth embodiment.
【図１３】第９の実施例に係わる半導体モジュールの要
部構成を示す断面図。FIG. 13 is a cross-sectional view showing the main configuration of a semiconductor module according to a ninth embodiment.
【図１４】第９の実施例における半導体モジュールの全
体構成を示す斜視図。FIG. 14 is a perspective view showing the overall configuration of a semiconductor module according to a ninth embodiment.
【図１５】第９の実施例の変形例を示す斜視図。FIG. 15 is a perspective view showing a modification of the ninth embodiment.
【図１６】第９の実施例の変形例を示す斜視図。FIG. 16 is a perspective view showing a modification of the ninth embodiment.
【図１７】第９の実施例の変形例を示す断面図。FIG. 17 is a sectional view showing a modification of the ninth embodiment.
【図１８】第１０の実施例に係わる半導体モジュールの
要部構成を示す断面図。FIG. 18 is a sectional view showing the arrangement of the main parts of a semiconductor module according to the tenth embodiment.
【図１９】第１０の実施例に係わる半導体モジュールの
全体構成を示す斜視図。FIG. 19 is a perspective view showing the overall configuration of a semiconductor module according to a tenth embodiment.
【図２０】第１１の実施例に係わる半導体モジュールの
概略構成を示す斜視図。FIG. 20 is a perspective view showing a schematic configuration of a semiconductor module according to an eleventh embodiment.
【図２１】第１２の実施例に係わる半導体モジュールの
概略構成を示す斜視図。FIG. 21 is a perspective view showing a schematic configuration of a semiconductor module according to a twelfth embodiment.
【図２２】第１２の実施例の変形例を示す斜視図。FIG. 22 is a perspective view showing a modification of the twelfth embodiment.
【図２３】第１２の実施例の半導体モジュールをＸ，Ｙ
方向に連結した例を示す斜視図。FIG. 23 shows the semiconductor module of the twelfth embodiment in X, Y
The perspective view which shows the example connected in the direction.
【図２４】第１３の実施例に係わる半導体モジュールの
構成を示す斜視図と断面図。FIG. 24 is a perspective view and a sectional view showing the structure of a semiconductor module according to a thirteenth embodiment.
【図２５】従来の光半導体モジュールを示す斜視図。FIG. 25 is a perspective view showing a conventional optical semiconductor module.
【図２６】光軸ずれの様子を示す図。FIG. 26 is a diagram showing a state of optical axis deviation.
【図２７】従来の気密封止パッケージの例を示す図。FIG. 27 is a view showing an example of a conventional hermetically sealed package.
【図２８】ガイドピンを用いた従来技術による半導体モ
ジュールの要部構成を示す図。FIG. 28 is a diagram showing a configuration of a main part of a semiconductor module according to a conventional technique using guide pins.
【図２９】ガイドピンを用いた従来技術による半導体モ
ジュールの全体構成を示す図。FIG. 29 is a diagram showing an overall configuration of a semiconductor module according to a conventional technique using guide pins.
１０１…モジュール主基板 １０２…光ファイバのガイド溝 １０３…光ファイバ保持用の副基板 １０４…リボンファイバ １０５…アレイ化した半導体レーザ（光半導体素子） １０６…バンプ電極（光半導体素子装着用電極） １０７…光ファイバのコア部 ２０１…半導体レーザ（光半導体素子） ２０２…Ｓｉ基板（Ｓｉサブマウント） ２０３…電気配線 ２０４…ボンディングワイヤ ２０５…絶縁物 ２０６…接地電極 ２０７…シーリング半田 ２０８…光ファイバ ２０９…ファイバホルダ ２１０…Ｓｉキャップ ２１２…補助封止半田 101 ... Module main substrate 102 ... Optical fiber guide groove 103 ... Optical fiber holding sub-board 104 ... Ribbon fiber 105 ... Arrayed semiconductor laser (optical semiconductor element) 106 ... Bump electrode (optical semiconductor element mounting electrode) 107 ... Optical fiber core portion 201 ... Semiconductor laser (optical semiconductor element) 202 ... Si substrate (Si submount) 203 ... Electrical wiring 204 ... Bonding wire 205 ... Insulator 206 ... Ground electrode 207 ... Sealing solder 208 ... Optical fiber 209 ... Fiber holder 210 ... Si cap 212 ... Auxiliary sealing solder
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22978193AJPH0786693A (en) | 1993-09-16 | 1993-09-16 | Optical semiconductor module |
| US08/160,919US5412748A (en) | 1992-12-04 | 1993-12-03 | Optical semiconductor module |
| US08/379,282US5559918A (en) | 1992-12-04 | 1995-01-27 | Optical semiconductor module in which a hermetically sealed optical semiconductor device is connected to an electrical wiring layer |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22978193AJPH0786693A (en) | 1993-09-16 | 1993-09-16 | Optical semiconductor module |
| Publication Number | Publication Date |
|---|---|
| JPH0786693Atrue JPH0786693A (en) | 1995-03-31 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22978193APendingJPH0786693A (en) | 1992-12-04 | 1993-09-16 | Optical semiconductor module |
| Country | Link |
|---|---|
| JP (1) | JPH0786693A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0921931A (en)* | 1995-07-05 | 1997-01-21 | Fujitsu Ltd | Optical module connection device |
| JP2001509919A (en)* | 1997-03-18 | 2001-07-24 | シーメンス アクチエンゲゼルシヤフト | Optical transmission module |
| US6803639B2 (en) | 2001-01-19 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Photo-semiconductor module and method for manufacturing the same |
| JP2005094021A (en)* | 2003-09-19 | 2005-04-07 | Agilent Technol Inc | Surface emitting laser package with integrated optical element and alignment post |
| JP2005136384A (en)* | 2003-09-15 | 2005-05-26 | Rohm & Haas Electronic Materials Llc | Device package, manufacturing method and testing method thereof |
| JP2005342803A (en)* | 2004-05-31 | 2005-12-15 | Sony Corp | Mems element, its manufacturing method, optical mems element, optical modulator, glv device and laser display |
| JP2006519707A (en)* | 2003-03-10 | 2006-08-31 | ハネウェル・インターナショナル・インコーポレーテッド | System and method for electrical feedthrough embedded in a glass-silicon MEMS process |
| JP2007073711A (en)* | 2005-09-06 | 2007-03-22 | Nippon Telegr & Teleph Corp <Ntt> | Hermetically sealed package and optical submodule |
| JP2007518223A (en)* | 2003-12-30 | 2007-07-05 | コミツサリア タ レネルジー アトミーク | Hybrid multi-beam electron emission device with divergence control function |
| JP2007328201A (en)* | 2006-06-08 | 2007-12-20 | Nippon Telegr & Teleph Corp <Ntt> | Optical integrated circuit |
| JP2011220745A (en)* | 2010-04-06 | 2011-11-04 | Denso Corp | Dynamic quantity sensor and manufacturing method for the same |
| JP2017011096A (en)* | 2015-06-22 | 2017-01-12 | 住友電気工業株式会社 | Optical module and method for manufacturing optical module |
| JP2017028203A (en)* | 2015-07-27 | 2017-02-02 | 住友電気工業株式会社 | Optical module, method for manufacturing optical module, and optical apparatus |
| JP2017107973A (en)* | 2015-12-09 | 2017-06-15 | 住友電気工業株式会社 | Optical module, method for manufacturing optical module, and optical apparatus |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
| WO2020162023A1 (en)* | 2019-02-04 | 2020-08-13 | ソニー株式会社 | Semiconductor light-emitting device |
| EP3994777A4 (en)* | 2019-07-02 | 2023-02-01 | Aayuna Inc. | LASER MOTOR SUPPORTING MULTIPLE LASER SOURCES |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0921931A (en)* | 1995-07-05 | 1997-01-21 | Fujitsu Ltd | Optical module connection device |
| JP2001509919A (en)* | 1997-03-18 | 2001-07-24 | シーメンス アクチエンゲゼルシヤフト | Optical transmission module |
| US6803639B2 (en) | 2001-01-19 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Photo-semiconductor module and method for manufacturing the same |
| US6890789B2 (en) | 2001-01-19 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Photo-semiconductor module and method for manufacturing the same |
| JP2006519707A (en)* | 2003-03-10 | 2006-08-31 | ハネウェル・インターナショナル・インコーポレーテッド | System and method for electrical feedthrough embedded in a glass-silicon MEMS process |
| US8993450B2 (en) | 2003-09-15 | 2015-03-31 | Nuvotronics, Llc | Device package and methods for the fabrication and testing thereof |
| JP2012147007A (en)* | 2003-09-15 | 2012-08-02 | Nuvotronics Llc | Device package and methods for fabrication and test thereof |
| JP2005136384A (en)* | 2003-09-15 | 2005-05-26 | Rohm & Haas Electronic Materials Llc | Device package, manufacturing method and testing method thereof |
| US9817199B2 (en) | 2003-09-15 | 2017-11-14 | Nuvotronics, Inc | Device package and methods for the fabrication and testing thereof |
| KR101146019B1 (en)* | 2003-09-15 | 2012-05-15 | 누보트로닉스, 엘.엘.씨 | Device package and methods for the fabrication and testing thereof |
| US9647420B2 (en) | 2003-09-15 | 2017-05-09 | Nuvotronics, Inc. | Package and methods for the fabrication and testing thereof |
| JP2005094021A (en)* | 2003-09-19 | 2005-04-07 | Agilent Technol Inc | Surface emitting laser package with integrated optical element and alignment post |
| JP2007518223A (en)* | 2003-12-30 | 2007-07-05 | コミツサリア タ レネルジー アトミーク | Hybrid multi-beam electron emission device with divergence control function |
| JP2005342803A (en)* | 2004-05-31 | 2005-12-15 | Sony Corp | Mems element, its manufacturing method, optical mems element, optical modulator, glv device and laser display |
| JP2007073711A (en)* | 2005-09-06 | 2007-03-22 | Nippon Telegr & Teleph Corp <Ntt> | Hermetically sealed package and optical submodule |
| JP2007328201A (en)* | 2006-06-08 | 2007-12-20 | Nippon Telegr & Teleph Corp <Ntt> | Optical integrated circuit |
| JP2011220745A (en)* | 2010-04-06 | 2011-11-04 | Denso Corp | Dynamic quantity sensor and manufacturing method for the same |
| JP2017011096A (en)* | 2015-06-22 | 2017-01-12 | 住友電気工業株式会社 | Optical module and method for manufacturing optical module |
| JP2017028203A (en)* | 2015-07-27 | 2017-02-02 | 住友電気工業株式会社 | Optical module, method for manufacturing optical module, and optical apparatus |
| JP2017107973A (en)* | 2015-12-09 | 2017-06-15 | 住友電気工業株式会社 | Optical module, method for manufacturing optical module, and optical apparatus |
| US10319654B1 (en) | 2017-12-01 | 2019-06-11 | Cubic Corporation | Integrated chip scale packages |
| US10553511B2 (en) | 2017-12-01 | 2020-02-04 | Cubic Corporation | Integrated chip scale packages |
| WO2020162023A1 (en)* | 2019-02-04 | 2020-08-13 | ソニー株式会社 | Semiconductor light-emitting device |
| JPWO2020162023A1 (en)* | 2019-02-04 | 2021-12-02 | ソニーグループ株式会社 | Semiconductor light emitting device |
| US12191628B2 (en) | 2019-02-04 | 2025-01-07 | Sony Group Corporation | Semiconductor light emitting device |
| EP3994777A4 (en)* | 2019-07-02 | 2023-02-01 | Aayuna Inc. | LASER MOTOR SUPPORTING MULTIPLE LASER SOURCES |
| Publication | Publication Date | Title |
|---|---|---|
| US5559918A (en) | Optical semiconductor module in which a hermetically sealed optical semiconductor device is connected to an electrical wiring layer | |
| JP3345518B2 (en) | Method for manufacturing optical semiconductor module | |
| US5205032A (en) | Electronic parts mounting apparatus | |
| US8233757B2 (en) | Wafer based optical chassis and associated methods | |
| US5737467A (en) | Resin molded optical assembly | |
| US6915049B2 (en) | Optical module and method of manufacturing the same, and optical transmission device | |
| JP4290893B2 (en) | Optoelectronic assembly | |
| US7255493B2 (en) | Optical semiconductor module and its manufacturing method | |
| JP4359397B2 (en) | How to build an optoelectronic assembly | |
| JPH0786693A (en) | Optical semiconductor module | |
| US7961989B2 (en) | Optical chassis, camera having an optical chassis, and associated methods | |
| JP2006504138A (en) | Optoelectronic package and manufacturing method thereof | |
| JP2005257879A (en) | OPTICAL MODULE, ITS MANUFACTURING METHOD, PROTECTIVE MEMBER, AND PROTECTIVE MEMBER WITH ELECTRIC WIRING | |
| JP4969775B2 (en) | Optical device package having reflector and alignment post | |
| JP2001343560A (en) | Optical module | |
| JP2977338B2 (en) | Semiconductor module | |
| JP2002232054A (en) | Optical module mounting structure | |
| JP2001127373A (en) | Optical module | |
| JPH11295561A (en) | Optical semiconductor device and method of manufacturing the same | |
| US7223022B2 (en) | Alignment of an optic or electronic component | |
| US20230194903A1 (en) | Optical module and manufacturing method of optical module for optical communication | |
| JPH06140673A (en) | Method of mounting optical element | |
| JPH1138244A (en) | Optical module | |
| JPH10332983A (en) | Optical waveguide device | |
| CA2523418C (en) | Package for optoelectronic device on wafer level and associated methods |