【０００１】[0001]
【産業上の利用分野】本発明はアモルファス半導体を用
いた薄膜トランジスタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor using an amorphous semiconductor.
【０００２】[0002]
【従来の技術】アモルファスシリコン薄膜を用いた薄膜
トランジスタは、近年液晶表示装置に応用されおり、そ
の重要度がますます高まっている。そして、液晶表示装
置は、陰極線表示管にくらべ遥かにコンパクトで、消費
電力も大幅に小さいことから、従来にない応用が可能な
素子として期待されている。2. Description of the Related Art A thin film transistor using an amorphous silicon thin film has been applied to a liquid crystal display device in recent years, and its importance is increasing. Since the liquid crystal display device is much more compact than the cathode ray display tube and consumes significantly less power, it is expected to be an element that can be applied in a non-conventional manner.
【０００３】ところで、従来の液晶表示装置に用いられ
ている薄膜トランジスタは、図６に要部の概略構成を断
面的に示すごとく、支持基板１面上にゲート電極２、ゲ
ート絶縁膜３、真性半導体膜４、不純物ドープ半導体膜
５、ソース電極６およびドレイン電極７がその順に積層
された構造を成している。一方、最近イオン打ち込みの
手法を適用し、一層の半導体膜中に、換言すると半導体
膜面内方向に、真性半導体領域および不純物ドープ領域
を形成し、一層の半導体膜で薄膜トランジスタを構成す
る手段が提案されている（特開平1-183854号公報）。By the way, a thin film transistor used in a conventional liquid crystal display device has a gate electrode 2, a gate insulating film 3, an intrinsic semiconductor on a surface of a supporting substrate 1 as shown in FIG. The film 4, the impurity-doped semiconductor film 5, the source electrode 6, and the drain electrode 7 are laminated in this order. On the other hand, recently, a method of applying an ion implantation technique to form an intrinsic semiconductor region and an impurity-doped region in a semiconductor film in one layer, that is, in the in-plane direction of the semiconductor film, and forming a thin film transistor with one semiconductor film is proposed. (Japanese Patent Laid-Open No. 1-183854).
【０００４】すなわち、図７に要部の概略構成を断面的
に示すように、支持基板１面上に配置されたゲート電極
２、このゲート電極２面を含む支持基板１面に形成され
た絶縁体層３、さらに絶縁体層（ゲート絶縁膜）３面上
を被覆する半導体膜８を具備しており、前記半導体膜８
はゲート電極２に対応する領域が真性半導体領域8aを成
し、その真性半導体領域8a周辺部が不純物ドープ半導体
領域8bを成している。なお、本明細書では、この構成を
採った薄膜トランジスタを一層型薄膜トランジスタとい
う。前記一層型薄膜トランジスタの構成を採ることによ
り、半導体膜８の成膜工程を半減することができるため
工程削減の効果があるばかりでなく、真性半導体領域8a
および不純物ドープ領域8bを、ゲート電極２に対して自
己整合的に構成することができる。したがって、たとえ
ばフォトリソグラフィーによる微細加工に際して、フォ
トマスクの合わせマージンを考慮する必要もなくなり、
従来の手法に較べて薄膜トランジスタを精度よく形成で
きる。つまり、チャネル長を短くでき、より大きいオン
電流を採り得ることが可能となり、かつ寄生容量を低減
できるため、より高性能の薄膜トランジスタを提供し得
ることになる。That is, as shown in the cross-sectional view of the schematic structure of the main part in FIG. 7, the gate electrode 2 is arranged on the surface of the supporting substrate 1, and the insulation formed on the surface of the supporting substrate 1 including the surface of the gate electrode 2. The semiconductor layer 8 further comprises a body layer 3 and a semiconductor film 8 covering the surface of the insulator layer (gate insulating film) 3.
The region corresponding to the gate electrode 2 forms the intrinsic semiconductor region 8a, and the peripheral portion of the intrinsic semiconductor region 8a forms the impurity-doped semiconductor region 8b. Note that in this specification, a thin film transistor having this configuration is referred to as a single-layer thin film transistor. By adopting the structure of the single-layer thin film transistor, the number of steps for forming the semiconductor film 8 can be reduced by half, which not only has the effect of reducing the steps, but also the intrinsic semiconductor region 8a.
Also, the impurity-doped region 8b can be formed in a self-aligned manner with respect to the gate electrode 2. Therefore, it is not necessary to consider the alignment margin of the photomask when performing microfabrication by photolithography, for example.
The thin film transistor can be formed more accurately than the conventional method. That is, the channel length can be shortened, a larger on-current can be obtained, and the parasitic capacitance can be reduced, so that a thin film transistor with higher performance can be provided.
【０００５】また、こうした性能アップに伴って、より
高性能かつ開口率の高い液晶ディスプレイの提供、さら
には製造歩留まりの向上も期待でき、より安価な液晶デ
ィスプレイを提供できることになる。なお、図６，７に
おいて、９はチャンネル保護膜をそれぞれ示す。Further, with such an improvement in performance, it is possible to provide a liquid crystal display having higher performance and a higher aperture ratio, and further, it is possible to expect an improvement in manufacturing yield, so that a cheaper liquid crystal display can be provided. In FIGS. 6 and 7, 9 indicates a channel protective film, respectively.
【０００６】[0006]
【発明が解決しようとする課題】ところで、前記薄膜ト
ランジスタにおいては、ソース・ドレイン電極とチャネ
ル部との間に電極と半導体膜、たとえばシリコン膜との
接触抵抗、およびシリコン膜自体の直流抵抗の２種類の
抵抗が存在する。また、これら２種類の抵抗は、いずれ
もチャネルと直列に入るので、チャネル電流を制限する
ことになり、見かけ上の移動度が低下してしまう。そし
て、このような問題に対しては、シリコン膜の不純物濃
度を上げ（キャリア濃度を高め）、接触抵抗を下げる方
法が考えられ、一方、低抵抗膜を並列に設けてシリコン
膜の抵抗を減らすことができる。なお、低抵抗膜として
はシリコン膜と自己整合的に形成できる金属シリサイド
膜が好適である。By the way, in the thin film transistor, there are two types of contact resistance between the source / drain electrode and the channel portion and a semiconductor film, for example, a silicon film, and a direct current resistance of the silicon film itself. There is resistance. Further, since these two types of resistors are both in series with the channel, the channel current is limited, and the apparent mobility is reduced. For such a problem, a method of increasing the impurity concentration of the silicon film (increasing the carrier concentration) and decreasing the contact resistance can be considered, while a low resistance film is provided in parallel to reduce the resistance of the silicon film. be able to. As the low resistance film, a metal silicide film that can be formed in a self-aligned manner with the silicon film is suitable.
【０００７】一般に、低抵抗膜としての金属シリサイド
膜を得るには、金属シリサイド自体の比抵抗が小さい金
属をベースとするが、たとえばアモルファスシリコン膜
を用いた薄膜トランジスタの構成に応用するためには、
アモルファスシリコン膜が結晶化する温度以下で十分に
低い抵抗のシリサイドが得られる金属でなければならな
い。しかしながら、一般に、アモルファスシリコン膜上
にリンなどの不純物が存在する場合、存在するリンがア
モルファスシリコンと金属との反応を阻害する要因にな
り、十分に低い抵抗が得られるような厚いシリサイド層
が得られない。一方、アモルファスシリコン膜と電極と
の接触抵抗を下げるため、シリコン膜中のリン濃度を高
める必要があり、このことは前記低抵抗膜の形成に支障
となるので、相互の要求が矛盾して両者（接触抵抗の低
下，低抵抗膜化）を同時に達成し得ない。すなわち、一
層型薄膜トランジスタの性能向上には電極−ソース・ド
レイン間の接触抵抗低減および金属シリサイド自体の抵
抗低減を必須とするが、従来技術ではそれらが両立しな
いという問題点があった。Generally, in order to obtain a metal silicide film as a low resistance film, a metal whose metal silicide has a low specific resistance is used as a base. However, for application to the construction of a thin film transistor using an amorphous silicon film, for example,
It must be a metal that can obtain a silicide having a sufficiently low resistance at a temperature below the temperature at which the amorphous silicon film is crystallized. However, in general, when impurities such as phosphorus exist on the amorphous silicon film, the existing phosphorus becomes a factor that hinders the reaction between the amorphous silicon and the metal, and a thick silicide layer that can obtain a sufficiently low resistance is obtained. I can't. On the other hand, in order to reduce the contact resistance between the amorphous silicon film and the electrode, it is necessary to increase the phosphorus concentration in the silicon film, which hinders the formation of the low resistance film. (Reduction of contact resistance and reduction of resistance film) cannot be achieved at the same time. That is, in order to improve the performance of the single-layer thin film transistor, it is essential to reduce the contact resistance between the electrode and the source / drain and the resistance of the metal silicide itself, but the conventional technique has a problem that they are not compatible with each other.
【０００８】本発明は上記問題点に鑑みてなされたもの
で、ソース・ドレイン電極と半導体膜との接触抵抗、お
よびシリサイド膜自身の抵抗を同時に低減し、薄膜トラ
ンジスタの移動度を向上させ、本来の性能を十分に発揮
させ得る一層型の薄膜トランジスタの提供、およびこの
一層型の薄膜トランジスタを応用し高性能化した液晶表
示装置の提供を目的とする。The present invention has been made in view of the above problems, and simultaneously reduces the contact resistance between the source / drain electrodes and the semiconductor film and the resistance of the silicide film itself to improve the mobility of the thin film transistor. It is an object of the present invention to provide a single-layer thin film transistor capable of sufficiently exhibiting the performance, and to provide a liquid crystal display device having the high performance by applying the single-layer thin film transistor.
【０００９】[0009]
【課題を解決するための手段】本発明に係る薄膜トラン
ジスタは、ゲート電極層に対向する真性半導体領域、こ
の真性半導体領域に連接するソース・ドレイン領域がア
モルファス半導体膜の不純物ドープ領域を有する薄膜ト
ランジスタであって、前記フモルファス半導体膜の不純
物ドープ領域が表面から深さ10nmの範囲における不純物
濃度が10×1020atoms ／cm3以上で、かつ前記アモルフ
ァス半導体膜とソース・ドレイン電極とに挟まれた領域
にニッケルを含む層をもつことを特徴とする。A thin film transistor according to the present invention is a thin film transistor having an intrinsic semiconductor region facing a gate electrode layer and a source / drain region connected to the intrinsic semiconductor region having an impurity-doped region of an amorphous semiconductor film. The impurity-doped region of the fumorphous semiconductor film has an impurity concentration of 10 × 1020 atoms / cm3 or more in a depth range of 10 nm from the surface and is located in a region sandwiched between the amorphous semiconductor film and the source / drain electrodes. It is characterized by having a layer containing nickel.
【００１０】すなわち、本発明は薄膜トランジスタに係
るもので、いわゆる一層型の半導体膜を利用する構成に
おいて、半導体膜不純物ドープ領域の不純物濃度に所定
の傾斜をもたせる一方、チャネル以外の半導体膜表面の
一部または全部にニッケルとシリコンとを主成分とする
層（以下シリサイド層）を配設した構成を採ったことを
特徴としたものである。なお、上記不純物ドープ領域の
不純物濃度に所定の傾斜をもたせた構成において、半導
体膜の不純物濃度が半導体膜内部よりも高い、ソース・
ドレイン電極との界面近傍から深さ10nm範囲の不純物濃
度10×1020atoms ／cm3以上とは、深さ10nm範囲の半導
体膜内の平均濃度を意味する。That is, the present invention relates to a thin film transistor, and in a structure using a so-called single-layer type semiconductor film, the impurity concentration of the semiconductor film impurity doped region is given a predetermined gradient while one surface of the semiconductor film other than the channel is provided. It is characterized in that a layer (hereinafter referred to as a silicide layer) containing nickel and silicon as main components is arranged in a part or the whole. In the structure in which the impurity concentration of the impurity-doped region has a predetermined gradient, the impurity concentration of the semiconductor film is higher than that of the inside of the semiconductor film.
The impurity concentration of 10 × 1020 atoms / cm3 or more in the depth range of 10 nm from the vicinity of the interface with the drain electrode means the average concentration in the semiconductor film in the depth range of 10 nm.
【００１１】そして、上記本発明に係る薄膜トランジス
タは、一層の半導体層（膜）をベースとし、不純物のド
ープ法の採用が前提になる。このイオンドープ法は、従
来のイオン打ち込み法に較べて、遥かに大きい領域（大
面積）に、同時に所用の不純物イオンを打ち込むことが
可能で、液晶表示装置への応用を考えた一層型薄膜トラ
ンジスタの形成法として必須的な手段である。また、前
記イオンドープ法は、大面積に対するイオン打ち込み性
の外に、放電室のガス圧によって打ち込みエネルギーを
変え得るので、基板表面に低エネルギーで飛来したリン
成分などの付着を利用し、リン成分などのリッチな層を
形成し得るという特長がある。加えて、前記イオンドー
プ法によれば、高エネルギー成分および低エネルギー成
分が同時に飛来するため、いわゆるドーピングと付着を
同時に行ない得るという特長もあり、前記接触抵抗を下
げることと、所要の低抵抗シリサイド層の成長を両立し
得ることになる。たとえば、半導体膜と電極との接触抵
抗を下げるため、リン成分のリッチな層を形成した場合
でも、ニッケルを成膜することで十分に厚いシリサイド
層を形成できるので、十分に低いシリサイド抵抗および
十分に低い接触抵抗を両立して達成できる。The thin film transistor according to the present invention is based on one semiconductor layer (film) and is premised on the use of an impurity doping method. This ion doping method can simultaneously implant desired impurity ions into a much larger area (large area) than the conventional ion implantation method. It is an essential means as a forming method. Further, in the ion doping method, in addition to the ion implantability for a large area, the implant energy can be changed by the gas pressure of the discharge chamber. It is possible to form a rich layer such as. In addition, according to the ion doping method, since a high energy component and a low energy component fly at the same time, so-called doping and adhesion can be performed at the same time, which lowers the contact resistance and reduces the required low resistance silicide. The layer growth can be compatible. For example, in order to reduce the contact resistance between the semiconductor film and the electrode, a sufficiently thick silicide layer can be formed by depositing nickel even if a phosphorus-rich layer is formed. A low contact resistance can be achieved at the same time.
【００１２】[0012]
【作用】本発明に係る薄膜トランジスタにおいては、半
導体膜とソース電極および／またはドレイン電極が積層
された領域（部分）において、それらが接する界面近傍
の半導体膜表面の不純物濃度が十分に高く、多量のキャ
リアを供給できるので、接触抵抗を大幅に低下できばか
りでなく、ニッケルを用いることによって十分に厚いシ
リサイドを形成でき、低抵抗化も図られる。つまり、半
導体膜表面の膜面内方向の抵抗およびソース・ドレイン
電極との接触抵抗が、大幅に低下され、薄膜トランジス
タの応用において要する移動度を容易かつ確実に確保で
きる。In the thin film transistor according to the present invention, in the region (portion) where the semiconductor film and the source electrode and / or the drain electrode are laminated, the impurity concentration on the surface of the semiconductor film near the interface where they are in contact is sufficiently high and Since carriers can be supplied, not only the contact resistance can be significantly reduced, but also a sufficiently thick silicide can be formed by using nickel, and the resistance can be reduced. That is, the resistance of the surface of the semiconductor film in the in-plane direction and the contact resistance with the source / drain electrodes are significantly reduced, and the mobility required for application of the thin film transistor can be easily and reliably ensured.
【００１３】また、本発明に係る薄膜トランジスタを、
スイッチング素子などの駆動回路素子として液晶表示装
置に応用した場合は、回路機能（性能）が向上・改善さ
れ、信頼性の高い液晶表示装置として機能することにな
る。Further, the thin film transistor according to the present invention is
When applied to a liquid crystal display device as a drive circuit element such as a switching element, the circuit function (performance) is improved / improved and the liquid crystal display device functions as a highly reliable liquid crystal display device.
【００１４】[0014]
【実施例】具体例の説明に先立って、本発明に係る薄膜
トランジスタの一般的な構成、および製造手段（作製工
程）について説明する。EXAMPLES Prior to the description of specific examples, a general structure of a thin film transistor according to the present invention and a manufacturing means (manufacturing process) will be described.
【００１５】先ず、支持基板面に所要のゲート電極を形
成した後、前記ゲート電極を含む支持基板面にゲート絶
縁膜、不純物を含まない半導体膜を順次成膜する。次
に、前記半導体膜面にチャネル保護膜を成膜し、ゲート
電極に対応領域以外のチャネル保護膜を選択的にエッチ
ング除去する。その後、前記チャネル保護膜をマスクと
して、チャネル部以外の半導体膜面にリンイオンをドー
プするため、イオンドープ装置に装着してドーピングを
行う。ここで、イオンドープ装置の放電室のガス圧力を
調節することで、ドーピングイオンのエネルギー分布を
変化させ得るので、半導体膜表面に十分量のリンを付着
させることが重要である。First, after forming a required gate electrode on the surface of the supporting substrate, a gate insulating film and a semiconductor film containing no impurities are sequentially formed on the surface of the supporting substrate including the gate electrode. Next, a channel protective film is formed on the semiconductor film surface, and the channel protective film other than the corresponding region of the gate electrode is selectively removed by etching. Then, using the channel protective film as a mask, the semiconductor film surface other than the channel portion is doped with phosphorus ions, so that the semiconductor film surface is mounted in an ion doping apparatus for doping. Here, since the energy distribution of the doping ions can be changed by adjusting the gas pressure in the discharge chamber of the ion doping apparatus, it is important to deposit a sufficient amount of phosphorus on the surface of the semiconductor film.
【００１６】次に、シリサイド形成用の金属の成膜を行
うに先立って、露出している半導体膜表面を清浄化する
ために、前処理をおこなう。この前処理工程は、たとえ
ばフッ酸の希薄溶液により、表面の自然酸化層を除去す
る方法の外、水素グロープラズマ処理なども採用でき
る。この場合、接触抵抗低減の観点から不純物濃度を高
めた表面層を削り過ぎないことが重要である。こうして
半導体膜面を清浄化した後、ニッケル、ニッケルを含む
合金、ニッケルとシリコンの混合、あるいは化合物を薄
く成膜する。ここで、成膜するニッケル系金属は、適宜
選択することが好ましく、たとえばシリサイド化が進み
過ぎる場合は、ニッケルと他の金属との合金膜の形成が
望ましい。そして、合金にする場合の他の元素として
は、モリブデン、タングステン、タンタルなどの高融点
金属、鉄、コバルトなどの遷移金属、白金、パラジウム
などの貴金属から選ぶことができる。また、前記ニッケ
ル系金属の成膜は、真空蒸着、スパッタなどによること
ができる。Next, prior to forming a metal film for forming a silicide, a pretreatment is performed to clean the exposed surface of the semiconductor film. In this pretreatment step, for example, a method of removing the natural oxide layer on the surface with a dilute solution of hydrofluoric acid, a hydrogen glow plasma treatment, or the like can be adopted. In this case, from the viewpoint of reducing the contact resistance, it is important not to overcut the surface layer having an increased impurity concentration. After cleaning the semiconductor film surface in this manner, nickel, an alloy containing nickel, a mixture of nickel and silicon, or a compound is thinly formed. Here, it is preferable to appropriately select the nickel-based metal to be formed. For example, when the silicidation proceeds too much, it is preferable to form an alloy film of nickel and another metal. Then, other elements for forming an alloy can be selected from refractory metals such as molybdenum, tungsten and tantalum, transition metals such as iron and cobalt, and noble metals such as platinum and palladium. The film formation of the nickel-based metal can be performed by vacuum vapor deposition, sputtering, or the like.
【００１７】前記半導体膜とニッケル系金属薄膜との反
応（シリサイド化）を促進するため、必要に応じ熱処理
をおこなってもよいが、ニッケル系金属を用いること
で、熱処理を施さなくとも、必要十分な厚さのシリサイ
ド層が形成される。最後に、表面に残った金属薄膜ある
いは金属とシリコンの混合物／化合物薄膜を除去する。
なお、ニッケルあるいはその合金の膜が十分に薄く、半
導体膜面で完全に反応・シリサイド化した場合は、当然
ながら表面の金属薄膜除去工程は不要である。In order to promote the reaction (silicidation) between the semiconductor film and the nickel-based metal thin film, a heat treatment may be carried out if necessary. However, by using a nickel-based metal, it is necessary and sufficient without the heat treatment. A silicide layer having a uniform thickness is formed. Finally, the metal thin film or the metal / silicon mixture / compound thin film remaining on the surface is removed.
When the film of nickel or its alloy is sufficiently thin and the surface of the semiconductor film is completely reacted and silicidized, the step of removing the metal thin film on the surface is naturally unnecessary.
【００１８】上記した作用・効果は、半導体膜が単一層
の構造の薄膜トランジスタに限定されるものではなく、
真性半導体薄膜上に不純物を含む半導体膜を成膜した２
層の半導体膜をもつ構造の場合も適用できる。すなわ
ち、不純物ドープ半導体を成膜後に不純物を含むガスに
よって軽くイオン打ち込みを行い、接触抵抗を下げるこ
とも可能である。The above-described actions and effects are not limited to a thin film transistor having a single-layer semiconductor film structure.
Forming a semiconductor film containing impurities on the intrinsic semiconductor thin film 2
It can also be applied to the case of a structure having a layered semiconductor film. That is, it is possible to reduce the contact resistance by lightly ion-implanting a gas containing impurities after forming an impurity-doped semiconductor.
【００１９】また、不純物元素の種類もリンに限定され
るものでなく、ホウ素，ヒ素など半導体の価電子制御に
用いられる元素であれば、いずれの元素であっても有効
である。The type of impurity element is not limited to phosphorus, and any element such as boron or arsenic can be used as long as it is an element used for controlling the valence electrons of a semiconductor.
【００２０】実施例１ 図１は本発明に係る薄膜トランジスタの要部構成例を断
面的に示したもので、10は支持基板、11は前記支持基板
面上に配置されたゲート電極、12は前記ゲート電極11面
を含む支持基板10面に形成された絶縁体層、13は前記絶
縁体層12面上を被覆する半導体膜、たとえばアモルファ
スシリコン膜である。そして、前記半導体膜13はゲート
電極11に対応する領域が真性半導体領域 13aを成し、そ
の真性半導体領域 13a周辺部が不純物ドープ半導体領域
13bを成している。また、前記不純物ドープ半導体領域
13bは、半導体膜13の厚さ方向において、内部側よりも
表面 13c側の不純物ドープ濃度が高く設定されており、
表面側濃度（深さ10nmの範囲内の平均不純物濃度）が少
なくとも10×1020 atoms／cm3に選択・設定されてい
る。さらに、前記半導体膜13の不純物ドープ半導体領域
13b面、つまり高濃度不純物ドープ領域 13c面は、ニッ
ケルシリサイド層14化されており、ニッケルシリサイド
層14を介してソース電極15，ドレイン電極16が形設され
ている。ここで、ニッケルシリサイド層14は、高濃度不
純物ドープ領域 13cの全面でなく、少なくともソース電
極15，ドレイン電極16が形設される領域だけでもよい。
なお、図１において17は、チャンネル部を成す真性半導
体領域 13a面を被覆・保護するチャンネル保護膜であ
る。Example 1 FIG. 1 is a cross-sectional view showing an example of a main part configuration of a thin film transistor according to the present invention, in which 10 is a supporting substrate, 11 is a gate electrode arranged on the surface of the supporting substrate, and 12 is the above-mentioned. An insulator layer formed on the surface of the supporting substrate 10 including the surface of the gate electrode 11, 13 is a semiconductor film covering the surface of the insulator layer 12, for example, an amorphous silicon film. In the semiconductor film 13, the region corresponding to the gate electrode 11 forms an intrinsic semiconductor region 13a, and the peripheral portion of the intrinsic semiconductor region 13a is an impurity-doped semiconductor region.
Makes up 13b. Further, the impurity-doped semiconductor region
13b, in the thickness direction of the semiconductor film 13, the impurity doping concentration on the surface 13c side is set to be higher than that on the inner side,
The surface-side concentration (average impurity concentration within the depth range of 10 nm) is selected and set to at least 10 × 1020 atoms / cm3 . Further, an impurity-doped semiconductor region of the semiconductor film 13
A surface 13b, that is, a surface of the high-concentration impurity-doped region 13c is formed into a nickel silicide layer 14, and a source electrode 15 and a drain electrode 16 are formed via the nickel silicide layer 14. Here, the nickel silicide layer 14 may not be the entire surface of the high-concentration impurity-doped region 13c, but may be only the region where at least the source electrode 15 and the drain electrode 16 are formed.
In FIG. 1, reference numeral 17 denotes a channel protective film that covers and protects the surface of the intrinsic semiconductor region 13a that forms the channel portion.
【００２１】次に、上記構成の薄膜トランジスタの製造
例を説明する。Next, an example of manufacturing the thin film transistor having the above structure will be described.
【００２２】図２ (a)〜 (e)は製造工程の実施態様を模
式的に示す要部断面図であり、先ず支持基板、たとえば
ガラス板10を用意し、常套の手段にしたがってガラス基
板10面に、ゲート電極材料を成膜する。次いで、前記ゲ
ート電極材料成膜に対して、フォトリソグラフィープロ
セスを施し、不要な部分を除去して所要のゲート電極11
を形成する（図２ (a)）。次に、前記ゲート電極11を形
成したガラス板10面上に、厚さ 400nm程度のゲート絶縁
膜12、および厚さ50nm程度のａ−Si膜13を順次、それぞ
れプラズマ CVD法により成膜する。さらに、前記ａ−Si
膜13面上に、厚さ 200nm程度の SiNX膜を成膜した後、
SiNX膜面上にレジスト塗布し、ガラス基板10の裏面側
からの露光、さらにその現像を経て、エッチングのマス
クを形成する。次いで、希フッ酸によりエッチング処理
を行い、チャネル保護膜17をゲート電極11面領域上に自
己整合的に形成する（図２ (b)）。2 (a) to 2 (e) are schematic sectional views showing an embodiment of the manufacturing process. First, a supporting substrate, for example, a glass plate 10 is prepared, and the glass substrate 10 is prepared by a conventional method. A gate electrode material is deposited on the surface. Then, a photolithography process is applied to the film formation of the gate electrode material to remove an unnecessary portion, and the required gate electrode 11 is formed.
Are formed (FIG. 2 (a)). Next, a gate insulating film 12 having a thickness of about 400 nm and an a-Si film 13 having a thickness of about 50 nm are sequentially formed on the surface of the glass plate 10 on which the gate electrode 11 is formed by the plasma CVD method. Furthermore, the a-Si
After forming a SiNX film with a thickness of about 200 nm on the film 13 surface,
A resist is applied on the SiNx film surface, and an etching mask is formed through exposure from the back surface side of the glass substrate 10 and further development thereof. Then, etching treatment is performed with dilute hydrofluoric acid to form a channel protective film 17 on the surface area of the gate electrode 11 in a self-aligned manner (FIG. 2B).
【００２３】前記ゲート電極11面領域上に、自己整合的
にチャネル保護膜17を形成したガラス基板10を、イオン
打ち込み装置に装着し、PH3＋ H2の混合ガス放電を利
用したイオン打ち込みを行うことによって、不純物ドー
プ領域 13bおよび真性半導体領域 13aがそれぞれ形成さ
れる（図２ (c)）。ここで、放電室の圧力を 3×10-3To
rr、イオン打ち込みの加速電圧を30kVに設定し、ドープ
量は 2×1015 atoms／cm3とする。その後、 250℃、 1
時間のアニールによって不純物の活性化を行った。な
お、別に同条件で成膜しておいたａ−Si膜上に打ち込ん
だサンプルを、SIMSで分析したところ、図３に曲線ａで
示すごとく、極表面でほぼ 5×1020 atoms／cm3であ
り、10nmの深さでは約 2×1020 atoms／cm3で、表面部
が高濃度不純物ドープ層 13cを成していた。The glass substrate 10 having the channel protective film 17 formed in a self-aligned manner on the surface area of the gate electrode 11 is mounted in an ion implanting apparatus, and ion implanting using a mixed gas discharge of PH3 + H2 is performed. By doing so, the impurity-doped region 13b and the intrinsic semiconductor region 13a are respectively formed (FIG. 2 (c)). Here, the pressure in the discharge chamber is set to 3 × 10-3 To
rr, the ion implantation acceleration voltage is set to 30 kV, and the doping amount is set to 2 × 1015 atoms / cm3 . After that, 250 ℃, 1
The impurities were activated by annealing for a period of time. SIMS analysis of a sample that had been formed on an a-Si film that had been separately formed under the same conditions revealed that it was approximately 5 × 1020 atoms / cm3 on the pole surface as shown by the curve a in FIG. At a depth of 10 nm, it was about 2 × 1020 atoms / cm3 , and the surface portion formed the high-concentration impurity-doped layer 13c.
【００２４】前記不純物ドープ後、常温の希フッ酸溶液
に 1分間浸漬し、ａ−Si膜表面の自然酸化層を除去し、
さらに純水での洗浄処理および乾燥処理をしてから、ほ
ぼ 1時間、大気に曝した後スパッタ装置に装着し、スパ
ッタにより厚さ約 100nmのニッケル膜 14aを形成する。
この段階で、後述のように、熱処理によるシリサイド成
長工程を経ることなく、ある程度の厚みにシリサイド層
14が形成されていると考えられる（図２ (d)）。この
点、さらに補足説明すると、一般に原子の移動は結晶中
の欠陥を媒介にして起こるとされており、アモルファス
の場合は原子構造が欠陥に満ちているとみなされること
から、結晶シリコンよりも容易にニッケル原子の拡散が
起ることにより、容易にシリサイド層が形成（生成）さ
れるといえる。次いで、ニッケル膜 14aを基板10面全面
に亘り除去した。この際、ａ−Siとの界面に形成された
シリサイド層14を残すことが重要である。After doping the impurities, it is immersed in a dilute hydrofluoric acid solution at room temperature for 1 minute to remove the natural oxide layer on the surface of the a-Si film.
Further, after a cleaning treatment with pure water and a drying treatment, it is exposed to the atmosphere for about 1 hour and then mounted on a sputtering apparatus to form a nickel film 14a having a thickness of about 100 nm by sputtering.
At this stage, as will be described later, the silicide layer is formed to a certain thickness without passing through the silicide growth step by heat treatment.
14 is considered to have been formed (Fig. 2 (d)). In addition to this point, it is generally said that the movement of atoms is mediated by defects in the crystal, and in the case of amorphous, it is considered that the atomic structure is full of defects, so it is easier than in crystalline silicon. It can be said that a silicide layer is easily formed (generated) due to the diffusion of nickel atoms. Then, the nickel film 14a was removed over the entire surface of the substrate 10. At this time, it is important to leave the silicide layer 14 formed at the interface with a-Si.
【００２５】次に、前記絶縁体層12、ａ−Si膜13の不純
物ドープ領域 13bなどのうち不要な部分をフォトリソグ
ラフィープロセスにより除去し、いわゆる薄膜トランジ
スタ化を進めた。その後、ソース電極15、ドレイン電極
16および配線部 15a， 16aを成すモリブデン膜を成膜
し、さらにフォトリソグラフィープロセスにより不要な
部分を除去することにより、所要の薄膜トランジスタが
完成した（図２ (e)）。上記で製造した薄膜トランジス
タについて、ソース・ドレイン電流−ゲート電圧の関係
を測定したところ、移動度 0.6cm2／Vsが得られた。Next, unnecessary parts of the insulator layer 12, the impurity-doped region 13b of the a-Si film 13 and the like were removed by a photolithography process to proceed with so-called thin film transistor formation. After that, the source electrode 15 and the drain electrode
A required thin film transistor was completed by depositing a molybdenum film that forms 16 and the wiring portions 15a and 16a, and removing unnecessary portions by a photolithography process (FIG. 2 (e)). When the relationship between the source / drain current and the gate voltage was measured for the thin film transistor manufactured as described above, a mobility of 0.6 cm2 / Vs was obtained.
【００２６】さらに、この実施例の一層型薄膜トランジ
スタにおけるシリサイド層14の効果を確認するため、シ
リサイド層14の抵抗測定用サンプルを別途作製し、測定
・評価を行った。Further, in order to confirm the effect of the silicide layer 14 in the single-layer thin film transistor of this embodiment, a sample for measuring the resistance of the silicide layer 14 was separately prepared, and measured and evaluated.
【００２７】先ず、ソース・ドレイン電極15，16とシリ
サイド層14との接触抵抗を調べるため、いわゆるケルビ
ン・パターンを形成して測定した結果、0.01Ωcm2の値
が得られ、また、シリサイド層14自体の膜面内方向の抵
抗を調べるため、四探針法により測定したところ、シー
ト抵抗として2kΩ／□の値が得られた。さらに、別に作
成したサンプルで、シリサイド層14を形成しないアモル
ファスシリコンの抵抗を測定したところ、50nmの厚みが
あるにもかかわらず109Ω／□であった。First, in order to investigate the contact resistance between the source / drain electrodes 15 and 16 and the silicide layer 14, a so-called Kelvin pattern was formed and measured. As a result, a value of 0.01 Ωcm2 was obtained, and the silicide layer 14 was also obtained. When the four-probe method was used to measure the in-plane resistance of the film itself, a sheet resistance of 2 kΩ / □ was obtained. Furthermore, when the resistance of the amorphous silicon in which the silicide layer 14 was not formed was measured using a separately prepared sample, it was 109 Ω / □ even though it had a thickness of 50 nm.
【００２８】また比較のため、前記ａ−Si膜13の不純物
ドープ半導体領域 13b表面のリン濃度を10×1020 atoms
／cm3程度以上と、特に高めないプロセスで作製した場
合の実験を行った。手順としては、イオンドーピングの
際に放電室の圧力を 1×10-4Torr程度とした外は、本実
施例の場合と同一とした。結果として、得られた薄膜ト
ランジスタの移動度は 0.2cm2／Vsに止まり、実施例に
比較してはるかに劣っていることが確認された。なお、
図３に示す曲線ｂはこの比較例のドーピングプロファイ
ルである。For comparison, the phosphorus concentration on the surface of the impurity-doped semiconductor region 13b of the a-Si film 13 is set to 10 × 1020 atoms.
An experiment was carried out in the case of manufacturing by a process which is not particularly increased to about / cm3 or more. The procedure was the same as that of this example except that the pressure in the discharge chamber during ion doping was set to about 1 × 10−4 Torr. As a result, it was confirmed that the mobility of the obtained thin film transistor was 0.2 cm2 / Vs, which was far inferior to that of the example. In addition,
The curve b shown in FIG. 3 is the doping profile of this comparative example.
【００２９】さらに、前記比較例の薄膜トランジスタに
ついて、ソース・ドレイン電極と不純物ドープ領域面と
の接触抵抗を評価するため、ケルビンパターンを形成し
て測定したところ、 1.2Ωcm2の値となり、本実施例の
場合に比べ２桁も高い値であった。Furthermore, in order to evaluate the contact resistance between the source / drain electrodes and the surface of the impurity-doped region of the thin film transistor of the comparative example, a Kelvin pattern was formed and measured. As a result, a value of 1.2 Ωcm2 was obtained. The value was two orders of magnitude higher than in the case of.
【００３０】また、シリサイド自体のシート抵抗を評価
した。前記イオンドーピングと同様の条件で、イオン打
ち込みを行った後に、アモルファスシリコン膜（ａ−Si
膜）表面層を除去したサンプルを用意し、ニッケルのス
パッタ成膜、シリサイド化しなかったニッケル膜の除
去、およびソース・ドレイン電極形成後に、四探針法で
接触抵抗を測定したところ、1.8kΩ／□の値であった。
この値は、本実施例に比べ僅かに小さく、リン濃度が低
いためシリコンとニッケルの反応がより進んだことに起
因すると解釈できる。ここで、接触抵抗の低いことは応
用上好ましいことであるが、接触抵抗がシリサイド自体
の抵抗減少（低減）の効果を打ち消し、ソース・ドレイ
ン電流に係る直流抵抗成分全体としては、遥かに大きく
なってしまったものと考えられる。The sheet resistance of the silicide itself was evaluated. After performing ion implantation under the same conditions as the above ion doping, an amorphous silicon film (a-Si
A sample with the surface layer removed was prepared, and the contact resistance was measured by the four-point probe method after nickel sputter deposition, removal of the unsilicided nickel film, and source / drain electrode formation. The value was □.
This value is slightly smaller than that of this example, and it can be interpreted that it is due to the fact that the reaction between silicon and nickel has advanced due to the low phosphorus concentration. Here, a low contact resistance is preferable for application, but the contact resistance cancels out the effect of the resistance reduction (reduction) of the silicide itself, and the DC resistance component related to the source / drain current becomes much larger. It is thought to have been lost.
【００３１】他の比較例として、シリサイド形成金属と
してモリブデンを用いた場合の結果を記す。この場合、
イオンドーピングの放電圧力を 3×10-3 Torr とし、リ
ンの表面付着を促進した。イオンドーピングしたａ−si
膜表面の酸化層を希フッ酸で除去し、モリブデンを厚さ
100nm程度にスパッタ法で成膜した後、 250℃で 1hr熱
処理してシリサイド形成を促進してから、ａ−si膜など
の不要な部分を除去して抵抗を測定した。その結果シー
ト抵抗は100MΩ／□となりニッケルの場合と比較して遥
かに高く、また、ケルビン法で接触抵抗を測定した結果
も、 0.5Ωcm2とニッケルの場合より遥かに高い値であ
った。このように、ニッケルの場合と異なり熱処理して
シリサイド化を促進したにも拘らず接触抵抗が高くなっ
てしまった原因は、モリブデンの反応性がニッケルより
も低く、表面層のリンにより反応が阻害されるためと考
えられる。As another comparative example, the results when molybdenum is used as the silicide forming metal will be described. in this case,
The discharge pressure of ion doping was set to 3 × 10-3 Torr to promote the surface adhesion of phosphorus. Ion-doped a-si
The oxide layer on the film surface is removed with dilute hydrofluoric acid, and molybdenum is
After forming a film with a thickness of about 100 nm by a sputtering method, heat treatment was performed at 250 ° C. for 1 hour to promote silicide formation, and then unnecessary portions such as the a-si film were removed to measure resistance. As a result, the sheet resistance was 100 MΩ / □, which was much higher than that of nickel, and the contact resistance measured by the Kelvin method was 0.5 Ωcm2 , which was much higher than that of nickel. In this way, unlike nickel, heat treatment promotes silicidation, but the contact resistance increases. The reason for this is that molybdenum has a lower reactivity than nickel, and phosphorus in the surface layer hinders the reaction. It is considered that it is done.
【００３２】さらに、他の比較例として、モリブデンを
用いた場合の結果を記す。この比較例は、イオンドーピ
ングの放電圧力を 1×10-4Torrとし、ａ−si膜表面のリ
ン付着を促進しなかった以外、他の条件は前記と同じで
ある。この場合、シリサイドのシート抵抗は100kΩ／□
であり、リンを付着させた場合よりも遥かに低い抵抗を
呈した。つまり、表面層にリンが少ないため、シリサイ
ド化が容易に進んだ事を示している。しかしながら、ケ
ルビン法による接触抵抗測定の結果は、 2Ωcm2と、シ
リサイドが形成されたにも拘らず高かった。このよう
に、モリブデンはシリサイドの抵抗の低減と接触抵抗の
低減が両立しない。Further, as another comparative example, the results when molybdenum is used will be described. In this comparative example, the discharge pressure of ion doping was set to 1 × 10−4 Torr, and the other conditions were the same as those described above except that the phosphorus adhesion on the a-si film surface was not promoted. In this case, the sheet resistance of silicide is 100kΩ / □
The resistance was much lower than that when phosphorus was attached. That is, it is shown that silicidation easily proceeded because the surface layer contained less phosphorus. However, the result of the contact resistance measurement by the Kelvin method was as high as2 Ωcm2 despite the formation of the silicide. Thus, with molybdenum, the reduction of silicide resistance and the reduction of contact resistance are not compatible.
【００３３】実施例２ この実施例の薄膜トランジスタは、前記図１の場合と同
様な構造を採っており、製造条件において一部変更され
たものである。Example 2 The thin film transistor of this example has a structure similar to that of the case of FIG. 1 described above, but is partially modified under the manufacturing conditions.
【００３４】すなわち、放電室でのイオン打ち込み、希
フッ酸溶液中への浸漬による表面の自然酸化層の除去、
純水洗浄、その後の乾燥、スパッタによる厚さ 100nmの
ニッケル膜形成などの工程を採っているが、前記乾燥工
程からスパッタ成膜まで、 2時間大気に曝した点が異な
っている。That is, ion implantation in the discharge chamber, removal of the natural oxide layer on the surface by immersion in dilute hydrofluoric acid solution,
Processes such as washing with pure water, subsequent drying, and formation of a nickel film with a thickness of 100 nm by sputtering are taken, but the difference is that it was exposed to the atmosphere for 2 hours from the drying process to the sputtering film formation.
【００３５】前記構成された薄膜トランジスタについ
て、ソース・ドレイン電流−ゲート電圧の関係を測定し
たところ、移動度 0.6cm2／Vsが得られ、接触抵抗、シ
リサイドの抵抗ともに実施例１と同じく低い値であるこ
とが認められる。実際、シリサイド抵抗を測定したとこ
ろ、2.2kΩで実施例１の場合とほとんど変わらなかっ
た。 比較のため、前記ニッケルの代わりに、モリブデ
ンを用いた外は同一のプロセスを行い、薄膜トランジス
タを形成した。ただしモリブデンを使用したため、リン
の付着層が表面にあるとシリサイド化が阻害される。そ
こで、この比較例では、イオン打ち込みの放電室圧力を
1×10-4Torrと、ニッケルの場合より低く設定する一
方、スパッタした後、シリサイド成長促進の目的で 250
℃、 1時間の熱処理を行った（この二つの条件以外は前
記のニッケルと同一である）。結果として得られた薄膜
トランジスタにおける移動度は、 0.2cm2／Vsに止ま
り、ニッケルを用いた場合に比較して遥かに劣っている
ことが判明した。When the relationship between the source / drain current and the gate voltage of the thin film transistor having the above structure was measured, a mobility of 0.6 cm2 / Vs was obtained, and both contact resistance and silicide resistance were as low as those in Example 1. It is recognized that there is. Actually, when the silicide resistance was measured, it was 2.2 kΩ, which was almost the same as that in the case of Example 1. For comparison, the same process was performed except that molybdenum was used instead of nickel to form a thin film transistor. However, since molybdenum is used, silicidation is hindered if the phosphorus adhesion layer is present on the surface. Therefore, in this comparative example, the pressure of the discharge chamber for ion implantation is
1 × 10-4 Torr, which is lower than that of nickel, but 250 times after sputtering to promote silicide growth.
Heat treatment was carried out at ℃ for 1 hour (same as the above nickel except for these two conditions). The mobility of the resulting thin film transistor was as low as 0.2 cm2 / Vs, which proved to be far inferior to the case of using nickel.
【００３６】この理由を調べるため、シリサイドのシー
ト抵抗を測定したところ約50 MΩ／□と、非常に高くな
っていることがわかった。この値は前記実施例１で説明
したモリブデンを使用した比較例よりもさらに高かっ
た。この原因は、アモルファスシリコン膜表面の自然酸
化膜除去工程の後も、大気中に放置することで徐々に酸
化が進むためといえる。すなわち、モリブデンを用いた
場合は、 1時間程度余分に放置しただけで、容易にシリ
サイド化が阻害されてしまう。In order to investigate the reason for this, the sheet resistance of the silicide was measured, and it was found that it was as high as about 50 MΩ / □. This value was higher than that of the comparative example using molybdenum described in Example 1 above. It can be said that the reason is that even after the step of removing the natural oxide film on the surface of the amorphous silicon film, the oxidation gradually progresses by leaving it in the atmosphere. That is, when molybdenum is used, the silicidation is easily hindered by leaving it for about one hour.
【００３７】上記したように、シリサイド層の形成にニ
ッケルを用いた場合は、ａ−Si膜（半導体膜）の表面自
然酸化膜を除去した後の放置に対して敏感性が低減し、
自然酸化膜を除去した後の放置時間が、それ程影響を及
ぼさなくなるので、広いプロセスマージンが得られるこ
とになる。しかも、ニッケルとシリコンとの反応性が高
いため、多少の酸化膜があっても容易に所要のシリサイ
ドが成長する。一方、モリブデンを用いた場合（比較
例）は、僅かの酸化膜によっても反応が阻害されるの
で、自然酸化膜除去工程後、即座にスパッタ成膜しなけ
ればならず、製造工程上問題があることが示された。As described above, when nickel is used for forming the silicide layer, the sensitivity to leaving after removing the surface natural oxide film of the a-Si film (semiconductor film) is reduced,
Since the leaving time after removing the natural oxide film has less effect, a wide process margin can be obtained. Moreover, since the reactivity between nickel and silicon is high, the required silicide easily grows even if there is some oxide film. On the other hand, when molybdenum is used (Comparative Example), the reaction is inhibited even by a small amount of oxide film, so that sputter film formation must be performed immediately after the natural oxide film removal process, which is a problem in the manufacturing process. Was shown.
【００３８】実施例３ 図４は本発明に係る薄膜トランジスタを応用した液晶表
示装置の一構成例の要部を一部切欠して示す斜視図、図
５は前記液晶表示装置で用いた薄膜トランジスタアレイ
基板の一構成例の要部を示す斜視図である。Embodiment 3 FIG. 4 is a perspective view showing a partial cutaway of an essential part of a configuration example of a liquid crystal display device to which the thin film transistor according to the present invention is applied, and FIG. 5 is a thin film transistor array substrate used in the liquid crystal display device. It is a perspective view which shows the principal part of one structural example.
【００３９】この液晶表示装置は、ａ−Si薄膜トランジ
スタを含む表示画素から成る画素部，およびこの画素部
を駆動する駆動回路部を一主面に一体的に配置・形成し
た薄膜トランジスタアレイ基板18と、前記画素部の画素
電極に対向する共通対向電極が配設された対向基板19
と、これら薄膜トランジスタアレイ基板18および対向基
板19を主面同士が所定の間隙をおいて対向・配置され、
かつ両基板18，19の周囲を液密に封止した封止材20と、
前記薄膜トランジスタアレイ基板18および対向基板19と
が形成し、かつ封止材20で封止された間隙・領域に封入
・挟持された液晶材料21とを具備した構成を成している
（図４）。ここで、22は表示部（画素部）に対応した領
域が窓開けされた支持板、 23aは薄膜トランジスタアレ
イ基板18の端縁部に配置された外部接続端子部、 23bは
支持板22に配置された外装アッセンブリである。そし
て、使用されている薄膜トランジスタは、上記実施例１
や実施例２で示した構成のものである。This liquid crystal display device includes a thin film transistor array substrate 18 in which a pixel portion including a display pixel including an a-Si thin film transistor and a drive circuit portion for driving the pixel portion are integrally arranged and formed on one main surface. A counter substrate 19 provided with a common counter electrode facing the pixel electrode of the pixel section
A main surface of the thin film transistor array substrate 18 and the counter substrate 19 are arranged facing each other with a predetermined gap,
Also, a sealing material 20 that liquid-tightly seals the peripheries of both substrates 18 and 19,
The thin film transistor array substrate 18 and the counter substrate 19 are formed, and the liquid crystal material 21 sealed and sandwiched in the gap / region sealed by the sealing material 20 is provided (FIG. 4). . Here, 22 is a support plate in which a region corresponding to the display portion (pixel portion) is opened, 23a is an external connection terminal portion arranged at an edge of the thin film transistor array substrate 18, and 23b is arranged on the support plate 22. It is an exterior assembly. The thin film transistor used is the same as that of the first embodiment.
And that of the second embodiment.
【００４０】図５は前記液晶表示装置の構成に用いた薄
膜トランジスタアレイ基板18を斜視的に示したもので、
たとえばガラス板などの透明基板 18aの所定領域面に、
ａ−Si薄膜トランジスタを含む表示画素 18bから成る画
素部 18c，この画素部 18cを駆動するアドレス側駆動回
路 18d、および信号側駆動回路 18eが一体的に配置・形
成されている。そして、前記画素部 18cを駆動するアド
レス側駆動回路 18dは、順次信号を転送するシフトレジ
スタ 18d1，転送されてくる信号電流を増幅し、かつ各
表示画素 18bのゲートをONするバッファ 18d2とで構成
されている。また、画素部 18cを駆動する信号側駆動回
路 18eは、同じく順次信号を転送するシフトレジスタ 1
8e1，この転送される信号を受けてONする書き込み用ア
ナログスイッチ素子 18e2群とで構成されている。そし
て、このアナログスイッチ素子 18e2から、たとえばビ
デオ信号がアドレス側駆動回路 18dでONになっている各
表示画素 18bへ流れ込み、その表示画素 18bがビデオ信
号に対応した明るさを呈する構成と成っている。FIG. 5 is a perspective view showing the thin film transistor array substrate 18 used in the construction of the liquid crystal display device.
For example, on the surface of a predetermined area of the transparent substrate 18a such as a glass plate,
A pixel section 18c including a display pixel 18b including an a-Si thin film transistor, an address side drive circuit 18d for driving the pixel section 18c, and a signal side drive circuit 18e are integrally arranged and formed. The address side drive circuit 18d for driving the pixel portion 18c includes a shift register 18d1 for sequentially transferring signals, a buffer 18d2 for amplifying the signal current transferred, and turning on the gate of each display pixel 18b. It is composed of. In addition, the signal side drive circuit 18e that drives the pixel portion 18c is the shift register 1 that also sequentially transfers signals.
It consists of 8e1 and a group of write analog switch elements 18e2 that turn on when receiving this transferred signal. Then, from this analog switch element 18e2 , for example, a video signal flows into each display pixel 18b that is turned on in the address side drive circuit 18d, and the display pixel 18b has a brightness corresponding to the video signal. There is.
【００４１】前記構成の液晶表示装置において、駆動回
路を介してビデオ信号を画素部に転送し、画像表示を評
価したところ、ON電流の不十分さやリーク電流に伴う表
示画質の低下などが、全面的に解消（回避）された表示
機能を有することが確認された。In the liquid crystal display device having the above structure, when a video signal was transferred to a pixel portion through a drive circuit and image display was evaluated, it was found that the display quality was deteriorated due to insufficient ON current and leakage current. It was confirmed that it has a display function that was canceled (avoided).
【００４２】[0042]
【発明の効果】以上説明したように、本発明によれば、
薄膜トランジスタにおけるソースおよびドレインと、半
導体層の接触抵抗の低減と、半導体層表面の低抵抗導電
層形成が両立でき、１層の半導体膜をもつ構造の薄膜ト
ランジスタにおいて十分な移動度を確保できる。それに
伴い、本構造の薄膜トランジスタを適用した液晶表示装
置においても、より高い表示性能を得ることができる。
加えて、プロセスマージンが広くとれ優れた製造性を確
保できる。As described above, according to the present invention,
The reduction of contact resistance between the source and drain of the thin film transistor and the semiconductor layer and the formation of the low-resistance conductive layer on the surface of the semiconductor layer can both be achieved, and sufficient mobility can be ensured in the thin film transistor having a single-layer semiconductor film. Accordingly, higher display performance can be obtained even in the liquid crystal display device to which the thin film transistor having this structure is applied.
In addition, the process margin is wide and excellent manufacturability can be secured.
【図１】本発明に係る一層型の薄膜トランジスタの概略
構成例の要部を示す断面図。FIG. 1 is a sectional view showing a main part of a schematic configuration example of a single-layer thin film transistor according to the present invention.
【図２】(a)， (b)， (c)， (d)， (e)は本発明に係る
一層型の薄膜トランジスタの製造工程の実施態様を順次
模式的に示した要部断面図。2 (a), (b), (c), (d), and (e) are cross-sectional views of a main part sequentially showing an embodiment of a manufacturing process of a single-layer thin film transistor according to the present invention.
【図３】半導体膜にイオン打ち込んだときのドーピング
プロファイルを示す曲線図。FIG. 3 is a curve diagram showing a doping profile when ions are implanted in a semiconductor film.
【図４】本発明に係る薄膜トランジスタを応用例した液
晶表示装置の構成例の要部を一部切欠して示す斜視図。FIG. 4 is a perspective view showing a partially cutaway main part of a configuration example of a liquid crystal display device to which a thin film transistor according to the present invention is applied.
【図５】図４に図示した液晶表示装置において用いた薄
膜トランジスタアレイ基板の示す斜視図。5 is a perspective view showing a thin film transistor array substrate used in the liquid crystal display device shown in FIG.
【図６】従来の薄膜トランジスタの概略構成の要部を示
す断面図。FIG. 6 is a cross-sectional view showing a main part of a schematic configuration of a conventional thin film transistor.
【図７】従来の一層型の薄膜トランジスタの概略構成の
要部を示す断面図。FIG. 7 is a cross-sectional view showing a main part of a schematic configuration of a conventional single-layer thin film transistor.
１，10…支持基板 ２，11…ゲート電極 ３，12…
絶縁体層（ゲート絶縁層） ４，8a， 13a…真性半導
体膜（チャンネル部） ５，8b， 13b…不純物ドープ
半導体領域 ６，15…ソース電極 ７，16…ドレイ
ン電極 ８，13…半導体膜 ９，17…チャンネル保
護膜 13c…高濃度不純物ドープ領域 14…ニッケルシリサイド層 14a…ニッケル膜 1
5a， 16a…配線部 18…薄膜トランジスタアレイ基板 18a…透明基板
18b…表示画素部 18c…表示部 19…対向基板 20…封止剤 21…
液晶材料（液晶組成物） 22…支持板 23a…外部
接続端子 23b…外装アッセンブリ1, 10 ... Support substrate 2, 11 ... Gate electrode 3, 12 ...
Insulator layer (gate insulating layer) 4, 8a, 13a ... Intrinsic semiconductor film (channel portion) 5, 8b, 13b ... Impurity-doped semiconductor region 6, 15 ... Source electrode 7, 16 ... Drain electrode 8, 13 ... Semiconductor film 9 , 17 ... Channel protective film 13c ... High concentration impurity doped region 14 ... Nickel silicide layer 14a ... Nickel film 1
5a, 16a ... Wiring part 18 ... Thin film transistor array substrate 18a ... Transparent substrate
18b ... Display pixel section 18c ... Display section 19 ... Counter substrate 20 ... Sealant 21 ...
Liquid crystal material (liquid crystal composition) 22 ... Support plate 23a ... External connection terminal 23b ... Exterior assembly
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19835193AJP3325963B2 (en) | 1993-08-10 | 1993-08-10 | Thin film transistor |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19835193AJP3325963B2 (en) | 1993-08-10 | 1993-08-10 | Thin film transistor |
| Publication Number | Publication Date |
|---|---|
| JPH0758334Atrue JPH0758334A (en) | 1995-03-03 |
| JP3325963B2 JP3325963B2 (en) | 2002-09-17 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19835193AExpired - LifetimeJP3325963B2 (en) | 1993-08-10 | 1993-08-10 | Thin film transistor |
| Country | Link |
|---|---|
| JP (1) | JP3325963B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179874A (en)* | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| KR100642968B1 (en)* | 1997-06-11 | 2007-04-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method producing it |
| KR100853545B1 (en)* | 2007-05-15 | 2008-08-21 | 삼성에스디아이 주식회사 | Organic electroluminescent device and manufacturing method thereof |
| JP2011181741A (en)* | 2010-03-02 | 2011-09-15 | Hitachi Displays Ltd | Thin-film transistor, method for manufacturing the same, and display device |
| US8338238B2 (en) | 2004-11-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642968B1 (en)* | 1997-06-11 | 2007-04-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method producing it |
| JP2006179874A (en)* | 2004-11-26 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| US8338238B2 (en) | 2004-11-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR100853545B1 (en)* | 2007-05-15 | 2008-08-21 | 삼성에스디아이 주식회사 | Organic electroluminescent device and manufacturing method thereof |
| US7994706B2 (en) | 2007-05-15 | 2011-08-09 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| JP2011181741A (en)* | 2010-03-02 | 2011-09-15 | Hitachi Displays Ltd | Thin-film transistor, method for manufacturing the same, and display device |
| Publication number | Publication date |
|---|---|
| JP3325963B2 (en) | 2002-09-17 |
| Publication | Publication Date | Title |
|---|---|---|
| US5879973A (en) | Method for fabricating thin-film transistor | |
| Wong et al. | Characterization of the MIC/MILC interface and its effects on the performance of MILC thin-film transistors | |
| US5766977A (en) | Method for producing semiconductor device | |
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| US6939749B2 (en) | Method of manufacturing a semiconductor device that includes heating the gate insulating film | |
| JP3535205B2 (en) | Method for manufacturing thin film transistor | |
| EP0598410A1 (en) | A method of manufacturing a semiconductor device | |
| CN1351371A (en) | Film transistor having polycrystal active layer and manufacture thereof | |
| US6558986B1 (en) | Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method | |
| JP3137797B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP3369244B2 (en) | Thin film transistor | |
| US4426407A (en) | Process for producing thin-film transistors on an insulating substrate | |
| KR100756971B1 (en) | A method of manufacturing a thin film transistor (TFT), a TFT manufactured by this method, and an active matrix device including such a TFT | |
| JPH0758334A (en) | Thin film transistor | |
| KR100474385B1 (en) | A method of crystallizing an amorphous silicon thin film and using the method of manufacturing a crystalline silicon thin film transistor | |
| US7557020B2 (en) | Method for fabricating thin film transistor using metal catalyst layer | |
| JP2005532685A (en) | TFT electronic device and its manufacture | |
| JP4144907B2 (en) | Method for manufacturing semiconductor device | |
| JP3333489B2 (en) | Method for manufacturing thin film transistor | |
| JP2000133811A (en) | Manufacture of thin-film transistor | |
| JP3137943B2 (en) | Thin film transistor | |
| JPH0572749B2 (en) | ||
| JPH06267987A (en) | Method of manufacturing thin film transistor | |
| JP2962977B2 (en) | Method for manufacturing thin film transistor | |
| JPH08204200A (en) | Thin film transistor |
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) | Free format text:JAPANESE INTERMEDIATE CODE: A01 Effective date:20020625 | |
| S111 | Request for change of ownership or part of ownership | Free format text:JAPANESE INTERMEDIATE CODE: R313113 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20080705 Year of fee payment:6 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090705 Year of fee payment:7 | |
| S533 | Written request for registration of change of name | Free format text:JAPANESE INTERMEDIATE CODE: R313533 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20090705 Year of fee payment:7 | |
| R350 | Written notification of registration of transfer | Free format text:JAPANESE INTERMEDIATE CODE: R350 | |
| FPAY | Renewal fee payment (event date is renewal date of database) | Free format text:PAYMENT UNTIL: 20100705 Year of fee payment:8 |