【０００１】[0001]
【産業上の利用分野】本発明は、表面にバリア型の陽極
酸化膜を有する金属配線電極と、その上に酸化珪素等の
層間絶縁膜を有する積層体に対し、陽極酸化膜と層間絶
縁膜をエッチングして開孔を形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal wiring electrode having a barrier type anodic oxide film on the surface thereof, and a laminated body having an interlayer insulating film of silicon oxide or the like on the anodic oxide film and the interlayer insulating film. The present invention relates to a method of etching holes to form openings.
【０００２】本発明は、陽極酸化を施した電極を有する
薄膜トランジスタのコンタクトホールの作製方法に関す
る。The present invention relates to a method of manufacturing a contact hole of a thin film transistor having an anodized electrode.
【０００３】[0003]
【従来の技術】近年、薄膜トランジスタは、液晶ディス
プレイやイメージセンサーの動作素子として重要な役割
を果たしている。特に、電子移動度の高い結晶系薄膜ト
ランジスタはこれまでシリコン半導体のＬＳＩが行って
きたドライバー回路をガラス、セラミックなどの絶縁性
基板上に直接形成することが出来る。配線回路の自由度
も上がり、幅１〜５ｍｍ以下でシフトレジスター等のド
ライバー回路を形成出来る。その結果パネル周辺部のデ
ッドスペースをほとんどなくせると言った特徴を有して
いる。2. Description of the Related Art In recent years, thin film transistors have played an important role as operating elements for liquid crystal displays and image sensors. In particular, for a crystalline thin film transistor having a high electron mobility, the driver circuit which has been used in the silicon semiconductor LSI can be directly formed on an insulating substrate such as glass or ceramic. The degree of freedom of the wiring circuit is increased, and a driver circuit such as a shift register can be formed with a width of 1 to 5 mm or less. As a result, it has a feature that dead space around the panel can be almost eliminated.
【０００４】従来より、タンタルやアルミニウムが半導
体回路等において微細な配線電極として使われている。
特にアルミニウムは比較的安価な材料であり，体積抵抗
が低いため大面積基板でも低抵抗かつ微細パターンを形
成できる。しかし、これらの金属材料は、加熱プロセス
では安定でなく、金属が粒状に異常成長するヒロックや
髭状に成長するホィスカー等が生じ、これらの材料を加
熱プロセスを有する半導体回路等の微細な電極構成に使
用することは難しかった。Conventionally, tantalum and aluminum have been used as fine wiring electrodes in semiconductor circuits and the like.
In particular, aluminum is a relatively inexpensive material and has a low volume resistance, so that it is possible to form a fine pattern with a low resistance even on a large area substrate. However, these metal materials are not stable in the heating process, and hillocks in which the metal abnormally grows in granular form and whiskers growing in a whisker-like shape are generated. Was difficult to use.
【０００５】加熱プロセスにおいて金属を安定化させる
ために、原子半径が比較的大きな、チタン、スカンジウ
ム、シリコン、パラジウム、タンタル、イットリウム等
がドーパント金属として０．１〜５％程度添加し、配線
金属の安定化を計ることがおこなわれていた。しかしな
がら、少しでも高温プロセスを目指したい結晶系シリコ
ンの分野では３５０℃迄の耐熱性が要求される。それを
満足するためにはドーパント金属の効果だけでは難しか
った。In order to stabilize the metal in the heating process, titanium, scandium, silicon, palladium, tantalum, yttrium or the like having a relatively large atomic radius is added as a dopant metal in an amount of about 0.1 to 5%, and the wiring metal Stabilization was done. However, heat resistance up to 350 ° C. is required in the field of crystalline silicon for which a high temperature process is desired. In order to satisfy it, it was difficult only by the effect of the dopant metal.
【０００６】その他の対策として、これらの金属表面を
酸化し、安定な絶縁膜で被覆すると、金属の加熱プロセ
スに対する耐久性が向上することが知られている。酸化
物は金属化合物に比べて融点が高く安定であるために、
金属の異常成長を防ぐことができた。また、この安定な
絶縁膜で被覆された金属を多層配線に用いると、その表
面の絶縁性が充分に取れるため、配線間のショート防止
に有効であった。As another measure, it is known that oxidation of these metal surfaces and coating with a stable insulating film will improve the durability of the metal to the heating process. Oxides have higher melting points and are more stable than metal compounds,
It was possible to prevent abnormal growth of metal. Further, when the metal covered with this stable insulating film is used for the multi-layer wiring, the insulating property of the surface can be sufficiently obtained, which is effective in preventing a short circuit between the wirings.
【０００７】金属表面の酸化方法としては陽極酸化法
が、簡便で有力な手法である。化成溶液（陽極酸化を行
なうための電解液）としては３〜１０％の酒石酸アンモ
ニウムやほう酸アンモニウム水溶液またはそれらをエチ
レングリコール中に３〜３０％程添加した溶液が利用さ
れる。化成溶液の中に基板を入れ、基板上の金属配線を
電源の陽極（プラス）側に接続する。陰極（マイナス）
側には白金やステンレス等の安定した材料が用いられ
る。この状態で陽極・陰極間に定電流が流すと、供給さ
れた電荷によりアルミニウム等の配線材料が酸化する。
形成される酸化物は絶縁性が高いため、酸化が進むと配
線材料の電気抵抗が次第に高くなり、電極間の電圧は徐
々に増加し、電圧は１００〜２００Ｖに達する。その時
の陽極酸化膜の膜厚は約１４００〜２８００Åとなり、
配線金属は緻密な安定した酸化膜で被覆される。このよ
うにして形成された緻密な安定した陽極酸化膜をバリア
型陽極酸化膜という。The anodic oxidation method is a simple and effective method for oxidizing the metal surface. As the chemical conversion solution (electrolytic solution for performing anodic oxidation), a 3 to 10% ammonium tartrate or ammonium borate aqueous solution or a solution obtained by adding about 3 to 30% of these in ethylene glycol is used. The substrate is placed in a chemical solution and the metal wiring on the substrate is connected to the positive (plus) side of the power supply. Cathode (minus)
A stable material such as platinum or stainless steel is used for the side. When a constant current is passed between the anode and the cathode in this state, the electric charge supplied oxidizes the wiring material such as aluminum.
Since the oxide formed has a high insulating property, the electrical resistance of the wiring material gradually increases as the oxidation progresses, the voltage between the electrodes gradually increases, and the voltage reaches 100 to 200V. At that time, the thickness of the anodic oxide film is about 1400 to 2800Å,
The wiring metal is covered with a dense and stable oxide film. The dense and stable anodic oxide film thus formed is called a barrier type anodic oxide film.
【０００８】一方、近年は図１に示されるような構造の
薄膜トランジスタ（ＴＦＴ）が提案されている。図１に
薄膜トランジスタの構造を示す。すなわち、電極とくに
ゲイト電極に、表面にバリア型の陽極酸化膜が形成され
たアルミニウム、タンタル等の金属電極を用いた薄膜ト
ランジスタである。On the other hand, in recent years, a thin film transistor (TFT) having a structure as shown in FIG. 1 has been proposed. FIG. 1 shows the structure of the thin film transistor. That is, it is a thin film transistor in which a metal electrode such as aluminum or tantalum having a barrier type anodic oxide film formed on its surface is used as an electrode, particularly a gate electrode.
【０００９】図１の薄膜トランジスタ（プレーナー型）
の構成を説明する。半導体からなる活性層（ソース部４
０３、チャネル部４０４、ドレイン部４０５）を設け、
その上にゲイト絶縁膜４０６を設け、その上に、緻密な
バリア型の陽極酸化膜４０８を有したゲイト電極４０７
が形成されている。図１に示す薄膜トランジスタにはバ
リア型陽極酸化膜４０８だけでなく、その側面部にポー
ラス型（多孔質型）の陽極酸化膜４０９が形成されてい
る。The thin film transistor (planar type) of FIG.
The configuration of will be described. Active layer made of semiconductor (source section 4
03, a channel portion 404, a drain portion 405),
A gate insulating film 406 is provided thereon, and a gate electrode 407 having a dense barrier type anodic oxide film 408 thereon.
Are formed. In the thin film transistor shown in FIG. 1, not only the barrier type anodic oxide film 408 but also a porous type (porous type) anodic oxide film 409 is formed on the side surface thereof.
【００１０】４０８や４０９のような薄膜トランジスタ
のゲイト電極における陽極酸化膜は配線の熱安定性を増
加させるだけでなく、ゲイト側面の酸化物の厚さを利用
してオフセット領域４１３、４１４を形成する事ができ
る。その上に層間絶縁膜４１０が形成されている。層間
絶縁膜４１０には酸化珪素または窒化珪素の膜が利用さ
れる。The anodic oxide film on the gate electrode of the thin film transistor such as 408 or 409 not only increases the thermal stability of the wiring, but also forms the offset regions 413 and 414 using the thickness of the oxide on the side surface of the gate. I can do things. An interlayer insulating film 410 is formed on it. A film of silicon oxide or silicon nitride is used for the interlayer insulating film 410.
【００１１】[0011]
【従来技術の問題点】このような、表面に陽極酸化膜を
有する金属を電極に用いた構成の薄膜トランジスタにお
いて問題となるのは、ソース部活性層（ソース領域）４
０３と接続電極４１１、ドレイン部活性層（ドレイン領
域）４０５と接続電極４１２、及びゲイト電極４０７と
接続電極４１５を、それぞれ接続するためのコンタクト
ホールの形成である。2. Description of the Related Art A problem with such a thin film transistor having a structure in which a metal having an anodic oxide film on its surface is used as an electrode is a source active layer (source region) 4
03 and the connection electrode 411, the drain part active layer (drain region) 405 and the connection electrode 412, and the gate electrode 407 and the connection electrode 415 are formed to form contact holes.
【００１２】このとき、ソース部、ドレイン部では層間
絶縁膜４１０とゲイト絶縁膜４０６（ゲイト絶縁膜がソ
ース部、ドレイン部に無い構成のときは層間絶縁膜４１
０のみ）に対してエッチングをし、また、ゲイト電極部
では層間絶縁膜４１０と陽極酸化膜４０８に対してエッ
チングを行なって、接続用のコンタクトホールが設ける
ことになる。At this time, the interlayer insulating film 410 and the gate insulating film 406 in the source portion and the drain portion (the interlayer insulating film 41 when the gate insulating film is not in the source portion and the drain portion).
(0 only), and the interlayer insulating film 410 and the anodic oxide film 408 are etched in the gate electrode portion to form a contact hole for connection.
【００１３】このような場合、従来の工程では、水で１
／１０〜１／１００に希釈したフッ化水素酸（ＨＦ）が
エッチャントとして用いられていた。このエッチャント
は酸化珪素または窒化珪素からなる層間絶縁膜やゲイト
絶縁膜のエッチングに用いられる。さらに、アルミニウ
ムよりなるゲイト電極の場合、その陽極酸化膜（バリア
型陽極酸化アルミニウム）に対してもエッチングが行な
われる。In such a case, in the conventional process, 1
Hydrofluoric acid (HF) diluted to / 10 to 1/100 was used as an etchant. This etchant is used for etching an interlayer insulating film made of silicon oxide or silicon nitride or a gate insulating film. Further, in the case of the gate electrode made of aluminum, the anodic oxide film (barrier type anodic aluminum oxide) is also etched.
【００１４】フッ化水素酸をエッチャントとして用いた
場合、フッ化水素酸は層間絶縁膜やゲイト絶縁膜を構成
する酸化珪素に対するエッチング速度が、陽極酸化アル
ミニウムに対するエッチング速度と余り差が無く、エッ
チング選択比が低い。そのため、ソース部およびドレイ
ン部に対するコンタクトホールの形成と、ゲイト部のコ
ンタクトホールの形成を、レジストにより共に開孔を設
けて同工程でエッチングを行なおうとすると、ソース／
ドレイン部とゲイト部のどちらかにおいて、オーバエッ
チングやエッチング不足といった事態が発生しやすかっ
た。When hydrofluoric acid is used as an etchant, hydrofluoric acid has an etching rate with respect to silicon oxide forming the interlayer insulating film and the gate insulating film that is not much different from the etching rate with respect to anodic aluminum oxide, and thus etching selection is possible. The ratio is low. Therefore, if contact holes are formed for the source portion and the drain portion and a contact hole for the gate portion and an opening is provided by a resist and etching is performed in the same step, the source /
A situation such as over-etching or under-etching was likely to occur in either the drain part or the gate part.
【００１５】したがって、従来は２段階のエッチングが
行なわれていた。図８に従来のエッチング工程を示す。
まず図８（Ａ）に示すように、ゲイト部をレジスト３０
３で覆いソース部３０１及びドレイン部３０２のみをレ
ジストで開孔して層間絶縁膜４１０及びゲイト絶縁膜４
０６までのエッチングを行いシリコン活性層４０５を露
出させる。次に図８（Ｂ）に示すように、ゲイト部３０
４のみをレジストで開孔し、層間絶縁膜４１０と陽極酸
化アルミニウム４０８のエッチングを行なうといった２
段階エッチングが行なわれていた。Therefore, conventionally, two-step etching has been performed. FIG. 8 shows a conventional etching process.
First, as shown in FIG.
3, the source part 301 and the drain part 302 are opened with a resist to form the interlayer insulating film 410 and the gate insulating film 4.
Etching is performed up to 06 to expose the silicon active layer 405. Next, as shown in FIG.
Only 4 is opened with a resist, and the interlayer insulating film 410 and the anodized aluminum 408 are etched.
Staged etching was performed.
【００１６】この方法では、開孔部のエッチングを行な
うのに２枚のマスク工程が必要とされた。さらにフッ化
水素酸の陽極酸化アルミニウムのエッチング速度は、陽
極酸化アルミニウム４０８がエッチング除去された後
の、アルミニウム４０７のエッチング速度に比して遅い
ため、十分な選択比がとれない。すなわち、陽極酸化ア
ルミニウムのエッチングが終了した時点でエッチング速
度が加速されてしまうため、アルミニウム４０７をオー
バエッチングしてしまう結果を招きやすい。In this method, two mask steps were required to perform the etching of the openings. Furthermore, since the etching rate of anodic aluminum oxide of hydrofluoric acid is slower than the etching rate of aluminum 407 after the anodized aluminum 408 is removed by etching, a sufficient selection ratio cannot be obtained. That is, since the etching rate is accelerated when the etching of the anodized aluminum is completed, the result of over-etching the aluminum 407 is likely to occur.
【００１７】アルミニウムのエッチャントとして通常用
いられている燐酸、酢酸、硝酸を含んだアルミ混酸でも
ほぼ同様で陽極酸化アルミニウム／アルミニウムに対し
て選択比を取るのは難しかった。Almost the same is true for an aluminum mixed acid containing phosphoric acid, acetic acid, and nitric acid, which are commonly used as an etchant for aluminum, and it was difficult to obtain a selective ratio with respect to anodized aluminum / aluminum.
【００１８】[0018]
【発明が解決しようとする課題】本発明は、酸化珪素膜
または窒化珪素膜下の、表面に陽極酸化アルミニウム膜
を有しているアルミニウムまたはアルミニウムを主成分
とする電極に対して、酸化珪素膜または窒化珪素膜と酸
化アルミニウム膜をエッチング除去して行なわれるコン
タクトホールの形成を、容易かつ確実に実施できる方法
を提供する。DISCLOSURE OF THE INVENTION The present invention is directed to a silicon oxide film or a silicon nitride film, and an aluminum or aluminum-based electrode having an anodized aluminum film on the surface thereof. Alternatively, there is provided a method capable of easily and reliably forming a contact hole by removing a silicon nitride film and an aluminum oxide film by etching.
【００１９】また本発明は、酸化珪素膜または窒化珪素
膜下であって、陽極酸化アルミニウム膜を表面に有する
アルミニウム電極へのコンタクトホールの形成と、酸化
珪素膜下または酸化珪素膜と窒化珪素膜下の半導体への
コンタクトホールの形成を、一度のレジスト形成工程
（マスク行程）にて行なえる方法を提供する。Further, according to the present invention, a contact hole is formed under the silicon oxide film or the silicon nitride film and has an anodized aluminum film on the surface thereof, and a contact hole is formed under the silicon oxide film or the silicon oxide film and the silicon nitride film. Provided is a method for forming a contact hole in a lower semiconductor in a single resist forming step (mask step).
【００２０】[0020]
【課題を解決するための手段】上記課題を解決するため
に、本明細書で開示する発明の一つは、表面に陽極酸化
アルミニウムを有するアルミニウムまたはアルミニウム
を主成分とする金属と、該アルミニウムまたはアルミニ
ウムを主成分とする金属を覆っている酸化珪素膜とを有
する積層体に対し、酢酸とフッ化アンモニウム（ＮＨ4
Ｆ）とフッ化水素酸（ＨＦ）とを含んだ酢酸入り緩衝フ
ッ酸溶液（ＡＢＨＦ）でエッチングする工程と、該工程
の後、無水クロム酸と燐酸を含んだクロム燐酸溶液でエ
ッチングする工程とにより、前記酸化珪素膜と前記陽極
酸化アルミニウムとをエッチングし、前記アルミニウム
の少なくとも一部を露呈することを特徴とするコンタク
トホールの作製方法である。In order to solve the above problems, one of the inventions disclosed in the present specification is aluminum having anodized aluminum on the surface or a metal containing aluminum as a main component, and the aluminum or For a laminate having a silicon oxide film covering a metal containing aluminum as a main component, acetic acid and ammonium fluoride (NH4
F) a step of etching with a buffered hydrofluoric acid solution containing acetic acid (ABHF) containing hydrofluoric acid (HF), and a step of etching with a chromium phosphoric acid solution containing chromic anhydride and phosphoric acid after the step By etching, the silicon oxide film and the anodized aluminum are exposed to expose at least a part of the aluminum.
【００２１】他の発明の一つは、陽極酸化アルミニウム
で被覆されたアルミニウムまたはアルミニウムを主成分
とする金属よりなるゲイト電極を有するゲイト部と、半
導体よりなるソース部またはドレイン部と、前記ゲイト
部、ソース部、ドレイン部を覆って設けられた酸化珪素
膜とを少なくとも有する薄膜トランジスタにおいて、前
記酸化珪素膜に対し、前記ソース部、ドレイン部および
ゲイト部の上部に開孔領域を有してレジストを形成する
工程と、前記開孔領域内を、フッ化アンモニウム（ＮＨ
4 Ｆ）とフッ化水素酸（ＨＦ）とを含んだ酢酸入り緩衝
フッ酸溶液（ＡＢＨＦ）に浸す工程と該工程の後、前記
開孔領域内を、無水クロム酸と燐酸を含んだクロム燐酸
溶液に浸す工程とにより、前記開孔領域内の酸化珪素膜
および陽極酸化アルミニウム膜を除去することを特徴と
するコンタクトホールの作製方法である。According to another aspect of the invention, a gate portion having a gate electrode made of aluminum or a metal containing aluminum as a main component coated with anodized aluminum, a source portion or a drain portion made of a semiconductor, and the gate portion are provided. In a thin film transistor having at least a silicon oxide film provided so as to cover a source part and a drain part, a resist having an opening region above the source part, the drain part, and the gate part is formed on the silicon oxide film. In the step of forming and the inside of the opening area, ammonium fluoride (NH
4 F) and hydrofluoric acid (HF) and after about process and該工immersed in acetic acid containing buffered hydrofluoric acid solution (ABHF) containing, said opening area, chromium phosphate containing chromic anhydride and phosphoric acid And a step of immersing in a solution to remove the silicon oxide film and the anodic aluminum oxide film in the opening area.
【００２２】また、他の発明の一つは、陽極酸化アルミ
ニウムで被覆されたアルミニウムまたはアルミニウムを
主成分とする金属よりなるゲイト電極を有するゲイト部
と、半導体よりなるソース部またはドレイン部と、前記
ゲイト部、ソース部、ドレイン部を覆って設けられた酸
化珪素膜とを少なくとも有する薄膜トランジスタにおい
て、前記酸化珪素膜に対し、フッ化アンモニウム（ＮＨ
4 Ｆ）とフッ化水素酸（ＨＦ）とを含んだ酢酸入り緩衝
フッ酸溶液（ＡＢＨＦ）により、開孔を形成する工程
と、無水クロム酸と燐酸を含んだクロム燐酸溶液によ
り、前記開孔より小さい口径を有する開孔を、前記陽極
酸化アルミニムウム膜に設けること、を特徴とするコン
タクトホールの作製方法である。According to another aspect of the invention, a gate portion having a gate electrode made of aluminum or a metal containing aluminum as a main component, which is covered with anodized aluminum, a source portion or a drain portion made of a semiconductor, In a thin film transistor having at least a silicon oxide film provided so as to cover a gate portion, a source portion and a drain portion, ammonium fluoride (NH
The4 F) and hydrofluoric acid (HF) containing acetic acid containing buffered hydrofluoric acid solution (ABHF), forming an opening, the chromium phosphate solution containing phosphoric acid and chromic anhydride, said apertures A method of making a contact hole is characterized in that an opening having a smaller diameter is provided in the anodized aluminum film.
【００２３】また他の発明は、上記した構成において、
酸化珪素膜は、酸化珪素膜と窒化珪素膜との積層膜であ
ることを特徴とするコンタクトホールの作製方法であ
る。According to another invention, in the above-mentioned constitution,
The method of forming a contact hole is characterized in that the silicon oxide film is a laminated film of a silicon oxide film and a silicon nitride film.
【００２４】また、他の発明の一つは、表面に陽極酸化
アルミニウムを有するアルミニウムまたはアルミニウム
を主成分とする金属と、該アルミニウムまたはアルミニ
ウムを主成分とする金属を覆っている酸化珪素膜または
窒化珪素膜または酸化珪素膜と窒化珪素膜との積層膜
と、を有する積層体に対し、ドライエッチングする工程
と、該工程の後、無水クロム酸と燐酸を含んだクロム燐
酸溶液でエッチングする工程とにより、前記酸化珪素膜
または窒化珪素膜または酸化珪素膜と窒化珪素膜との積
層膜と前記陽極酸化アルミニウムとをエッチングして、
前記アルミニウムの少なくとも一部を露呈させ、該工程
の後、前記積層体上に、前記露呈したアルミニウムと電
気的に接続するアルミニウム配線を設けることを特徴と
するコンタクトホールの作製方法である。According to another aspect of the invention, aluminum or a metal containing aluminum as a main component having anodized aluminum on the surface and a silicon oxide film or a nitride film covering the aluminum or a metal containing aluminum as a main component. A step of dry-etching a laminate having a silicon film or a laminated film of a silicon oxide film and a silicon nitride film; and a step of etching with a chromium-phosphoric acid solution containing chromic anhydride and phosphoric acid after the step. To etch the silicon oxide film, the silicon nitride film, or the laminated film of the silicon oxide film and the silicon nitride film, and the anodized aluminum,
A method for producing a contact hole, which comprises exposing at least a part of the aluminum and providing an aluminum wiring electrically connected to the exposed aluminum on the laminated body after the step.
【００２５】また、他の発明の一つは、表面に陽極酸化
アルミニウムを有するアルミニウムまたはアルミニウム
を主成分とする金属と、該アルミニウムまたはアルミニ
ウムを主成分とする金属を覆っている酸化珪素膜または
窒化珪素膜または酸化珪素膜と窒化珪素膜との積層膜
と、を有する積層体に対し、ドライエッチングする工程
と、該工程の後、イオンミリングすることにより、前記
酸化珪素膜または窒化珪素膜または酸化珪素膜と窒化珪
素膜との積層膜と前記陽極酸化アルミニウムとをエッチ
ングして、前記アルミニウムの少なくとも一部を露呈さ
せ、該工程の後、前記積層体上に、前記露呈したアルミ
ニウムと電気的に接続するアルミニウム配線を設けるこ
とを特徴とするコンタクトホールの作製方法である。According to another aspect of the invention, aluminum or a metal containing aluminum as a main component having anodized aluminum on the surface and a silicon oxide film or a nitride film covering the aluminum or a metal containing aluminum as a main component. A step of dry etching a laminate having a silicon film or a laminated film of a silicon oxide film and a silicon nitride film, and ion milling after the step, so that the silicon oxide film, the silicon nitride film, or the oxide film is oxidized. A laminated film of a silicon film and a silicon nitride film and the anodized aluminum are etched to expose at least a part of the aluminum, and after the step, the exposed aluminum is electrically connected to the exposed aluminum. This is a method of manufacturing a contact hole, which is characterized in that aluminum wiring to be connected is provided.
【００２６】また、他の発明の一つは、表面に陽極酸化
アルミニウムを有するアルミニウムまたはアルミニウム
を主成分とする金属と、該アルミニウムまたはアルミニ
ウムを主成分とする金属を覆っている酸化珪素膜または
窒化珪素膜または酸化珪素膜と窒化珪素膜との積層膜
と、を有する積層体に対し、酢酸とフッ化アンモニウム
（ＮＨ4 Ｆ）とフッ化水素酸（ＨＦ）とを含んだ酢酸入
り緩衝フッ酸溶液（ＡＢＨＦ）でエッチングする工程
と、該工程の後、イオンミリングすることにより、前記
酸化珪素膜または窒化珪素膜または酸化珪素膜と窒化珪
素膜との積層膜と前記陽極酸化アルミニウムとをエッチ
ングして、前記アルミニウムの少なくとも一部を露呈さ
せ、該工程の後、前記積層体上に、前記露呈したアルミ
ニウムと電気的に接続するアルミニウム配線を設けるこ
とを特徴とするコンタクトホールの作製方法である。According to another aspect of the invention, aluminum or a metal containing aluminum as a main component having anodized aluminum on the surface and a silicon oxide film or a nitride film covering the aluminum or a metal containing aluminum as a main component. Buffered hydrofluoric acid containing acetic acid, ammonium fluoride (NH4 F) and hydrofluoric acid (HF) for a laminate having a silicon film or a laminated film of a silicon oxide film and a silicon nitride film A step of etching with a solution (ABHF), and after the step, ion milling is performed to etch the silicon oxide film or the silicon nitride film or the laminated film of the silicon oxide film and the silicon nitride film and the anodized aluminum. Exposing at least a part of the aluminum, and electrically connecting the exposed aluminum on the laminate after the step. A manufacturing method of a contact hole and providing a aluminum wiring that.
【００２７】また、他の発明の一つは、表面に陽極酸化
アルミニウムを有するアルミニウムまたはアルミニウム
を主成分とする金属と、該アルミニウムまたはアルミニ
ウムを主成分とする金属を覆っている窒化珪素膜または
酸化珪素膜と窒化珪素膜との積層膜とを有する積層体に
対し、酢酸とフッ化アンモニウム（ＮＨ4 Ｆ）とフッ化
水素酸（ＨＦ）とを含んだ酢酸入り緩衝フッ酸溶液（Ａ
ＢＨＦ）でエッチングする工程と、該工程の後、無水ク
ロム酸と燐酸を含んだクロム燐酸溶液でエッチングする
工程とにより、前記窒化珪素膜と前記陽極酸化アルミニ
ウムとをエッチングし、前記アルミニウムの少なくとも
一部を露呈することを特徴とするコンタクトホールの作
製方法。According to another aspect of the invention, aluminum or a metal containing aluminum as a main component having anodized aluminum on the surface and a silicon nitride film or an oxide covering the aluminum or a metal containing aluminum as a main component. A buffered hydrofluoric acid solution containing acetic acid, ammonium fluoride (NH4 F), and hydrofluoric acid (HF) containing acetic acid, ammonium fluoride (NH4 F) (A) is added to a laminated body having a laminated film of a silicon film and a silicon nitride film.
BHF) etching, and after that step, etching with a chromic phosphoric acid solution containing chromic anhydride and phosphoric acid, the silicon nitride film and the anodized aluminum are etched, and at least one of the aluminum is etched. A method for manufacturing a contact hole, which comprises exposing a portion.
【００２８】また、他の発明の一つは、陽極酸化アルミ
ニウムで被覆されたアルミニウムまたはアルミニウムを
主成分とする金属よりなるゲイト電極と、前記ゲイト電
極を覆って設けられたゲイト絶縁膜とを少なくとも有す
る薄膜トランジスタにおいて、前記ゲイト絶縁膜に対
し、フッ化アンモニウム（ＮＨ4 Ｆ）とフッ化水素酸
（ＨＦ）とを含んだ酢酸入り緩衝フッ酸溶液（ＡＢＨ
Ｆ）により、開孔を形成する工程と、無水クロム酸と燐
酸を含んだクロム燐酸溶液により、前記開孔より小さい
口径を有する開孔を、前記陽極酸化アルミニウム膜に設
けることを特徴とするコンタクトホールの作製方法。According to another aspect of the invention, at least a gate electrode made of aluminum or a metal containing aluminum as a main component coated with anodized aluminum and a gate insulating film provided to cover the gate electrode are provided. In the thin film transistor having the above, a buffered hydrofluoric acid solution containing acetic acid (ABH) containing ammonium fluoride (NH4 F) and hydrofluoric acid (HF) is added to the gate insulating film.
F), a step of forming an opening, and a step of forming an opening having a diameter smaller than the opening in the anodized aluminum film by a chromic phosphoric acid solution containing chromic anhydride and phosphoric acid. How to make holes.
【００２９】また、他の発明は、上記構成において、ゲ
イト絶縁膜は、酸化珪素膜であることを特徴とするコン
タクトホールの作製方法である。Further, another invention is a method of manufacturing a contact hole in the above structure, wherein the gate insulating film is a silicon oxide film.
【００３０】また、他の発明は、上記構成において、ゲ
イト絶縁膜は、窒化珪素膜であること特徴とするコンタ
クトホールの作製方法である。Further, another invention is a method of manufacturing a contact hole in the above structure, wherein the gate insulating film is a silicon nitride film.
【００３１】また、他の発明は、上記構成において、ゲ
イト絶縁膜は、酸化珪素膜と窒化珪素膜との積層膜であ
ることを特徴とするコンタクトホールの作製方法であ
る。Another invention is a method of manufacturing a contact hole in the above structure, wherein the gate insulating film is a laminated film of a silicon oxide film and a silicon nitride film.
【００３２】また、上記構成において、酢酸入り緩衝フ
ッ酸溶液（ＡＢＨＦ）は、酢酸（９８％）と４０％フッ
化アンモニウム（ＮＨ4 Ｆ）と５０％フッ化水素酸（Ｈ
Ｆ）を ０：１：１〜１００：１００：１好ましくは
０：１０：１〜６０：６０：１（体積比）で混合したも
のである事を特徴とするものである。In the above structure, the buffered hydrofluoric acid solution containing acetic acid (ABHF) contains acetic acid (98%), 40% ammonium fluoride (NH4 F) and 50% hydrofluoric acid (H).
F) is mixed in the ratio of 0: 1: 1 to 100: 100: 1, preferably 0: 10: 1 to 60: 60: 1 (volume ratio).
【００３３】[0033]
【作用】本出願人は、フッ化アンモニウム（ＮＨ4 Ｆ）
とフッ化水素酸（ＨＦ）とを含んだ酢酸入り緩衝フッ酸
溶液（以下ＡＢＨＦと略す）が、酸化珪素膜や窒化珪素
膜をエッチングし、かつ陽極酸化アルミニウムに対して
は、ある程度エッチングが進行した段階で、エッチング
が停止する性質を有していることを見出した。[Function] The applicant of the present invention is ammonium fluoride (NH4 F)
A buffered hydrofluoric acid solution containing acetic acid (hereinafter abbreviated as "ABHF") containing hydrogen fluoride and hydrofluoric acid (HF) etches the silicon oxide film and the silicon nitride film, and the anodized aluminum is etched to some extent. It was found that the etching has a property of stopping at the step.
【００３４】すなわち、ＡＢＨＦによってソース部、ド
レイン部、ゲイト部上の酸化珪素膜または窒化珪素膜よ
りなる層間絶縁膜は、それぞれ同じようにエッチングさ
れる。次にソース部及びドレイン部にゲイト絶縁膜（酸
化珪素膜または窒化珪素膜）があれば、ゲイト絶縁膜が
ＡＢＨＦでエッチング除去され、シリコン活性層が露出
した段階でＡＢＨＦのエッチングを終了し、水洗してエ
ッチャントによる反応を停止する。一方ゲイト部では、
このエッチング工程の間に酸化珪素膜または窒化珪素膜
下の陽極酸化アルミニウムが露出しており、この陽極酸
化アルミニウムはＡＢＨＦの作用によりエッチングされ
る。ただしこのとき、陽極酸化アルミニウムは当初３０
０〜６００Å程度まではエッチングが進行するがそれ以
上の進行は停止する。That is, the interlayer insulating film made of the silicon oxide film or the silicon nitride film on the source part, the drain part, and the gate part is similarly etched by ABHF. Next, if there is a gate insulating film (silicon oxide film or silicon nitride film) in the source portion and the drain portion, the gate insulating film is removed by etching with ABHF, and when the silicon active layer is exposed, the etching of ABHF is finished and the wafer is washed with water. Then the reaction by the etchant is stopped. On the other hand, in the gate division,
During this etching step, the anodized aluminum oxide under the silicon oxide film or silicon nitride film is exposed, and this anodized aluminum is etched by the action of ABHF. However, at this time, the anodized aluminum was initially 30
Etching proceeds from 0 to 600 Å, but stops further.
【００３５】図２に、ＡＢＨＦによる陽極酸化アルミニ
ウム膜のエッチング特性の一例を示す。図２において
は、ＡＢＨＦでは３５０Å程度エッチングした後は、そ
れ以上エッチングが進まないことが分かる。FIG. 2 shows an example of etching characteristics of the anodized aluminum oxide film by ABHF. In FIG. 2, it can be seen that after etching about 350 Å with ABHF, the etching does not proceed any further.
【００３６】その時の陽極酸化アルミニウムのエッチン
グされた表面には四角形の結晶が密集した状態が観察で
きる。このような四角形が観察される時には、必ずとい
ってよいほどエッチングは陽極酸化アルミニウムの途中
で停止している。この現象は、陽極酸化アルミニウムが
エッチャントと反応し不溶性の新たな化合物が形成され
るのか、電解質のカチオンがアルミナ膜に進入する表層
の部分が同エッチャントで除去され易く、その奥のカチ
オンの到達しない純アルミナの部分が同エッチャントに
対して安定であるのか、その当たりの原因については余
り明らかになっていない。At that time, a state in which square crystals are densely observed can be observed on the etched surface of the anodized aluminum. When such a quadrangle is observed, the etching is almost always stopped in the middle of the anodized aluminum. This phenomenon may be due to the fact that anodized aluminum reacts with the etchant to form a new insoluble compound, or the surface cations where the cations of the electrolyte enter the alumina film are easily removed by the same etchant, and the cations inside do not reach. Whether the pure alumina part is stable to the same etchant, or the cause of the hit, is not very clear.
【００３７】何れにしろ、ＡＢＨＦによっては陽極酸化
アルミニウムは途中までしかエッチングされず、したが
って陽極酸化アルミニウムより内部にあるアルミニウム
までエッチングが行なわれることはない。In any case, depending on ABHF, the anodized aluminum is etched only partway, and therefore the aluminum inside the anodized aluminum is not etched.
【００３８】なお、ＡＢＨＦでエッチング後に水洗浄
し、乾燥させ、再度ＡＢＨＦエッチャントに浸漬させる
とエッチングは再度進行し、新たに数１００Åのエッチ
ング深さが進行する。これを数回繰り返すとエッチング
は徐々に進行してアルミニウムまで達しさらに進行して
いく。このようなエッチング／水洗を繰り返しの作業を
行なわない限り、エッチングがアルミニウムまで達する
ことはない。Note that, after etching with ABHF, washing with water, drying, and immersing in an ABHF etchant again, etching proceeds again, and an etching depth of several hundred Å newly progresses. When this is repeated several times, the etching gradually progresses to reach aluminum and further progresses. Unless the etching / washing with water is repeated, the etching does not reach aluminum.
【００３９】このように、ＡＢＨＦを用いて酸化珪素膜
または窒化珪素膜をエッチングすることによって、陽極
酸化アルミニウムに対するエッチングを自己制御的に停
止させることができるため、ゲイト部のオーバエッチン
グやエッチング不足など問題が無くなり、エッチングを
実施する者は、ソース部、ドレイン部のゲイト絶縁膜が
除去出来たかどうかに対して注意を払うだけで済み、極
めて容易に実施できる。As described above, by etching the silicon oxide film or the silicon nitride film using ABHF, the etching with respect to the anodized aluminum can be stopped in a self-controlled manner. The problem disappears, and the person performing the etching only needs to pay attention to whether or not the gate insulating film in the source portion and the drain portion can be removed, and the etching can be performed very easily.
【００４０】また、陽極酸化アルミニウムのエッチング
に関しては、日本工業規格ＪＩＳＨ ８６８０「アルミ
ニウム及びアルミニウム合金の陽極酸化被膜厚さ試験方
法」の被膜質量法の中で、またはＪＩＳ Ｈ ９５００
「アルミニウム及びアルミニウム合金の陽極酸化処理作
業標準」の酸化膜除去方法の中で詳細が述べられてい
る。１リットル溶液中に燐酸（８５０ｇ／ｌ）３５ｍｌ
と無水クロム酸２０ｇを添加した溶液の中で６０〜９５
℃に加熱した状態でエッチングを行なうと記されてい
る。この溶液を、表面が陽極酸化されたアルミニウムに
用いると、表面の陽極酸化アルミニウムの皮膜のみがエ
ッチングされ、素地のアルミニウムの部分はエッチング
されない。すなわち、陽極酸化アルミニウム／アルミニ
ウム界面でのエッチング選択比を高くとれる。Regarding the etching of anodized aluminum, the coating mass method of Japanese Industrial Standard JIS 8680 "Anodic oxidation coating thickness test method for aluminum and aluminum alloys" or JIS H 9500 is used.
The details are described in the oxide film removal method in "Aluminum and Aluminum Alloy Anodizing Standards". 35 ml phosphoric acid (850 g / l) in 1 liter solution
60-95 in a solution containing 20 g of chromic anhydride and
It is described that etching is performed in a state of being heated to ° C. When this solution is used for aluminum whose surface is anodized, only the anodized aluminum film on the surface is etched, and the aluminum portion of the substrate is not etched. That is, the etching selection ratio at the anodized aluminum / aluminum interface can be increased.
【００４１】例えば、ＡＢＨＦのエッチングで四角形の
結晶が見えたままエッチング停止していた陽極酸化アル
ミニウム表面は、クロム燐酸溶液で完全に除去され、ア
ルミニウム界面（陽極酸化アルミニウムとアルミニウム
との界面）に達した時点でエッチングは止まる。For example, the surface of anodized aluminum that had been stopped by etching with ABHF while the square crystals were visible was completely removed by the chromium phosphoric acid solution and reached the aluminum interface (the interface between the anodized aluminum and aluminum). At that point, the etching stops.
【００４２】また、クロム燐酸をエッチャントとして陽
極酸化アルミニウムをエッチングしている最中には、同
エッチャントに酸化珪素または窒化珪素のゲイト絶縁膜
及びシリコン活性層も接しているが、これらは同エッチ
ャントに対してエッチング速度は小さく、材料的にはほ
とんど変化はない。Further, during etching of anodic aluminum oxide using chromium phosphoric acid as an etchant, the gate insulating film of silicon oxide or silicon nitride and the silicon active layer are also in contact with the etchant, but these are used as the etchant. On the other hand, the etching rate is small and there is almost no change in the material.
【００４３】したがって、酸化珪素膜または窒化珪素膜
下の、陽極酸化アルミニウム膜を表面に有するアルミニ
ウムに接触するコンタクトホールは、ＡＢＨＦで酸化珪
素をエッチングし、次にクロム燐酸溶液で陽極酸化アル
ミニウムのエッチングを行なうという本発明方法によ
り、極めて容易に制御性良く形成することが可能とな
る。Therefore, the contact hole under the silicon oxide film or the silicon nitride film, which comes into contact with the aluminum having the anodized aluminum film on the surface, is formed by etching the silicon oxide with ABHF and then etching the anodized aluminum with a chromium phosphoric acid solution. According to the method of the present invention of performing, it becomes possible to form the film extremely easily and with good controllability.
【００４４】図３に、クロム燐酸溶液による陽極酸化ア
ルミニウム膜のエッチング特性の一例を示す。所定の時
間エッチングしその時に進行する深さを段差計で測定し
ている。アルミニウムを被覆しているの膜厚１５００Å
の陽極酸化アルミニウムは時間経過に対して直線的に除
去され、アルミニウム界面でエッチング深さの進行は良
好に停止している。確認の為にクロムリン酸溶液エッチ
ング後にオージェ分光分析法で深さ分析を行なった。表
層約５０Åの範囲には酸素が検出されていて、それより
深層には酸化されていない金属アルミニウムのみしか認
められない。陽極酸化をしていないアルミニウム表面の
自然酸化物の厚さは約５０Åであり、前記エッチング表
面の厚さとほぼ一致する。従ってクロム燐酸で陽極酸化
アルミニウムのみがエッチングされ、アルミニウム表面
が露出した後、大気雰囲気のなかでさらに表面酸化した
物と考えられる。FIG. 3 shows an example of etching characteristics of the anodic aluminum oxide film with the chromium phosphoric acid solution. Etching is performed for a predetermined time, and the depth that progresses at that time is measured by a step gauge. The film thickness of aluminum coating 1500Å
The anodized aluminum is removed linearly with the passage of time, and the progress of the etching depth is well stopped at the aluminum interface. For confirmation, depth analysis was performed by Auger spectroscopic analysis after etching with chrome-phosphoric acid solution. Oxygen was detected in the surface area of about 50 Å, and only unoxidized metallic aluminum was found in the deeper layers. The thickness of the native oxide on the surface of the anodized aluminum is about 50Å, which is almost the same as the thickness of the etched surface. Therefore, it is considered that after only the anodized aluminum was etched with chromium phosphoric acid to expose the aluminum surface, the surface was further oxidized in the air atmosphere.
【００４５】また、エッチング中のレジストの密着性を
確保する意味では、ＪＩＳ規格の濃度より２倍程度希釈
した方が安定した工程とすることができる。この場合に
おいて、膜厚２０００Å程度までの陽極酸化アルミニウ
ムにおけるエッチング時間内でのレジスト剥離は無かっ
た。また、陽極酸化アルミニウムのエッチングも、アル
ミニウム界面にて問題なく停止する。In order to secure the adhesiveness of the resist during etching, a stable process can be obtained by diluting the concentration about twice as much as the JIS standard concentration. In this case, there was no resist peeling within the etching time for anodized aluminum up to a film thickness of about 2000 Å. Further, the etching of anodized aluminum also stops without any problem at the aluminum interface.
【００４６】このようにして、本発明により、薄膜トラ
ンジスタにおいては、ソース部とドレイン部では層間絶
縁膜とゲイト絶縁膜のエッチングを、ゲイト部では層間
絶縁膜と陽極酸化アルミニウムのエッチングを、１回の
レジスト形成工程で行なってコンタクトホールを形成す
ることができる。また、オーバーエッチ等の心配も極め
て少なくなり、容易にコンタクトホールを形成すること
ができる。そして上部に接続する電極を成膜することに
より、コンタクトホールを介して上部電極とアルミニウ
ムのゲイト電極やソース部、ドレイン部との接続ができ
る。Thus, according to the present invention, in the thin film transistor, the interlayer insulating film and the gate insulating film are etched in the source portion and the drain portion, and the interlayer insulating film and the anodized aluminum are etched in the gate portion once. The contact hole can be formed by performing the resist forming step. Further, there is little fear of overetching, and the contact hole can be easily formed. By depositing an electrode to be connected to the upper portion, the upper electrode can be connected to the aluminum gate electrode, the source portion, and the drain portion through the contact hole.
【００４７】[0047]
〔実施例１〕本実施例は、表面に陽極酸化膜を有する第
１の配線上に、層間絶縁膜を介して第２の配線を設け、
陽極酸化膜と層間絶縁膜に対してコンタクトホールを設
けて第１および第２の配線を接続した例を示す。本実施
例の構成は、液晶ディスプレイやイメージセンサ等の半
導体回路における微細配線に用いることができる。[Embodiment 1] In this embodiment, a second wiring is provided on the first wiring having an anodized film on the surface via an interlayer insulating film,
An example is shown in which contact holes are provided in the anodic oxide film and the interlayer insulating film to connect the first and second wirings. The configuration of this embodiment can be used for fine wiring in semiconductor circuits such as liquid crystal displays and image sensors.
【００４８】本実施例では配線材料として、アルミニウ
ムを主成分とした例を示す。アルミニウム以外の材料と
しては、タンタル、チタン、さらにはこれらの混合材料
やこれらの材料を主成分とする材料を利用することがで
きる。In this embodiment, an example in which aluminum is the main component as the wiring material is shown. As a material other than aluminum, tantalum, titanium, a mixed material thereof, or a material containing these materials as main components can be used.
【００４９】図４に本実施例によって作製した微細配線
の接続状態を示す。図４は基板１０１上に、図において
は紙面に対し垂直な方向に延びているアルミニウムの第
１の電極１０２、陽極酸化アルミニウム膜１０３、酸化
珪素よりなる層間絶縁膜１０４、図においては第１の電
極と直交方向に設けられている第２の電極１０５を有す
る。第１の電極１０２と第２の電極１０５は、層間絶縁
膜１０５と陽極酸化膜１０３がエッチングされて露呈し
た第１の電極の上面１０６にて電気的に接続されてい
る。以下にその作製工程を示す。FIG. 4 shows the connection state of the fine wiring produced in this example. In FIG. 4, a first electrode 102 of aluminum, an anodized aluminum film 103, an interlayer insulating film 104 made of silicon oxide, which extends in a direction perpendicular to the paper surface in the drawing, is formed on a substrate 101, and a first electrode in the drawing is formed. It has a second electrode 105 provided in a direction orthogonal to the electrode. The first electrode 102 and the second electrode 105 are electrically connected to each other on the upper surface 106 of the first electrode exposed by etching the interlayer insulating film 105 and the anodic oxide film 103. The manufacturing process is shown below.
【００５０】まず、適当な基板１０１（一般には絶縁膜
や絶縁材料である）上に配線を形成する材料となるアル
ミニウムの膜をここでは６０００Åの厚さにスパッタ法
で形成した。このアルミニウムの厚さは、必要とする厚
さに形成すればよく、特に限定されるものではない。ま
た、アルミニウム中にはＳｃ（スカンジウム）を０．２
ｗｔ％添加したものを用いる。これは、後の陽極酸化工
程において、アルミニウムのヒロックが起こらないよう
にするためである。また、高温でのアルミの異常成長防
止用にはＳｃ以外の添加物（例えばＹ）を用いてもよ
い。First, an aluminum film, which is a material for forming wiring, is formed on an appropriate substrate 101 (generally an insulating film or an insulating material) to a thickness of 6000 Å here by a sputtering method. The thickness of this aluminum is not particularly limited as long as it is formed to the required thickness. In addition, Sc (scandium) is 0.2 in aluminum.
The one with wt% added is used. This is to prevent aluminum hillocks from occurring in the subsequent anodizing process. Further, an additive (for example, Y) other than Sc may be used to prevent abnormal growth of aluminum at high temperatures.
【００５１】アルミニウムは通常のフォトリソ工程でパ
ターニングした。エッチングにはドライエッチングやウ
エットエッチングが行なわれる。ドライエッチングでは
エッチング断面が直角に近くなる。またウエットエッチ
ングでは断面の基板との成す角度が９０°より小さくほ
ぼ４０〜６０°となる。配線電極の場合に、エッチング
断面が９０°に近いとその上に形成する層間絶縁膜や２
層目配線のステップカバレッジが悪くなり、断線や上下
配線間でショートを起こす確率が高くなるといった問題
が発生する。従って本実施例ではウエットエッチングを
採用した。燐酸と酢酸と硝酸を混合した溶液を３５〜４
５℃に加熱したものを用いた。これによりアルミニウム
膜を６０μｍ幅のストライプ状の配線に加工し、第１の
配線を形成した。Aluminum was patterned by a usual photolithography process. For the etching, dry etching or wet etching is performed. In dry etching, the etching cross section becomes close to a right angle. Further, in wet etching, the angle formed by the cross-section with the substrate is smaller than 90 ° and is approximately 40 to 60 °. In the case of a wiring electrode, if the etching cross section is close to 90 °, an interlayer insulating film or 2
There is a problem that the step coverage of the layer wiring deteriorates and the probability of causing a disconnection or a short circuit between the upper and lower wirings increases. Therefore, wet etching is adopted in this embodiment. A solution of phosphoric acid, acetic acid, and nitric acid is mixed with 35-4.
The one heated to 5 ° C. was used. Thus, the aluminum film was processed into a stripe-shaped wiring having a width of 60 μm to form a first wiring.
【００５２】次に陽極酸化に関する説明を行なう。３％
の酒石酸をエチレングルコールに溶解し、そこに１／１
０アンモニア水を添加し、溶液のｐｈを６．８〜７．０
に調整した。溶液を、恒温槽に入れ、液温を０〜２０
℃、望ましくは１０±１℃にする。その溶液のなかに加
工する基板と陰極となる金属電極材料を３０〜５０ｍｍ
隔てて、アルミニウムを内側対向させた。陰極材料とし
ては溶液に対して安定な材料ならば良い。本実施例で
は、白金板を用いた。電源より陽極側に加工基板を、陰
極側に白金板を接続した。Next, the anodic oxidation will be described. 3%
Dissolve tartaric acid in ethylene glycol and add 1/1
Ammonia water was added to adjust the pH of the solution to 6.8 to 7.0.
Adjusted to. Put the solution in a constant temperature bath and adjust the liquid temperature to 0-20.
℃, preferably 10 ± 1 ℃. The substrate to be processed in the solution and the metal electrode material serving as the cathode are 30 to 50 mm.
Separately, the aluminum was faced inside. Any material that is stable to the solution may be used as the cathode material. In this example, a platinum plate was used. A processed substrate was connected to the anode side of the power source, and a platinum plate was connected to the cathode side.
【００５３】陽極側に接続されたアルミニウムはプラス
の電荷の供給を受けて酸化し、絶縁膜が形成される電源
を定電流モードにしておくと陽極と陰極間の電位差は暫
時増加する。到達電圧が１２０Ｖになった時点で電源モ
ードを定電圧に切替え更に３０分の化成を行なった。こ
のモードの場合には電流は急激に低下し膜抵抗が引き続
き上昇していくことがわかる。この工程により形成した
陽極酸化アルミニウム１０３の厚さは１５００Åであっ
た。ここで形成される陽極酸化アルミニウム膜は緻密な
組成を有し、素地のアルミニウムの外側に、素地のアル
ミニウムとほぼ同じ膜厚の陽極酸化アルミニウム膜が等
方的に形成された。当然、アルミニウム配線の断面パタ
ーンがテーパー（台形）形状をしている為、アルミナ形
成後においても同様にテーパー（台形）形状になってい
る。１５０〜３５０℃で焼成した後の膜に電圧を印加し
永久破壊が生じる時の耐電圧は１００〜１１０Ｖであり
極めて良好な絶縁膜でアルミニウムが被覆されているの
がわかる。このようにして陽極酸化アルミニウムを表面
に有するアルミニウム配線として第１の配線を形成し
た。The aluminum connected to the anode side is supplied with positive charges and is oxidized, and if the power source for forming the insulating film is kept in the constant current mode, the potential difference between the anode and the cathode increases for a while. When the ultimate voltage reached 120 V, the power supply mode was switched to a constant voltage and formation was continued for 30 minutes. It can be seen that in this mode, the current drops sharply and the film resistance continues to rise. The thickness of the anodized aluminum 103 formed by this process was 1500Å. The anodized aluminum film formed here had a dense composition, and an anodized aluminum film having a film thickness almost the same as that of the base aluminum was isotropically formed outside the base aluminum. Naturally, since the cross-sectional pattern of the aluminum wiring has a tapered (trapezoidal) shape, the aluminum wiring also has a tapered (trapezoidal) shape even after the formation of alumina. It can be seen that when a voltage is applied to the film after firing at 150 to 350 ° C. to cause permanent breakdown, the withstand voltage is 100 to 110 V, and aluminum is covered with an extremely good insulating film. Thus, the first wiring was formed as an aluminum wiring having anodized aluminum on the surface.
【００５４】次の層間絶縁膜の形成について説明する。
層間絶縁膜には酸化珪素や窒化珪素を用いるのが通常で
ある。本実施例では化学的気相反応法（ＣＶＤ法）によ
る酸化珪素を用いた。対向するプラズマ電極間に加工基
板を平行に配置し、高真空下に排気し、テトラエトキシ
シラン（ＴＥＯＳ）及び酸素ガスを供給し、プラズマ電
極間に１３．５６ＭＨｚ、５０Ｖの高周波を印加し電極
間にプラズマ放電した。加工基板上全面に良好な絶縁性
を有する酸化珪素膜が形成された。The formation of the next interlayer insulating film will be described.
It is usual to use silicon oxide or silicon nitride for the interlayer insulating film. In this embodiment, silicon oxide by a chemical vapor reaction method (CVD method) is used. The processed substrates are arranged in parallel between the facing plasma electrodes, exhausted under high vacuum, tetraethoxysilane (TEOS) and oxygen gas are supplied, and a high frequency of 13.56 MHz, 50 V is applied between the plasma electrodes. Plasma discharged. A silicon oxide film having a good insulating property was formed on the entire surface of the processed substrate.
【００５５】層間絶縁膜としては、酸化珪素膜より緻密
な膜質を有し、絶縁の確実性が得られる窒化珪素膜を用
いてもよいが、窒化珪素膜のみを層間絶縁膜として用い
ると、窒化珪素膜が有する強い応力により、特にガラス
基板を用いた場合など、層間絶縁膜下の配線や素子に歪
みが生じ、不良発生を招きやすい。そこで、層間絶縁膜
として、窒化珪素膜を５００〜１５００Å程度と、５０
００〜６０００Åの酸化珪素膜とを積層した２層構造と
し、絶縁性が高くかつ応力の影響を抑えたものとしても
よい。As the interlayer insulating film, a silicon nitride film having a denser film quality than the silicon oxide film and capable of obtaining reliable insulation may be used. However, if only the silicon nitride film is used as the interlayer insulating film, it is nitrided. Due to the strong stress of the silicon film, especially when a glass substrate is used, the wiring and elements under the interlayer insulating film are distorted, and defects are likely to occur. Therefore, as the interlayer insulating film, a silicon nitride film of about 500 to 1500 Å is used.
A two-layer structure in which a silicon oxide film having a thickness of 00 to 6000 Å is laminated may be used, which has a high insulating property and suppresses the influence of stress.
【００５６】次にコンタクトホールを形成するために、
酸化珪素膜とその下の陽極酸化アルミニウム膜に対しエ
ッチングを施した。エッチングは、酸化珪素膜上にコン
タクトホールのパターンにレジストを形成し、まず酸化
珪素のエッチングをＡＢＨＦで行い、次に陽極酸化アル
ミニウムに対しクロム燐酸溶液でエッチングを行なっ
た。ＡＢＨＦは、酢酸と４０％フッ化アンモニウム（Ｎ
Ｈ4 Ｆ）と５０％フッ化水素酸（ＨＦ）を５０：５０：
１（体積比）で混合したものを用いた。Next, in order to form a contact hole,
The silicon oxide film and the underlying anodized aluminum film were etched. For the etching, a resist was formed in a pattern of contact holes on the silicon oxide film, the silicon oxide was first etched with ABHF, and then the anodic aluminum oxide was etched with a chromium phosphoric acid solution. ABHF consists of acetic acid and 40% ammonium fluoride (N
H4 F) and 50% hydrofluoric acid (HF) 50:50:
A mixture of 1 (volume ratio) was used.
【００５７】ＡＢＨＦによって層間絶縁膜である酸化珪
素膜または窒化珪素膜がエッチングされ、その下の陽極
酸化アルミニウムが露出する。この陽極酸化アルミニウ
ム膜はＡＢＨＦによりエッチングされるが、初めの３０
０〜６００Åはエッチング進行するがそれ以上は進行せ
ずエッチングは停止する。ABHF etches a silicon oxide film or a silicon nitride film, which is an interlayer insulating film, to expose the anodic aluminum oxide film thereunder. This anodized aluminum film is etched by ABHF, but the first 30
Etching proceeds from 0 to 600Å, but does not proceed any further and etching stops.
【００５８】その時に陽極酸化アルミニウム膜のエッチ
ング表面には四角形の結晶が密集した状態が観察でき
る。このような四角形が観察される時には必ずといって
よいほどエッチングは陽極酸化アルミニウムの途中で停
止している。この現象は、陽極酸化アルミニウムがエッ
チャントと反応し不溶性の新たな化合物が形成されるの
か、電解質のカチオンがアルミナ膜に進入する表層の部
分が同エッチャントで除去され易く、その奥のカチオン
の到達しない純アルミナの部分が同エッチャントに対し
て安定であるのか、その当たりの原因については余り明
らかになっていない。何れにしろＡＢＨＦで陽極酸化ア
ルミニウムは途中までしかエッチングされずその下の素
地であるアルミニウムまでエッチングが達する事はな
い。At this time, it can be observed that square crystals are densely formed on the etched surface of the anodized aluminum film. Whenever such a quadrangle is observed, the etching is almost stopped in the middle of the anodized aluminum. This phenomenon may be due to the fact that anodized aluminum reacts with the etchant to form a new insoluble compound, or the surface cations where the cations of the electrolyte enter the alumina film are easily removed by the same etchant, and the cations inside do not reach. Whether the pure alumina part is stable to the same etchant, or the cause of the hit, is not very clear. In any case, the anodized aluminum is only partially etched by ABHF and the underlying aluminum is not etched.
【００５９】次にクロム燐酸溶液でエッチングを行なっ
た。クロム燐酸溶液は、２リットル溶液中に燐酸（８５
０ｇ／ｌ）３５ｍｌと無水クロム酸２０ｇを添加した溶
液の中で６５℃に加熱したものである。ＡＢＨＦのエッ
チングで、四方形の結晶が表面に見えたままエッチング
停止していた陽極酸化アルミニウムは、クロム燐酸溶液
で完全に除去され、アルミニウム界面に達した時点でエ
ッチングは止まった。時間を長く溶液に浸漬してもエッ
チング深さが進行してオーバーエッチになることはなか
った。このようにしてコンタクトホールが形成された。Next, etching was performed with a chromium phosphoric acid solution. Chromium phosphoric acid solution is a solution of phosphoric acid (85
0 g / l) 35 ml and chromic anhydride 20 g were added and the solution was heated to 65 ° C. The anodized aluminum, which had been stopped by the etching of ABHF while the tetragonal crystals were visible on the surface, was completely removed by the chromium phosphoric acid solution, and the etching stopped when the aluminum interface was reached. Even when it was immersed in the solution for a long time, the etching depth did not progress and overetching did not occur. In this way, the contact hole was formed.
【００６０】次に、第２の配線として金属電極を形成し
た。第１の配線と同様にスカンジウム入りのアルミニウ
ム膜をスパッタ法で形成した。厚さは８０００Åであっ
た。これを通常のフォトリソ工程で６０μｍ幅に加工
し、図４の接続状態を得た。Next, a metal electrode was formed as the second wiring. An aluminum film containing scandium was formed by the sputtering method similarly to the first wiring. The thickness was 8000Å. This was processed to a width of 60 μm by a normal photolithography process, and the connection state of FIG. 4 was obtained.
【００６１】第１の配線と第２の配線とのあいだで抵抗
測定をした。ヒューレットパカード製４１４０ｂを用い
て０．１〜２Ｖの間を０．１Ｖ間隔で電圧を印加し、そ
の時の電流を測定した。電圧に対して電流は直線的に変
化し、両電極間は形成されたコンタクトホールにてオー
ム接触していた。したがって電極間に電気的弊害となる
絶縁物等と存在しなかったことがわかる。ＡＢＨＦ及び
クロム燐酸溶液を用いて、陽極酸化アルミニウムと層間
絶縁膜のエッチング除去が良好に行なわれたことを示
す。また第１の配線の断面パターンがテーパー形状にな
っているため第２の配線の断線等もなかった。The resistance was measured between the first wiring and the second wiring. Using Hewlett Packard 4140b, a voltage was applied at 0.1 V intervals between 0.1 and 2 V, and the current at that time was measured. The current changed linearly with respect to the voltage, and the two electrodes were in ohmic contact with each other in the formed contact hole. Therefore, it can be seen that there was no insulator or the like between the electrodes, which would cause an electrical problem. It is shown that the etching removal of the anodized aluminum and the interlayer insulating film was performed well by using ABHF and chromium phosphoric acid solution. Moreover, since the cross-sectional pattern of the first wiring was tapered, there was no disconnection of the second wiring.
【００６２】〔実施例２〕本実施例は、陽極酸化を施し
たアルミニウムゲイト電極及びその上に層間絶縁膜を形
成した薄膜トランジスタにおいて、層間絶縁膜を介した
コンタクトホールの形成方法に関する実施例である。図
５に本実施例で作製する薄膜トランジスタの作製工程を
示す。本実施例で示す薄膜トランジスタは、図５（Ｅ）
に示すように、低濃度の不純物領域５１１と５１２、さ
らには高濃度の不純物領域５１０と５１３とを有した構
造を有し、さらにゲイト電極周囲の陽極酸化物層５０８
の厚さで決定されるオフセットゲイト領域を有してい
る。また画素電極が接続された、液晶電気光学装置の画
素用スイッチング素子としての構成を有している。[Embodiment 2] This embodiment relates to a method of forming a contact hole via an interlayer insulating film in an anodized aluminum gate electrode and a thin film transistor having an interlayer insulating film formed thereon. . FIG. 5 shows a manufacturing process of the thin film transistor manufactured in this embodiment. The thin film transistor shown in this embodiment has a structure shown in FIG.
As shown in FIG. 3, the structure has low-concentration impurity regions 511 and 512, and further high-concentration impurity regions 510 and 513. Further, the anodic oxide layer 508 around the gate electrode is formed.
Has an offset gate region determined by the thickness of the. Further, it has a configuration as a pixel switching element of a liquid crystal electro-optical device to which pixel electrodes are connected.
【００６３】まず、基板（コーニング７０５９、３００
ｍｍ×４００ｍｍもしくは１００ｍｍ×１００ｍｍ）５
０１上に下地酸化膜５０２として厚さ１０００〜３００
０Åの酸化珪素膜を形成した。この酸化膜の形成方法と
しては、酸素雰囲気中でのスパッタ法を使用した。しか
し、より量産性を高めるには、ＴＥＯＳをプラズマＣＶ
Ｄ法で分解・堆積した膜を用いてもよい。First, the substrate (Corning 7059, 300)
mm × 400 mm or 100 mm × 100 mm) 5
01 as a base oxide film 502 having a thickness of 1000 to 300
A 0Å silicon oxide film was formed. As a method for forming this oxide film, a sputtering method in an oxygen atmosphere was used. However, in order to improve mass productivity, TEOS is used as plasma CV.
A film decomposed / deposited by the D method may be used.
【００６４】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によって非晶質珪素膜を３００〜５０００Å、好ましく
は５００〜１０００Å堆積し、これを、５５０〜６００
℃の還元雰囲気に２４時間放置して、結晶化せしめた。
この工程は、レーザー照射によっておこなってもよい。
そして、このようにして結晶化させた珪素膜をパターニ
ングして島状領域５０３を形成した。さらに、この上に
スパッタ法によって厚さ７００〜１５００Åの酸化珪素
膜５０４を形成した。Thereafter, an amorphous silicon film is deposited to 300 to 5000 Å, preferably 500 to 1000 Å by the plasma CVD method or the LPCVD method, and the amorphous silicon film is deposited to 550 to 600.
It was left to stand in a reducing atmosphere at 0 ° C. for 24 hours for crystallization.
This step may be performed by laser irradiation.
Then, the silicon film crystallized in this manner was patterned to form island regions 503. Further, a silicon oxide film 504 having a thickness of 700 to 1500 Å was formed on this by a sputtering method.
【００６５】その後、厚さ１０００Å〜３μｍ（ここで
は６０００Å）のアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含
む）膜を電子ビーム蒸着法もしくはスパッタ法によって
形成した。Thereafter, an aluminum (containing 1 wt% Si or 0.1-0.3 wt% Sc (scandium)) film having a thickness of 1000 Å to 3 μm (here, 6000 Å) is formed by an electron beam evaporation method or a sputtering method. Formed.
【００６６】そして、フォトレジスト５０６の形成前
に、陽極酸化法によって厚さ１００〜１０００Å（ここ
では２００Å）の酸化アルミニウム膜（陽極酸化物層）
５００を形成する。この工程は、３％の酒石酸を含むエ
チレングルコール溶液中において１０〜３０Ｖの電圧を
印加することによって行われる。この酸化アルミニウム
膜は、緻密でこの上に形成されるフォトレジスト５０６
との密着性が良く、また、フォトレジストからの電流の
リークを抑制することになるので、後の陽極酸化工程に
おいて、多孔質陽極酸化物を側面のみに形成するうえで
極めて有効である。Before forming the photoresist 506, an aluminum oxide film (anodic oxide layer) having a thickness of 100 to 1000 Å (here, 200 Å) is formed by an anodic oxidation method.
Form 500. This step is performed by applying a voltage of 10 to 30 V in an ethylene glycol solution containing 3% tartaric acid. The aluminum oxide film is dense and has a photoresist 506 formed thereon.
Since it has good adhesion with and also suppresses current leakage from the photoresist, it is extremely effective in forming a porous anodic oxide only on the side surface in the subsequent anodic oxidation step.
【００６７】そして、フォトレジスト５０６（例えば、
東京応化製、ＯＦＰＲ８００／３０ｃｐ）をスピンコー
ト法によって形成した。その後、フォトレジストとアル
ミニウム膜をパターニングして、ゲイト電極５０５、マ
スク膜５０６とした。（図５（Ａ））Then, a photoresist 506 (for example,
OFPR800 / 30cp manufactured by Tokyo Ohka Co., Ltd. was formed by a spin coating method. After that, the photoresist and the aluminum film were patterned to form a gate electrode 505 and a mask film 506. (Figure 5 (A))
【００６８】さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ１０００〜５０００Å、例えば、厚さ５０
００Åの多孔質型（ポーラス型）陽極酸化アルミニウム
５０７を形成した。陽極酸化は、３〜２０％のクエン酸
もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶
液を用いておこない、１０〜３０Ｖの一定電流をゲイト
電極に印加すればよい。本実施例ではシュウ酸溶液（３
０℃）中で電圧を１０Ｖとし、２０〜４０分、陽極酸化
した。陽極酸化物の厚さは陽極酸化時間によって制御し
た。（図５（Ｂ））Further, current is anodized in the electrolytic solution by applying an electric current to obtain a thickness of 1000 to 5000Å, for example, a thickness of 50.
A 00Å porous type (porous type) anodized aluminum 507 was formed. The anodic oxidation may be performed using an acidic aqueous solution of 3 to 20% citric acid or oxalic acid, phosphoric acid, chromic acid, sulfuric acid or the like, and a constant current of 10 to 30 V may be applied to the gate electrode. In this example, the oxalic acid solution (3
The voltage was set to 10 V in (0 ° C.) and anodization was performed for 20 to 40 minutes. The thickness of the anodic oxide was controlled by the anodic oxidation time. (Fig. 5 (B))
【００６９】上記の工程は、緻密な陽極酸化アルミニウ
ム膜５００が形成されているために、図５に示すように
横方向のみに進行し、またその厚さも必要とするだけ得
ることができる。Since the dense anodic aluminum oxide film 500 is formed, the steps described above proceed only in the lateral direction as shown in FIG. 5, and the thickness thereof can be obtained as required.
【００７０】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。今回は、３〜１
０％の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いた。溶液の温度は１０℃前後の室温より低
い方が良好な酸化膜が得られた。このため、ゲイト電極
の上面および側面にバリヤ型の陽極酸化アルミニウム膜
５０８が形成された。陽極酸化アルミニウム膜５０８の
厚さは印加電圧に比例し、印加電圧が２００Ｖで２５０
０Åの陽極酸化物が形成された。陽極酸化アルミニウム
膜５０８の厚さは必要とされるオフセット、オーバーラ
ップの大きさによって決定したが、３０００Å以上の厚
さの陽極酸化アルミニウムを得るには２５０Ｖ以上の高
電圧が必要であり、薄膜トランジスタの特性に悪影響を
及ぼすので３０００Å以下の厚さとすることが好まし
い。本実施例では８０〜１５０Ｖまで上昇させ、必要と
する陽極酸化アルミニウム膜５０８の厚さによって電圧
を選択した。（図５（Ｃ））Next, the mask was removed, and a current was applied to the gate electrode again in the electrolytic solution. This time, 3-1
An ethylene glycol solution containing 0% tartar solution, boric acid and nitric acid was used. A better oxide film was obtained when the temperature of the solution was lower than room temperature around 10 ° C. Therefore, a barrier type anodic aluminum oxide film 508 was formed on the upper surface and the side surface of the gate electrode. The thickness of the anodized aluminum film 508 is proportional to the applied voltage and is 250 when the applied voltage is 200V.
0Å anodized oxide was formed. The thickness of the anodized aluminum film 508 is determined by the required offset and the size of the overlap, but a high voltage of 250 V or more is required to obtain anodized aluminum having a thickness of 3000 Å or more. The thickness is preferably 3000 Å or less because it adversely affects the characteristics. In this example, the voltage was raised to 80 to 150 V, and the voltage was selected according to the required thickness of the anodized aluminum film 508. (Fig. 5 (C))
【００７１】その後、ドライエッチング法によって酸化
珪素膜５０４をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してＣＦ4 を使用すれば多孔質陽極酸化アルミニウムは
エッチングされず、酸化珪素膜５０４のみがエッチング
される。また、多孔質陽極酸化アルミニウム５０７の下
の酸化珪素膜５０４’はエッチングされずに残した。
（図５（Ｄ））After that, the silicon oxide film 504 was etched by the dry etching method. In this etching, a plasma mode of isotropic etching or a reactive ion etching mode of anisotropic etching may be used. However, it is important to prevent the active layer from being deeply etched by sufficiently increasing the selection ratio of silicon and silicon oxide. For example, if CF4 is used as the etching gas, the porous anodized aluminum is not etched, but only the silicon oxide film 504 is etched. Further, the silicon oxide film 504 'under the porous anodic aluminum oxide 507 was left without being etched.
(Figure 5 (D))
【００７２】その後、燐酸、酢酸、硝酸の混酸を用いて
多孔質陽極酸化アルミニウム５０７をエッチングした。
このエッチングでは多孔質陽極酸化アルミニウム５０７
のみがエッチングされ、エッチングレートは約６００Å
／分であった。その下のゲイト絶縁膜５０４’はそのま
ま残存した。そして、イオンドーピング法によって、薄
膜トランジスタの活性層５０３に、ゲイト電極部（すな
わちゲイト電極とその周囲の陽極酸化膜）およびゲイト
絶縁膜をマスクとして自己整合的に不純物を注入し、低
抵抗不純物領域（ソース／ドレイン領域）５１０、５１
３、高抵抗不純物領域５１１、５１２を形成した。ドー
ピングガスとしてはここではフォスフィン（ＰＨ3 ）を
用いたためＮ型の不純物領域となった。ドーピングガス
としてジボラン（Ｂ2 Ｈ6 ）を用いてＰ型の不純物領域
を形成してもよい。ドーズ量は５×１０14〜５×１０15
ｃｍ-2、加速エネルギーは１０〜３０ｋｅＶとした。そ
の後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パ
ルス幅２０ｎｓｅｃ）を照射して、活性層中に導入され
た不純物イオンの活性化を行なった。Then, the porous anodic aluminum oxide 507 was etched using a mixed acid of phosphoric acid, acetic acid and nitric acid.
In this etching, porous anodized aluminum 507
Only etched, the etching rate is about 600Å
/ Min. The underlying gate insulating film 504 'remains as it is. Then, by the ion doping method, impurities are self-alignedly implanted into the active layer 503 of the thin film transistor using the gate electrode portion (that is, the gate electrode and the anodic oxide film around it) and the gate insulating film as a mask, and the low resistance impurity region Source / drain region) 510, 51
3. High resistance impurity regions 511 and 512 were formed. Since phosphine (PH3 ) was used as the doping gas here, it became an N-type impurity region. The P-type impurity region may be formed by using diborane (B2 H6 ) as a doping gas. Dose amount is 5 × 1014 to 5 × 1015
cm−2 , and the acceleration energy was 10 to 30 keV. Thereafter, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was irradiated to activate the impurity ions introduced into the active layer.
【００７３】ＳＩＭＳ（二次イオン質量分析法）の結果
によると、領域５１０、５１３の不純物濃度は１×１０
20〜２×１０21ｃｍ-3、領域５１１、５１２では１×１
０17〜２×１０18ｃｍ-3であった。ドーズ量換算では、
前者は５×１０14〜５×１０15ｃｍ-2、後者は２×１０
13〜５×１０14ｃｍ-2であった。この違いはゲイト絶縁
膜５０４’の有無によってもたらされたのであって、一
般的には、低抵抗不純物領域の不純物濃度は、高抵抗不
純物領域のものより０．５〜３桁大きくなる。（図５
（Ｅ））According to the result of SIMS (secondary ion mass spectrometry), the impurity concentration of the regions 510 and 513 is 1 × 10 5.
20 to 2 × 1021 cm−3 , 1 × 1 in the regions 511 and 512
It was 017 to 2 × 1018 cm−3 . In dose conversion,
The former is 5 × 1014 to 5 × 1015 cm-2 , and the latter is 2 × 10
It was 13 to 5 × 1014 cm-2 . This difference is caused by the presence or absence of the gate insulating film 504 ', and generally, the impurity concentration of the low resistance impurity region is higher by 0.5 to 3 orders of magnitude than that of the high resistance impurity region. (Fig. 5
(E))
【００７４】次に、全面に層間絶縁物５１４として、Ｃ
ＶＤ法によって酸化珪素膜を厚さ８０００Å形成した。
そして、薄膜トランジスタのソース部、ドレイン部、ゲ
イト部のコンタクトホールを形成する。マスクパターン
はそれぞれの部分が同時に開孔しているパターンを用い
てレジストを形成した。Next, C is formed as an interlayer insulator 514 on the entire surface.
A silicon oxide film having a thickness of 8000 Å was formed by the VD method.
Then, contact holes for the source portion, the drain portion, and the gate portion of the thin film transistor are formed. As the mask pattern, a resist was formed using a pattern in which each portion was opened at the same time.
【００７５】層間絶縁膜としては、酸化珪素膜より緻密
な膜質を有し、絶縁の確実性が得られる窒化珪素膜を用
いてもよいが、窒化珪素膜のみを層間絶縁膜として用い
ると、窒化珪素膜が有する強い応力により、特にガラス
基板を用いた場合など、層間絶縁膜下の配線や素子に歪
みが生じ、不良発生を招きやすい。そこで、層間絶縁膜
として、窒化珪素膜を５００〜１５００Å程度と、該膜
上に５０００〜６０００Åの酸化珪素膜を設ける２層構
造のものを設けて、絶縁性が高くかつ応力の影響を抑え
たものとしてもよい。As the interlayer insulating film, a silicon nitride film having a denser film quality than the silicon oxide film and capable of obtaining reliable insulation may be used. However, if only the silicon nitride film is used as the interlayer insulating film, it is nitrided. Due to the strong stress of the silicon film, especially when a glass substrate is used, the wiring and elements under the interlayer insulating film are distorted, and defects are likely to occur. Therefore, an interlayer insulating film having a two-layer structure in which a silicon nitride film having a thickness of about 500 to 1500Å and a silicon oxide film having a thickness of 5000 to 6000Å are provided on the film is provided to have high insulation and suppress the influence of stress. It may be one.
【００７６】エッチングはまず酸化珪素膜である層間絶
縁膜５１４に対し、ＡＢＨＦをエッチャントとして行
い、次に陽極酸化アルミニウム膜５０８に対し、クロム
燐酸溶液でエッチングを行なった。ＡＢＨＦは、酢酸と
４０％フッ化アンモニウム（ＮＨ4 Ｆ）と５０％フッ化
水素酸（ＨＦ）を５０：５０：１（体積比）で混合した
ものを用いた。The etching was performed by first using ABHF as an etchant for the interlayer insulating film 514 which is a silicon oxide film, and then etching the anodized aluminum film 508 with a chromium phosphoric acid solution. ABHF used was a mixture of acetic acid, 40% ammonium fluoride (NH4 F) and 50% hydrofluoric acid (HF) at a ratio of 50: 50: 1 (volume ratio).
【００７７】ＡＢＨＦによって層間絶縁膜５１４をエッ
チングした時のエッチング速度は３４００Å／分であっ
た。こうして層間絶縁膜を介してソース領域５１５、ド
レイン領域５１６に至るコンタクトホールが形成され
た。The etching rate when the interlayer insulating film 514 was etched by ABHF was 3400 Å / min. Thus, contact holes reaching the source region 515 and the drain region 516 through the interlayer insulating film were formed.
【００７８】本実施例の薄膜トランジスタにおいては、
ゲイト絶縁膜５０４’がソース領域５１０、ドレイン領
域５１３上に延在していないが、該領域上にゲイト絶縁
膜が延在している場合、層間絶縁膜５１４のエッチング
終了と同時にソース領域５１０とドレイン領域５１３上
では（延在した）ゲイト絶縁膜のエッチングが始まる。
本実施例のゲイト絶縁膜に対し、前述のＡＢＨＦによっ
てエッチングした場合そのエッチング速度は、１７００
Å／分であった。一方、ゲイト部では層間絶縁膜エッチ
ング終了の時点で陽極酸化アルミニウム膜５０８の上部
が露出しておりＡＢＨＦにより３００〜６００Å程度エ
ッチング進行したが、それ以上進行しなかった。In the thin film transistor of this embodiment,
Although the gate insulating film 504 ′ does not extend over the source region 510 and the drain region 513, but when the gate insulating film extends over the region, the gate insulating film 504 ′ and the source region 510 are formed simultaneously with the etching of the interlayer insulating film 514. Etching of the (extended) gate insulating film is started on the drain region 513.
When the gate insulating film of this embodiment is etched by ABHF, the etching rate is 1700.
It was Å / min. On the other hand, in the gate portion, the upper part of the anodized aluminum oxide film 508 was exposed at the time of finishing the etching of the interlayer insulating film and the etching proceeded by ABHF to about 300 to 600 Å, but it did not proceed any further.
【００７９】次にクロム燐酸溶液でエッチングを行なっ
た。クロム燐酸溶液は、２リットル溶液中に燐酸（８５
０ｇ／ｌ）３５ｍｌと無水クロム酸２０ｇを添加した溶
液の中で６５℃に加熱したものである。ＡＢＨＦのエッ
チングで四角形の結晶が見えたままエッチング停止して
いた陽極酸化アルミニウム膜５０８表面は、クロム燐酸
溶液で完全に除去され、アルミニウム界面に達した時点
でエッチングは止まる。このようにして陽極酸化アルミ
ニウム膜５０８にコンタクトホールが形成された。陽極
酸化アルミニウム膜に対するエッチング速度は約１００
Å／分であった。エッチング深さは、長時間溶液に浸漬
しても進行せず、オーバーエッチになることはなかっ
た。Next, etching was performed with a chromium phosphoric acid solution. Chromium phosphoric acid solution is a solution of phosphoric acid (85
0 g / l) 35 ml and chromic anhydride 20 g were added and the solution was heated to 65 ° C. The surface of the anodized aluminum film 508, which had been stopped by the etching of ABHF while the square crystals were visible, was completely removed by the chromium phosphoric acid solution, and the etching was stopped when the aluminum interface was reached. In this way, a contact hole was formed in the anodized aluminum film 508. The etching rate for the anodized aluminum film is about 100.
It was Å / min. The etching depth did not progress even after being immersed in the solution for a long time, and did not cause overetching.
【００８０】次に、画素電極５１８をＩＴＯ（酸化イン
ジューム・スズ）で形成した。さらに、アルミニウム配
線として電極５１５、５１６、５１７を、層間絶縁膜お
よび陽極酸化アルミニウム膜に形成されたコンタクトホ
ールを介してゲイト電極、ソース領域、ドレイン領域に
それぞれ接続するように形成した。さらに２００〜４０
０℃で水素アニールをおこなった。以上によって、薄膜
トランジスタが完成した。（図５（Ｆ））Next, the pixel electrode 518 was formed from ITO (indium tin oxide). Further, electrodes 515, 516, and 517 were formed as aluminum wirings so as to be connected to the gate electrode, the source region, and the drain region, respectively, through contact holes formed in the interlayer insulating film and the anodized aluminum film. Further 200-40
Hydrogen annealing was performed at 0 ° C. Through the above steps, the thin film transistor was completed. (Fig. 5 (F))
【００８１】本実施例では、層間絶縁膜に設けたコンタ
クトホールと、陽極酸化アルミニウム膜に設けたコンタ
クトホールを、同一のマスク工程により、同一の大きさ
に設けたが、図７（Ａ）に示すように、異なるマスクを
用いて、陽極酸化アルミニウム膜に設けるコンタクトホ
ールの口径を、層間絶縁膜に設けるものより小さくなる
ようにし、層間絶縁膜のコンタクトホール開孔内に陽極
酸化アルミニウム膜の小さいコンタクトホールを設ける
構成としてもよい。このようにすることで、コンタクト
ホールが擬似的なテーパー形状を有し、その結果コンタ
クトホール内に設けられるアルミニウム配線電極５１７
の断線等を防ぐことができ、ゲート電極との良好なコン
タクトが得られる。In this embodiment, the contact hole formed in the interlayer insulating film and the contact hole formed in the anodized aluminum film are formed in the same size by the same mask process. As shown, by using different masks, the diameter of the contact hole provided in the anodized aluminum film is made smaller than that provided in the interlayer insulating film, and the small size of the anodized aluminum film is provided in the contact hole opening of the interlayer insulating film. A contact hole may be provided. By doing so, the contact hole has a pseudo taper shape, and as a result, the aluminum wiring electrode 517 provided in the contact hole.
Can be prevented, and good contact with the gate electrode can be obtained.
【００８２】〔実施例３〕本実施例は、逆スタガ型の薄
膜トランジスタにおいて、ゲイト絶縁膜を介したコンタ
クトホールの形成方法に関する実施例である。図６に本
実施例で作製する薄膜トランジスタの作製工程を示す。
本実施例の薄膜トランジスタは、画素電極が接続され
た、液晶電気光学装置の画素用スイッチング素子として
の構成を有している。該素子をマトリクス構成をして各
画素に絶縁ゲイト型薄膜トランジスタを設けたアクティ
ブマトリス回路を形成できる。[Embodiment 3] This embodiment relates to a method of forming a contact hole through a gate insulating film in an inverted stagger type thin film transistor. FIG. 6 shows a manufacturing process of a thin film transistor manufactured in this embodiment.
The thin film transistor of this example has a configuration as a pixel switching element of a liquid crystal electro-optical device, to which pixel electrodes are connected. An active matrix circuit in which an insulating gate type thin film transistor is provided in each pixel by forming the element in a matrix configuration can be formed.
【００８３】本実施例では配線材料として、アルミニウ
ムを主成分とした例を示す。アルミニウム以外の材料と
しては、タンタル、チタン、さらにはこれらの混合材料
やこれらの材料を主成分とする材料を利用することがで
きる。This embodiment shows an example in which aluminum is the main component as the wiring material. As a material other than aluminum, tantalum, titanium, a mixed material thereof, or a material containing these materials as main components can be used.
【００８４】図６に、本実施例で作製したガラス基板上
の絶縁ゲイト型薄膜トランジスタの作製工程を示す。図
においては１つの薄膜トランジスタのみが示されている
が、基板上には接続される画素電極と対になりマトリク
ス状に形成されている。まず、基板（コーニング７０５
９、２００ｍｍ×２００ｍｍ）７０１上に下地膜７０２
として厚さ１０００〜３０００Å、例えば２０００Åの
窒化珪素膜をスパッタ法により形成した。窒化珪素膜の
代わりに酸化珪素膜を同程度の厚さに設けてもよい。こ
の場合、酸化珪素膜の形成方法としては、酸素雰囲気中
でのスパッタ法を使用する。しかしより量産性を高める
ためには、ＴＥＯＳをプラズマＣＶＤ法で分解・堆積し
た膜を用いてもよい。FIG. 6 shows a manufacturing process of the insulating gate type thin film transistor on the glass substrate manufactured in this embodiment. Although only one thin film transistor is shown in the figure, it is formed in a matrix on the substrate to be paired with the pixel electrode to be connected. First, the substrate (Corning 705
(9, 200 mm × 200 mm) 701 and underlying film 702
As a result, a silicon nitride film having a thickness of 1000 to 3000 Å, for example 2000 Å, was formed by the sputtering method. Instead of the silicon nitride film, a silicon oxide film may be provided with a similar thickness. In this case, a sputtering method in an oxygen atmosphere is used as a method for forming the silicon oxide film. However, in order to further improve mass productivity, a film obtained by decomposing / depositing TEOS by the plasma CVD method may be used.
【００８５】次に、厚さ１０００Å〜２μｍ、例えば、
６０００Åのアルミニウム膜（１ｗｔ％のＳｉ、もしく
は０．１〜０．３％ｗｔのＳｃを含む）を電子ビーム蒸
着法もしくはスパッタ法で形成した。形成したアルミニ
ウム膜に対し、リン酸、硝酸、酢酸の混合溶液を用いた
ウェットプロセスによるフォトエッチングにより、断面
をテーパー状にしてパターニングし、ゲイト電極部７０
３を形成した。（図６（Ａ））Next, the thickness is 1000Å to 2 μm, for example,
A 6000Å aluminum film (containing 1 wt% Si or 0.1 to 0.3% wt Sc) was formed by an electron beam evaporation method or a sputtering method. The formed aluminum film is patterned by a wet etching process using a mixed solution of phosphoric acid, nitric acid, and acetic acid so as to have a tapered cross section, and the gate electrode portion 70 is formed.
Formed 3. (Fig. 6 (A))
【００８６】次に、このゲイト電極部７０３に対し陽極
酸化を施した。３％の酒石酸をエチレングルコールに溶
解し、そこに１／１０アンモニア水を添加し、溶液のｐ
ｈを６．８〜７．０に調整した。溶液を、恒温槽に入
れ、液温を０〜２０℃、望ましくは１０±１℃にする。
その溶液のなかに加工する基板と陰極となる金属電極材
料を３０〜５０ｍｍ隔てて、アルミニウムを内側対向さ
せた。陰極材料としては溶液に対して安定な材料ならば
良い。本実施例では、白金板を用いた。電源より陽極側
に加工基板を、陰極側に白金板を接続した。Next, the gate electrode portion 703 was anodized. Dissolve 3% tartaric acid in ethylene glycol, add 1/10 ammonia water to it, and add p
h was adjusted to 6.8-7.0. The solution is placed in a constant temperature bath and the liquid temperature is adjusted to 0 to 20 ° C, preferably 10 ± 1 ° C.
In the solution, a substrate to be processed and a metal electrode material serving as a cathode were separated by 30 to 50 mm, and aluminum was opposed to each other. Any material that is stable to the solution may be used as the cathode material. In this example, a platinum plate was used. A processed substrate was connected to the anode side of the power source, and a platinum plate was connected to the cathode side.
【００８７】陽極側に接続されたアルミニウムはプラス
の電荷の供給を受けて酸化し、絶縁膜が形成される電源
を定電流モードにしておくと陽極と陰極間の電位差は暫
時増加する。到達電圧が１２０Ｖになった時点で電源モ
ードを定電圧に切替え更に３０分の化成を行なった。こ
のモードの場合には電流は急激に低下し膜抵抗が引き続
き上昇していくことがわかる。この工程により形成した
陽極酸化アルミニウム１０３の厚さは１５００Åであっ
た。ここで形成される陽極酸化アルミニウム膜は緻密な
組成を有し、素地のアルミニウムの外側に、陽極酸化ア
ルミニウム膜７０５が等方的に形成された。Aluminum connected to the anode side is supplied with a positive charge to be oxidized, and the potential difference between the anode and the cathode increases for a while when the power source for forming the insulating film is kept in the constant current mode. When the ultimate voltage reached 120 V, the power supply mode was switched to a constant voltage and formation was continued for 30 minutes. It can be seen that in this mode, the current drops sharply and the film resistance continues to rise. The thickness of the anodized aluminum 103 formed by this process was 1500Å. The anodized aluminum film formed here had a dense composition, and the anodized aluminum film 705 was formed isotropically on the outside of the base aluminum.
【００８８】アルミニウム配線の断面パターンがテーパ
ー（台形）形状をしている為、陽極酸化アルミニウム膜
７０５形成後においても同様にテーパー（台形）形状に
なっている。１５０〜３５０℃で焼成した後の膜に電圧
を印加し永久破壊が生じる時の耐電圧は１００〜１１０
Ｖであり極めて良好な絶縁膜でアルミニウムが被覆され
ているのがわかる。この後、大気中２００〜３００℃例
えば２００℃で数〜数十分加熱すると、陽極酸化アルミ
ニウムのリーク電流が一桁以上減少し、好ましかった。
このようにして、ゲイト電極部７０３は、ゲイト電極７
０４の上面および側面にバリヤ型の陽極酸化アルミニウ
ムよりなるゲイト絶縁膜７０５が形成された。（図６
（Ｂ））Since the cross-section pattern of the aluminum wiring is tapered (trapezoidal), it is also tapered (trapezoidal) after the anodized aluminum film 705 is formed. The withstand voltage when a voltage is applied to the film after baking at 150 to 350 ° C. to cause permanent breakdown is 100 to 110.
It can be seen that V is V and aluminum is covered with an extremely good insulating film. After that, if it is heated in the air at 200 to 300 ° C., for example, 200 ° C. for several to several tens of minutes, the leakage current of anodized aluminum is reduced by one digit or more, which is preferable.
In this way, the gate electrode portion 703 becomes the gate electrode 7
A gate insulating film 705 made of barrier type anodic aluminum oxide was formed on the upper and side surfaces of 04. (Fig. 6
(B))
【００８９】次にシランとアンモニアを１：３〜１：８
ここでは１：５の割合で用いてプラズマＣＶＤ法によ
り、２層目のゲイト絶縁膜７０６として窒化珪素膜を１
０００〜３０００Å、例えば２０００Å形成した。窒化
珪素膜の代わりに酸化珪素膜を同程度の厚さに設けても
よい。酸化珪素膜の場合、その形成方法としては、酸素
雰囲気中でのスパッタ法またプラズマＣＶＤ法を使用す
る。プラズマＣＶＤ法を用いる場合には、ＴＥＯＳを原
料とし、酸素とともに基板温度１５０〜４００℃、好ま
しくは２００〜２５０℃で、ＲＦ放電させて、原料ガス
を分解・堆積した。ＴＥＯＳと酸素の圧力比は、１：１
〜１：１０また、また、圧力は０．０５〜０．５ｔｏｒ
ｒ、ＲＦパワーは１００〜２５０Ｗとした。あるいはＴ
ＥＯＳを原料としてオゾンガスとともに、減圧ＣＶＤ法
もしくは常圧ＣＶＤ法によって、基板温度を１５０〜４
００℃、好ましくは２００〜２５０℃として形成しても
よい。このゲイト絶縁膜７０６は設けなくてもよいが、
設けることにより、電極間短絡の減少、および薄膜トラ
ンジスタの相互コンダクタンスの改善等を図ることがで
きる。Next, silane and ammonia are added in a ratio of 1: 3 to 1: 8.
Here, a silicon nitride film is used as the second-layer gate insulating film 706 by a plasma CVD method with a ratio of 1: 5.
000-3000Å, for example 2000Å. Instead of the silicon nitride film, a silicon oxide film may be provided with a similar thickness. In the case of a silicon oxide film, a sputtering method in an oxygen atmosphere or a plasma CVD method is used as the forming method. When the plasma CVD method is used, TEOS is used as a raw material and RF is discharged at a substrate temperature of 150 to 400 ° C., preferably 200 to 250 ° C. together with oxygen to decompose and deposit the raw material gas. The pressure ratio of TEOS and oxygen is 1: 1.
~ 1:10 Also, the pressure is 0.05 to 0.5 torr.
The r and RF power were 100 to 250 W. Or T
Using EOS as a raw material and ozone gas, the substrate temperature is set to 150 to 4 by a low pressure CVD method or a normal pressure CVD method.
It may be formed at 00 ° C, preferably 200 to 250 ° C. The gate insulating film 706 need not be provided,
By providing them, it is possible to reduce the short circuit between the electrodes and improve the mutual conductance of the thin film transistor.
【００９０】また、ゲイト絶縁膜７０６として、酸化珪
素膜を４００〜３０００Åと、該膜上に窒化珪素膜を３
００〜２０００Å積層した２層構造とし、絶縁性が高く
かつ応力の影響を抑えたものとしてもよい。As the gate insulating film 706, a silicon oxide film having a thickness of 400 to 3000 Å and a silicon nitride film having a thickness of 3 to 3 are formed on the film.
It may have a two-layer structure in which 00 to 2000 Å are laminated to have high insulation and suppress the influence of stress.
【００９１】ゲイト絶縁膜７０６上に、チャネル形成領
域を構成するＩ型のアモルファスシリコン膜７０７を２
００〜２０００Å、例えば１０００Å形成した。さらに
その上に、５００〜３０００Å、ここでは１０００Åの
窒化珪素膜を形成した。形成した窒化珪素膜に対して純
水にて１／１０〜１／５０に希釈したフッ酸にてエッチ
ングを行ない、保護膜７０８を形成した。さらにその上
に、リンを含んだｎ+アモルファスシリコン膜７０９を
プラズマＣＶＤ法により２００〜１０００Å、ここでは
３００Å厚に形成した。このアモルファスシリコン膜７
０９は、ホウ素を含んだｐ+アモルファスシリコン膜に
してもよい。（図６（Ｃ））Two I-type amorphous silicon films 707 forming a channel forming region are formed on the gate insulating film 706.
It was formed in the range of 00 to 2000Å, for example 1000Å. Further thereon, a silicon nitride film of 500 to 3000 Å, here 1000 Å, was formed. The formed silicon nitride film was etched with hydrofluoric acid diluted to 1/10 to 1/50 with pure water to form a protective film 708. Further thereon, an n+ amorphous silicon film 709 containing phosphorus was formed by plasma CVD to a thickness of 200 to 1000 Å, here 300 Å. This amorphous silicon film 7
09 may be a p+ amorphous silicon film containing boron. (Fig. 6 (C))
【００９２】次に、Ｉ型のアモルファスシリコン膜７０
７とｎ+アモルファスシリコン膜７０９に対しドライエ
ッチングを行ない、パターニングした。一方、画素電極
７１０となるＩＴＯ（酸化インジウム・スズ）薄膜も形
成し、パターニングした。Next, the I-type amorphous silicon film 70 is formed.
7 and n+ amorphous silicon film 709 were dry-etched and patterned. On the other hand, an ITO (indium oxide / tin) thin film to be the pixel electrode 710 was also formed and patterned.
【００９３】次にコンタクトホールを形成するために、
窒化珪素膜よりなるゲイト絶縁膜７０６とその下の陽極
酸化アルミニウム膜よりなるゲイト絶縁膜７０５に対し
エッチングを施した。エッチングは、まずゲイト絶縁７
０６に対し、コンタクトホールのパターンにレジストを
形成し、ＡＢＨＦによるウェットエッチングにより行っ
た。ＡＢＨＦは、酢酸と４０％フッ化アンモニウム（Ｎ
Ｈ4 Ｆ）と５０％フッ化水素酸（ＨＦ）を５０：５０：
１（体積比）で混合したものを用いた。エッチング終了
の時点で陽極酸化アルミニウム膜７０５の上部が露出し
ておりＡＢＨＦにより３００〜６００Å程度エッチング
進行したが、それ以上進行しなかった。Next, in order to form a contact hole,
The gate insulating film 706 made of a silicon nitride film and the gate insulating film 705 made of an anodized aluminum film thereunder are etched. Etching is first gate insulation 7
For No. 06, a resist was formed in the pattern of the contact hole, and wet etching was performed with ABHF. ABHF consists of acetic acid and 40% ammonium fluoride (N
H4 F) and 50% hydrofluoric acid (HF) 50:50:
A mixture of 1 (volume ratio) was used. At the end of etching, the upper portion of the anodized aluminum film 705 was exposed and the etching proceeded by ABHF to about 300 to 600 Å, but it did not proceed any further.
【００９４】次に陽極酸化アルミニウム膜よりなるゲイ
ト絶縁膜７０５に対しクロム燐酸溶液でエッチングを行
なった。クロム燐酸溶液は、２リットル溶液中に燐酸
（８５０ｇ／ｌ）３５ｍｌと無水クロム酸２０ｇを添加
した溶液の中で６５℃に加熱したものである。陽極酸化
アルミニウムは、クロム燐酸溶液で完全に除去され、ア
ルミニウム界面に達した時点でエッチングは止まった。
時間を長く溶液に浸漬してもエッチング深さが進行して
オーバーエッチになることはなかった。このようにして
コンタクトホールが形成された。Next, the gate insulating film 705 made of an anodized aluminum film was etched with a chromium phosphoric acid solution. The chromic phosphoric acid solution is a solution prepared by adding 35 ml of phosphoric acid (850 g / l) and 20 g of chromic anhydride to a 2 liter solution and heating to 65 ° C. The anodized aluminum was completely removed by the chromium phosphoric acid solution, and etching was stopped when the aluminum interface was reached.
Even when it was immersed in the solution for a long time, the etching depth did not progress and overetching did not occur. In this way, the contact hole was formed.
【００９５】次に、アルミニウム膜を電子ビーム蒸着法
またはスパッタ法にて１０００〜２μｍここでは３００
０Å厚に形成した。そして、このアルミニウム膜をドラ
イエッチングによりパターニングし、ソース電極７１
１、ドレイン電極７１２、ゲイト配線電極７１３を形成
した。ゲイト配線電極７１３はゲイト電極７０４と良好
なコンタクトを形成できた。またｎ+アモルファスシリ
コン膜をドライエッチングによりエッチング、パターニ
ングし、ソース領域とドレイン領域に分割した。このよ
うにして薄膜トランジスタが完成した。（図６（Ｄ）、
図６（Ｄ’）（図６（Ｄ）の点線における断面図））Next, the aluminum film is formed by an electron beam evaporation method or a sputtering method to a thickness of 1000 to 2 μm, here, 300 μm.
It was formed to a thickness of 0Å. Then, this aluminum film is patterned by dry etching to form the source electrode 71.
1, a drain electrode 712 and a gate wiring electrode 713 were formed. The gate wiring electrode 713 was able to form a good contact with the gate electrode 704. Further, the n+ amorphous silicon film was etched and patterned by dry etching to be divided into a source region and a drain region. Thus, the thin film transistor was completed. (FIG. 6 (D),
FIG. 6D '(cross-sectional view taken along the dotted line in FIG. 6D))
【００９６】本実施例では、ゲイト絶縁膜に設けたコン
タクトホールと、陽極酸化アルミニウム膜に設けたコン
タクトホールを、同一のマスク工程により、同一の大き
さに設けたが、図７（Ｂ）に示すように、異なるマスク
を用いて、陽極酸化アルミニウム膜に設けるコンタクト
ホールの口径を、ゲイト絶縁膜に設けるものより小さく
なるようにし、ゲイト絶縁膜のコンタクトホール開孔内
に陽極酸化アルミニウム膜の小さいコンタクトホールを
設ける構成としてもよい。このようにすることで、コン
タクトホールが擬似的にテーパー形状となり、その結果
コンタクトホール内に設けられるアルミニウム配線電極
７１３の断線等を防ぐことができ、ゲート電極との良好
なコンタクトが得られる。In this embodiment, the contact hole formed in the gate insulating film and the contact hole formed in the anodized aluminum film are formed in the same size by the same mask process. As shown, using different masks, the diameter of the contact hole provided in the anodized aluminum film is made smaller than that provided in the gate insulating film, and the anodized aluminum film having a small size is formed in the contact hole opening of the gate insulating film. A contact hole may be provided. By doing so, the contact hole has a pseudo taper shape, and as a result, it is possible to prevent disconnection of the aluminum wiring electrode 713 provided in the contact hole, and a good contact with the gate electrode can be obtained.
【００９７】〔実施例４〕本実施例は、実施例２と同じ
く、陽極酸化を施したアルミニウムゲイト電極及びその
上に層間絶縁膜を形成した薄膜トランジスタにおいて、
層間絶縁膜を介したコンタクトホールの形成方法に関す
る実施例である。本実施例においては、層間絶縁膜をド
ライエッチングした例を示す。図５に本実施例で作製す
る薄膜トランジスタの作製工程を示す。本実施例で示す
薄膜トランジスタは、図５（Ｅ）に示すように、低濃度
の不純物領域５１１と５１２、さらには高濃度の不純物
領域５１０と５１３とを有した構造を有し、さらにゲイ
ト電極周囲の陽極酸化物層５０８の厚さで決定されるオ
フセットゲイト領域を有している。また画素電極が接続
された、液晶電気光学装置の画素用スイッチング素子と
しての構成を有している。[Embodiment 4] This embodiment is similar to Embodiment 2 in that an anodized aluminum gate electrode and a thin film transistor having an interlayer insulating film formed thereon are used.
It is an example regarding a method of forming a contact hole through an interlayer insulating film. In this embodiment, an example in which the interlayer insulating film is dry-etched is shown. FIG. 5 shows a manufacturing process of the thin film transistor manufactured in this embodiment. As shown in FIG. 5E, the thin film transistor described in this embodiment has a structure including low-concentration impurity regions 511 and 512, and high-concentration impurity regions 510 and 513. Of the anodic oxide layer 508 has an offset gate region. Further, it has a configuration as a pixel switching element of a liquid crystal electro-optical device to which pixel electrodes are connected.
【００９８】まず、基板（コーニング７０５９、３００
ｍｍ×４００ｍｍもしくは１００ｍｍ×１００ｍｍ）５
０１上に下地酸化膜５０２として厚さ１０００〜３００
０Åの酸化珪素膜を形成した。この酸化膜の形成方法と
しては、酸素雰囲気中でのスパッタ法を使用した。しか
し、より量産性を高めるには、ＴＥＯＳをプラズマＣＶ
Ｄ法で分解・堆積した膜を用いてもよい。First, the substrate (Corning 7059, 300)
mm × 400 mm or 100 mm × 100 mm) 5
01 as a base oxide film 502 having a thickness of 1000 to 300
A 0Å silicon oxide film was formed. As a method for forming this oxide film, a sputtering method in an oxygen atmosphere was used. However, in order to improve mass productivity, TEOS is used as plasma CV.
A film decomposed / deposited by the D method may be used.
【００９９】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によって非晶質珪素膜を３００〜５０００Å、好ましく
は５００〜１０００Å堆積し、これを、５５０〜６００
℃の還元雰囲気に２４時間放置して、結晶化せしめた。
この工程は、レーザー照射によっておこなってもよい。
そして、このようにして結晶化させた珪素膜をパターニ
ングして島状領域５０３を形成した。さらに、この上に
スパッタ法によって厚さ７００〜１５００Åの酸化珪素
膜５０４を形成した。Thereafter, an amorphous silicon film is deposited by plasma CVD or LPCVD to a thickness of 300 to 5000 Å, preferably 500 to 1000 Å.
It was left to stand in a reducing atmosphere at 0 ° C. for 24 hours for crystallization.
This step may be performed by laser irradiation.
Then, the silicon film crystallized in this manner was patterned to form island regions 503. Further, a silicon oxide film 504 having a thickness of 700 to 1500 Å was formed on this by a sputtering method.
【０１００】その後、厚さ１０００Å〜３μｍ（ここで
は６０００Å）のアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含
む）膜を電子ビーム蒸着法もしくはスパッタ法によって
形成した。Then, an aluminum (containing 1 wt% Si or 0.1 to 0.3 wt% Sc (scandium)) film having a thickness of 1000 Å to 3 μm (here, 6000 Å) is formed by an electron beam evaporation method or a sputtering method. Formed.
【０１０１】そして、フォトレジスト５０６の形成前
に、陽極酸化法によって厚さ１００〜１０００Å（ここ
では２００Å）の酸化アルミニウム膜（陽極酸化物層）
５００を形成する。この工程は、３％の酒石酸を含むエ
チレングルコール溶液中において１０〜３０Ｖの電圧を
印加することによって行われる。この酸化アルミニウム
膜は、緻密でこの上に形成されるフォトレジスト５０６
との密着性が良く、また、フォトレジストからの電流の
リークを抑制することになるので、後の陽極酸化工程に
おいて、多孔質陽極酸化物を側面のみに形成するうえで
極めて有効である。Before forming the photoresist 506, an aluminum oxide film (anodic oxide layer) having a thickness of 100 to 1000 Å (here, 200 Å) is formed by an anodic oxidation method.
Form 500. This step is performed by applying a voltage of 10 to 30 V in an ethylene glycol solution containing 3% tartaric acid. The aluminum oxide film is dense and has a photoresist 506 formed thereon.
Since it has good adhesion with and also suppresses current leakage from the photoresist, it is extremely effective in forming a porous anodic oxide only on the side surface in the subsequent anodic oxidation step.
【０１０２】そして、フォトレジスト５０６（例えば、
東京応化製、ＯＦＰＲ８００／３０ｃｐ）をスピンコー
ト法によって形成した。その後、フォトレジストとアル
ミニウム膜をパターニングして、ゲイト電極５０５、マ
スク膜５０６とした。（図５（Ａ））Then, a photoresist 506 (for example,
OFPR800 / 30cp manufactured by Tokyo Ohka Co., Ltd. was formed by a spin coating method. After that, the photoresist and the aluminum film were patterned to form a gate electrode 505 and a mask film 506. (Figure 5 (A))
【０１０３】さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ１０００〜５０００Å、例えば、厚さ５０
００Åの多孔質型（ポーラス型）陽極酸化アルミニウム
５０７を形成した。陽極酸化は、３〜２０％のクエン酸
もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶
液を用いておこない、１０〜３０Ｖの一定電流をゲイト
電極に印加すればよい。本実施例ではシュウ酸溶液（３
０℃）中で電圧を１０Ｖとし、２０〜４０分、陽極酸化
した。陽極酸化物の厚さは陽極酸化時間によって制御し
た。（図５（Ｂ））Further, an electric current is applied to this in an electrolytic solution to carry out anodization to obtain a thickness of 1000 to 5000Å, for example, a thickness of 50.
A 00Å porous type (porous type) anodized aluminum 507 was formed. The anodic oxidation may be performed using an acidic aqueous solution of 3 to 20% citric acid or oxalic acid, phosphoric acid, chromic acid, sulfuric acid or the like, and a constant current of 10 to 30 V may be applied to the gate electrode. In this example, the oxalic acid solution (3
The voltage was set to 10 V in (0 ° C.) and anodization was performed for 20 to 40 minutes. The thickness of the anodic oxide was controlled by the anodic oxidation time. (Fig. 5 (B))
【０１０４】上記の工程は、緻密な陽極酸化アルミニウ
ム膜５００が形成されているために、図５に示すように
横方向のみに進行し、またその厚さも必要とするだけ得
ることができる。Since the dense anodic aluminum oxide film 500 is formed, the above steps proceed only in the lateral direction as shown in FIG. 5, and the thickness thereof can be obtained as required.
【０１０５】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。今回は、３〜１
０％の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いた。溶液の温度は１０℃前後の室温より低
い方が良好な酸化膜が得られた。このため、ゲイト電極
の上面および側面にバリヤ型の陽極酸化アルミニウム膜
５０８が形成された。陽極酸化アルミニウム膜５０８の
厚さは印加電圧に比例し、印加電圧が２００Ｖで２５０
０Åの陽極酸化物が形成された。陽極酸化アルミニウム
膜５０８の厚さは必要とされるオフセット、オーバーラ
ップの大きさによって決定したが、３０００Å以上の厚
さの陽極酸化アルミニウムを得るには２５０Ｖ以上の高
電圧が必要であり、薄膜トランジスタの特性に悪影響を
及ぼすので３０００Å以下の厚さとすることが好まし
い。本実施例では８０〜１５０Ｖまで上昇させ、必要と
する陽極酸化アルミニウム膜５０８の厚さによって電圧
を選択した。（図５（Ｃ））Next, the mask was removed, and a current was applied to the gate electrode again in the electrolytic solution. This time, 3-1
An ethylene glycol solution containing 0% tartar solution, boric acid and nitric acid was used. A better oxide film was obtained when the temperature of the solution was lower than room temperature around 10 ° C. Therefore, a barrier type anodic aluminum oxide film 508 was formed on the upper surface and the side surface of the gate electrode. The thickness of the anodized aluminum film 508 is proportional to the applied voltage and is 250 when the applied voltage is 200V.
0Å anodized oxide was formed. The thickness of the anodized aluminum film 508 is determined by the required offset and the size of the overlap, but a high voltage of 250 V or more is required to obtain anodized aluminum having a thickness of 3000 Å or more. The thickness is preferably 3000 Å or less because it adversely affects the characteristics. In this example, the voltage was raised to 80 to 150 V, and the voltage was selected according to the required thickness of the anodized aluminum film 508. (Fig. 5 (C))
【０１０６】その後、ドライエッチング法によって酸化
珪素膜５０４をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してＣＦ4 を使用すれば多孔質陽極酸化アルミニウムは
エッチングされず、酸化珪素膜５０４のみがエッチング
される。また、多孔質陽極酸化アルミニウム５０７の下
の酸化珪素膜５０４’はエッチングされずに残した。
（図５（Ｄ））After that, the silicon oxide film 504 was etched by the dry etching method. In this etching, a plasma mode of isotropic etching or a reactive ion etching mode of anisotropic etching may be used. However, it is important to prevent the active layer from being deeply etched by sufficiently increasing the selection ratio of silicon and silicon oxide. For example, if CF4 is used as the etching gas, the porous anodized aluminum is not etched, but only the silicon oxide film 504 is etched. Further, the silicon oxide film 504 'under the porous anodic aluminum oxide 507 was left without being etched.
(Figure 5 (D))
【０１０７】その後、燐酸、酢酸、硝酸の混酸を用いて
多孔質陽極酸化アルミニウム５０７をエッチングした。
このエッチングでは多孔質陽極酸化アルミニウム５０７
のみがエッチングされ、エッチングレートは約６００Å
／分であった。その下のゲイト絶縁膜５０４’はそのま
ま残存した。そして、イオンドーピング法によって、薄
膜トランジスタの活性層５０３に、ゲイト電極部（すな
わちゲイト電極とその周囲の陽極酸化膜）およびゲイト
絶縁膜をマスクとして自己整合的に不純物を注入し、低
抵抗不純物領域（ソース／ドレイン領域）５１０、５１
３、高抵抗不純物領域５１１、５１２を形成した。ドー
ピングガスとしてはここではフォスフィン（ＰＨ3 ）を
用いたためＮ型の不純物領域となった。ドーピングガス
としてジボラン（Ｂ2 Ｈ6 ）を用いてＰ型の不純物領域
を形成してもよい。ドーズ量は５×１０14〜５×１０15
ｃｍ-2、加速エネルギーは１０〜３０ｋｅＶとした。そ
の後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パ
ルス幅２０ｎｓｅｃ）を照射して、活性層中に導入され
た不純物イオンの活性化を行なった。Then, the porous anodic aluminum oxide 507 was etched using a mixed acid of phosphoric acid, acetic acid and nitric acid.
In this etching, porous anodized aluminum 507
Only etched, the etching rate is about 600Å
/ Min. The underlying gate insulating film 504 'remains as it is. Then, by the ion doping method, impurities are injected into the active layer 503 of the thin film transistor in a self-aligned manner using the gate electrode portion (that is, the gate electrode and the anodic oxide film around it) and the gate insulating film as a mask, and the low resistance impurity region ( Source / drain region) 510, 51
3. High resistance impurity regions 511 and 512 were formed. Since phosphine (PH3 ) was used as the doping gas here, it became an N-type impurity region. The P-type impurity region may be formed by using diborane (B2 H6 ) as a doping gas. Dose amount is 5 × 1014 to 5 × 1015
cm−2 , and the acceleration energy was 10 to 30 keV. Thereafter, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was irradiated to activate the impurity ions introduced into the active layer.
【０１０８】ＳＩＭＳ（二次イオン質量分析法）の結果
によると、領域５１０、５１３の不純物濃度は１×１０
20〜２×１０21ｃｍ-3、領域５１１、５１２では１×１
０17〜２×１０18ｃｍ-3であった。ドーズ量換算では、
前者は５×１０14〜５×１０15ｃｍ-2、後者は２×１０
13〜５×１０14ｃｍ-2であった。この違いはゲイト絶縁
膜５０４’の有無によってもたらされたのであって、一
般的には、低抵抗不純物領域の不純物濃度は、高抵抗不
純物領域のものより０．５〜３桁大きくなる。（図５
（Ｅ））According to the result of SIMS (secondary ion mass spectrometry), the impurity concentration of the regions 510 and 513 is 1 × 10 5.
20 to 2 × 1021 cm−3 , 1 × 1 in the regions 511 and 512
It was 017 to 2 × 1018 cm−3 . In dose conversion,
The former is 5 × 1014 to 5 × 1015 cm-2 , and the latter is 2 × 10
It was 13 to 5 × 1014 cm-2 . This difference is caused by the presence or absence of the gate insulating film 504 ', and generally, the impurity concentration of the low resistance impurity region is higher by 0.5 to 3 orders of magnitude than that of the high resistance impurity region. (Fig. 5
(E))
【０１０９】次に、全面に層間絶縁物５１４として、Ｃ
ＶＤ法によって酸化珪素膜を厚さ８０００Å形成した。
そして、薄膜トランジスタのソース部、ドレイン部、ゲ
イト部のコンタクトホールを形成する。レジストパター
ンはそれぞれの部分が同時に開孔しているパターンを用
いた。Next, C is formed as an interlayer insulator 514 on the entire surface.
A silicon oxide film having a thickness of 8000 Å was formed by the VD method.
Then, contact holes for the source portion, the drain portion, and the gate portion of the thin film transistor are formed. As the resist pattern, a pattern in which each portion was simultaneously opened was used.
【０１１０】層間絶縁膜としては、酸化珪素膜より緻密
な膜質を有し、絶縁の確実性が得られる窒化珪素膜を用
いてもよいが、窒化珪素膜のみを層間絶縁膜として用い
ると、窒化珪素膜が有する強い応力により、特にガラス
基板を用いた場合など、層間絶縁膜下の配線や素子に歪
みが生じ、不良発生を招きやすい。そこで、層間絶縁膜
として、窒化珪素膜を５００〜１５００Å程度と、５０
００〜６０００Åの酸化珪素膜を設ける２層構造、特に
窒化珪素膜上に酸化珪素膜を有するものを設けて、絶縁
性が高くかつ応力の影響を抑えたものとしてもよい。As the interlayer insulating film, a silicon nitride film having a denser film quality than the silicon oxide film and capable of obtaining reliable insulation may be used. However, if only the silicon nitride film is used as the interlayer insulating film, it is nitrided. Due to the strong stress of the silicon film, especially when a glass substrate is used, the wiring and elements under the interlayer insulating film are distorted, and defects are likely to occur. Therefore, as the interlayer insulating film, a silicon nitride film of about 500 to 1500 Å is used.
A two-layer structure in which a silicon oxide film having a thickness of 00 to 6000 Å is provided, in particular, one having a silicon oxide film on a silicon nitride film may be provided to have high insulation and suppress the influence of stress.
【０１１１】エッチングはまず酸化珪素膜である層間絶
縁膜５１４に対しドライエッチングにより行い、次に陽
極酸化アルミニウム膜５０８に対し、クロム燐酸溶液で
エッチングを行なった。The etching was performed by dry etching the interlayer insulating film 514 which is a silicon oxide film, and then etching the anodic aluminum oxide film 508 with a chromium phosphoric acid solution.
【０１１２】ドライエッチングは、ＣＨＦ3 を用いて、
出力１０００Ｗにて行った。エッチング速度は３００Å
／ｍｉｎであった。こうして層間絶縁膜を介してソース
領域５１５、ドレイン領域５１６に至るコンタクトホー
ルが形成された。For dry etching, CHF3 was used.
The output was 1000 W. Etching rate is 300Å
It was / min. Thus, contact holes reaching the source region 515 and the drain region 516 through the interlayer insulating film were formed.
【０１１３】本実施例の薄膜トランジスタにおいては、
ゲイト絶縁膜５０４’がソース領域５１０、ドレイン領
域５１３上に延在していないが、該領域上にゲイト絶縁
膜が延在している場合、層間絶縁膜５１４のエッチング
終了と同時にソース領域５１０とドレイン領域５１３上
では（延在した）ゲイト絶縁膜のエッチングが始まる。In the thin film transistor of this example,
Although the gate insulating film 504 ′ does not extend over the source region 510 and the drain region 513, but when the gate insulating film extends over the region, the gate insulating film 504 ′ and the source region 510 are formed simultaneously with the etching of the interlayer insulating film 514. Etching of the (extended) gate insulating film is started on the drain region 513.
【０１１４】次にクロム燐酸溶液でエッチングを行なっ
た。クロム燐酸溶液は、２リットル溶液中に燐酸（８５
０ｇ／ｌ）３５ｍｌと無水クロム酸２０ｇを添加した溶
液の中で６５℃に加熱したものである。陽極酸化アルミ
ニウム膜５０８表面は、クロム燐酸溶液で完全に除去さ
れ、アルミニウム界面に達した時点でエッチングは止ま
る。このようにして陽極酸化アルミニウム膜５０８にコ
ンタクトホールが形成された。陽極酸化アルミニウム膜
に対するエッチング速度は約１００Å／分であった。エ
ッチング深さは、長時間溶液に浸漬しても進行せず、オ
ーバーエッチになることはなかった。Next, etching was performed with a chromium phosphoric acid solution. Chromium phosphoric acid solution is a solution of phosphoric acid (85
0 g / l) 35 ml and chromic anhydride 20 g were added and the solution was heated to 65 ° C. The surface of the anodized aluminum film 508 is completely removed by the chromium phosphoric acid solution, and etching stops when the aluminum interface is reached. In this way, a contact hole was formed in the anodized aluminum film 508. The etching rate for the anodized aluminum film was about 100Å / min. The etching depth did not progress even after being immersed in the solution for a long time, and did not cause overetching.
【０１１５】次に、画素電極５１８をＩＴＯ（酸化イン
ジューム・スズ）で形成した。さらに、アルミニウム配
線として電極５１５、５１６、５１７を、層間絶縁膜お
よび陽極酸化アルミニウム膜に形成されたコンタクトホ
ールを介してゲイト電極、ソース領域、ドレイン領域に
それぞれ接続するように形成した。さらに２００〜４０
０℃で水素アニールをおこなった。以上によって、薄膜
トランジスタが完成した。（図５（Ｆ））Next, the pixel electrode 518 was formed of ITO (indium tin oxide). Further, electrodes 515, 516, and 517 were formed as aluminum wirings so as to be connected to the gate electrode, the source region, and the drain region, respectively, through contact holes formed in the interlayer insulating film and the anodized aluminum film. Further 200-40
Hydrogen annealing was performed at 0 ° C. Through the above steps, the thin film transistor was completed. (Fig. 5 (F))
【０１１６】本実施例では、層間絶縁膜に設けたコンタ
クトホールと、陽極酸化アルミニウム膜に設けたコンタ
クトホールを、同一のマスク工程により、同一の大きさ
に設けたが、図７（Ａ）に示すように、異なるマスクを
用いて、陽極酸化アルミニウム膜に設けるコンタクトホ
ールの口径を、層間絶縁膜に設けるものより小さくなる
ようにし、層間絶縁膜のコンタクトホール開孔内に陽極
酸化アルミニウム膜の小さいコンタクトホールを設ける
構成としてもよい。このようにすることで、コンタクト
ホールが擬似的にテーパー形状となり、その結果コンタ
クトホール内に設けられるアルミニウム配線電極５１７
の断線等を防ぐことができ、ゲート電極との良好なコン
タクトが得られる。In this embodiment, the contact hole formed in the interlayer insulating film and the contact hole formed in the anodized aluminum film are formed in the same size by the same mask process. As shown, by using different masks, the diameter of the contact hole provided in the anodized aluminum film is made smaller than that provided in the interlayer insulating film, and the small size of the anodized aluminum film is provided in the contact hole opening of the interlayer insulating film. A contact hole may be provided. By doing so, the contact hole becomes pseudo tapered, and as a result, the aluminum wiring electrode 517 provided in the contact hole is formed.
Can be prevented, and good contact with the gate electrode can be obtained.
【０１１７】〔実施例５〕本実施例は、実施例３と同じ
く、逆スタガ型の薄膜トランジスタにおいて、ゲイト絶
縁膜（層間絶縁膜）をしたコンタクトホールの形成方法
に関する実施例である。本実施例においては、ゲイト絶
縁膜をドライエッチングした例を示す。図６に本実施例
で作製する薄膜トランジスタの作製工程を示す。本実施
例の薄膜トランジスタは、画素電極が接続された、液晶
電気光学装置の画素用スイッチング素子としての構成を
有している。該素子をマトリクス構成をして各画素に絶
縁ゲイト型薄膜トランジスタを設けたアクティブマトリ
ス回路を形成できる。[Embodiment 5] Like Embodiment 3, this embodiment relates to a method of forming a contact hole having a gate insulating film (interlayer insulating film) in an inverted stagger type thin film transistor. In this embodiment, an example in which the gate insulating film is dry-etched is shown. FIG. 6 shows a manufacturing process of a thin film transistor manufactured in this embodiment. The thin film transistor of this example has a configuration as a pixel switching element of a liquid crystal electro-optical device, to which pixel electrodes are connected. An active matrix circuit in which an insulating gate type thin film transistor is provided in each pixel by forming the element in a matrix configuration can be formed.
【０１１８】本実施例では配線材料として、アルミニウ
ムを主成分とした例を示す。アルミニウム以外の材料と
しては、タンタル、チタン、さらにはこれらの混合材料
やこれらの材料を主成分とする材料を利用することがで
きる。In this embodiment, an example in which aluminum is the main component as the wiring material is shown. As a material other than aluminum, tantalum, titanium, a mixed material thereof, or a material containing these materials as main components can be used.
【０１１９】図６に、本実施例で作製したガラス基板上
の絶縁ゲイト型薄膜トランジスタの作製工程を示す。図
においては１つの薄膜トランジスタのみが示されている
が、基板上には接続される画素電極と対になりマトリク
ス状に形成されている。まず、基板（コーニング７０５
９、２００ｍｍ×２００ｍｍ）７０１上に下地膜７０２
として厚さ１０００〜３０００Å、例えば２０００Åの
窒化珪素膜をスパッタ法により形成した。窒化珪素膜の
代わりに酸化珪素膜を同程度の厚さに設けてもよい。こ
の場合、酸化珪素膜の形成方法としては、酸素雰囲気中
でのスパッタ法を使用する。しかしより量産性を高める
ためには、ＴＥＯＳをプラズマＣＶＤ法で分解・堆積し
た膜を用いてもよい。FIG. 6 shows a process of manufacturing an insulating gate type thin film transistor on a glass substrate manufactured in this example. Although only one thin film transistor is shown in the figure, it is formed in a matrix on the substrate to be paired with the pixel electrode to be connected. First, the substrate (Corning 705
(9, 200 mm × 200 mm) 701 and underlying film 702
As a result, a silicon nitride film having a thickness of 1000 to 3000 Å, for example 2000 Å, was formed by the sputtering method. Instead of the silicon nitride film, a silicon oxide film may be provided with a similar thickness. In this case, a sputtering method in an oxygen atmosphere is used as a method for forming the silicon oxide film. However, in order to further improve mass productivity, a film obtained by decomposing / depositing TEOS by the plasma CVD method may be used.
【０１２０】次に、厚さ１０００Å〜２μｍ、例えば、
６０００Åのアルミニウム膜（１ｗｔ％のＳｉ、もしく
は０．１〜０．３％ｗｔのＳｃを含む）を電子ビーム蒸
着法もしくはスパッタ法で形成した。形成したアルミニ
ウム膜に対し、リン酸、硝酸、酢酸の混合溶液を用いた
ウェットプロセスによるフォトエッチングにより、断面
をテーパー状にしてパターニングし、ゲイト電極部７０
３を形成した。（図６（Ａ））Next, the thickness is 1000Å to 2 μm, for example,
A 6000Å aluminum film (containing 1 wt% Si or 0.1 to 0.3% wt Sc) was formed by an electron beam evaporation method or a sputtering method. The formed aluminum film is patterned by a wet etching process using a mixed solution of phosphoric acid, nitric acid, and acetic acid so as to have a tapered cross section, and the gate electrode portion 70 is formed.
Formed 3. (Fig. 6 (A))
【０１２１】次に、このゲイト電極部７０３に対し陽極
酸化を施した。３％の酒石酸をエチレングルコールに溶
解し、そこに１／１０アンモニア水を添加し、溶液のｐ
ｈを６．８〜７．０に調整した。溶液を、恒温槽に入
れ、液温を０〜２０℃、望ましくは１０±１℃にする。
その溶液のなかに加工する基板と陰極となる金属電極材
料を３０〜５０ｍｍ隔てて、アルミニウムを内側対向さ
せた。陰極材料としては溶液に対して安定な材料ならば
良い。本実施例では、白金板を用いた。電源より陽極側
に加工基板を、陰極側に白金板を接続した。Next, this gate electrode portion 703 was anodized. Dissolve 3% tartaric acid in ethylene glycol, add 1/10 ammonia water to it, and add p
h was adjusted to 6.8-7.0. The solution is placed in a constant temperature bath and the liquid temperature is adjusted to 0 to 20 ° C, preferably 10 ± 1 ° C.
In the solution, a substrate to be processed and a metal electrode material serving as a cathode were separated by 30 to 50 mm, and aluminum was opposed to each other. Any material that is stable to the solution may be used as the cathode material. In this example, a platinum plate was used. A processed substrate was connected to the anode side of the power source, and a platinum plate was connected to the cathode side.
【０１２２】陽極側に接続されたアルミニウムはプラス
の電荷の供給を受けて酸化し、絶縁膜が形成される電源
を定電流モードにしておくと陽極と陰極間の電位差は暫
時増加する。到達電圧が１２０Ｖになった時点で電源モ
ードを定電圧に切替え更に３０分の化成を行なった。こ
のモードの場合には電流は急激に低下し膜抵抗が引き続
き上昇していくことがわかる。この工程により形成した
陽極酸化アルミニウム１０３の厚さは１５００Åであっ
た。ここで形成される陽極酸化アルミニウム膜は緻密な
組成を有し、素地のアルミニウムの外側に、陽極酸化ア
ルミニウム膜７０５が等方的に形成された。The aluminum connected to the anode side is supplied with positive charges and is oxidized, and if the power source for forming the insulating film is kept in the constant current mode, the potential difference between the anode and the cathode increases for a while. When the ultimate voltage reached 120 V, the power supply mode was switched to a constant voltage and formation was continued for 30 minutes. It can be seen that in this mode, the current drops sharply and the film resistance continues to rise. The thickness of the anodized aluminum 103 formed by this process was 1500Å. The anodized aluminum film formed here had a dense composition, and the anodized aluminum film 705 was formed isotropically on the outside of the base aluminum.
【０１２３】アルミニウム配線の断面パターンがテーパ
ー（台形）形状をしている為、陽極酸化アルミニウム膜
７０５形成後においても同様にテーパー（台形）形状に
なっている。１５０〜３５０℃で焼成した後の膜に電圧
を印加し永久破壊が生じる時の耐電圧は１００〜１１０
Ｖであり極めて良好な絶縁膜でアルミニウムが被覆され
ているのがわかる。この後、大気中２００〜３００℃例
えば２００℃で数〜数十分加熱すると、陽極酸化アルミ
ニウムのリーク電流が一桁以上減少し、好ましかった。
このようにして、ゲイト電極部７０３は、ゲイト電極７
０４の上面および側面にバリヤ型の陽極酸化アルミニウ
ムよりなるゲイト絶縁膜７０５が形成された。（図６
（Ｂ））Since the cross-section pattern of the aluminum wiring is tapered (trapezoidal), it is also tapered (trapezoidal) after the anodized aluminum film 705 is formed. The withstand voltage when a voltage is applied to the film after baking at 150 to 350 ° C. to cause permanent breakdown is 100 to 110.
It can be seen that V is V and aluminum is covered with an extremely good insulating film. After that, if it is heated in the air at 200 to 300 ° C., for example, 200 ° C. for several to several tens of minutes, the leakage current of anodized aluminum is reduced by one digit or more, which is preferable.
In this way, the gate electrode portion 703 becomes the gate electrode 7
A gate insulating film 705 made of barrier type anodic aluminum oxide was formed on the upper and side surfaces of 04. (Fig. 6
(B))
【０１２４】次にシランとアンモニアを１：３〜１：８
ここでは１：５の割合で用いてプラズマＣＶＤ法によ
り、２層目のゲイト絶縁膜７０６として窒化珪素膜を１
０００〜３０００Å、例えば２０００Å形成した。窒化
珪素膜の代わりに酸化珪素膜を同程度の厚さに設けても
よい。酸化珪素膜の場合、その形成方法としては、酸素
雰囲気中でのスパッタ法またプラズマＣＶＤ法を使用す
る。プラズマＣＶＤ法を用いる場合には、ＴＥＯＳを原
料とし、酸素とともに基板温度１５０〜４００℃、好ま
しくは２００〜２５０℃で、ＲＦ放電させて、原料ガス
を分解・堆積した。ＴＥＯＳと酸素の圧力比は、１：１
〜１：１０また、また、圧力は０．０５〜０．５ｔｏｒ
ｒ、ＲＦパワーは１００〜２５０Ｗとした。あるいはＴ
ＥＯＳを原料としてオゾンガスとともに、減圧ＣＶＤ法
もしくは常圧ＣＶＤ法によって、基板温度を１５０〜４
００℃、好ましくは２００〜２５０℃として形成しても
よい。このゲイト絶縁膜７０６は設けなくてもよいが、
設けた場合、電極間短絡の減少、および薄膜トランジス
タの相互コンダクタンスの改善等を図ることができる。Next, silane and ammonia are added in a ratio of 1: 3 to 1: 8.
Here, a silicon nitride film is used as the second-layer gate insulating film 706 by a plasma CVD method with a ratio of 1: 5.
000-3000Å, for example 2000Å. Instead of the silicon nitride film, a silicon oxide film may be provided with a similar thickness. In the case of a silicon oxide film, a sputtering method in an oxygen atmosphere or a plasma CVD method is used as the forming method. When the plasma CVD method is used, TEOS is used as a raw material and RF is discharged at a substrate temperature of 150 to 400 ° C., preferably 200 to 250 ° C. together with oxygen to decompose and deposit the raw material gas. The pressure ratio of TEOS and oxygen is 1: 1.
~ 1:10 Also, the pressure is 0.05 to 0.5 torr.
The r and RF power were 100 to 250 W. Or T
Using EOS as a raw material and ozone gas, the substrate temperature is set to 150 to 4 by a low pressure CVD method or a normal pressure CVD method.
It may be formed at 00 ° C, preferably 200 to 250 ° C. The gate insulating film 706 need not be provided,
When it is provided, it is possible to reduce the short circuit between the electrodes and improve the mutual conductance of the thin film transistor.
【０１２５】また、ゲイト絶縁膜７０６として、酸化珪
素膜を４００〜３０００Åと、該膜上に窒化珪素膜を３
００〜２０００Å積層した２層構造とし、絶縁性が高く
かつ応力の影響を抑えたものとしてもよい。As the gate insulating film 706, a silicon oxide film having a thickness of 400 to 3000 Å and a silicon nitride film having a thickness of 3 to 3 are formed on the film.
It may have a two-layer structure in which 00 to 2000 Å are laminated to have high insulation and suppress the influence of stress.
【０１２６】ゲイト絶縁膜７０６上に、チャネル形成領
域を構成するＩ型のアモルファスシリコン膜７０７を２
００〜２０００Å、例えば１０００Å形成した。さらに
その上に、５００〜３０００Å、ここでは１０００Åの
窒化珪素膜を形成した。形成した窒化珪素膜に対して純
水にて１／１０〜１／５０に希釈したフッ酸にてエッチ
ングを行ない、保護膜７０８を形成した。さらにその上
に、リンを含んだｎ+アモルファスシリコン膜７０９を
プラズマＣＶＤ法により２００〜１０００Å、ここでは
３００Å厚に形成した。このアモルファスシリコン膜７
０９は、ホウ素を含んだｐ+アモルファスシリコン膜に
してもよい。（図６（Ｃ））Two I-type amorphous silicon films 707 forming a channel forming region are formed on the gate insulating film 706.
It was formed in the range of 00 to 2000Å, for example 1000Å. Further thereon, a silicon nitride film of 500 to 3000 Å, here 1000 Å, was formed. The formed silicon nitride film was etched with hydrofluoric acid diluted to 1/10 to 1/50 with pure water to form a protective film 708. Further thereon, an n+ amorphous silicon film 709 containing phosphorus was formed by plasma CVD to a thickness of 200 to 1000 Å, here 300 Å. This amorphous silicon film 7
09 may be a p+ amorphous silicon film containing boron. (Fig. 6 (C))
【０１２７】次に、Ｉ型のアモルファスシリコン膜７０
７とｎ+アモルファスシリコン膜７０９に対しドライエ
ッチングを行ない、パターニングした。一方、画素電極
７１０となるＩＴＯ（酸化インジウム・スズ）薄膜も形
成し、パターニングした。Next, the I-type amorphous silicon film 70 is formed.
7 and n+ amorphous silicon film 709 were dry-etched and patterned. On the other hand, an ITO (indium oxide / tin) thin film to be the pixel electrode 710 was also formed and patterned.
【０１２８】次にコンタクトホールを形成するために、
窒化珪素膜よりなるゲイト絶縁膜７０６とその下の陽極
酸化アルミニウム膜よりなるゲイト絶縁膜７０５に対し
エッチングを施した。エッチングは、まずゲイト絶縁７
０６に対し、コンタクトホールのパターンにレジストを
形成し、ドライエッチングにより行った。ドライエッチ
ングは、ＣＨＦ3 を用いて、出力１０００Ｗにて行っ
た。エッチング速度は２５０Å／ｍｉｎであった。Next, in order to form a contact hole,
The gate insulating film 706 made of a silicon nitride film and the gate insulating film 705 made of an anodized aluminum film thereunder are etched. Etching is first gate insulation 7
For No. 06, a resist was formed in the pattern of the contact hole and dry etching was performed. The dry etching was performed with CHF3 at an output of 1000 W. The etching rate was 250Å / min.
【０１２９】次に陽極酸化アルミニウム膜よりなるゲイ
ト絶縁膜７０５に対しクロム燐酸溶液でエッチングを行
なった。クロム燐酸溶液は、２リットル溶液中に燐酸
（８５０ｇ／ｌ）３５ｍｌと無水クロム酸２０ｇを添加
した溶液の中で６５℃に加熱したものである。陽極酸化
アルミニウムは、クロム燐酸溶液で完全に除去され、ア
ルミニウム界面に達した時点でエッチングは止まった。
時間を長く溶液に浸漬してもエッチング深さが進行して
オーバーエッチになることはなかった。このようにして
コンタクトホールが形成された。Next, the gate insulating film 705 made of anodized aluminum film was etched with a chromium phosphoric acid solution. The chromic phosphoric acid solution is a solution prepared by adding 35 ml of phosphoric acid (850 g / l) and 20 g of chromic anhydride to a 2 liter solution and heating to 65 ° C. The anodized aluminum was completely removed by the chromium phosphoric acid solution, and etching was stopped when the aluminum interface was reached.
Even when it was immersed in the solution for a long time, the etching depth did not progress and overetching did not occur. In this way, the contact hole was formed.
【０１３０】次に、アルミニウム膜を電子ビーム蒸着法
またはスパッタ法にて１０００〜２μｍここでは３００
０Å厚に形成した。そして、このアルミニウム膜をドラ
イエッチングによりパターニングし、ソース電極７１
１、ドレイン電極７１２、ゲイト配線電極７１３を形成
した。ゲイト配線電極７１３はゲイト電極７０４と良好
なコンタクトを形成できた。またｎ+アモルファスシリ
コン膜をドライエッチングによりエッチング、パターニ
ングし、ソース領域とドレイン領域に分割した。このよ
うにして薄膜トランジスタが完成した。（図６（Ｄ）、
図６（Ｄ’）（図６（Ｄ）の点線における断面図））Next, the aluminum film is formed by an electron beam evaporation method or a sputtering method to a thickness of 1000 to 2 μm, here, 300 μm.
It was formed to a thickness of 0Å. Then, this aluminum film is patterned by dry etching to form the source electrode 71.
1, a drain electrode 712 and a gate wiring electrode 713 were formed. The gate wiring electrode 713 was able to form a good contact with the gate electrode 704. Further, the n+ amorphous silicon film was etched and patterned by dry etching to be divided into a source region and a drain region. Thus, the thin film transistor was completed. (FIG. 6 (D),
FIG. 6D '(cross-sectional view taken along the dotted line in FIG. 6D))
【０１３１】本実施例では、ゲイト絶縁膜に設けたコン
タクトホールと、陽極酸化アルミニウム膜に設けたコン
タクトホールを、同一のマスク工程により、同一の大き
さに設けたが、図７（Ｂ）に示すように、異なるマスク
を用いて、陽極酸化アルミニウム膜に設けるコンタクト
ホールの口径を、ゲイト絶縁膜に設けるものより小さく
なるようにし、ゲイト絶縁膜のコンタクトホール開孔内
に陽極酸化アルミニウム膜の小さいコンタクトホールを
設ける構成としてもよい。このようにすることで、コン
タクトホールが擬似的にテーパー形状となり、その結果
コンタクトホール内に設けられるアルミニウム配線電極
７１３の断線等を防ぐことができ、ゲート電極との良好
なコンタクトが得られる。In this embodiment, the contact hole formed in the gate insulating film and the contact hole formed in the anodized aluminum film are formed in the same size by the same mask process. As shown, using different masks, the diameter of the contact hole provided in the anodized aluminum film is made smaller than that provided in the gate insulating film, and the anodized aluminum film having a small size is formed in the contact hole opening of the gate insulating film. A contact hole may be provided. By doing so, the contact hole has a pseudo taper shape, and as a result, it is possible to prevent disconnection of the aluminum wiring electrode 713 provided in the contact hole, and a good contact with the gate electrode can be obtained.
【０１３２】〔実施例６〕本実施例は、実施例２、実施
例４で示した薄膜トランジスタの作製工程において、陽
極酸化アルミニウム膜の開孔の形成を、イオンミリング
法により行った例を示す。[Embodiment 6] This embodiment shows an example in which the openings of the anodized aluminum film are formed by the ion milling method in the manufacturing process of the thin film transistor shown in Embodiments 2 and 4.
【０１３３】まず、基板（コーニング７０５９、３００
ｍｍ×４００ｍｍもしくは１００ｍｍ×１００ｍｍ）５
０１上に下地酸化膜５０２として厚さ１０００〜３００
０Åの酸化珪素膜を形成した。この酸化膜の形成方法と
しては、酸素雰囲気中でのスパッタ法を使用した。しか
し、より量産性を高めるには、ＴＥＯＳをプラズマＣＶ
Ｄ法で分解・堆積した膜を用いてもよい。First, the substrate (Corning 7059, 300)
mm × 400 mm or 100 mm × 100 mm) 5
01 as a base oxide film 502 having a thickness of 1000 to 300
A 0Å silicon oxide film was formed. As a method for forming this oxide film, a sputtering method in an oxygen atmosphere was used. However, in order to improve mass productivity, TEOS is used as plasma CV.
A film decomposed / deposited by the D method may be used.
【０１３４】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によって非晶質珪素膜を３００〜５０００Å、好ましく
は５００〜１０００Å堆積し、これを、５５０〜６００
℃の還元雰囲気に２４時間放置して、結晶化せしめた。
この工程は、レーザー照射によっておこなってもよい。
そして、このようにして結晶化させた珪素膜をパターニ
ングして島状領域５０３を形成した。さらに、この上に
スパッタ法によって厚さ７００〜１５００Åの酸化珪素
膜５０４を形成した。After that, an amorphous silicon film is deposited to 300 to 5000 Å, preferably 500 to 1000 Å by plasma CVD method or LPCVD method.
It was left to stand in a reducing atmosphere at 0 ° C. for 24 hours for crystallization.
This step may be performed by laser irradiation.
Then, the silicon film crystallized in this manner was patterned to form island regions 503. Further, a silicon oxide film 504 having a thickness of 700 to 1500 Å was formed on this by a sputtering method.
【０１３５】その後、厚さ１０００Å〜３μｍ（ここで
は６０００Å）のアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃ（スカンジウム）を含
む）膜を電子ビーム蒸着法もしくはスパッタ法によって
形成した。Then, an aluminum (containing 1 wt% Si or 0.1 to 0.3 wt% Sc (scandium)) film having a thickness of 1000 Å to 3 μm (here, 6000 Å) is formed by an electron beam evaporation method or a sputtering method. Formed.
【０１３６】そして、フォトレジスト５０６の形成前
に、陽極酸化法によって厚さ１００〜１０００Å（ここ
では２００Å）の酸化アルミニウム膜（陽極酸化物層）
５００を形成する。この工程は、３％の酒石酸を含むエ
チレングルコール溶液中において１０〜３０Ｖの電圧を
印加することによって行われる。この酸化アルミニウム
膜は、緻密でこの上に形成されるフォトレジスト５０６
との密着性が良く、また、フォトレジストからの電流の
リークを抑制することになるので、後の陽極酸化工程に
おいて、多孔質陽極酸化物を側面のみに形成するうえで
極めて有効である。Before forming the photoresist 506, an aluminum oxide film (anodic oxide layer) having a thickness of 100 to 1000 Å (here, 200 Å) is formed by an anodic oxidation method.
Form 500. This step is performed by applying a voltage of 10 to 30 V in an ethylene glycol solution containing 3% tartaric acid. The aluminum oxide film is dense and has a photoresist 506 formed thereon.
Since it has good adhesion with and also suppresses current leakage from the photoresist, it is extremely effective in forming a porous anodic oxide only on the side surface in the subsequent anodic oxidation step.
【０１３７】そして、フォトレジスト５０６（例えば、
東京応化製、ＯＦＰＲ８００／３０ｃｐ）をスピンコー
ト法によって形成した。その後、フォトレジストとアル
ミニウム膜をパターニングして、ゲイト電極５０５、マ
スク膜５０６とした。（図５（Ａ））Then, a photoresist 506 (for example,
OFPR800 / 30cp manufactured by Tokyo Ohka Co., Ltd. was formed by a spin coating method. After that, the photoresist and the aluminum film were patterned to form a gate electrode 505 and a mask film 506. (Figure 5 (A))
【０１３８】さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ１０００〜５０００Å、例えば、厚さ５０
００Åの多孔質型（ポーラス型）陽極酸化アルミニウム
５０７を形成した。陽極酸化は、３〜２０％のクエン酸
もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶
液を用いておこない、１０〜３０Ｖの一定電流をゲイト
電極に印加すればよい。本実施例ではシュウ酸溶液（３
０℃）中で電圧を１０Ｖとし、２０〜４０分、陽極酸化
した。陽極酸化物の厚さは陽極酸化時間によって制御し
た。（図５（Ｂ））Further, this is anodized by applying an electric current in an electrolytic solution to a thickness of 1000 to 5000Å, for example, a thickness of 50.
A 00Å porous type (porous type) anodized aluminum 507 was formed. The anodic oxidation may be performed using an acidic aqueous solution of 3 to 20% citric acid or oxalic acid, phosphoric acid, chromic acid, sulfuric acid or the like, and a constant current of 10 to 30 V may be applied to the gate electrode. In this example, the oxalic acid solution (3
The voltage was set to 10 V in (0 ° C.) and anodization was performed for 20 to 40 minutes. The thickness of the anodic oxide was controlled by the anodic oxidation time. (Fig. 5 (B))
【０１３９】上記の工程は、緻密な陽極酸化アルミニウ
ム膜５００が形成されているために、図５に示すように
横方向のみに進行し、またその厚さも必要とするだけ得
ることができる。Since the dense anodic aluminum oxide film 500 is formed, the above steps proceed only in the lateral direction as shown in FIG. 5, and the thickness thereof can be obtained as required.
【０１４０】次に、マスクを除去し、再び電解溶液中に
おいて、ゲイト電極に電流を印加した。今回は、３〜１
０％の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いた。溶液の温度は１０℃前後の室温より低
い方が良好な酸化膜が得られた。このため、ゲイト電極
の上面および側面にバリヤ型の陽極酸化アルミニウム膜
５０８が形成された。陽極酸化アルミニウム膜５０８の
厚さは印加電圧に比例し、印加電圧が２００Ｖで２５０
０Åの陽極酸化物が形成された。陽極酸化アルミニウム
膜５０８の厚さは必要とされるオフセット、オーバーラ
ップの大きさによって決定したが、３０００Å以上の厚
さの陽極酸化アルミニウムを得るには２５０Ｖ以上の高
電圧が必要であり、薄膜トランジスタの特性に悪影響を
及ぼすので３０００Å以下の厚さとすることが好まし
い。本実施例では８０〜１５０Ｖまで上昇させ、必要と
する陽極酸化アルミニウム膜５０８の厚さによって電圧
を選択した。（図５（Ｃ））Next, the mask was removed, and a current was applied to the gate electrode again in the electrolytic solution. This time, 3-1
An ethylene glycol solution containing 0% tartar solution, boric acid and nitric acid was used. A better oxide film was obtained when the temperature of the solution was lower than room temperature around 10 ° C. Therefore, a barrier type anodic aluminum oxide film 508 was formed on the upper surface and the side surface of the gate electrode. The thickness of the anodized aluminum film 508 is proportional to the applied voltage and is 250 when the applied voltage is 200V.
0Å anodized oxide was formed. The thickness of the anodized aluminum film 508 is determined by the required offset and the size of the overlap, but a high voltage of 250 V or more is required to obtain anodized aluminum having a thickness of 3000 Å or more. The thickness is preferably 3000 Å or less because it adversely affects the characteristics. In this example, the voltage was raised to 80 to 150 V, and the voltage was selected according to the required thickness of the anodized aluminum film 508. (Fig. 5 (C))
【０１４１】その後、ドライエッチング法によって酸化
珪素膜５０４をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してＣＦ4 を使用すれば多孔質陽極酸化アルミニウムは
エッチングされず、酸化珪素膜５０４のみがエッチング
される。また、多孔質陽極酸化アルミニウム５０７の下
の酸化珪素膜５０４’はエッチングされずに残した。
（図５（Ｄ））After that, the silicon oxide film 504 was etched by the dry etching method. In this etching, a plasma mode of isotropic etching or a reactive ion etching mode of anisotropic etching may be used. However, it is important to prevent the active layer from being deeply etched by sufficiently increasing the selection ratio of silicon and silicon oxide. For example, if CF4 is used as the etching gas, the porous anodized aluminum is not etched, but only the silicon oxide film 504 is etched. Further, the silicon oxide film 504 'under the porous anodic aluminum oxide 507 was left without being etched.
(Figure 5 (D))
【０１４２】その後、燐酸、酢酸、硝酸の混酸を用いて
多孔質陽極酸化アルミニウム５０７をエッチングした。
このエッチングでは多孔質陽極酸化アルミニウム５０７
のみがエッチングされ、エッチングレートは約６００Å
／分であった。その下のゲイト絶縁膜５０４’はそのま
ま残存した。そして、イオンドーピング法によって、薄
膜トランジスタの活性層５０３に、ゲイト電極部（すな
わちゲイト電極とその周囲の陽極酸化膜）およびゲイト
絶縁膜をマスクとして自己整合的に不純物を注入し、低
抵抗不純物領域（ソース／ドレイン領域）５１０、５１
３、高抵抗不純物領域５１１、５１２を形成した。ドー
ピングガスとしてはここではフォスフィン（ＰＨ3 ）を
用いたためＮ型の不純物領域となった。ドーピングガス
としてジボラン（Ｂ2 Ｈ6 ）を用いてＰ型の不純物領域
を形成してもよい。ドーズ量は５×１０14〜５×１０15
ｃｍ-2、加速エネルギーは１０〜３０ｋｅＶとした。そ
の後、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、パ
ルス幅２０ｎｓｅｃ）を照射して、活性層中に導入され
た不純物イオンの活性化を行なった。Then, the porous anodic aluminum oxide 507 was etched using a mixed acid of phosphoric acid, acetic acid and nitric acid.
In this etching, porous anodized aluminum 507
Only etched, the etching rate is about 600Å
/ Min. The underlying gate insulating film 504 'remains as it is. Then, by the ion doping method, impurities are self-alignedly implanted into the active layer 503 of the thin film transistor using the gate electrode portion (that is, the gate electrode and the anodic oxide film around it) and the gate insulating film as a mask, and the low resistance impurity region Source / drain region) 510, 51
3. High resistance impurity regions 511 and 512 were formed. Since phosphine (PH3 ) was used as the doping gas here, it became an N-type impurity region. The P-type impurity region may be formed by using diborane (B2 H6 ) as a doping gas. Dose amount is 5 × 1014 to 5 × 1015
cm−2 , and the acceleration energy was 10 to 30 keV. Thereafter, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was irradiated to activate the impurity ions introduced into the active layer.
【０１４３】ＳＩＭＳ（二次イオン質量分析法）の結果
によると、領域５１０、５１３の不純物濃度は１×１０
20〜２×１０21ｃｍ-3、領域５１１、５１２では１×１
０17〜２×１０18ｃｍ-3であった。ドーズ量換算では、
前者は５×１０14〜５×１０15ｃｍ-2、後者は２×１０
13〜５×１０14ｃｍ-2であった。この違いはゲイト絶縁
膜５０４’の有無によってもたらされたのであって、一
般的には、低抵抗不純物領域の不純物濃度は、高抵抗不
純物領域のものより０．５〜３桁大きくなる。（図５
（Ｅ））According to the result of SIMS (secondary ion mass spectrometry), the impurity concentration of the regions 510 and 513 is 1 × 10 5.
20 to 2 × 1021 cm−3 , 1 × 1 in the regions 511 and 512
It was 017 to 2 × 1018 cm−3 . In dose conversion,
The former is 5 × 1014 to 5 × 1015 cm-2 , and the latter is 2 × 10
It was 13 to 5 × 1014 cm-2 . This difference is caused by the presence or absence of the gate insulating film 504 ', and generally, the impurity concentration of the low resistance impurity region is higher by 0.5 to 3 orders of magnitude than that of the high resistance impurity region. (Fig. 5
(E))
【０１４４】次に、全面に層間絶縁物５１４として、Ｃ
ＶＤ法によって酸化珪素膜を厚さ８０００Å形成した。
そして、薄膜トランジスタのソース部、ドレイン部、ゲ
イト部のコンタクトホールを形成する。マスクパターン
はそれぞれの部分が同時に開孔しているパターンを用い
てレジストを形成した。Next, as an interlayer insulator 514, C is formed on the entire surface.
A silicon oxide film having a thickness of 8000 Å was formed by the VD method.
Then, contact holes for the source portion, the drain portion, and the gate portion of the thin film transistor are formed. As the mask pattern, a resist was formed using a pattern in which each portion was opened at the same time.
【０１４５】層間絶縁膜としては、酸化珪素膜より緻密
な膜質を有し、絶縁の確実性が得られる窒化珪素膜を用
いてもよいが、窒化珪素膜のみを層間絶縁膜として用い
ると、窒化珪素膜が有する強い応力により、特にガラス
基板を用いた場合など、層間絶縁膜下の配線や素子に歪
みが生じ、不良発生を招きやすい。そこで、層間絶縁膜
として、窒化珪素膜を５００〜１５００Å程度と、５０
００〜６０００Åの酸化珪素膜を設ける２層構造、特に
窒化珪素膜上に酸化珪素膜を有するものを設けて、絶縁
性が高くかつ応力の影響を抑えたものとしてもよい。As the interlayer insulating film, a silicon nitride film having a denser film quality than the silicon oxide film and capable of obtaining reliable insulation may be used. However, if only the silicon nitride film is used as the interlayer insulating film, it is nitrided. Due to the strong stress of the silicon film, especially when a glass substrate is used, the wiring and elements under the interlayer insulating film are distorted, and defects are likely to occur. Therefore, as the interlayer insulating film, a silicon nitride film of about 500 to 1500 Å is used.
A two-layer structure in which a silicon oxide film having a thickness of 00 to 6000 Å is provided, in particular, one having a silicon oxide film on a silicon nitride film may be provided to have high insulation and suppress the influence of stress.
【０１４６】まず酸化珪素膜である層間絶縁膜５１４に
対し、ＡＢＨＦによるウェットエッチング、またはドラ
イエッチングにより行い、次に陽極酸化アルミニウム膜
５０８に対し、イオンミリング法で開孔を形成した。First, the interlayer insulating film 514, which is a silicon oxide film, was subjected to wet etching by ABHF or dry etching, and then an opening was formed in the anodized aluminum film 508 by an ion milling method.
【０１４７】ウェットエッチングの場合、エッチャント
であるＡＢＨＦは、酢酸と４０％フッ化アンモニウム
（ＮＨ4 Ｆ）と５０％フッ化水素酸（ＨＦ）を５０：５
０：１（体積比）で混合したものを用いた。ＡＢＨＦに
よって層間絶縁膜５１４をエッチングした時のエッチン
グ速度は３４００Å／分であった。こうして層間絶縁膜
を介してソース領域５１５、ドレイン領域５１６に至る
コンタクトホールが形成された。In the case of wet etching, the etchant ABHF is acetic acid, 40% ammonium fluoride (NH4 F) and 50% hydrofluoric acid (HF) at 50: 5.
A mixture of 0: 1 (volume ratio) was used. The etching rate when the interlayer insulating film 514 was etched by ABHF was 3400 Å / min. Thus, contact holes reaching the source region 515 and the drain region 516 through the interlayer insulating film were formed.
【０１４８】本実施例の薄膜トランジスタにおいては、
ゲイト絶縁膜５０４’がソース領域５１０、ドレイン領
域５１３上に延在していないが、該領域上にゲイト絶縁
膜が延在している場合、層間絶縁膜５１４のエッチング
終了と同時にソース領域５１０とドレイン領域５１３上
では（延在した）ゲイト絶縁膜のエッチングが始まる。
本実施例のゲイト絶縁膜に対し、前述のＡＢＨＦによっ
てエッチングした場合そのエッチング速度は、１７００
Å／分であった。一方、ゲイト部では層間絶縁膜エッチ
ング終了の時点で陽極酸化アルミニウム膜５０８の上部
が露出しておりＡＢＨＦにより３００〜６００Å程度エ
ッチング進行したが、それ以上進行しなかった。In the thin film transistor of this example,
Although the gate insulating film 504 ′ does not extend over the source region 510 and the drain region 513, but when the gate insulating film extends over the region, the gate insulating film 504 ′ and the source region 510 are formed simultaneously with the etching of the interlayer insulating film 514. Etching of the (extended) gate insulating film is started on the drain region 513.
When the gate insulating film of this embodiment is etched by ABHF, the etching rate is 1700.
It was Å / min. On the other hand, in the gate portion, the upper part of the anodized aluminum oxide film 508 was exposed at the time of finishing the etching of the interlayer insulating film and the etching proceeded by ABHF to about 300 to 600 Å, but it did not proceed any further.
【０１４９】ドライエッチングの場合、ここではＣＨＦ
3 を用いて、出力１０００Ｗにて行った。エッチング速
度は３００Å／ｍｉｎであった。In the case of dry etching, here, CHF is used.
3 was used and the output was 1000 W. The etching rate was 300Å / min.
【０１５０】次にイオンミリング法により陽極酸化アル
ミニムウム膜５０８に開孔を形成した。まずレジストを
除去し、新たにゲイト電極部のみ開孔したパターンを有
するレジストを設ける。次に、イオン飛翔方向に対して
垂直より３０°傾いた回転ターゲット上に基板を設置
し、圧力１．７×１０-4Ｔｏｒｒ、アルゴンガスを１０
ｓｃｃｍで流入させ、加速電圧６００ｅＶで、陽極酸化
アルミニウム膜５０８に対しイオンミリングを施した。
約１０分で、陽極酸化アルミニウム膜５０８に対し開孔
を設け、内部のアルミニウムを露呈させることができ
た。レジストを除去し、陽極酸化アルミニウム膜５０８
にコンタクトホールが形成された。Next, an opening was formed in the anodized aluminum film 508 by the ion milling method. First, the resist is removed, and a resist having a pattern in which only the gate electrode portion is opened is newly provided. Next, the substrate was placed on a rotating target tilted at 30 ° from the vertical with respect to the ion flight direction, the pressure was 1.7 × 10−4 Torr, and the argon gas was 10
The flow rate was set to sccm, and the anodic aluminum oxide film 508 was subjected to ion milling at an acceleration voltage of 600 eV.
In about 10 minutes, an opening was formed in the anodized aluminum film 508, and the aluminum inside could be exposed. The resist is removed, and the anodized aluminum film 508 is formed.
A contact hole was formed in the.
【０１５１】次に、画素電極５１８をＩＴＯ（酸化イン
ジューム・スズ）で形成した。さらに、アルミニウム配
線として電極５１５、５１６、５１７を、層間絶縁膜お
よび陽極酸化アルミニウム膜に形成されたコンタクトホ
ールを介してゲイト電極、ソース領域、ドレイン領域に
それぞれ接続するように形成した。さらに２００〜４０
０℃で水素アニールをおこなった。以上によって、薄膜
トランジスタが完成した。（図５（Ｆ））Next, the pixel electrode 518 was formed of ITO (indium tin oxide). Further, electrodes 515, 516, and 517 were formed as aluminum wirings so as to be connected to the gate electrode, the source region, and the drain region, respectively, through contact holes formed in the interlayer insulating film and the anodized aluminum film. Further 200-40
Hydrogen annealing was performed at 0 ° C. Through the above steps, the thin film transistor was completed. (Fig. 5 (F))
【０１５２】本実施例では、層間絶縁膜に設けたコンタ
クトホールと、陽極酸化アルミニウム膜に設けたコンタ
クトホールを、同一のマスク工程により、同一の大きさ
に設けたが、図７（Ａ）に示すように、異なるマスクを
用いて、陽極酸化アルミニウム膜に設けるコンタクトホ
ールの口径を、層間絶縁膜に設けるものより小さくなる
ようにし、層間絶縁膜のコンタクトホール開孔内に陽極
酸化アルミニウム膜の小さいコンタクトホールを設ける
構成としてもよい。このようにすることで、コンタクト
ホールが擬似的にテーパー形状となり、その結果コンタ
クトホール内に設けられるアルミニウム配線電極５１７
の断線等を防ぐことができ、ゲート電極との良好なコン
タクトが得られる。In this embodiment, the contact hole formed in the interlayer insulating film and the contact hole formed in the anodized aluminum film are formed in the same size by the same mask process. As shown, by using different masks, the diameter of the contact hole provided in the anodized aluminum film is made smaller than that provided in the interlayer insulating film, and the small size of the anodized aluminum film is provided in the contact hole opening of the interlayer insulating film. A contact hole may be provided. By doing so, the contact hole becomes pseudo tapered, and as a result, the aluminum wiring electrode 517 provided in the contact hole is formed.
Can be prevented, and good contact with the gate electrode can be obtained.
【０１５３】[0153]
【効果】本発明により、酸化珪素膜または窒化珪素膜下
の、陽極酸化アルミニウム膜を表面に有するアルミニウ
ムに対する、酸化珪素膜、窒化珪素膜および陽極酸化ア
ルミニウム膜をエッチング除去して形成されるコンタク
トホールを、極めて容易に制御性良く形成することが可
能となった。According to the present invention, a contact hole formed by etching and removing a silicon oxide film, a silicon nitride film and an anodized aluminum film with respect to aluminum having an anodized aluminum oxide film on the surface under a silicon oxide film or a silicon nitride film. Can be formed extremely easily and with good controllability.
【０１５４】また、本発明により、薄膜トランジスタに
おいては、ソース部とドレイン部では層間絶縁膜とゲイ
ト絶縁膜のエッチングを、ゲイト部では層間絶縁膜と陽
極酸化アルミニウムのエッチングを、１回のレジスト形
成工程で行なってコンタクトホールを形成することがで
きた。また、オーバーエッチ等の心配も極めて少なくな
り、容易にコンタクトホールを形成することができるよ
うになった。Further, according to the present invention, in the thin film transistor, the interlayer insulating film and the gate insulating film are etched in the source part and the drain part, and the interlayer insulating film and the anodized aluminum are etched in the gate part in one resist forming step. Then, the contact hole could be formed. In addition, the concern about over-etching is extremely reduced, and contact holes can be easily formed.
【０１５５】本発明方法は、液晶電気光学装置や、イメ
ージセンサ、集積回路等、微細な配線を有する回路に対
して幅広く応用できる。The method of the present invention can be widely applied to circuits having fine wirings such as liquid crystal electro-optical devices, image sensors, integrated circuits and the like.
【図１】 薄膜トランジスタの構造を示す。FIG. 1 shows a structure of a thin film transistor.
【図２】 ＡＢＨＦによる陽極酸化アルミニウム膜のエ
ッチング特性の一例を示す。FIG. 2 shows an example of etching characteristics of an anodized aluminum oxide film by ABHF.
【図３】 クロム燐酸溶液による陽極酸化アルミニウム
膜のエッチング特性の一例を示す。FIG. 3 shows an example of etching characteristics of an anodized aluminum film by a chromium phosphoric acid solution.
【図４】 実施例によって作製した微細配線の接続状態
を示す。FIG. 4 shows a connection state of fine wirings manufactured according to an example.
【図５】 実施例のＴＦＴの作製工程を示す。FIG. 5 shows a manufacturing process of a TFT of an example.
【図６】 実施例のＴＦＴの作製工程を示す。FIG. 6 shows a manufacturing process of a TFT of an example.
【図７】 実施例のＴＦＴの作製工程の他の例を示す。FIG. 7 shows another example of the manufacturing process of the TFT of the embodiment.
【図８】 従来のエッチング工程を示す。FIG. 8 shows a conventional etching process.
１０１・・・・基板 １０２・・・・第１の電極（アルミニウム） １０３・・・・陽極酸化アルミニウム １０４・・・・層間絶縁膜 １０５・・・・第２の電極 １０６・・・・第１の電極の上面 ３０１・・・・ソース部開孔 ３０２・・・・ドレイン部開孔 ３０３・・・・レジスト ３０４・・・・ゲイト部開孔 ４０１・・・・基板 ４０２・・・・下地膜 ４０３・・・・ソース部活性層 ４０４・・・・チャネル部活性層 ４０５・・・・ドレイン部活性層 ４０６・・・・ゲイト絶縁膜 ４０７・・・・ゲイト電極（アルミニウム） ４０８・・・・陽極酸化アルミニウム膜（バリア型） ４０９・・・・陽極酸化アルミニウム膜（ポーラス型） ４１０・・・・層間絶縁膜 ４１１・・・・ソース部接続電極 ４１２・・・・ドレイン部接続電極 ４１３、４１４・・・・オフセット領域 ４１５・・・・ゲイト部接続電極 ５００・・・・酸化アルミニウム膜 ５０１・・・・基板 ５０２・・・・下地酸化膜 ５０３・・・・島状領域 ５０４・・・・酸化珪素膜 ５０４・・・・ゲイト絶縁膜 ５０５・・・・ゲイト電極 ５０６・・・・マスク膜 ５０７・・・・多孔質型（ポーラス型）陽極酸化アルミ
ニウム膜 ５０８・・・・バリア型陽極酸化アルミニウム膜 ５１０・・・・低抵抗不純物領域（ソース領域） ５１３・・・・低抵抗不純物領域（ドレイン領域） ５１１、５１２・・・・高抵抗不純物領域 ５１４・・・・層間絶縁膜 ５１５、５１６、５１７・・・・電極 ５１８ 画素電極 ７０１ 基板 ７０２ 下地膜 ７０３ ゲイト電極部 ７０４ ゲイト電極 ７０５ ゲイト絶縁膜（陽極酸化アルミニウム） ７０６ ゲイト絶縁膜 ７０７ Ｉ型アモルファスシリコン膜 ７０８ 保護膜 ７０９ ｎ+アモルファスシリコン膜 ７１０ 画素電極 ７１１ ソース電極 ７１２ ドレイン電極 ７１３ ゲート配線電極101 ... Substrate 102 ... First electrode (aluminum) 103 ... Anodized aluminum 104 ... Interlayer insulating film 105 ... Second electrode 106 ... First Upper surface of electrode 301 ... Source opening 302 ... Drain opening 303 ... Resist 304 ... Gate opening 401 ... Substrate 402 ... Base film 403 ... Source active layer 404 ... Channel active layer 405 ... Drain active layer 406 ... Gate insulating film 407 ... Gate electrode (aluminum) 408 ... Anodic aluminum oxide film (barrier type) 409 ... Anodic aluminum oxide film (porous type) 410 ... Interlayer insulating film 411 ... Source portion connecting electrode 412 ... Drain portion connecting electrode 41 3, 414 ... Offset region 415 ... Gate connection electrode 500 ... Aluminum oxide film 501 ... Substrate 502 ... Base oxide film 503 ... Island region 504.・ ・ ・ Silicon oxide film 504 ・ ・ ・ Gate insulating film 505 ・ ・ ・ ・ Gate electrode 506 ・ ・ ・ ・ Mask film 507 ・ ・ ・ ・ ・ ・ Porous type anodic aluminum oxide film 508 ・ ・ ・ ・ ・ ・ Barrier -Type anodized aluminum film 510 ... Low resistance impurity region (source region) 513 ... Low resistance impurity region (drain region) 511, 512 ... High resistance impurity region 514 ... Interlayer insulating film 515, 516, 517 ... Electrode 518 Pixel electrode 701 Substrate 702 Base film 703 Gate electrode portion 704 Gate electrode 705 Gate insulating film (anodized aluminum film) Um) 706 Gate insulating film 707 I-type amorphous silicon film 708 Protective film 709 n+ amorphous silicon film 710 Pixel electrode 711 Source electrode 712 Drain electrode 713 Gate wiring electrode
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6222581AJPH07283166A (en) | 1994-02-20 | 1994-08-24 | How to make contact holes |
| KR1019950003503AKR100437295B1 (en) | 1994-02-20 | 1995-02-20 | Contact hole formation method in thin film transistor |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4644494 | 1994-02-20 | ||
| JP6-46444 | 1994-02-20 | ||
| JP6222581AJPH07283166A (en) | 1994-02-20 | 1994-08-24 | How to make contact holes |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006042721ADivisionJP4397899B2 (en) | 1994-02-20 | 2006-02-20 | Method for manufacturing semiconductor device |
| Publication Number | Publication Date |
|---|---|
| JPH07283166Atrue JPH07283166A (en) | 1995-10-27 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6222581AWithdrawnJPH07283166A (en) | 1994-02-20 | 1994-08-24 | How to make contact holes |
| Country | Link |
|---|---|
| JP (1) | JPH07283166A (en) |
| KR (1) | KR100437295B1 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016257A (en)* | 2000-06-28 | 2002-01-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| US7163854B2 (en) | 1996-11-07 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of a semiconductor device |
| JP2012163983A (en)* | 2012-05-11 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2022067695A (en)* | 2020-10-21 | 2022-05-09 | 住友電気工業株式会社 | Transistor |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030010180A (en)* | 2001-07-25 | 2003-02-05 | 김경진 | Cleaning solution of semiconductor device and method of cleaning using the same |
| KR20110108216A (en)* | 2010-03-26 | 2011-10-05 | 삼성전자주식회사 | 3D semiconductor device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3920471A (en)* | 1974-10-10 | 1975-11-18 | Teletype Corp | Prevention of aluminum etching during silox photoshaping |
| US4368220A (en)* | 1981-06-30 | 1983-01-11 | International Business Machines Corporation | Passivation of RIE patterned al-based alloy films by etching to remove contaminants and surface oxide followed by oxidation |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7163854B2 (en) | 1996-11-07 | 2007-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of a semiconductor device |
| US7470580B2 (en) | 1996-11-07 | 2008-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of a semiconductor device |
| JP2002016257A (en)* | 2000-06-28 | 2002-01-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2012163983A (en)* | 2012-05-11 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2022067695A (en)* | 2020-10-21 | 2022-05-09 | 住友電気工業株式会社 | Transistor |
| Publication number | Publication date |
|---|---|
| KR100437295B1 (en) | 2004-11-08 |
| KR950034847A (en) | 1995-12-28 |
| Publication | Publication Date | Title |
|---|---|---|
| JP3173760B2 (en) | Method for manufacturing semiconductor device | |
| US8283788B2 (en) | Method of fabricating semiconductor device | |
| EP0645802A2 (en) | Semiconductor device and method for manufacturing the same | |
| US6294476B1 (en) | Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough | |
| KR19990088504A (en) | Thin film transistor and manufacturing method thereof | |
| KR100305415B1 (en) | Etching material and etching method and electronic device manufacturing method | |
| JPH07135318A (en) | Fabrication of semiconductor device | |
| US5880038A (en) | Method for producing semiconductor device | |
| US5639344A (en) | Etching material and etching process | |
| US5849604A (en) | Method of manufacturing a semiconductor device | |
| JPH07283166A (en) | How to make contact holes | |
| JP4397899B2 (en) | Method for manufacturing semiconductor device | |
| JP3565993B2 (en) | Method for manufacturing semiconductor device | |
| JP3260975B2 (en) | Method for manufacturing semiconductor device | |
| JP2698724B2 (en) | Thin film transistor and method of manufacturing the same | |
| JP3394101B2 (en) | Method for manufacturing semiconductor device | |
| JP3392557B2 (en) | Processing method of aluminum wiring | |
| JP3531781B2 (en) | Method for manufacturing semiconductor device | |
| JPH09186101A (en) | Semiconductor device manufacturing method | |
| JPH07321337A (en) | Semiconductor integrated circuit and manufacture | |
| JP2002237595A (en) | Method for manufacturing thin film transistor | |
| JPH09199474A (en) | Manufacture of semiconductor device | |
| JP2759414B2 (en) | Method for manufacturing semiconductor device | |
| JP3358308B2 (en) | Method for manufacturing thin film transistor | |
| JPH0322551A (en) | Manufacture of semiconductor device |
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal | Free format text:JAPANESE INTERMEDIATE CODE: A131 Effective date:20060124 | |
| A761 | Written withdrawal of application | Free format text:JAPANESE INTERMEDIATE CODE: A761 Effective date:20060314 |