【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子楽器に関するものであり、更に詳しくは
外部からの音を電子楽器内の書き込み・読み出し可能な
記憶装置に記憶させ、この記憶装置からその記憶内容を
演奏操作に対応して読み出して楽音を発生させるように
した電子楽器に関するものである。Description: TECHNICAL FIELD The present invention relates to an electronic musical instrument, and more specifically, a sound from the outside is stored in a writable / readable storage device in the electronic musical instrument, and this storage device is used. The present invention relates to an electronic musical instrument in which the stored contents are read out in response to a performance operation to generate a musical tone.
特開昭４９−４４７３２号公報には、外部音サンプリン
グ方式の電子楽器が示されている。そこでは、アナログ
遅延回路からなるシリアルアクセス記憶回路に外部音信
号をアナログのまま記憶するようになっている。すなわ
ち、アナログ遅延回路の出力を入力側に帰還することに
より巡回型シフトレジスタと成し、これによりアナログ
波形信号をダイナミックに記憶する（シフトレジスタ内
で時々刻々と巡回させながら記憶する）ようにしてい
る。そのため、入力ゲート回路を介して外部音信号を取
り込むとき、遅延回路内に外部音サンプリング信号が一
通り書き込まれた時点で該ゲート回路をオフして取り込
みを終了しなければならない。そうしないと、既に書き
込まれた信号に対してその後に入力される外部音信号が
加算合成されてしまい、遅延回路に入力される信号がで
たらめになってしまうからである。そのために、遅延回
路の最終段の出力信号を信号検出回路で検出し、該遅延
回路の全段に信号が取り込まれたとき入力ゲート回路を
オフし、外部音信号の取り込みをストップするようにし
ている。Japanese Laid-Open Patent Publication No. 49-44732 discloses an electronic musical instrument of external sound sampling type. There, an external sound signal is stored as analog in a serial access storage circuit including an analog delay circuit. That is, the output of the analog delay circuit is fed back to the input side to form a cyclic shift register, which allows the analog waveform signal to be dynamically stored (stored while cyclically circulating in the shift register). There is. Therefore, when the external sound signal is taken in via the input gate circuit, the gate circuit must be turned off at the point in time when the external sound sampling signal is written in the delay circuit, and the end of the acquisition. If this is not done, the external sound signal that is input after that is added to the signal that has already been written, and the signal that is input to the delay circuit will be random. Therefore, the output signal of the final stage of the delay circuit is detected by the signal detection circuit, and when the signal is captured in all stages of the delay circuit, the input gate circuit is turned off and the capture of the external sound signal is stopped. There is.
一方、特開昭５２−１２１３１３号公報には、楽音のア
タックからディケイまでの全波形に関するディジタル波
形データを波形メモリに予め記憶しておき、これを押鍵
に対応して読み出すことにより楽音信号を発生すること
が示されている。On the other hand, in Japanese Unexamined Patent Publication No. 52-121313, digital waveform data relating to all waveforms from attack to decay of a musical tone is stored in advance in a waveform memory, and the tone signal is read out in correspondence with key depression. It has been shown to occur.
特開昭５３−６１３２２号公報には、波形メモリに楽音
の１周期波形を記憶し、該波形メモリから読み出す波形
に対してエンベロープ波形を乗算することにより楽音の
音量エンベロープを付与することが示されている。Japanese Patent Laid-Open No. 53-61322 discloses that a one-cycle waveform of a musical tone is stored in a waveform memory, and a waveform read from the waveform memory is multiplied by an envelope waveform to give a volume envelope of the musical tone. ing.
特開昭４９−４４７３２号公報に示された電子楽器にお
いては、アナログ遅延回路に波形信号を順次取り込み、
これを順次シフトして循環するようになっているので、
この遅延回路に対する信号の書き込みタイミングを格別
に制御する必要性がないものである。また、一旦記憶し
た波形信号を常にシフトし循環させて保持し、これを読
み出す場合は単にシフトクロック周波数を押圧鍵に対応
するものに設定するだけであるから、読み出しの際には
任意のサンプル点の信号が最初に出されてしまう。従っ
て、楽音の発音開始が必ずアタック部の最初になるとは
限らず、記憶した外部音の途中から発音されてしまうと
いう問題が生じる。また、アナログ遅延回路から出力し
た信号は単に押鍵操作に応じてゲート制御しているだけ
であるので、楽音の音量エンベロープの制御を自由に行
うことができない、という欠点があった。このように、
この特開昭４９−４４７３２号公報に示された電子楽器
は外部音サンプリング方式の電子楽器の初期のものであ
るため、実用化にあたっては大いに改善の余地があるも
のであった。In the electronic musical instrument disclosed in Japanese Patent Application Laid-Open No. 49-44732, waveform signals are sequentially captured in an analog delay circuit,
This is sequentially shifted and circulated, so
There is no need to specifically control the timing of writing a signal to this delay circuit. In addition, the waveform signal once stored is always shifted, circulated and held, and when this is read, the shift clock frequency is simply set to the one corresponding to the pressed key. Signal will be emitted first. Therefore, the pronunciation of the musical sound does not always start at the beginning of the attack portion, and a problem occurs in that the stored external sound is generated in the middle. Further, since the signal output from the analog delay circuit is simply gate-controlled in response to a key depression operation, there is a drawback in that the volume envelope of a musical sound cannot be freely controlled. in this way,
Since the electronic musical instrument disclosed in Japanese Patent Laid-Open No. 49-44732 is an early type of the electronic musical instrument of the external sound sampling system, there is much room for improvement in practical use.
一方、特開昭５２−１２１３１３号公報や特開昭５３−
６１３２２号公報においては、アドレス信号によってラ
ンダムアクセス可能な波形メモリを使用して楽音波形を
読み出すことが示されている。しかし、使用する波形メ
モリ自体は、読み出し専用メモリであり、外部音を自由
にサンプリングできるものではなかった。従って、上述
のような従来の外部音サンプリング方式の電子楽器にお
ける欠点を改善することについての示唆は何も与えられ
ていなかった。On the other hand, JP-A-52-121313 and JP-A-53-
Japanese Patent No. 61322 discloses that a tone waveform is read using a waveform memory that can be randomly accessed by an address signal. However, the waveform memory itself used is a read-only memory and cannot sample external sounds freely. Therefore, no suggestions have been given for improving the drawbacks of the conventional external sound sampling type electronic musical instrument as described above.
この発明は上述の点に鑑みなされたもので、種々の自然
楽器音と全く同様の高品質な楽音を発生することができ
るサンプリング方式の電子楽器において、音の立上がり
から正確に発音させることができるようにすることを目
的とすると共に、楽音の音量エンベロープ制御を自由に
行うことができるようにすることを目的とする。The present invention has been made in view of the above points, and in a sampling-type electronic musical instrument that can generate high-quality musical tones that are exactly the same as various natural musical instrument tones, it is possible to accurately produce the sound from the rising edge of the tone. In addition to the above, it is an object to freely control the volume envelope of a musical sound.
この発明の電子楽器は、書込みと読出しが可能なランダ
ムアクセスメモリからなる記憶手段と、外部から入力さ
れる音の信号を所定サンプリング周期でサンプリングす
ることにより複数周期からなるディジタル波形データを
得て、これを前記記憶手段の書込みデータ入力に供給す
る供給手段と、書込みを指示するための操作手段と、外
部から入力される前記音の立上がりを検出する立上がり
検出手段と、前記操作手段により書込みが指示されたと
き、前記立上がり検出手段により検出した前記音の立上
がりに同期して書込み用アドレス信号の発生を所定の開
始アドレスから開始し、前記ディジタル波形データをこ
のアドレス信号によって指定された前記記憶手段内のア
ドレスに順次書き込み、他方、楽音信号発生指令に対応
して読出し用アドレス信号の発生を前記開始アドレスか
ら開始し、このアドレス信号によって指定された前記記
憶手段内のアドレスから前記ディジタル波形データを順
次読み出すアドレス信号発生手段と、前記記憶手段から
読み出された波形データに基づき得られる楽音信号に対
して音量エンベロープを付与するエンベロープ付与手段
とを具えたことを特徴とするものである。The electronic musical instrument of the present invention obtains digital waveform data consisting of a plurality of cycles by sampling a signal of a sound inputted from the outside at a predetermined sampling cycle, and a storage means comprising a writable and readable random access memory, Supplying means for supplying this to the write data input of the storage means, operating means for instructing writing, rising detection means for detecting rising of the sound inputted from the outside, and writing instruction by the operating means. Then, the generation of the write address signal is started from a predetermined start address in synchronization with the rising edge of the sound detected by the rising edge detection means, and the digital waveform data is stored in the storage means specified by this address signal. Address sequentially, on the other hand, read address corresponding to the tone signal generation command. Address signal generating means for sequentially generating the digital signal from the start address and sequentially reading the digital waveform data from the address in the storage means designated by the address signal, and the waveform data read from the storage means. It is characterized in that it comprises an envelope giving means for giving a volume envelope to a musical tone signal obtained based on the above.
更に、第２の発明に係る電子楽器は、前記立上がり検出
手段に対する前記音の信号入力タイミングよりも前記記
憶手段に対する前記ディジタル波形データの供給タイミ
ングを所定時間遅らせる遅延手段を具えることを特徴と
するものである。Further, the electronic musical instrument according to the second aspect of the invention is characterized by comprising delay means for delaying the supply timing of the digital waveform data to the storage means by a predetermined time from the signal input timing of the sound to the rise detection means. It is a thing.
第１の発明によれば、アドレス信号発生手段は、操作手
段により書込みが指示されたとき直ちに書込み用アドレ
ス信号を発生して記憶手段への波形データの書込み動作
を行うのではなく、立上がり検出手段による外部音の立
上がり検出に同期して書込み用アドレス信号の発生を所
定の開始アドレスから開始する。従って、外部からサン
プリングした音の立上がりに同期して該音のディジタル
波形データが所定の開始アドレスから記憶手段に記憶さ
れる。また、アドレス信号発生手段は楽音信号発生指令
に対応して読出し用アドレス信号の発生を前記所定の開
始アドレスから開始し、このアドレス信号によって指定
された前記記憶手段内のアドレスから前記ディジタル波
形データを順次読み出す。その結果、楽音信号発生指令
に対応して直ちに音の立上り部分から正しく読出しが行
われることになり、楽音信号発生指令に対応して正しく
楽音信号を発生することができる。また、読み出された
波形データに基づき得られる楽音信号に対して音量エン
ベロープを付与するようにすることにより、外部音サン
プリング方式の電子楽器としての演奏性能を一層高める
ことができる。According to the first aspect of the invention, the address signal generating means does not immediately generate the write address signal to write the waveform data into the storage means when the writing is instructed by the operating means, but the rising edge detecting means. The generation of the write address signal is started from a predetermined start address in synchronization with the detection of the rise of the external sound. Therefore, the digital waveform data of the sound sampled from the outside is stored in the storage means from a predetermined start address in synchronization with the rising edge of the sound. Further, the address signal generating means starts the generation of the read address signal from the predetermined start address in response to the tone signal generating command, and outputs the digital waveform data from the address in the storage means designated by the address signal. Read sequentially. As a result, the correct reading is immediately performed from the rising portion of the sound corresponding to the musical tone signal generation command, and the musical tone signal can be correctly generated corresponding to the musical tone signal generation command. Further, by adding a volume envelope to the musical tone signal obtained based on the read waveform data, it is possible to further improve the performance performance as the electronic musical instrument of the external sound sampling system.
更に第２の発明によれば、遅延手段により、立上がり検
出手段に対する外部音の信号入力タイミングよりも記憶
手段に対するディジタル波形データの供給タイミングが
所定時間遅らされる。これにより、立上がり検出手段に
おける音の立上がり検出に要する時間を確保することが
でき、音の立上がり検出以前に、記憶手段に対してディ
ジタル波形データが供給されないようにすることができ
る。外部より入力された音のディジタル波形データを、
その先頭をカットすることなく、先頭から正確に記憶手
段に書き込むことができる。従って、立上がり検出の際
の回路動作等の時間遅れを考慮した書込みが行われるこ
とになり、その結果、楽音信号発生指令に対応して音の
立上り部分から正しく読出しが行われることになり、楽
音信号発生指令に対応して正しく楽音信号を発生するこ
とができる。Further, according to the second invention, the delay means delays the supply timing of the digital waveform data to the storage means by a predetermined time from the signal input timing of the external sound to the rise detection means. As a result, the time required for the rise detection means to detect the rise of the sound can be secured, and the digital waveform data can be prevented from being supplied to the storage means before the detection of the rise of the sound. Digital waveform data of the sound input from the outside,
It is possible to accurately write to the storage means from the beginning without cutting the beginning. Therefore, the writing is performed in consideration of the time delay such as the circuit operation at the time of the rise detection, and as a result, the correct reading is performed from the rising portion of the sound corresponding to the musical tone signal generation command. A musical tone signal can be correctly generated corresponding to the signal generation command.
以下、添付図面を参照してこの発明の一実施例につき詳
細に説明しよう。Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
第１図はこの発明に係る電子楽器の一実施例を示す概略
ブロック図であり、この電子楽器の機能は、記憶装置４
に外部からの楽器音を記憶させる楽器音書き込み動作と
この楽器音書き込み動作によって記憶装置４に記憶され
た楽器音を押下鍵に対応するレートで読み出して楽音を
発生する楽器音読み出し動作とに大別される。この楽器
音書き込み動作と楽器音読み出し動作とを制御する機能
を有する部分が制御回路７である。制御回路７には上記
した電子楽器の２つの機能を指定する機能指定スイッチ
ＳＷが付設されており、この機能指定スイッチＳＷの可
動接点Ｐを楽器音書き込み動作指定接点Ｗに設定すると
図示していないが制御回路７から電子楽器の各部分（書
き込み装置１や読み出し装置３等）に対し書き込み指定
信号ＷＳが出力され、電子楽器全体が楽器音書き込み動
作に備える。また、機能指定スイッチＳＷの可動接点Ｐ
を楽器音読み出し動作指定接点Ｒに設定すると制御回路
７から電子楽器の各部分に読み出し指定信号ＲＳが出力
され、電子楽器全体が楽器音読み出し動作に備える。ま
た、機能指定スイッチＳＷの可動接点Ｐを記憶内容保持
指定接点Ｋに設定すると図示していないが制御回路７か
ら電子楽器の記憶装置４に対し記憶内容保持信号ＫＳが
出力され、これにより記憶装置４は記憶している楽器音
を保持する。これは、後述する様に記憶装置４として複
数の書き込み読み出し可能なランダムアクセスメモリを
使用しているため、通常電子楽器のメインスイッチ（例
えば電源スイッチ）をオフにすると記憶装置４に記憶さ
れた内容が消滅してしまうことになる。この実施例では
この記憶内容の消滅を防止するため制御回路７の機能指
定スイッチＳＷに記憶内容保持指定接点Ｋを設け、電子
楽器のメインスイッチをオフにした場合でも記憶装置４
に記憶された楽器音を保持する様に構成されている。次
に楽器音書き込み動作と楽器音読み出し動作に分けて、
その概略を説明する。FIG. 1 is a schematic block diagram showing an embodiment of an electronic musical instrument according to the present invention.
A musical instrument sound writing operation for storing an external musical instrument sound and a musical instrument sound reading operation for generating a musical tone by reading out the musical instrument sound stored in the storage device 4 at a rate corresponding to the depressed key by the musical instrument sound writing operation. Be separated. The control circuit 7 has a function of controlling the musical instrument sound writing operation and the musical instrument sound reading operation. The control circuit 7 is provided with a function designating switch SW for designating the above-mentioned two functions of the electronic musical instrument. When the movable contact P of this function designating switch SW is set to the musical instrument sound writing operation designating contact W, it is not shown. The control circuit 7 outputs a write designation signal WS to each part of the electronic musical instrument (writing device 1, reading device 3, etc.), and the entire electronic musical instrument prepares for musical instrument sound writing operation. In addition, the movable contact P of the function designation switch SW
Is set to the musical instrument sound read operation designating contact R, a read designating signal RS is output from the control circuit 7 to each part of the electronic musical instrument, and the entire electronic musical instrument prepares for musical instrument sound reading operation. Further, when the movable contact P of the function designating switch SW is set to the storage content holding designation contact K, the storage content holding signal KS is output from the control circuit 7 to the storage device 4 of the electronic musical instrument, which is not shown, and thereby the storage device. 4 holds the stored musical instrument sound. Since a plurality of writable and readable random access memories are used as the storage device 4 as will be described later, contents stored in the storage device 4 are normally stored when the main switch (eg, power switch) of the electronic musical instrument is turned off. Will disappear. In this embodiment, in order to prevent the disappearance of the stored content, the function designating switch SW of the control circuit 7 is provided with a stored content retention designating contact K so that the storage device 4 can be operated even when the main switch of the electronic musical instrument is turned off.
It is configured to hold the instrument sounds stored in. Next, we divide into instrument sound writing operation and instrument sound reading operation,
The outline will be described.
楽器音書き込み動作 制御回路７に付設されている機能指定スイッチＳＷの可
動接点Ｐを楽器音書き込み動作指定接点Ｗに設定すると
前記した様に制御回路７から書き込み指定信号ＷＳが出
力され電子楽器は楽器音書き込み動作に備える。書き込
み装置１には、外部からの楽器音を入力するための楽器
音入力装置（例えば、マイクロホンや後述する実施例の
様にテープレコーダ等）が内蔵されており、この楽器音
入力装置に順に入力される複数の楽器音が適宜のディジ
タル信号の楽器音データＴＤ群にそれぞれ変換されて記
憶装置７に記憶される。尚、後述するとこの発明の実施
例では、記憶装置４は複数のランダムアクセスメモリで
構成されており、ディジタル信号に変換された１つの楽
器音データＴＤを書き込む場合のランダムアクセスメモ
リの指定は書き込み装置１が行い、更にその指定された
ランダムアクセスメモリにおけるアドレス指定に関して
は、読み出し装置３を併用している。即ち、前記した様
に読み出し装置３は書き込み動作指定信号ＷＳを受けて
書き込み動作に備えており、書き込み装置１において楽
器音書き込み動作が開始されると同時にその楽器音を書
き込むための一定速度のアドレス信号ＡＤを順次出力す
る様に構成されている。以上に述べた動作によって順次
複数の楽器音がディジタル信号化（ＴＤ群）されて記憶
装置４の各ランダムアクセスメモリに記憶される。Musical instrument sound writing operation When the movable contact P of the function designating switch SW attached to the control circuit 7 is set to the musical instrument sound writing operation designating contact W, the control circuit 7 outputs the writing designation signal WS as described above, and the electronic musical instrument is a musical instrument. Prepare for sound writing operation. The writing device 1 has a built-in musical instrument sound input device (for example, a microphone or a tape recorder as in the embodiment described later) for inputting an external musical instrument sound, and the musical instrument sound input device sequentially inputs the musical instrument sound input device. The plurality of musical instrument sounds are converted into musical instrument sound data TD groups of appropriate digital signals and stored in the storage device 7. In the embodiment of the present invention, which will be described later, the storage device 4 is composed of a plurality of random access memories, and when writing one musical instrument sound data TD converted into a digital signal, the designation of the random access memory is the writing device. 1 and uses the reading device 3 in combination for addressing in the designated random access memory. That is, as described above, the reading device 3 prepares for the writing operation in response to the writing operation designating signal WS, and at the same time when the writing operation of the musical instrument sound is started in the writing device 1, the address of a constant speed for writing the musical instrument sound. It is configured to sequentially output the signal AD. By the above-described operation, a plurality of musical instrument sounds are sequentially converted into digital signals (TD group) and stored in each random access memory of the storage device 4.
楽器音読み出し動作 制御回路７に付設されている機能指定スイッチＳＷの可
動接点Ｐを楽器音読み出し指定接点Ｒに設定すると、前
記した様に制御回路７から読み出し指定信号ＲＳが出力
され電子楽器は楽器音読み出し動作に備える。この状態
で演奏者が電子楽器の鍵盤部においてある鍵を押鍵する
と鍵盤回路２はその押下鍵に対応する１本の出力線に論
理値“１”を出力する。読み出し装置３は読み出し指定
信号ＲＳを受けて楽器音読み出し動作に備えており、押
下鍵に対応したアドレス信号ＡＤを順次出力する。後述
する実施例では、このアドレス信号ＡＤは記憶装置４を
構成している複数のランダムアクセスメモリのうち１つ
のランダムアクセスメモリを指定する機能を含んでお
り、この指定された１つのランダムアクセスメモリに記
憶されている楽器音データＴＤを押下鍵に対応するレー
トで楽音波形ＭＷとして読み出しキーヤ５に出力する。
キーヤ５は押鍵と同時に鍵盤回路２から出力されるキー
オン信号ＫＯＮを受けて、楽音波形ＭＷに適宜の音量エ
ンベロープを付与する機能を有している。ここで、キー
オン信号ＫＯＮとは鍵盤部においてある鍵が押鍵されて
いることを表わす信号である。従って、キーヤ５におい
て適宜の音量エンベロープが楽音波形ＭＷに付与され、
この楽音波形ＭＷがアンプ・スピーカ等から成るサウン
ドシステム６に入力され楽音として発音される。ここ
で、キーヤ５とサウンドシステム６が前記した楽音発生
装置を構成している。Musical Instrument Sound Reading Operation When the movable contact P of the function designating switch SW attached to the control circuit 7 is set to the musical instrument sound reading designated contact R, the reading designation signal RS is output from the control circuit 7 as described above, and the electronic musical instrument is a musical instrument. Prepare for sound read operation. When the performer presses a certain key on the keyboard section of the electronic musical instrument in this state, the keyboard circuit 2 outputs a logical value "1" to one output line corresponding to the pressed key. The reading device 3 receives the reading designation signal RS and prepares for the musical instrument sound reading operation, and sequentially outputs the address signal AD corresponding to the pressed key. In an embodiment described later, the address signal AD includes a function of designating one random access memory among a plurality of random access memories configuring the storage device 4, and the designated one random access memory is assigned to the random access memory. The stored musical instrument sound data TD is output to the read keyer 5 as a musical tone waveform MW at a rate corresponding to the pressed key.
The keyer 5 has a function of receiving a key-on signal KON output from the keyboard circuit 2 at the same time when a key is pressed and imparting an appropriate volume envelope to the tone waveform MW. Here, the key-on signal KON is a signal indicating that a certain key is pressed on the keyboard. Therefore, an appropriate volume envelope is added to the musical tone waveform MW by the keyer 5,
The musical tone waveform MW is input to the sound system 6 including an amplifier and a speaker, and is sounded as a musical tone. Here, the keyer 5 and the sound system 6 compose the musical sound generating device.
次に第２図に示す実施例によって、更にこの発明につい
て詳細に説明する。尚、この明細書に添付する図面で
は、アンド回路、オア回路、ナンド回路はそれぞれ第３
図(A)〜(C)に示す表示方法により表わされており、第３
図(A)〜(C)は各論理素子に信号ａ，ｂが入力されている
ことを示している。Next, the present invention will be described in more detail with reference to the embodiment shown in FIG. In the drawings attached to this specification, an AND circuit, an OR circuit, and a NAND circuit are each a third circuit.
It is represented by the display method shown in Figures (A) to (C).
Figures (A) to (C) show that the signals a and b are input to each logic element.
第２図に示す様に、書き込み装置１は、外部からの楽器
音を電子楽器に入力するための楽器音入力装置として２
つの再生ヘッド１Ｈ，２Ｈを有するテープレコーダ１０
１を設えている。テープレコーダ１０１の第１再生ヘッ
ド１Ｈの出力端子は増幅器１０５、低域フィルタ１０
６、全波整流器１０７、検波回路１０８をそれぞれ介し
て比較器１０９の入力端子Ｂに接続されている。比較器
１０９の入力端子Ａには可変直流電圧源Ｅが接続されて
おり、比較器１０９の出力端子は遅延回路１１０を介し
てワンショット１１１の入力端子に接続されている。ワ
ンショット１１１の出力端子は、一方においてアンド回
路１１２の入力側に接続され、他方において読み出し装
置３のオア回路３０７の入力側に接続されている。ここ
で、第２図ではワンショット１１１の出力するパルス信
号をＯＳとして表示している。アンド回路１１２の出力
端子はカウンタ１１４の計数入力端子Ｃｉに接続されて
おり、カウンタ１１４のリセット端子Ｒにはワンショッ
ト１１３の出力端子が接続されている。このワンショッ
ト１１３は制御回路７から出力される書き込み指令信号
ＷＳを受けてパルスを１つ出力する。カウンタ１１４の
各出力線は、一方においてデコーダ１１６の各入力端子
に接続されており、他方においてナンド回路１１５を介
してアンド回路１１２の入力側に接続されている。デコ
ーダ１１６の８ビット（８本）の出力線は記憶装置４の
セレクタ４０１の入力端子Ａに接続されている。As shown in FIG. 2, the writing device 1 serves as a musical instrument sound input device for inputting an external musical instrument sound to an electronic musical instrument.
Tape recorder 10 having one reproducing head 1H, 2H
1 is set. The output terminal of the first reproducing head 1H of the tape recorder 101 is an amplifier 105 and a low-pass filter 10.
6, the full-wave rectifier 107, and the detection circuit 108 are connected to the input terminal B of the comparator 109. The variable DC voltage source E is connected to the input terminal A of the comparator 109, and the output terminal of the comparator 109 is connected to the input terminal of the one-shot 111 via the delay circuit 110. The output terminal of the one-shot 111 is connected on one side to the input side of the AND circuit 112 and on the other side to the input side of the OR circuit 307 of the reading device 3. Here, in FIG. 2, the pulse signal output from the one-shot 111 is displayed as OS. The output terminal of the AND circuit 112 is connected to the count input terminal Ci of the counter 114, and the reset terminal R of the counter 114 is connected to the output terminal of the one-shot 113. The one-shot 113 receives the write command signal WS output from the control circuit 7 and outputs one pulse. Each output line of the counter 114 is connected to each input terminal of the decoder 116 on the one hand, and is connected to the input side of the AND circuit 112 via the NAND circuit 115 on the other hand. The 8-bit (8 lines) output line of the decoder 116 is connected to the input terminal A of the selector 401 of the memory device 4.
テープレコーダ１０１の第２再生ヘッド２Ｈの出力端子
は低域フィルタ１０２を介してサンプルホールド回路１
０３の入力側に接続されており、サンプルホールド回路
１０３の出力側はアナログ・ディジタル変換器（以後Ａ
／Ｄコンバータと称する。）１０４の入力側に接続され
ている。Ａ／Ｄコンバータ１０４の８ビットの出力線は
それぞれ記憶装置４の各ランダムアクセスメモリＲＡＭ
１〜ＲＡＭ８（以後、単にＲＡＭ１〜ＲＡＭ８と称す
る。）の各入力端子Ｔ５に接続されている。The output terminal of the second reproducing head 2H of the tape recorder 101 is connected to the sample hold circuit 1 via the low pass filter 102.
03 is connected to the input side of the sample hold circuit 103, and the output side of the sample hold circuit 103 is an analog-digital converter (hereinafter referred to as A
/ D converter. ) 104 connected to the input side. The 8-bit output line of the A / D converter 104 is the random access memory RAM of the storage device 4, respectively.
1 to RAM8 (hereinafter simply referred to as RAM1 to RAM8) are connected to input terminals T5.
以上が書き込み装置１の構成であるが、ここでテープレ
コーダ１０１の第１再生ヘッド１Ｈと第２再生ヘッド２
Ｈは０．５秒の時間差をもってテープＴＰの同一部分を
再生する様にテープ走行速度及び２つの再生ヘッド１
Ｈ，２Ｈの距離が設定されている。また、テープレコー
ダ１０１にセットされているテープＴＰには、第４図に
示す様に音高が、D0，F0，G0#，B0，D1，F1，G1#，B1の
所望の同一楽器音が互いに７秒以上の間隔をあけて録音
されている。更に、比較器１０９は入力端子Ａに入力さ
れている可変直流電圧源Ｅの出力電圧Ｖthと入力端子Ｂ
に入力される検波回路１０８の週力電圧ＶTDと比較し、
ＶTD＞Ｖthの場合に限って論理値“１”を出力する様に
構成されている。The above is the configuration of the writing device 1. Here, the first reproducing head 1H and the second reproducing head 2 of the tape recorder 101 are described.
H is a tape running speed and two reproducing heads 1 so that the same portion of the tape TP is reproduced with a time difference of 0.5 seconds.
The distances H and 2H are set. The tape TP set in the tape recorder 101 has pitches D0 , F0 , G0# , B0 , D1 , F1 , G1# , B as shown in FIG.One desired same instrument sound is recorded at intervals of 7 seconds or more from each other. Further, the comparator 109 outputs the output voltage Vth of the variable DC voltage source E input to the input terminal A and the input terminal B
The weekly voltage VTD of the detection circuit 108 input to
The logical value "1" is output only when VTD > Vth .
又、サンプルホールド回路１０３には後述するクロック
パルスφ10が入力されており、クロックパルスφ10のタ
イミングで低域通過フィルタ１０２の出力するアナログ
信号をサンプルホールドする。A clock pulse φ10 described later is input to the sample hold circuit 103, and the analog signal output from the low pass filter 102 is sampled and held at the timing of the clock pulse φ10 .
鍵盤回路２の各出力線は読み出し装置３のキーコード発
生回路３０１の入力側に接続されており、キーコード発
生回路３０１は第２図に示す様に押下鍵を表わす全体で
１２ビットのキーコードを出力し、その上位８ビットが
前記した記憶装置４のセレクタ４０１の入力端子Ｂに入
力されその下位４ビットがクロックセレクタ３０３の入
力端子Ａに入力されている。クロックセレクタ３０３に
は、クロック発生器３０２の出力するクロックパルスφ
Co,φCo#,φDo,φDo#がそれぞれ入力されており、更に
クロックセレクタ３０３の入力端子Ｆには書き込み指令
信号ＷＳが入力されている。クロックセレクタ３０３の
出力端子はリングカウンタ304 の計数入力端子Ｃｉに接
続されており、リングカウンタ３０４の出力端子ＯＰ１
はカウンタ３０５の計数入力端子Ｃｉに接続されてい
る。また、リングカウンタ３０４の出力端子ＯＰ２は、
図示しないが書き込み装置１のサンプルホールド回路１
０３及び記憶装置４の各ＲＡＭ１〜ＲＡＭ８の入力端子
Ｔ４とラッチ回路４０２に接続されている。（ここで、
第２図ではリングカウンタ３０４の出力端子ＯＰ１の出
力する信号をクロックパルスφ1,出力端子ＯＰ２の出力
する信号をクロックパルスφ10で示している。）カウン
タ３０５はその計数値を１７ビットの２進数として出力
し、各出力線は一方において記憶装置４のＲＡＭ１〜Ｒ
ＡＭ８の各アドレス信号入力端子Ｔ３にそれぞれ接続さ
れ、他方においてアンド回路３０６の入力側に接続され
ている。アンド回路３０６の出力側はＲＳ型フリップフ
ロップ３０８のセット端子Ｓに接続され、このフリップ
フロップ３０８のリセット端子Ｒには鍵盤回路２からの
キーオン信号ＫＯＮと書き込み装置１のワンショット１
１１のパルス信号ＯＳがオア回路３０７を介して入力さ
れている。このＲＳ型フリップフロップ３０８の出力端
子Ｑはカウンタ３０５のリセット端子Ｒに接続されてい
る。Each output line of the keyboard circuit 2 is connected to the input side of the key code generating circuit 301 of the reading device 3, and the key code generating circuit 301 represents a depressed key as shown in FIG. The upper 8 bits are input to the input terminal B of the selector 401 of the storage device 4 and the lower 4 bits thereof are input to the input terminal A of the clock selector 303. The clock selector 303 outputs a clock pulse φ output from the clock generator 302.
Co , φCo# , φDo , and φDo# are input respectively, and the write command signal WS is input to the input terminal F of the clock selector 303. The output terminal of the clock selector 303 is connected to the count input terminal Ci of the ring counter 304, and the output terminal OP1 of the ring counter 304.
Is connected to the count input terminal Ci of the counter 305. The output terminal OP2 of the ring counter 304 is
Although not shown, the sample and hold circuit 1 of the writing device 1
03 and the input terminals T4 of the RAM1 to RAM8 of the storage device 4 and the latch circuit 402. (here,
In FIG. 2, a signal output from the output terminal OP1 of the ring counter 304 is indicated by a clock pulse φ1 and a signal output by the output terminal OP2 is indicated by a clock pulse φ10 . The counter 305 outputs the count value as a 17-bit binary number, and each output line has one of the RAMs 1 to R of the storage device 4 on the one hand.
It is connected to each address signal input terminal T3 of AM8, and is connected to the input side of the AND circuit 306 on the other side. The output side of the AND circuit 306 is connected to the set terminal S of the RS flip-flop 308, and the key-on signal KON from the keyboard circuit 2 and the one-shot 1 of the writing device 1 are connected to the reset terminal R of the flip-flop 308.
Eleven pulse signals OS are input through the OR circuit 307. The output terminal Q of the RS flip-flop 308 is connected to the reset terminal R of the counter 305.
以上が読み出し装置３の構成であるが、ここで、クロッ
ク発生器３０２は音高Co，Co#，Do，Do#の本来ピッチの
２５６０倍の周波数のクロックパルスφCo,φCo#,φDo,
φD#を出力する機能を有している。また、クロックセレ
クタ３０３は楽器音書き込み動作時には書き込み指令信
号ＷＳを受けて上記したクロック発生器３０２の出力す
る４つのクロックパルスφCo,φCo#,φDo,φDo#からク
ロックパルスφDoを選択して出力し、また楽器音読み出
し動作時にはキーコード発生回路３０１の出力する１２
ビットのキーコードのうち下位４ビットの信号（クロッ
クセレクト信号）を入力端子Ａに受けて、この４ビット
の入力信号によって定められる１個のクロックパルスを
４つのクロックパルスφCo〜φDo#のなかから選択して
出力する。Above it is the configuration of the reading device 3, wherein the clock generator 302 pitchesC o, C o #, D o, D o # the original 2560 times the frequency of the pitch clock pulses phiCo, phiCo# , φDo ,
It has the function of outputting φD# . Further, the clock selector 303 receives the write command signal WS during the musical instrument sound writing operation and outputs the clock pulse φDo from the four clock pulses φCo , φCo# , φDo , φDo# output from the clock generator 302 described above. Selected and output, and output by the key code generation circuit 301 at the time of musical instrument sound reading operation 12
The lower 4-bit signal (clock select signal) of the bit key code is received at the input terminal A, and one clock pulse defined by the 4-bit input signal is converted into four clock pulses φCo to φDo# . Select from the output.
記憶装置４は、セレクタ４０１と８個のＲＡＭ１〜ＲＡ
Ｍ８とラッチ回路４０２、ディジタル・アナログ変換器
（以後Ｄ／Ａコンバータと略称する。）４０３で構成さ
れている。各ＲＡＭ１〜ＲＡＭ８の入力端子Ｔ２には書
き込み指令信号ＷＳ（論理値“１”）と読み出し指令信
号（論理値“０”）が制御回路７から入力されており、
この両指令信号ＷＳ，ＲＳに従って各ＲＡＭ１〜ＲＡＭ
８は書き込み動作と読み出し動作を行う様に構成されて
いる。更に、各ＲＡＭ１〜ＲＡＭ８の動作期間指定入力
端子Ｔ４には、読み出し装置３のリングカウンタ３０４
の出力端子ＯＰ２から出力されるクロックパルスφ10が
入力されており、各ＲＡＭ１〜ＲＡＭ８はこのクロック
パルスφ10の出力される期間に限って動作可能の状態に
なる様に構成されている。また、セレクタ４０１の８ビ
ット（８本）の出力線はそれぞれ対応する１個のＲＡＭ
（１〜８）の入力端子Ｔ１に接続されており、各ＲＡＭ
１〜ＲＡＭ８はその入力端子Ｔ１に論理値１が入力され
るとクロックパルスφ10が動作期間指定入力端子Ｔ４に
入力されているタイミングに限って動作状態になる様に
構成されている。即ち、ＲＡＭ１〜ＲＡＭ８は、その入
力端子Ｔ２に入力されている論理値（ＷＳ＝論理値
“１”、ＲＳ＝論理値“０”）に従って書き込み動作又
は読み出し動作が選択されるが、その実際の動作は入力
端子Ｔ１に論理値“１”が入力されたＲＡＭに限定さ
れ、更にその書き込み動作又は読み出し動作の動作期間
は動作期間指定入力端子Ｔ４にクロックパルスφ10が入
力されるタイミングに限定される。更に、前記した様に
書き込み装置１のＡ／Ｄコンバータ１０４の出力する８
ビットの楽器音ディジタルデータＴＤが各ＲＡＭ１〜Ｒ
ＡＭ８の入力端子Ｔ５に入力され、読み出し装置３のカ
ウンタ３０５の出力する１７ビットの計数値がアドレス
信号ＡＤとして各ＲＡＭ１〜ＲＡＭ８の入力端子Ｔ３に
入力されている。また、各ＲＡＭ１〜ＲＡＭ８の各出力
端子Ｔ６は８本の出力線（８ビット）で構成され、クロ
ックパルスφ10が入力されているラッチ回路４０２の入
力側に接続されている。ラッチ回路４０２の出力側はＤ
／Ａコンバータ４０３の入力側に接続されており、Ｄ／
Ａコンバータ403 の出力側はキーヤ５の電圧制御型増幅
器５０２の入力側に接続されている。The storage device 4 includes a selector 401 and eight RAMs 1 to RA.
It is composed of an M8, a latch circuit 402, and a digital-analog converter (hereinafter abbreviated as D / A converter) 403. A write command signal WS (logical value “1”) and a read command signal (logical value “0”) are input from the control circuit 7 to the input terminals T2 of the RAM1 to RAM8.
RAM1 to RAM according to both command signals WS and RS
8 is configured to perform a write operation and a read operation. Further, the ring counter 304 of the reading device 3 is connected to the operation period designation input terminal T4 of each of the RAM1 to RAM8.
The clock pulse φ10 output from the output terminal OP2 is input, and each of the RAM1 to RAM 8 is configured to be operable only during the period in which the clock pulse φ10 is output. Further, the 8-bit (8) output lines of the selector 401 correspond to the corresponding one RAM.
Each RAM is connected to the input terminals T1 of (1 to 8)
1 to RAM 8 are configured so that when a logical value 1 is input to the input terminal T1, the operation state is limited to the timing when the clock pulse φ10 is input to the operation period designation input terminal T4. That is, in the RAM1 to RAM8, the write operation or the read operation is selected according to the logical value (WS = logical value “1”, RS = logical value “0”) input to the input terminal T2, but the actual operation is selected. The operation is limited to the RAM in which the logical value “1” is input to the input terminal T1, and the operation period of the write operation or the read operation is further limited to the timing when the clock pulse φ10 is input to the operation period designation input terminal T4. It Further, as described above, the output of the A / D converter 104 of the writing device 1 is 8
Bit musical instrument sound digital data TD is stored in each of RAM1 to R
The 17-bit count value output from the counter 305 of the reading device 3 is input to the input terminal T5 of the AM8, and is input to the input terminal T3 of each of the RAM1 to RAM8 as the address signal AD. Further, the output terminal T6 of each RAM1~RAM8 consists of eight output lines (8 bits), is connected to the input side of the latch circuit 402 is the clock pulse phi10 are inputted. The output side of the latch circuit 402 is D
Connected to the input side of the / A converter 403, and
The output side of the A converter 403 is connected to the input side of the voltage controlled amplifier 502 of the keyer 5.
以上が記憶装置４の構成と各ＲＡＭ１〜ＲＡＭ８の機能
の概略であるが、更にここでラッチ回路４０２はクロッ
クパルスφ10のタイミングで入力される信号をラッチす
る様に構成されている。The above is the outline of the configuration of the storage device 4 and the functions of the RAM1 to RAM8. Here, the latch circuit 402 is configured to latch the signal input at the timing of the clock pulse φ10 .
また、キーヤ５は電圧制御型増幅器５０２とこれに制御
用電圧を出力するエンベロープ波形発生器５０１と電圧
制御型増幅器５０２の出力側に設けられた低域通過フィ
ルタ５０３で構成されている。The keyer 5 is composed of a voltage-controlled amplifier 502, an envelope waveform generator 501 that outputs a control voltage to the voltage-controlled amplifier 502, and a low-pass filter 503 provided on the output side of the voltage-controlled amplifier 502.
低域通過フィルタ５０３の出力側はアンプ・スピーカ等
から成るサウンド・システム６に接続されている。The output side of the low-pass filter 503 is connected to the sound system 6 including an amplifier and a speaker.
また、制御回路７は、その機能指定スイッチＳＷを書き
込み指令接点Ｗに設定すると書き込み指令信号ＷＳとし
て論理値“１”を出力し、機能指定スイッチＳＷを読み
出し指令接点Ｒに設定すると読み出し指令信号ＲＳとし
て論理値“０”を出力する様に構成されている。Further, the control circuit 7 outputs a logical value "1" as the write command signal WS when the function designating switch SW is set to the write command contact W, and the read command signal RS when the function designating switch SW is set to the read command contact R. Is configured to output a logical value "0".
以上の構成を有するこの実施例の動作を楽器音書き込み
動作と楽器音読み出し動作に分けて詳細に説明する。The operation of this embodiment having the above configuration will be described in detail by dividing it into a musical instrument sound writing operation and a musical instrument sound reading operation.
楽器音書き込み動作 楽器音書き込み動作を行なう場合には、先ず第４図に示
す様に、音高D0，F0，G0#，B0，D1，F1，G1#，B1の所望
の楽器音を互いに７秒以上の間隔をあけて録音したテー
プＴＰを書き込み装置１のテープレコーダ１０１にセッ
トする。次に、制御回路７の機能指定スイッチＳＷを楽
器音書き込み動作指定接点Ｗに設定する。これによっ
て、制御回路７から書き込み指令信号ＷＳとして論理値
“１”が出力される。この書き込み指令信号ＷＳ（論理
値“１”）は、書き込み装置１のワンショット１１３の
トリガ端子及び読み出し装置３のクロックセレクタ３０
３及び記憶装置４のセレクタ401 のセレクト指令端子Ｓ
と各ＲＡＭ１〜ＲＡＭ８の入力端子Ｔ２に入力され、各
部分は楽器音書き込み動作に備える。Musical Instrument Sound Writing Operation When performing musical instrument sound writing operation, first, as shown in FIG. 4, pitches D0 , F0 , G0# , B0 , D1 , F1 , G1# , B1 The tape TP in which the desired musical instrument sounds are recorded at intervals of 7 seconds or more is set in the tape recorder 101 of the writing apparatus 1. Next, the function designating switch SW of the control circuit 7 is set to the musical instrument sound writing operation designating contact W. As a result, the control circuit 7 outputs the logical value "1" as the write command signal WS. The write command signal WS (logical value “1”) is applied to the trigger terminal of the one-shot 113 of the writing device 1 and the clock selector 30 of the reading device 3.
3 and the select command terminal S of the selector 401 of the storage device 4
Is input to the input terminal T2 of each of the RAM1 to RAM8, and each part prepares for musical instrument sound writing operation.
即ち、書き込み装置１のワンショット１１３は書き込み
指令信号ＷＳを受けてパルスを１つ出力し、カウンタ１
１４はそのリセット端子Ｒにこのパルスを受けてその内
容を全て“０”の状態にリセットする。That is, the one-shot 113 of the writing device 1 receives the write command signal WS and outputs one pulse, and the counter 1
14 receives this pulse at its reset terminal R and resets all its contents to the state of "0".
また、読み出し装置３のクロックセレクタ303 は入力端
子Ｆに書き込み指令信号ＷＳを受けて、クロック発生器
３０２の出力する４つのクロックパルスφCo,φCo#,φ
Do,φDo#からクロックパルスφDoを選択して出力パルス
φsとして出力する。即ち、クロックセレクタ３０３は
第７図に示す構成を有しており、入力端子Ｆに書き込み
指令信号ＷＳ（論理値“１”）が入力されると、この論
理値“１”がインバータ３６で論理値“０”に反転され
た後アンド回路３１〜３４に入力される。従って、アン
ド回路３１〜３４は全て遮断状態になる。アンド回路３
５には、上記書き込み指定信号ＷＳ（論理値“１”）が
直接入力されるため、アンド回路３５においてアンド条
件が成立してアンド回路３５は導通状態になる。従っ
て、クロックセレクタ３０３は、アンド回路３５に入力
されているクロック発生器３０２の出力するパルスφDo
を出力パルスφsとしてアンド回路35とオア回路37を介
して出力する。この出力パルスφs(φDo)がリングカウ
ンタ３０４の計数入力端子Ｃｉに入力される。ここで、
リングカウンタ３０４は１０のステージを有するリング
カウンタで構成されており、出力端子ＯＰ１からは第１
ステージの内容が出力され、出力端子ＯＰ２からは第１
０ステージの内容が出力される様に構成されている。即
ち、リングカウンタ３０４はその入力端子Ｃｉに入力さ
れる出力パルスφs(φDo)を第８図に示す様に各ステー
ジで１／10分周して出力する機能を有しており、出力端
子ＯＰ１とＯＰ２から第８図に示すタイミングでそれぞ
れクロックパルスφ1とφ10を出力する様に構成されて
いる。このうちクロックパルスφ10は書き込み装置１の
サンプルホールド回路１０３及び記憶装置４の各ＲＡＭ
１〜ＲＡＭ８の入力端子Ｔ４とラッチ回路４０２にそれ
ぞれ順次入力される。Further, the clock selector 303 of the reading device 3 receives the write command signal WS at the input terminal F and receives the four clock pulses φCo , φCo# , φ output from the clock generator 302.
Select clock pulse φDo fromDo , φDo# and output as output pulse φs . That is, the clock selector 303 has the configuration shown in FIG. 7, and when the write command signal WS (logical value “1”) is input to the input terminal F, this logical value “1” is logically converted by the inverter 36. After being inverted to the value “0”, it is input to the AND circuits 31 to 34. Therefore, the AND circuits 31 to 34 are all cut off. AND circuit 3
Since the write designation signal WS (logical value “1”) is directly input to 5, the AND circuit 35 satisfies the AND condition, and the AND circuit 35 becomes conductive. Therefore, the clock selector 303 outputs the pulse φDo output from the clock generator 302 input to the AND circuit 35.
Is output as an output pulse φs via the AND circuit 35 and the OR circuit 37. This output pulse φs (φDo ) is input to the count input terminal Ci of the ring counter 304. here,
The ring counter 304 is composed of a ring counter having 10 stages, and the first from the output terminal OP1.
The contents of the stage are output, and the first from the output terminal OP2.
The contents of stage 0 are output. That is, the ring counter 304 has a function of dividing the output pulse φs (φDo ) input to its input terminal Ci by 1/10 in each stage as shown in FIG. The output terminals OP1 and OP2 are configured to output clock pulses φ1 and φ10 , respectively, at the timings shown in FIG. Of these, the clock pulse φ10 is the sample hold circuit 103 of the writing device 1 and each RAM of the storage device 4.
1 to the input terminal T4 of the RAM 8 and the latch circuit 402, respectively.
記憶装置４のセレクタ４０１はセレクト指定入力端子Ｓ
に書き込み指令信号ＷＳを受けて入力端子Ａに入力され
る信号を出力する様にセットされる。The selector 401 of the storage device 4 has a select designation input terminal S
Is set so that it receives the write command signal WS and outputs the signal input to the input terminal A.
また、記憶装置４の各ＲＡＭ１〜ＲＡＭ８は入力端子Ｔ
２に書き込み指令信号ＷＳを受けて書き込み可能の状態
にセットされる。Further, each of the RAM1 to RAM8 of the storage device 4 has an input terminal T
2 receives the write command signal WS and is set to the writable state.
次に、テープレコーダ１０１を作動させると、前記した
様にその再生ヘッド１Ｈ，２ＨはテープＴＰの同一部分
を０．５秒の時間差をもって再生する。従って、第１再
生ヘッド１Ｈの出力する第１アナログ再生信号と第２再
生ヘッド２Ｈの出力する第２アナログ再生信号とは第５
図(A)、(E)にそれぞれ示す様に０．５秒の時間差をもっ
て出力される。ここではテープＴＰに録音されている音
高D0の楽器音の書き込み動作について、主に説明する
が、他の楽器音（音高Ｆ0,…Ｂ１）の場合も全く同様の
動作によって書き込まれる。即ち、第１再生ヘッド１Ｈ
の出力する第１アナログ再生信号は増幅器１０５によっ
て適宜に増幅（例えば、 1000 倍程度）され、低域通過
フィルタ１０６によって高調波成分（例えば周波数４
KHz以上）が除去された後、全波整流器１０７に入力さ
れる。全波整流器１０７は低域通過フィルタ１０６の出
力する第１アナログ再生信号を全波整流して検波回路10
8 に出力する。全波整流器１０７の出力電流は、第６図
に示す様に検波回路１０８においてダイオード１１を介
してコンデンサ１２を徐々に放電する。従ってコンデン
サ１２の端子ａの電圧ＶTDは徐々に上昇する。Next, when the tape recorder 101 is operated, the reproducing heads 1H and 2H reproduce the same portion of the tape TP with a time difference of 0.5 seconds as described above. Therefore, the first analog reproduction signal output from the first reproduction head 1H and the second analog reproduction signal output from the second reproduction head 2H are the fifth.
As shown in Figures (A) and (E), the output is made with a time difference of 0.5 seconds. Here, the writing operation of the musical instrument sound of the pitch D0 recorded on the tape TP will be mainly described, but the writing operation of other musical instrument sounds (pitch F0 , ... B1 ) is performed by the same operation. Be done. That is, the first reproducing head 1H
The first analog reproduction signal output by the amplifier is appropriately amplified (for example, about 1000 times) by the amplifier 105, and the harmonic component (for example, the frequency 4
(KHz or more) is removed and then input to the full-wave rectifier 107. The full-wave rectifier 107 full-wave rectifies the first analog reproduction signal output from the low-pass filter 106 and detects the detection circuit 10.
Output to 8. The output current of the full-wave rectifier 107 gradually discharges the capacitor 12 via the diode 11 in the detection circuit 108 as shown in FIG. Therefore, the voltage VTD at the terminal a of the capacitor 12 gradually rises.
この出力電圧ＶTDは比較器１０９の入力端子Ｂに印加さ
れており、更に前記した様に比較器109 の入力端子Ａに
は可変直流電圧源Ｅの出力電圧Ｖthが印加されている。
比較器１０９は前記した様に入力端子Ａ，Ｂに印加され
ている両電圧ＶTD，ＶthがＶTD＞Ｖthの状態になると論
理値“１”を出力するように構成されている。ここで、
テープレコーダ１０１の第１再生ヘッド１Ｈが第１の楽
器音（Ｄ0）の再生を開始してから、検波回路108の出力
電圧ＶTDが可変直流電圧Ｅの出力電圧Ｖthよりも大きく
なり比較器１０９が論理値“１”を出力するまでに要す
る時間Ｔ１(第５図参照)は通常非常に短い。遅延回路１
０９は、比較器１０９の出力する論理値“１”を受け時
間Ｔ２だけ遅延してこの論理値“１”を出力する様に構
成されており、更に、第５図に示す様に時間Ｔ１と時間
T2の和が正確に０５秒になる様に遅延回路１１０の遅延
時間が設定されている。This output voltage VTD is applied to the input terminal B of the comparator 109, and as described above, the output voltage Vth of the variable DC voltage source E is applied to the input terminal A of the comparator 109.
As described above, the comparator 109 is configured to output a logical value "1" when both voltages VTD and Vth applied to the input terminals A and B are in a state of VTD > Vth . here,
After the first reproducing head 1H of the tape recorder 101 starts reproducing the first musical instrument sound (D0 ), the output voltage VTD of the detection circuit 108 becomes larger than the output voltage Vth of the variable DC voltage E and the comparison is made. The time T1 (see FIG. 5) required for the device 109 to output the logical value "1" is usually very short. Delay circuit 1
09 is configured to receive the logical value "1" output from the comparator 109 and delay the output by the time T2 to output the logical value "1". Further, as shown in FIG. time
The delay time of the delay circuit 110 is set so that the sum of T2 is exactly 05 seconds.
ワンショット１１１は、第５図(D)に示す様に遅延回路
１１０の出力する論理値“１”を受けて、パルス幅が７
秒のパルス信号ＯＳを１つ発生する様に構成されてい
る。上記した様に、時間Ｔ１と時間Ｔ２の和が０．５秒
になる様に遅延回路１１の遅延時間が設定されているた
め、パルス信号ＯＳの発生は第１アナログ再生信号が出
力され始めてから正確に０．５秒経過した後に生じる。
また、前記した様に、テープレコーダ１０１の第２再生
ヘッドはテープＴＰの同一部分を第１再生ヘッド1Hの再
生動作よりも０．５秒遅延して再生する様に構成されて
いるため、第５図に示す様にパルス信号ＯＳの発生と同
時に第２再生ヘッドが第２アナログ再生信号の出力を開
始する。このパルス信号OSは、一方においてアンド回路
１２に入力され他方において読み出し装置３のオア回路
３０７に入力されている。この時、前記した様に書き込
み装置１のカウンタ１１４は、楽器音書き込み動作に備
えてリセット（ワンショット１１３が、書き込み指令信
号ＷＳを受けてパルスを１つ発生し、これによってカウ
ンタ１１４がリセットされる。）されており、その内容
が全て“０”の状態に保持されている。従って、カウン
タ１１４の各出力線は論理値“０”を出力しており、ナ
ンド回路115 は論理値“１”を出力している。従って、
この時アンド回路１１２のアンド条件が成立して、アン
ド回路１１２はワンショット１１１の出力するパルス信
号ＯＳを受けて７秒間論理値“１”を出力する。カウン
タ１１４はこの論理値“１”を計数し、その内容を計数
値０から計数値１に変化させる。デコーダ１１６はこの
計数値１を受けてこれをデコードし、８本の出力線のう
ちの第１番目の出力線に限って論理値“１”を出力す
る。The one-shot 111 receives the logical value “1” output from the delay circuit 110 as shown in FIG.
It is configured to generate one second pulse signal OS. As described above, since the delay time of the delay circuit 11 is set so that the sum of the time T1 and the time T2 becomes 0.5 seconds, the pulse signal OS is generated after the first analog reproduction signal starts to be output. It occurs after exactly 0.5 seconds.
In addition, as described above, the second reproducing head of the tape recorder 101 is configured to reproduce the same portion of the tape TP 0.5 seconds later than the reproducing operation of the first reproducing head 1H. As shown in FIG. 5, the second reproducing head starts outputting the second analog reproducing signal at the same time when the pulse signal OS is generated. This pulse signal OS is input to the AND circuit 12 on the one hand and to the OR circuit 307 of the reading device 3 on the other hand. At this time, as described above, the counter 114 of the writing apparatus 1 is reset in preparation for the musical instrument sound writing operation (the one-shot 113 receives the write command signal WS and generates one pulse, whereby the counter 114 is reset. The contents are all held in the state of "0". Therefore, each output line of the counter 114 outputs a logical value "0", and the NAND circuit 115 outputs a logical value "1". Therefore,
At this time, the AND condition of the AND circuit 112 is satisfied, and the AND circuit 112 receives the pulse signal OS output from the one shot 111 and outputs the logical value "1" for 7 seconds. The counter 114 counts this logical value "1" and changes the content from the count value 0 to the count value 1. The decoder 116 receives the count value 1 and decodes it, and outputs the logical value "1" only to the first output line of the eight output lines.
デコーダ１１６の８本の出力線は記憶装置４のセレクタ
４０１の入力端子Ａに接続されており、セレクタ４０１
は前記した様に書き込み指令信号ＷＳを受けて入力端子
Ａに入力された信号を出力する様にセットされている。
従って、セレクタ４０１は８本の出力線のうち第１番目
の出力線に限って論理値“１”を出力し、この第１番目
の出力線はＲＡＭ１の入力端子Ｔ１に入力されているた
め、ＲＡＭ１が動作可能の状態にセットされる。以上の
動作によって楽器音（Ｄ0）を書き込む場所として記憶
装置４のＲＡＭ１が指定された訳である。The eight output lines of the decoder 116 are connected to the input terminal A of the selector 401 of the storage device 4, and the selector 401
Is set to receive the write command signal WS and output the signal input to the input terminal A as described above.
Therefore, the selector 401 outputs the logical value "1" only to the first output line of the eight output lines, and since the first output line is input to the input terminal T1 of the RAM1, RAM1 is set to the operable state. With the above operation, the RAM 1 of the storage device 4 is designated as the place to write the musical instrument sound (D0).
書き込み装置１のワンショット１１１から出力されるパ
ルス信号ＯＳは、前記した様に他方において読み出し装
置３のオア回路３０７を介してＲＳ型フリップフロップ
３０８のリセット端子Ｒに入力される。従って、ＲＳ型
フリップフロップ３０８は出力端子Ｑから論理値“０”
を出力し、これがカウンタ３０５のリセット端子Ｒに入
力される。従って、カウンタ３０５はこの時点でリセッ
ト状態が解除される。The pulse signal OS output from the one-shot 111 of the writing device 1 is input to the reset terminal R of the RS flip-flop 308 via the OR circuit 307 of the reading device 3 on the other side as described above. Therefore, the RS flip-flop 308 outputs a logical value "0" from the output terminal Q.
Is output, and this is input to the reset terminal R of the counter 305. Therefore, the counter 305 is released from the reset state at this point.
前記した様に、クロックセレクタ３０３は書き込み指令
信号ＷＳを受けてクロックパルスφDoを出力パルスφs
として選択して出力している。この出力パルスφ
s(φDo)がリングカウンタ３０４を介して、第８図に示
す様にこの出力パルスφs(φDo)を1/10分周したクロッ
クパルスφ1がカウンタ305の計数入力端子Ｃｉに入力さ
れている。これによって、カウンタ３０５は計数値０か
ら出力パルスφs(φDo)の計数を開始し、この計数値が
１７ビットのアドレス信号ＡＤとして順次記憶装置４内
のＲＡＭ１〜ＲＡＭ８の入力端子Ｔ３に入力される。こ
れによって、記憶装置４のＲＡＭ１〜ＲＡＭ８に楽器音
(D0)を書き込むためのアドレス信号ＡＤが発生される訳
であるが、前記した様に楽器音(D0)を書き込む場所とし
てＲＡＭ１が指定されているためこのアドレス信号ＡＤ
に従ってＲＡＭ１に楽器音(D0)が書き込まれる。As described above, the clock selector 303 receives the write command signal WS and outputs the clock pulse φDo to the output pulse φs.
Is selected and output. This output pulse φ
s (φDo ) passes through the ring counter 304 and a clock pulse φ1 obtained by dividing this output pulse φs (φDo ) by 1/10 is applied to the count input terminal Ci of the counter 305 as shown in FIG. It has been entered. As a result, the counter 305 starts counting output pulses φs (φDo ) from the count value 0, and this count value is sequentially input to the input terminals T3 of the RAM1 to RAM8 in the memory device 4 as the 17-bit address signal AD. To be done. As a result, the instrument sounds are stored in the RAM 1 to RAM 8 of the storage device 4.
Although the address signal AD for writing (D0 ) is generated, as described above, since the RAM 1 is designated as the place for writing the instrument sound (D0 ), this address signal AD is generated.
Then, the musical instrument sound (D0 ) is written in the RAM 1.
即ち、書き込み装置１のテープレコーダ１０１の第２再
生ヘッド２Ｈから出力される第２アナログ再生信号（第
５図に示す様に第１再生ヘッド１Ｈの出力するアナログ
再生信号よりも０．５秒遅れて出力される。）は、低域
通過フィルタ１０２によって高調波成分（例えば周波数
４KHz 以上の高調波成分）が除去された後、サンプルホ
ールド回路１０３に入力される。サンプルホールド回路
１０３は読み出し装置３内のリングカウンタ304 内の出
力端子ＯＰ２から出力されるクロックパルスφ10（第８
図参照）のタイミングで順次この第２アナログ再生信号
をサンプルホールドする。サンプル回路１０３の出力す
る第２アナログ再生信号のサンプル値はＡ／Ｄコンバー
タ１０４で８ビットの楽器音ディジタルデータＴＤに変
換された後、記憶装置４の各ＲＡＭ１〜ＲＡＭ８の入力
端子Ｔ５に入力される。これによって、楽器音ディジタ
ルデータＴＤはクロックパルスφ10のタイミングでＲＡ
Ｍ１に順次記憶されるのである。That is, the second analog reproduction signal output from the second reproduction head 2H of the tape recorder 101 of the writing device 1 (0.5 seconds behind the analog reproduction signal output from the first reproduction head 1H as shown in FIG. 5). Is output from the low-pass filter 102 after its harmonic components (for example, harmonic components with a frequency of 4 kHz or higher) are removed by the low-pass filter 102. The sample hold circuit 103 outputs the clock pulse φ10 (8th pulse) output from the output terminal OP2 in the ring counter 304 in the reading device 3.
The second analog reproduction signal is sequentially sampled and held at the timing (see the drawing). The sample value of the second analog reproduction signal output from the sample circuit 103 is converted into 8-bit musical instrument sound digital data TD by the A / D converter 104, and then input to the input terminals T5 of the RAM1 to RAM8 of the storage device 4. It As a result, the musical instrument sound digital data TD is RA at the timing of the clock pulse φ10.
It is sequentially stored in M1.
以上の説明から明らかな様にこの発明の電子楽器の楽器
音書き込み動作は次の様なものである。即ち、テープレ
コーダ１０１の第１再生ヘッド1Hの出力する第１アナロ
グ再生信号の立上り部分を処理して第１アナログ再生信
号から０．５秒経過した後にパルス幅７秒のパルス信号
ＯＳを形成する。このパルス信号ＯＳの発生によって記
憶装置４内のＲＡＭ１を楽器音(D0)を記憶させるメモリ
として指定し、更にこのパルス信号ＯＳの発生と同期し
てＲＡＭ１〜ＲＡＭ８にアドレス信号ＡＤを発生させ
る。更に、第１アナログ発生信号の発生からパルス信号
ＯＳと同様に０．５秒経過した後にテープレコーダ１０
１の第２再生ヘッド2Hから楽器音(D0)の第２アナログ再
生信号を発生させ、これをサンプルホールド回路１０３
においてクロックパルスφ10のタイミングで順次サンプ
リングホールドする。このサンプルホールド値がA/D コ
ンバータ１０４によって楽器音ディジタルデータＴＤに
変換された後、ＲＡＭ１〜ＲＡＭ８の入力端子Ｔ５に順
次入力される。従って、ＲＡＭ１の各アドレスにこの楽
器音ディジタルデータＴＤがＲＡＭ１の入力端子Ｔ４に
入力されているクロックパルスφ10のタイミングで順次
記憶される。次に第９図に示すタイミングチャートによ
って、上記した楽器音ディジタルデータＴＤの書き込み
のタイミングについて詳細に説明する。As is clear from the above description, the musical instrument sound writing operation of the electronic musical instrument of the present invention is as follows. That is, the rising portion of the first analog reproduction signal output from the first reproduction head 1H of the tape recorder 101 is processed to form a pulse signal OS having a pulse width of 7 seconds after 0.5 second has elapsed from the first analog reproduction signal. . By the generation of the pulse signal OS, the RAM1 in the storage device 4 is designated as a memory for storing the musical instrument sound (D0 ), and the address signals AD are generated in the RAM1 to RAM8 in synchronization with the generation of the pulse signal OS. Furthermore, after 0.5 seconds elapses from the generation of the first analog generation signal as in the case of the pulse signal OS, the tape recorder 10
A second analog reproduction signal of a musical instrument sound (D0 ) is generated from the second reproduction head 2H of No. 1 and this is held by the sample hold circuit 103.
At, the sampling and holding are sequentially performed at the timing of the clock pulse φ10 . This sample hold value is converted into musical instrument sound digital data TD by the A / D converter 104, and then sequentially input to the input terminals T5 of the RAM1 to RAM8. Therefore, the musical instrument sound digital data TD is sequentially stored in each address of the RAM 1 at the timing of the clock pulse φ10 input to the input terminal T4 of the RAM 1. Next, the timing of writing the musical instrument sound digital data TD will be described in detail with reference to the timing chart shown in FIG.
第１アナログ再生信号が出力されてから０．５秒経過す
ると（時刻t0）、第９図に示す様に時刻t0においてワン
ショット１１１からパルス信号ＯＳが出力され更に第２
再生ヘッド２Ｈから第２アナログ再生信号が出力され
る。パルス信号ＯＳの発生によって、前記した様に記憶
装置４のＲＡＭ１だけが書き込み可能の状態にセットさ
れ、読み出し装置３のカウンタ３０５がクロックパルス
φ2の計数を開始しその計数値をアドレス信号ＡＤとし
て出力し始める。When 0.5 seconds elapses after the first analog reproduction signal is output (time t0 ), the pulse signal OS is output from the one-shot 111 at time t0 as shown in FIG.
A second analog reproduction signal is output from the reproduction head 2H. Due to the generation of the pulse signal OS, only the RAM 1 of the storage device 4 is set to the writable state as described above, the counter 305 of the reading device 3 starts counting the clock pulse φ2 , and the count value is used as the address signal AD. Start printing.
ここで、第９図に示す時刻ｔ１においてクロックパルス
φ10が出力されるとサンプルホールド回路１０３は第２
アナログ再生信号の波高値をサンプルホールドし、この
サンプル値がＡ／Ｄコンバータ１０４に入力される。Ａ
／Ｄコンバータ１０４はこのサンプル値を時刻ｔ2〜ｔ3
の間に８ビットの楽器音ディジタルデータＴＤに変換し
て記憶装置４のＲＡＭ１〜ＲＡＭ８の入力端子Ｔ５に出
力する。Here, when the clock pulse φ10 is output at time t1 shown in FIG.
The peak value of the analog reproduction signal is sampled and held, and this sampled value is input to the A / D converter 104. A
The / D converter 104 uses this sample value as the time t2 to t3.
During this period, it is converted into 8-bit musical instrument sound digital data TD and output to the input terminals T5 of the RAM1 to RAM8 of the storage device 4.
また、時刻ｔ2においてクロックパルスφ１が出力され
るとカウンタ３０５はその計数値を“０”から“１”に
変化させ、この計数値１がアドレス信号ＡＤとして記憶
装置４の各ＲＡＭ１〜ＲＡＭ８のアドレス信号入力端子
Ｔ３に入力される。前記した様に、この時ＲＡＭ１だけ
が書き込み可能の状態にセットされているため、ＲＡＭ
１の第１アドレスが時刻ｔ１においてサンプルホールド
回路１０３によってサンプルホールドされた値を記憶す
る場所として指定される。時刻ｔ３において再びクロッ
クパルスφ10が出力されると、このクロックパルスφ10
がＲＡＭ１の入力端子Ｔ４に入力されるため、この時刻
ｔ３においてＲＡＭ１の第１アドレスに前記した第２ア
ナログ再生信号のサンプル点が記憶される。このときＡ
／Ｄコンバータ１０４の出力（楽器音ディジタルデータ
ＴＤ）が時刻ｔ２〜ｔ３の間に安定するため正確な値の
楽器音ディジタルデータＴＤがＲＡＭ１の第１アドレス
に記憶される。When the clock pulse φ1 is output at time t2 , the counter 305 changes the count value from “0” to “1”, and the count value 1 is used as the address signal AD in each of the RAM1 to RAM8 of the storage device 4. Address signal input terminal T3. As mentioned above, since only RAM1 is set to the writable state at this time, RAM1
The first address of 1 is designated as a place to store the value sampled and held by the sample and hold circuit 103 at time t1 . When the clock pulse φ10 is output again at time t3 , this clock pulse φ10
There to be input to the input terminal T4 of RAM1, sample points of the second analog reproduced signal wherein at time t3 to the first address of the RAM1 are stored. At this time A
/ D converter 104 output (instrument sound digital data TD) is instrument sound digital data TD exact values for stable during the timet 2 ~t3 is stored in the first address of the RAM 1.
また、時刻ｔ３においては。上記したＲＡＭ１の第１ア
ドレスにおける記憶動作と並行してサンプルホールド回
路１０３が第２アナログ再生信号を新たにサンプルホー
ルドする。時刻ｔ４〜時刻ｔ５の間にこのサンプル値は
Ａ／Ｄコンバータ１０４によって安定した８ビットの楽
器音ディジタルデータＴＤに変換され、記憶装置４の各
RAM1〜ＲＡＭ８の入力端子Ｔ５に入力される。Also, at time t3 . The sample hold circuit 103 newly samples and holds the second analog reproduction signal in parallel with the storage operation at the first address of the RAM 1. The sample value between times t4 ~ time t5 is converted into a stable 8-bit instrument sound digital data TD by the A / D converter 104, the storage device 4
It is input to the input terminals T5 of RAM1 to RAM8.
次に、時刻ｔ４においてクロックパルスφ１が出力され
るとカウンタ３０５はその計数値を１から２に変化さ
せ、この計数値２がアドレス信号ＡＤとして記憶装置４
の各ＲＡＭ１〜ＲＡＭ８のアドレス信号入力端子Ｔ３に
入力される。従って、時刻t3においてサンプルホールド
回路１Ｃ３によってサンプルホールドされたサンプル値
を記憶するメモリとしてＲＡＭ１の第２アドレスが指定
される。従って、時刻ｔ５においてクロックパルスφ10
が再び出力されると上記サンプル値がＲＡＭ１の第２ア
ドレスに記憶される。Next, when the clock pulse φ1 is output at time t4 , the counter 305 changes its count value from 1 to 2, and this count value 2 is stored in the storage device 4 as the address signal AD.
Is input to the address signal input terminal T3 of each of the RAM1 to RAM8. Accordingly, the second address of the RAM1 as a memory for storing a sample and hold sample values by a sample hold circuit 1C3 is designated at time t3. Therefore, at time t5 , the clock pulse φ10
Is output again, the sample value is stored in the second address of the RAM1.
以下全く同様の動作によって、クロックパルスφ10のタ
イミングで順次サンプルホールドされる第２アナログ再
生信号のサンプル値が、次のクロックパルスφ10の出力
タイミングでＲＡＭ１の各アドレスに順次記憶される。By exactly the same operation following the sample value of the second analog reproduction signal is sequentially sampling and holding at the timing of the clock pulses phi10, is sequentially stored in each address of the RAM1 at the output timing of the next clock pulse phi10.
この様な動作がパルス信号ＯＳが出力される７秒間に亘
ってくり返し実行される。やがて、読み出し装置３のカ
ウンタ３０５が、クロックパルスφ1をその最大計数値
まで計数するとカウンタ305の１７ビット出力（アドレ
ス信号ＡＤ）は全て論理値“１”になる。これがアンド
回路３０６に入力されるためアンド回路３０６のアンド
条件が成立して、アンド回路３０６は論理値“１”を出
力する。この論理値“１”がＲＳ型フリップフロップ３
０８のセット端子Ｓ′に入力されるためその出力端子Ｑ
から論理値“１”が出力される。カウント３０５はその
リセット端子Ｒにこの論理値“１”を受けてその内容を
全て“０”の状態にリセットする。従って、カウンタ３
０５はクロックパルスφ１の計数動作を停止しアドレス
信号ＡＤは出力されなくなる。この様にして、テープＴ
Ｐに録音された楽器音（D0）が楽器音ディジタルデータ
ＴＤとして正確にＲＡＭ１内に記憶される。Such an operation is repeatedly executed for 7 seconds when the pulse signal OS is output. Eventually, when the counter 305 of the reading device 3 counts the clock pulse φ1 up to its maximum count value, all 17-bit outputs (address signal AD) of the counter 305 become the logical value “1”. Since this is input to the AND circuit 306, the AND condition of the AND circuit 306 is satisfied, and the AND circuit 306 outputs the logical value "1". This logical value “1” is the RS flip-flop 3
Since it is input to the set terminal S'of 08, its output terminal Q
Outputs a logical value "1". The count 305 receives the logical value "1" at its reset terminal R and resets all the contents to the state of "0". Therefore, counter 3
In 05, the counting operation of the clock pulse φ1 is stopped and the address signal AD is not output. In this way, the tape T
The musical instrument sound (D0 ) recorded in P is accurately stored in the RAM 1 as musical instrument sound digital data TD.
次に、第２番目の楽器音（Ｆ０）がテープレコーダ１０
１の第１再生ヘッド１Ｈから読み出されると、この楽器
音（Ｆ０）の第１アナログ再生信号の立ち上り部分が書
き込み装置１の増幅器１０５、低域通過フィルタ１０
６、全波整流器１０７、検波回路１０８、比較器１０
９、遅延回路１１０、によって前記した様に処理され、
ワンショット１１１からパルス信号ＯＳが出力される。
このパルス信号ＯＳの発生によって書き込み装置１のカ
ウンタ１１４がカウントアップされその計数値が１から
２へ変化する。従って、デコーダ１１６の第２の出力線
に限って論理値“１”が出力され、これがセレクタ４０
１を介してＲＡＭ２の入力端子Ｔ１に入力される。従っ
て、ＲＡＭ２が楽器音(Ｆ０)を記憶するメモリとして指
定される。また、このパルス信号OSは読み出し装置３の
オア回路307にも入力されるため前記した楽器音(D0)の
書き込みの場合と全く同様の動作によって、読み出し装
置３のカウンタ３０５がリセット状態が解除されクロッ
クパルスφ１の計数動作を開始する。従って、カウンタ
３０５からアドレス信号ＡＤが順次出力される。また、
パルス信号ＯＳの発生と同時に書き込み装置１のテープ
レコーダ１０１の第２再生ヘッドから楽器音(Ｆ０)の第
２アナログ再生信号が出力される。これが８ビットの楽
器音ディジタルデータＴＤとしてＡ／Ｄコンバータ１０
４から順次出力される。従って、楽器音(F0)は記憶装置
４のＲＡＭ２に楽器音ディジタルデータＴＤとして正確
に記憶される。Next, the second instrument sound (F0 ) is the tape recorder 10.
When read from the first reproduction head 1H of No. 1, the rising portion of the first analog reproduction signal of the musical instrument sound (F0 ) is the amplifier 105 of the writing device 1, the low-pass filter 10
6, full-wave rectifier 107, detection circuit 108, comparator 10
9, processed as described above by the delay circuit 110,
The pulse signal OS is output from the one-shot 111.
The generation of this pulse signal OS causes the counter 114 of the writing device 1 to count up and the count value to change from 1 to 2. Therefore, the logical value "1" is output only to the second output line of the decoder 116, which is the selector 40.
1 is input to the input terminal T1 of the RAM2. Therefore, the RAM 2 is designated as a memory for storing the musical instrument sound (F0 ). Since the pulse signal OS is also input to the OR circuit 307 of the reading device 3, the counter 305 of the reading device 3 is released from the reset state by the same operation as in the case of writing the musical instrument sound (D0 ). Then, the counting operation of the clock pulse φ1 is started. Therefore, the address signal AD is sequentially output from the counter 305. Also,
Simultaneously with the generation of the pulse signal OS, the second reproduction head of the tape recorder 101 of the writing apparatus 1 outputs the second analog reproduction signal of the musical instrument sound (F0 ). This is the A / D converter 10 as 8-bit musical instrument sound digital data TD.
It is sequentially output from 4. Therefore, the musical instrument sound (F0 ) is accurately stored in the RAM 2 of the storage device 4 as the musical instrument sound digital data TD.
以後全く同様の動作によって、楽器音(G0#)は記憶装置
４のＲＡＭ３に記憶され、 楽器音(B0)は記憶装置４のＲＡＭ４に記憶され、 楽器音(D1)は 〃 ＲＡＭ５ 〃 、 楽器音(F1)は 〃 ＲＡＭ６ 〃 、 楽器音(G1#)は 〃 ＲＡＭ７ 〃 、 楽器音(B1)は 〃 ＲＡＭ８に記憶される。Thereafter, by the same operation, the musical instrument sound (G0# ) is stored in the RAM 3 of the storage device 4, the musical instrument sound (B0 ) is stored in the RAM 4 of the storage device 4, and the musical instrument sound (D1 ) is stored in the RAM 5 〃. The musical instrument sound (F1 ) is stored in 〃 RAM6 〃, the musical instrument sound (G1# ) is stored in 〃 RAM7 〃, and the musical instrument sound (B1 ) is stored in 〃 RAM8.
上記した楽器音書き込み動作によって記憶装置４の各Ｒ
ＡＭ１〜ＲＡＭ８に書き込まれた楽器音(D0)、(F0)〜(B
1)を、押下鍵に対応するレートで読み出し、押下鍵に対
応する楽音を発生する楽器音読み出し動作について次に
説明する。Each R of the storage device 4 is written by the above-described musical instrument sound writing operation.
Instrument sounds (D0 ) and (F0 )-(B written in AM1 to RAM8
The operation of reading out1 ) at the rate corresponding to the pressed key to generate a musical sound corresponding to the pressed key will be described below.
楽器音読み出し動作 楽器音読み出し動作を行なう場合には制御回路７の機能
指定スイッチを楽器音読み出し動作指定接点Ｒに設定す
る。これによって制御回路７から読み出し指令信号ＲＳ
として論理値“０”が出力される。この読み出し指令信
号ＲＳ（論理値“０”）は書き込み装置１のワンショッ
ト１１３のトリガ端子及び読み出し装置３のクロックセ
レクタ303 の入力端子Ｆ及び記憶装置４のセレクタ４０
１のセレクト指令端子Ｓと各ＲＡＭ１〜ＲＡＭ８の入力
端子Ｔ２にそれぞれ入力されている。従って、電子楽器
の各部分は楽器音読み出し動作に備える。Musical Instrument Sound Reading Operation When performing a musical instrument sound reading operation, the function designating switch of the control circuit 7 is set to the musical instrument sound reading behavior designating contact R. As a result, the read command signal RS from the control circuit 7
A logical value "0" is output as. The read command signal RS (logical value “0”) is applied to the trigger terminal of the one-shot 113 of the writing device 1, the input terminal F of the clock selector 303 of the reading device 3 and the selector 40 of the storage device 4.
The selection command terminal S of No. 1 and the input terminal T2 of each of the RAM1 to RAM8 are input. Therefore, each part of the electronic musical instrument prepares for a musical instrument sound reading operation.
即ち、読み出し装置３のクロックセレクタ３０３は入力
端子Ｆに読み出し指令信号ＲＳとして論理値“０”を受
けて次の様に機能する。即ち、第７図に示す様にクロッ
クセレクタ３０３において、読み出し指令信号ＲＳ（論
理値“０”）は、一方においてインバータ３６によって
論理値“１”に反転された後、アンド回路３１〜３４の
入力側に入力され、他方において直接アンド回路３５に
入力される。従って、アンド回路３５はその入力側に論
理値“０”が入力されるためのそのアンド条件が成立せ
ず、電子楽器が楽器音読み出し動作を実行している間常
に遮断状態にある。しかし、アンド回路３１〜３４には
論理値“１”が入力されるため、キーコード発生回路３
０１からその入力端子Ａ（Ａ１〜Ａ４）に入力される４
ビットの信号に応じてアンド回路３１〜３４は導通状態
になり、クロック発生器３０２から出力される４つのク
ロックパルスφCo，φCo#，φDo，φDo#をオア回路３７
を介して適宜に出力する。後述する様に、キーコード発
生回路３０１からクロックセレクタ３０３の入力端子Ａ
（Ａ１〜Ａ４）に入力される４ビットの信号はクロック
発生器３０２から出力される４つのクロックパルス
φCo，φCo#，φDo，φDo#のうち押下鍵に応じて１つの
クロックパルスを選択する機能を有するクロックセレク
ト信号であり４ビット中に押下鍵に応じた１つの論理値
“１”を含んでいる。That is, the clock selector 303 of the reading device 3 receives the logical value "0" as the reading command signal RS at the input terminal F and functions as follows. That is, as shown in FIG. 7, in the clock selector 303, the read command signal RS (logical value “0”) is inverted to the logical value “1” by the inverter 36 on the one hand, and then input to the AND circuits 31 to 34. And to the AND circuit 35 on the other hand. Therefore, the AND circuit 35 does not satisfy the AND condition for inputting the logical value "0" to its input side, and is always in the cutoff state while the electronic musical instrument is performing the musical instrument sound reading operation. However, since the logical value "1" is input to the AND circuits 31 to 34, the key code generation circuit 3
4 input from 01 to its input terminal A (A1 to A4)
The AND circuits 31 to 34 become conductive in response to the bit signal, and the four clock pulses φCo , φCo# , φDo , and φDo# output from the clock generator 302 are transferred to the OR circuit 37.
To be output appropriately. As will be described later, from the key code generation circuit 301 to the input terminal A of the clock selector 303.
The 4-bit signal input to (A1 to A4) is one clock pulse among the four clock pulses φCo , φCo# , φDo , and φDo# output from the clock generator 302 according to the pressed key. It is a clock select signal having a function of selecting "4", and one logical value "1" corresponding to the pressed key is included in 4 bits.
また、記憶装置４のセレクタ４０１のセレクト指令端子
Ｓに読み出し指定信号ＲＳとして論理値“０”が入力さ
れると、セレクタ４０１は楽器音読み出し動作に備えて
入力端子Ｂに入力される信号を出力する様にセットされ
る。When a logical value “0” is input as the read designation signal RS to the select command terminal S of the selector 401 of the storage device 4, the selector 401 outputs a signal input to the input terminal B in preparation for the musical instrument sound read operation. It is set to do.
また、記憶装置４の各ＲＡＭ１〜ＲＡＭ８は、入力端子
Ｔ２に読み出し指令信号ＲＳとして論理値“０”を受け
て読み出し状態にセットされる。Each of the RAM1 to RAM8 of the storage device 4 receives the logical value "0" as the read command signal RS at the input terminal T2 and is set to the read state.
また、前記した様に、読み出し指令信号ＲＳは書き込み
装置１のワンショット１１３のトリガ端子にも入力され
るが、読み出し指令信号ＲＳが論理値“０”であるため
ワンショット１１３は何等作動しない。従って、読み出
し動作時には書き込み装置１は何も機能しない。Further, as described above, the read command signal RS is also input to the trigger terminal of the one-shot 113 of the writing device 1, but the one-shot 113 does not operate at all because the read command signal RS has the logical value “0”. Therefore, the writing device 1 does not function during the read operation.
次に、電子楽器の鍵盤部（図示せず）においてある鍵が
押鍵されると、鍵盤回路２は押下鍵に対応する１本の出
力線に限って論理値“１”を出力する。この実施例の電
子楽器は、第(1)表に示す様に、音高C0，C0#，D0…，
B1，C2の２５の鍵を備えており、従って鍵盤回路２は25
本の出力線を有している。また、鍵盤回路２は、ある鍵
が押鍵されたことを示すキーオン信号ＫＯＮを出力する
機能を有している。この実施例ではキーオン信号ＫＯＮ
として論理値“１”が使用されている。また、この鍵盤
回路２には図示しないが単音優先回路が内蔵されてお
り、単音優先回路は複数の鍵が同時に押鍵された場合に
発音すべき音を１つに決定する機能を有している。この
単音優先回路としては特願昭４９−１０２６４０号（特
開昭５１−２９９１８号）明細書中に開示されたものを
用いることができる。Next, when a certain key is pressed in the keyboard section (not shown) of the electronic musical instrument, the keyboard circuit 2 outputs the logical value "1" only to one output line corresponding to the pressed key. As shown in Table (1), the electronic musical instrument of this embodiment has pitches C0 , C0# , D0 ...,
It has 25 keys of B1 and C2 , so the keyboard circuit 2 has 25 keys.
It has a book output line. Further, the keyboard circuit 2 has a function of outputting a key-on signal KON indicating that a certain key is pressed. In this embodiment, the key-on signal KON
The logical value "1" is used as Although not shown, the keyboard circuit 2 has a built-in single-tone priority circuit. The single-tone priority circuit has a function of determining one sound to be produced when a plurality of keys are simultaneously pressed. There is. As the single tone priority circuit, the one disclosed in Japanese Patent Application No. Sho 49-102640 (Japanese Patent Laid-Open No. 51-29918) can be used.
キーコード発生回路３０１は鍵盤回路２の押下鍵に対応
する１本の出力線から出力される論理値１を受けて、第
(1)表に示す様な押下鍵に対応する１２ビットのキーコ
ードを出力する様に構成されている。The key code generation circuit 301 receives the logical value 1 output from one output line corresponding to the pressed key of the keyboard circuit 2, and
(1) It is configured to output a 12-bit key code corresponding to the pressed key as shown in the table.
第(1)表に示す様に、その上位８ビットの信号は記憶装
置４における８つのＲＡＭ１〜ＲＡＭ８のうちどのＲＡ
Ｍを読み出すかを決定するＲＡＭセレクト信号であり、
下位４ビットの信号は前記した様にクロック発生器３０
２から出力されるクロックパルスφC0,▲φ#C0▼,φD0,
φ▲#D0▼から１つのクロックパルスを選択してクロッ
クセレクタ３０２から出力させるクロックセレクト信号
である。 As shown in Table (1), the signal of the higher 8 bits indicates which RA among the eight RAM1 to RAM8 in the storage device 4.
A RAM select signal that determines whether to read M,
The signal of the lower 4 bits is the clock generator 30 as described above.
2 clock pulse φC0 , ▲ φ#C0 ▼, φD0 ,
This is a clock select signal for selecting one clock pulse from φ ▲#D0 and outputting it from the clock selector 302.
第１０図にキーコード発生回路３０１の１実施例を示
す。鍵盤回路２の２５本の出力線は、一方においてエン
コーダ１１の入力側にそれぞれ接続されており、他方に
おいてオア回路１２の入力側に接続されている。エンコ
ーダ１１の出力側はラッチ回路１４の入力側に接続さ
れ、オア回路１２の出力側はワンショット１１３のトリ
ガ端子に入力されている。ワンショット１１３の出力側
はラッチ回路１４のラッチ指令端子に接続されている。
鍵盤回路２から押下鍵に対応する１本の出力線に論理値
“１”が出力されると、これに応じてエンコーダ１１は
第(1)表に示す１２ビットのキーコード（ＲＡＭセレク
ト信号＋クロックセレクト信号）を発生し、これがラッ
チ回路１４に入力される。またオア回路１２は鍵盤回路
２から押下鍵に対応する１本の出力線に出力される論理
値“１”を受けて論理値“１”を出力する。この論理値
“１”がワンショット１３のトリガ端子に入力されるた
め、ワンショット１３はパルスを１つ発生する。ラッチ
回路１４はワンショット１３の出力するパルスをそのラ
ッチ指令端子に受けて、エンコーダ１１から出力されて
いる１２ビットのキーコードをラッチして出力する。こ
こで、ラッチ回路１４は、演奏者が鍵を離鍵した後もそ
の鍵に対応する減衰音を発生する必要があるため、キー
コードを一時的に保持するものである。尚、ここで第１
０図に示す様にオア回路１２の出力を鍵盤回路２から出
力されるキーオン信号ＫＯＮとして利用しても良い。FIG. 10 shows an embodiment of the key code generation circuit 301. One of the 25 output lines of the keyboard circuit 2 is connected to the input side of the encoder 11, and the other is connected to the input side of the OR circuit 12. The output side of the encoder 11 is connected to the input side of the latch circuit 14, and the output side of the OR circuit 12 is input to the trigger terminal of the one-shot 113. The output side of the one-shot 113 is connected to the latch command terminal of the latch circuit 14.
When a logical value "1" is output from the keyboard circuit 2 to one output line corresponding to the pressed key, the encoder 11 responds to this by outputting a 12-bit key code (RAM select signal + Clock select signal), which is input to the latch circuit 14. Further, the OR circuit 12 receives the logical value "1" output from the keyboard circuit 2 to one output line corresponding to the pressed key, and outputs the logical value "1". Since this logical value "1" is input to the trigger terminal of the one-shot 13, the one-shot 13 generates one pulse. The latch circuit 14 receives the pulse output from the one-shot 13 at its latch command terminal, and latches and outputs the 12-bit key code output from the encoder 11. Here, the latch circuit 14 temporarily holds the key code because it is necessary to generate the attenuated sound corresponding to the key even after the player releases the key. The first here
As shown in FIG. 0, the output of the OR circuit 12 may be used as the key-on signal KON output from the keyboard circuit 2.
キーコード発生回路３０１から出力される１２ビットの
キーコードのうち上位８ビットのＲＡＭセレクト信号は
記憶装置４のセレクタ４０１の入力端子Ｂに入力されて
いる。前記した様に、このセレクタ４０１はセレクト指
定入力端子Ｓに読み出し指令信号ＲＳ（論理値“０”）
を受けているため、入力端子Ａを遮断して入力端子Ｂに
入力された信号を出力する様にセットされている。従っ
て、セレクタ４０１はキーコード発生回路３０１の出力
するＲＡＭセレクト信号をそのまま出力する。例えば鍵
盤部において鍵Ｃ０が押鍵された場合には、第(1)表に
示す様にＲＡＭセレクト信号として（１，０，０，０，
０，０，０，０）が出力される。従って、キーコード発
生回路３０１の出力するキーコードの上位８ビット（Ｒ
ＡＭセレクト信号）のうちの第１ビット（第１の出力線
に対応する）に限って論理値“１”が出力され、これが
セレクタ４０１の入力端子Ｂに入力される。従って、セ
レクタ４０１の第１の出力線に限って論理値“１”が出
力され、この第１の出力線はＲＡＭ１の入力端子Ｔ１に
接続されているため、音高Ｃ０の楽音波形を読み出すＲ
ＡＭとしてＲＡＭ１が指定される。Of the 12-bit key code output from the key code generation circuit 301, the RAM select signal of the upper 8 bits is input to the input terminal B of the selector 401 of the storage device 4. As described above, the selector 401 outputs the read command signal RS (logical value “0”) to the select designation input terminal S.
Therefore, the input terminal A is cut off and the signal input to the input terminal B is output. Therefore, the selector 401 outputs the RAM select signal output from the key code generation circuit 301 as it is. For example, when the key C0 is pressed on the keyboard, as shown in Table (1), the RAM select signal (1,0, 0, 0 ,
0,0,0,0) is output. Therefore, the upper 8 bits (R
The logical value "1" is output only to the first bit (corresponding to the first output line) of the AM select signal), and this is input to the input terminal B of the selector 401. Therefore, the logical value "1" is output only to the first output line of the selector 401, and since this first output line is connected to the input terminal T1 of the RAM1, the musical tone waveform of the pitch C0 is read. R
RAM1 is designated as AM.
一般的に言えば、第(1)表から明らかな様に、この電子
楽器に設けられた２５個の鍵は８個のグループ〔（C0,
▲Ｃ#0▼,D0），（▲Ｄ#0▼,E0,F0），（▲Ｆ#0▼,G0,
▲Ｇ#0▼），（A0,▲Ａ#0▼,B0），（C1,▲Ｃ#1▼,
D1），（▲Ｄ#1▼,E1,F1），（▲Ｆ#1▼,G1,▲Ｇ
#1▼），（A1,▲Ａ#1▼,B1）〕に分割されており、第１
のグルーブ（C0,▲Ｃ#0▼,D0）に属する楽音を発生する
場合にはＲＡＭセレクト信号によってＲＡＭ１が指定さ
れる。また第２のグループ（▲Ｄ#0▼,E0,F0）に属する
楽音を発生する場合にはＲＡＭセレクト信号によってＲ
ＡＭ２が指定される。即ち、一般に第ｎ（ｎ＝１，…，
８）のグループに属する楽音を発生する場合にはＲＡＭ
セレクト信号によって記憶装置４のＲＡＭｎが指定され
る様に構成されている。従って、この発明の電子楽器
は、ある鍵が押鍵されると記憶装置４内で押下鍵の属す
るグループに対応する１つのＲＡＭが指定され、その指
定されたＲＡＭから後述するアドレス信号ＡＤに従って
クロックパルスφ10のタイミングで順次楽音波形ＭＷが
読み出される。Generally speaking, as is apparent from Table (1), the 25 keys provided on this electronic musical instrument are composed of 8 groups [(C0 ,
▲ C#0 ▼, D0 ), (▲ D#0 ▼, E0 , F0 ), (▲ F#0 ▼, G0 ,
▲ G#0 ▼), (A0 , ▲ A#0 ▼, B0 ), (C1 , ▲ C#1 ▼,
D 1), (▲ D # 1 ▼, E 1, F 1), (▲ F # 1 ▼, G 1, ▲ G
#1 ▼), (A1 , ▲ A#1 ▼, B1 )]
RAM 1 is designated by the RAM select signal when a musical tone belonging to the groove (C0 , ▲ C#0 ▼, D0 ) is generated. When a musical tone belonging to the second group (▲ D#0 ▼, E0 , F0 ) is generated, R is selected by the RAM select signal.
AM2 is designated. That is, in general, the n-th (n = 1, ...,
RAM for generating musical tones belonging to the group 8)
The RAMn of the storage device 4 is designated by the select signal. Therefore, in the electronic musical instrument of the present invention, when a certain key is pressed, one RAM corresponding to the group to which the pressed key belongs is designated in the storage device 4, and the clock is given from the designated RAM in accordance with an address signal AD described later. The tone waveform MW is sequentially read at the timing of the pulse φ10 .
また、キーコード発生回路３０１から出力される４ビッ
トのクロックセレクト信号は、第(1)表に示す様に押下
鍵に応じて１つの論理値“１”を含む様に構成されてい
る。例えば、第(1)表から明らかな様に第１グループの
第１音（音高Ｃ０）の楽音を発生する場合にはキーコー
ド発生回路３０１からクロックセレクト信号として
（１，０，０，０）が出力される。従って、第７図に示
すクロックセレクタ３０３において、入力端子Ａ１に限
って論理値“１”が入力され他の入力端子Ａ２〜Ａ４に
は論理値“０”が入力される。また、前記した様に、ク
ロックセレクタ３０３はその入力端子Ｆに読み出し指令
信号ＲＳ（論理値“０”）を受けて、これによってアン
ド回路３１〜３４に論理値“１”が入力されアンド回路
３５に論理値“０”が入力されている。従って、この場
合にはアンド回路３１に限ってアンド条件が成立し、ク
ロックパルスφC0が出力パルスφｓとしてアンド回路３
１とオア回路３７を介して出力される。即ち、一般的に
は第(1)表から明らかな様に、各グループ内の第１音
（音高C0,▲Ｄ#0▼,▲Ｆ#0▼,A0,C1，▲Ｄ#1▼,▲Ｆ#1
▼,A1）の楽音を発生する場合には、キーコード発生回
路３０１はクロックセレクト信号として（１，０，０，
０）を出力する。従って、第７図に示すクロックセレク
タ３０３の入力端子Ａ１に論理値“１”が入力され、こ
れによってクロックパルスφC0がクロックパルスφｓと
して出力される。Further, the 4-bit clock select signal output from the key code generating circuit 301 is configured to include one logical value "1" according to the pressed key as shown in Table (1). For example, as is clear from Table (1), when a tone of the first tone (pitch C0 ) of the first group is generated, the key code generation circuit 301 outputs (1, 0, 0, 0) is output. Therefore, in the clock selector 303 shown in FIG. 7, the logical value "1" is input only to the input terminal A1 and the logical value "0" is input to the other input terminals A2 to A4. Further, as described above, the clock selector 303 receives the read command signal RS (logical value “0”) at its input terminal F, whereby the logical value “1” is input to the AND circuits 31 to 34, and the AND circuit 35. A logical value "0" is input to. Therefore, in this case, the AND condition is satisfied only in the AND circuit 31, and the clock pulse φC0 is output as the output pulse φs.
1 and the OR circuit 37. That is, generally, as is clear from Table (1), the first note (pitch C0 , ▲ D#0 ▼, ▲ F#0 ▼, A0 , C1 , ▲ D in each group is#1 ▼, ▲ F#1
To generate the tone ▼, A1 ), the key code generation circuit 301 outputs (1, 0, 0,
0) is output. Therefore, the logical value "1" is input to the input terminal A1 of the clock selector 303 shown in FIG. 7, and thereby the clock pulse φC0 is output as the clock pulse φs .
また、各グループ内の第２音（音高▲Ｃ#0▼,E0,G0,▲
Ａ#0▼,▲Ｃ#1▼,E1,G1,▲Ａ#1▼）の楽音を発生する場
合にはキーコード発生回路３０１からクロックセレクト
信号として（０，１，０，０）が出力される。従って、
第７図に示すクロックセレクタ３０３の入力端子Ａ２に
論理値“１”が入力され、これによってアンド回路３２
とオア回路３７を介して、クロックパルス▲φ#C0▼が
出力パルスφｓとして出力される。また、各グループ内
の第３音（音高D0,F0,▲Ｇ#0▼,B0,D1,F1,▲Ｇ#1▼,
B1）の楽音を発音する場合にはキーコード発生回路３０
１からクロックセレクト信号として（０，０，１，０）
が出力される。従って、第７図に示すクロックセレクタ
３０３の入力端子Ａ３に限って論理値“１”が入力さ
れ、これによって、アンド回路３３とオア回路３７を介
してクロックパルスφD0が出力パルスφｓとして出力さ
れる。また、第８グループの第４音（音高C2）の楽音を
発音する場合にはキーコード発生回路３０１からクロッ
クセレクト信号として（０，０，０，１）が出力され
る。従って第７図に示すクロックセレクタ３０３の入力
端子Ａ４に限って論理値“１”が入力され、これによっ
てアンド回路３４とオア回路３７を介してクロックパル
ス▲φ#D0▼が出力パルスφｓとして出力される。In addition, the second note in each group (pitch ▲ C#0 ▼, E0 , G0 , ▲
A#0 ▼, ▲ C#1 ▼, E1 , G1 , ▲ A#1 ▼) is generated as a clock select signal (0 ,1 ,0 ,0 ) from the key code generation circuit 301. Is output. Therefore,
The logical value "1" is input to the input terminal A2 of the clock selector 303 shown in FIG.
Then, the clock pulse ▲ φ#C0 ▼ is output as an output pulse φs via the OR circuit 37. In addition, the third note (pitch D0 , F0 , ▲ G#0 ▼, B0 , D1 , F1 , ▲ G#1 ▼, in each group
The key code generation circuit 30 is used to generate the tone B1 ).
From 1 as a clock select signal (0, 0, 1, 0)
Is output. Therefore, the logical value "1" is input only to the input terminal A3 of the clock selector 303 shown in FIG. 7, whereby the clock pulse φD0 is output as the output pulse φs via the AND circuit 33 and the OR circuit 37. To be done. When the fourth tone (pitch C2 ) of the eighth group is to be sounded, the key code generation circuit 301 outputs (0, 0, 0, 1) as a clock select signal. Therefore, the logical value "1" is input only to the input terminal A4 of the clock selector 303 shown in FIG. 7, whereby the clock pulse ▲ φ#D0 ▼ becomes the output pulse φs via the AND circuit 34 and the OR circuit 37. Is output.
この様にして、押下鍵の属するグループ内の音高順位に
応じて出力される出力パルスφｓはリングカウンタ３０
４の入力端子Ｃｉに入力され、第８図に示す様に1/10分
周されたクロックパルスφ１，φ10としてそれぞれ出力
端子ＯＰ１，ＯＰ２から出力される。In this way, the output pulse φs output according to the pitch order in the group to which the pressed key belongs is the ring counter 30.
The clock pulses φ1 and φ10 are inputted to the input terminal Ci of No. 4 and divided by 1/10 as shown in FIG.
また、押鍵と同時に鍵盤回路２から出力されるキーオン
信号ＫＯＮ（論理値“１”）は読み出し回路３のオア回
路３０７に入力されている。従って、楽器音書き込み動
作の場合の説明（オア回路３０７にパルス信号ＯＳが入
力された場合の説明）と同様に、フリップフロップ３０
８のリセット端子Ｒに論理値“１”が入力されるためフ
リップフロップ３０８の出力端子Ｑから論理値“０”が
出力される。カウンタ３０５はそのリセット端子Ｒにこ
の論理値“０”を受けてそのリセット状態を解除し、カ
ウンタ３０５の入力端子Ｃｉに入力されている出力パル
スφｓの計数動作を計数値“１”から開始する。このカ
ウンタ３０５の計数値がアドレス信号ＡＤとして記憶装
置４のＲＡＭ１〜ＲＡＭ８のアドレス信号入力端子Ｔ３
に順次入力される。A key-on signal KON (logical value “1”) output from the keyboard circuit 2 at the same time when a key is pressed is input to the OR circuit 307 of the reading circuit 3. Therefore, as in the case of the musical instrument sound writing operation (the case where the pulse signal OS is input to the OR circuit 307), the flip-flop 30
Since the logical value “1” is input to the reset terminal R of 8, the logical value “0” is output from the output terminal Q of the flip-flop 308. The counter 305 receives the logical value “0” at its reset terminal R to release the reset state, and starts counting the output pulse φs input to the input terminal Ci of the counter 305 from the count value “1”. Start. The count value of the counter 305 is used as the address signal AD for the address signal input terminals T3 of the RAM1 to RAM8 of the storage device 4.
Are sequentially input to.
更に、リングカウンタ３０４の出力端子ＯＰ２から出力
されるクロックパルスφ10が記憶装置４の各ＲＡＭ１〜
ＲＡＭ８の入力端子Ｔ４に入力されているため、ＲＡＭ
セレクト信号によって指定された１つのＲＡＭはこのク
ロックパルスφ10のタイミングでアドレス信号ＡＤによ
って指定されたアドレスに記憶している楽器音ディジタ
ルデータＴＤを楽音波形ＭＷとして順次読み出す。Further, the clock pulse φ10 output from the output terminal OP2 of the ring counter 304 is transferred to the RAMs1 to 1 of the storage device 4.
Since it is input to the input terminal T4 of the RAM8, the RAM
One RAM designated by the select signal sequentially reads the musical instrument sound digital data TD stored at the address designated by the address signal AD as the musical tone waveform MW at the timing of this clock pulse φ10 .
以上の説明を要約すると、電子楽器の鍵盤部である鍵が
押鍵されると、押下鍵に対応した１２ビットのキーコー
ドが読み出し装置３のキーコード発生回路３０１から発
生される。この１２ビットのキーコードのうち上位８ビ
ットの信号はＲＡＭセレクト信号であり、記憶装置４の
８個のＲＡＭ１〜ＲＡＭ８から楽音波形ＭＷを読み出す
ＲＡＭを指定する。また、１２ビットのキーコードのう
ち下４位ビットは、クロックセレクト信号であり、この
クロックセレクト信号に応じてクロックセレクタ３０３
において４つのクロックパルスφC0,▲φ#C0▼，φD0,
▲φ#D0▼から１つのクロックパルスが選択され、クロ
ックパルスφｓとして出力される。この出力パルスφｓ
はリングカウンタ３０４において１／10分周されクロッ
クパルスφ１，φ10としてその出力端子ＯＰ１，ＯＰ２
から出力される。このうち、クロックパルスφ１は押鍵
と同時にカウンタ３０５で順次計数され、その計数値が
記憶装置４内で楽音波形ＭＷを読み出すため指定された
ＲＡＭ（１〜８）にアドレス信号ＡＤとして出力され
る。To summarize the above description, when a key which is the keyboard portion of the electronic musical instrument is pressed, a 12-bit key code corresponding to the pressed key is generated from the key code generation circuit 301 of the reading device 3. The higher 8 bits of the 12-bit key code is a RAM select signal, and specifies the RAM from which the musical tone waveform MW is read out of the eight RAM1 to RAM8 of the storage device 4. The lower 4th bit of the 12-bit key code is a clock select signal, and the clock selector 303 is responsive to this clock select signal.
At four clock pulses φC0 , ▲ φ#C0 ▼, φD0 ,
▲ phi#D0 1 single clock pulse from ▼ is selected and outputted as the clock pulse phis. This output pulse φs
Is divided by 1/10 in the ring counter 304 and its output terminals OP1 and OP2 are generated as clock pulses φ1 and φ10.
Is output from. Of these, the clock pulse φ1 is sequentially counted by the counter 305 at the same time as the key depression, and the count value is output as the address signal AD to the designated RAM (1 to 8) for reading the tone waveform MW in the storage device 4. It
また、前記したクロックパルスφ10が記憶装置４内の各
ＲＡＭ１〜ＲＡＭ８の入力端子Ｔ４に入力されているた
め、ＲＡＭセレクト信号によって指定された１つのＲＡ
Ｍからアドレス信号ＡＤによって指定されたアドレスに
記憶されている楽器音ディジタルデータＴＤがクロック
パルスφ10のタイミングで順次読み出される。Since the clock pulse φ10 is input to the input terminal T4 of each of the RAM1 to RAM8 in the storage device 4, one RA specified by the RAM select signal is input.
The musical instrument sound digital data TD stored in the address designated by the address signal AD from M is sequentially read at the timing of the clock pulse φ10 .
以上の説明から明らかな様に、リングカウンタ３０４の
出力するクロックパルスφ1,φ10としては、押下鍵の属
するグループの音高順位に応じてクロックパルスφC0,
▲φ#C0▼,φD0,▲φ#D0▼をそれぞれ１／10分周した４
種類のクロックパルスが存在する。この４種類のクロッ
クパルス（φ1）を順次計数した計数値を読み出しアド
レス信号ＡＤとしているため、読み出しアドレス信号Ａ
Ｄも押下鍵の属するグループの音高順位に応じて４種類
存在することになる。この４種類の読み出しアドレス信
号ＡＤで記憶装置４のＲＡＭ１〜ＲＡＭ８にそれぞれ記
憶された音高D0,F0,…,▲Ｇ#1▼,B1の各楽器音を読み出
す事によって、鍵盤部に設けられた２５個の鍵の音高に
対応する２５種類の周波数の楽音波形ＭＷが出力される
理由を、第(1)表に示す各グループの第３音の場合と各
グループの第１音、第２音、第４音の場合に分けて次に
説明する。As is apparent from the above description, the clock pulses φ1 and φ10 output from the ring counter 304 are clock pulses φC0 , φ0 depending on the pitch order of the group to which the pressed key belongs.
▲ φ#C0 ▼, φD0 , ▲ φ#D0 ▼ each divided by 1/10 4
There are different types of clock pulses. Since the read address signal AD is the count value obtained by sequentially counting the four types of clock pulses (φ1 ), the read address signal A
There are four types of D according to the pitch order of the group to which the pressed key belongs. The four read address signal pitch D stored respectively RAM1~RAM8 storage device 4 inAD 0, F 0, ..., ▲ G # 1 ▼, by reading each instrument sound of B1, keyboard section The reason why the musical tone waveforms MW of 25 kinds of frequencies corresponding to the pitches of the 25 keys provided in the above are output in the case of the third tone of each group and the first of each group shown in Table (1). The sound, the second sound, and the fourth sound will be separately described below.
第(1)表における各グループの第３音（音高D0,F0,▲Ｇ#
0▼,B0,D1,F1,▲Ｇ#1▼,B1）の読み出し動作 前記した楽器音書き込み動作の項で説明した様に音高
D0,F0,▲Ｇ#0▼,B0,D1,F1,▲Ｇ#1▼,B1の各楽器音が、
クロックパルスφD0を１／10分周したクロックパルスφ
１の計数値をアドレス信号ＡＤとして記憶装置４の各Ｒ
ＡＭ１〜ＲＡＭ８に書き込まれている。即ち、ＲＡＭ１
には音高Ｄ０の楽器音が、ＲＡＭ２には音高Ｆ０の楽器
音が、以下同様にしてＲＡＭ３には音高▲Ｇ#0▼，ＲＡ
Ｍ４には音高Ｂ０，ＲＡＭ５には音高Ｄ１，ＲＡＭ６に
は音高Ｆ１，ＲＡＭ７には音高Ｇ▲#1▼，ＲＡＭ８には
音高Ｂ１の各楽器音がそれぞれ記憶されている。そし
て、これら各楽器音（Ｄ０，Ｆ０，…，Ｂ１）はクロッ
クパルスφD0にもとづき（正確にはクロックパルスφD0
を1/10分周したクロックパルスφ１で）各ＲＡＭ１〜Ｒ
ＡＭ８にそれぞれ記憶されている。従って各ＲＡＭ１〜
ＲＡＭ８からそれぞれ音高D0,F0…,B1の楽器音を読み出
すためには、楽器音書き込み動作時に用いたクロックパ
ルスφD0を用いればよいことになる。このために、各グ
ループの第３音（音高D0,F0…,B1）に相当するいずれか
の鍵が押鍵されると、前述した第(1)表に示す様に、Ｒ
ＡＭセレクト信号でＲＡＭ１〜ＲＡＭ８のうち読み出す
べきＲＡＭを指定し、更にクロックセレクト信号によっ
てクロックパルスφD0を選択する様にしている。この様
にすれば、楽器音書き込み動作時と同様に楽器音読み出
し動作時においても各ＲＡＭ１〜ＲＡＭ８のアドレス信
号ＡＤとしてクロックパルスφD0を1/10分周したクロッ
クパルスφ１の計数値がカウンタ３０５から出力され
る。従って、楽器音書き込み動作の場合と同一のアドレ
ス信号ＡＤで楽器音読み出し動作が行なわれ、楽器音書
き込み動作時と楽器音読み出し動作時の両アドレス信号
のアドレス移動速度が同一なため、押下鍵により指定さ
れたＲＡＭに（ＲＡＭ１〜ＲＡＭ８）書き込まれている
楽器音ディジタルデータＴＤがそのまま順次読み出され
る。これによって音高D0,F0,〜,B1の楽器音が後述する
様にサウンドシステム６から発生される。Third note of each group in Table (1) (Pitch D0 , F0 , ▲ G#
0 ▼, B0 , D1 , F1 , ▲ G#1 ▼, B1 ) read-out operation As described in the above-mentioned musical instrument sound writing operation, the pitch
D0 , F0 , ▲ G#0 ▼, B0 , D1 , F1 , ▲ G#1 ▼, B1
Clock pulse φD0 clock pulse φdivided by 1/10
The count value of1 is used as an address signal AD for each R of the storage device 4.
Written in AM1 to RAM8. That is, RAM1
Instrument sound pitchD 0 in the, instrument sound pitchF 0 in RAM2 is less Likewise pitch in RAM3 ▲ G#0 ▼, RA
M4 has a pitch B0 , RAM 5 has a pitch D1 , RAM 6 has a pitch F1 , RAM 7 has a pitch G ▲#1 ▼, and RAM 8 has a pitch B1. ing. Each of these musical instrument sounds (D0 , F0 , ..., B1 ) is based on the clock pulse φD0 (to be exact, the clock pulse φD0
1 to 10 divided by clock pulse φ1 ) RAM1 to R
Each is stored in AM8. Therefore, each RAM1 ~
In order to read out the musical instrument sounds of pitches D0 , F0, ..., B1 from the RAM 8, it is sufficient to use the clock pulse φD0 used during the musical instrument sound writing operation. For this reason, when any key corresponding to the third note (pitch D0 , F0 ..., B1 ) of each group is pressed, as shown in Table (1) above, R
The RAM to be read is designated among the RAM1 to RAM8 by the AM select signal, and the clock pulse φD0 is further selected by the clock select signal. By doing so, the count value of the clock pulse φ1 obtained by dividing the clock pulse φD0 by 1/10 is used as the address signal AD of each of the RAM 1 to RAM 8 during the musical instrument sound reading operation as in the musical instrument sound writing operation. It is output from 305. Therefore, the musical instrument sound reading operation is performed with the same address signal AD as in the musical instrument sound writing operation, and the address moving speeds of both address signals are the same during the musical instrument sound writing operation and the musical instrument sound reading operation. The musical instrument sound digital data TD written in the designated RAM (RAM1 to RAM8) is sequentially read out as it is. This causes the sound system 6 to generate musical instrument sounds having pitches D0 , F0 , ..., B1 .
第(1)表における各グループの第１音、第２音、第４音
の読み出し動作 前記した読み出し回路３のクロック発生器３０２の出力
する４種類のクロックパルスφC0,▲φ#C0▼,φD0,▲φ
#D0▼はそれぞれ音高C0,▲Ｃ#0▼,D0,▲Ｄ#0▼の本来ピ
ッチの2560倍の周波数のクロックパルスである。ここ
で、周知の様に、音高Ｃ０の周波数と音高▲Ｃ#0▼の周
波数及び音高▲Ｃ#0▼の周波数と音高D0の周波数及び音
高D0の周波数と音高▲Ｄ#0▼の周波数のそれぞれの周波
数比は２1/12であるため、４種類のクロックパルス
φC0,▲φ#C0▼,φD0,▲φ#D0▼のそれぞれの発振周波
数も互いに２1/12の周波数比となるように設定する。従
って、当然の事ながらこれら４つのクロックパルス
φC0,▲φ#C0▼,φD0,▲φ#D0▼を1/10分周したリング
カウンタ３０４から出力される４種類のクロックパルス
（φ1,φ10）の周波数も互いに２1/12の周波数比を有し
ている。その結果、この４種類のクロックパルス
（φ1）のカウンタ３０５における４種類の計数値の計
数速度（４種類のアドレス信号ＡＤのアドレス移動速
度）も互いに２1/12の速度比を有する事になる。Read operation of the first sound, the second sound, and the fourth sound of each group in the table (1). Four kinds of clock pulses φC0 , ▲ φ#C0 ▼, output from the clock generator 302 of the read circuit 3 described above. φD0 , ▲ φ
#D0 ▼ is a clock pulse having a frequency of 2560 times the original pitch of the pitches C0 , ▲ C#0 ▼, D0 , ▲ D#0 ▼. Here, as is well known, the frequency of the pitch C0 , the frequency of the pitch ▲ C#0 ▼, the frequency of the pitch ▲ C#0 ▼, the frequency of the pitch D0 , and the frequency of the pitch D0 Since each frequency ratio of the frequencies of high ▲ D#0 ▼ is 21/12 , the oscillation frequency of each of the four types of clock pulses φC0 , ▲ φ#C0 ▼, φD0 , ▲ φ#D0 ▼ Set them so that they have a frequency ratio of 21/12 . Therefore, it goes without saying that these four clock pulses φC0 , ▲ φ#C0 ▼, φD0 , ▲ φ#D0 ▼ are divided by 1/10 and four types of clock pulses (φ1 , φ10 ) also have a frequency ratio of 21/12 . As a result, the counting speeds of the four kinds of count values (address moving speeds of the four kinds of address signals AD) in the counter 305 of the four kinds of clock pulses (φ1 ) have a speed ratio of 21/12. Become.
また、第(1)表に示す各グループ内の第１音と第２音及
び第２音と第３音及び第３音と第４音（第８番目のグル
ープのＢ１とＣ１に限って存在する。）のそれぞれの周
波数比（例えば、第１番目のグループのＣ０と▲Ｃ#0▼
の周波数比）も周知の様に２1/12になっている。In addition, the first sound, the second sound, the second sound, the third sound, the third sound, and the fourth sound in each group shown in Table (1) (limited to B1 and C1 of the eighth group). (For example, C0 and ▲ C#0 ▼ in the first group).
As is well known, the frequency ratio of 2) is 21/12 .
更に、記憶装置４の各ＲＡＭ１〜ＲＡＭ８には、音高
D0,F0,▲Ｇ#0▼,B0,D1,F1,▲Ｇ#1▼,B1の各楽器音が書
き込み用のアドレス信号ＡＤとしてクロックパルスφD0
を１／10分周したクロックパルスφ1の計数値を用いて
書き込まれている。Furthermore, the pitch of each of the RAM1 to RAM8 of the storage device 4 is increased.
The clock pulse φD0 is used as the address signal AD for writing each musical instrument sound of D0 , F0 , ▲ G#0 ▼, B0 , D1 , F1 , ▲ G#1 ▼, B1.
Is written using the count value of the clock pulse φ1 obtained by dividing 1/10.
次に以上の事項を前提にして各グループの第１音，第２
音，第４音の読み出し動作について例をあげて説明す
る。第(1)表における第(1)番目のグループの第２音（音
高▲Ｃ#0▼）を読み出す場合について説明すると、第
(1)表から明らかな様にクロックパルス▲φ#C0▼を／11
0分周したクロックパルスφ1の計数値をアドレス信号Ａ
ＤとしてＲＡＭ１を読み出す訳であるが、このクロック
パルス▲φ#C0▼を1/10分周したクロックパルスφ１の
計数値の計数速度（アドレス信号移動速度）は前記した
様に楽器音書き込み動作の際に用いたクロックパルスφ
D0を1/10分周したクロックパルスφ１の計数値の計数速
度（アドレス移動速度）に対して２-1/12の速度比を有
している。従って、楽器音書き込み動作に使用した書き
込み用のアドレス信号よりもその速度比にして２1/12だ
け遅いアドレス信号でＲＡＭ１を読み出す事になる。前
記した様に、楽器音書き込み動作時に音高Ｄ０の楽器音
がＲＡＭ１に書き込まれているため、音高Ｄ０に対して
周波数比にして２1/12だけ低い音高▲Ｃ#0▼の楽音波形
ＭＷがＲＡＭ１から読み出される事になる。Next, assuming the above items, the first and second sounds of each group
The read operation of the sound and the fourth sound will be described with an example. The case of reading the second note (pitch ▲ C#0 ▼) of the (1) th group in Table (1) will be described.
(1) As is apparent from the table, clock pulse ▲ φ#C0 ▼ / 11
The count value of the clock pulse φ1 divided by 0 is used as the address signal A
Although mean that reading the RAM1 as D, the clock pulse ▲ phi# counting speed (the address signal moving speed) of the count value of the clock pulses phi1to C0 ▼ was peripheral 1/10 minutes musical sounds write operation as described above Clock pulse φ used in
It has a speed ratio of 2−1/12 with respect to the counting speed (address moving speed) of the count value of the clock pulse φ1 obtained by dividingD0 by 1/10. Therefore, the RAM 1 is read with an address signal that is slower than the address signal for writing used in the musical instrument sound writing operation by 21/12 . As described above, since the musical instrument sound having the pitch D0 is written in the RAM 1 during the musical instrument sound writing operation, the pitch ▲ C#0 ▼ lower than the pitch D0 by 21/12 in frequency ratio. The tone waveform MW is read from the RAM 1.
即ち、この実施例では各グループの第２音の楽音波形Ｍ
Ｗは楽器音書き込み動作に用いられたアドレス信号のア
ドレス移動速度よりも速度比にして２1/12だけ遅いアド
レス信号で各ＲＡＭ１〜ＲＡＭ８を読み出すことによっ
て形成されるのである。全く同様にして、各グループの
１音の楽音波形ＭＷは楽器音書き込み動作に用いられた
アドレス信号のアドレス移動速度よりも速度比にして２
2/12だけ遅いアドレス信号で各ＲＡＭ１〜ＲＡＭ８を読
み出すことによって形成される。また、第８グループの
第４音（C2）の楽音波形ＭＷは楽器音書き込み動作に用
いられたアドレス信号のアドレス移動速度よりも速度比
にして２1/12だけ速いアドレス信号で各ＲＡＭ１〜ＲＡ
Ｍ８を読み出すことによって形成される。That is, in this embodiment, the musical tone waveform M of the second sound of each group.
W is formed by reading each of the RAM1 to RAM8 with an address signal that is slower than the address moving speed of the address signal used for the musical instrument sound writing operation by 21/12 . In exactly the same manner, the musical tone waveform MW of one tone in each group is set at a speed ratio of 2 compared with the address moving speed of the address signal used for the musical instrument sound writing operation.
It is formed by reading each RAM1 to RAM8 with an address signal which is slower by2/12 . Further, the fourth tone (C2 ) musical tone waveform MW of the eighth group is an address signal that is 21/12 faster than the address moving speed of the address signal used for the musical instrument sound writing operation in each of the RAM1 to RAM1. RA
It is formed by reading M8.
以上の説明から明らかな様に、第２図に示すこの発明の
１実施例では記憶装置４の各ＲＡＭ１〜ＲＡＭ８に記憶
した波形を読み出す場合にその読み出し用のアドレス信
号のアドレス移動速度を種々設定することによって、１
つのＲＡＭ（１〜８）から複数の楽音波形ＭＷ（第１番
目のグループ〜７番目のグループまでは３音、第８番目
のグループは４音）を出力する様に構成されている。As is apparent from the above description, in the embodiment of the present invention shown in FIG. 2, when the waveform stored in each of the RAM1 to RAM8 of the storage device 4 is read, the address moving speed of the read address signal is variously set. By doing 1
It is configured to output a plurality of musical sound waveforms MW (three sounds from the first group to the seventh group and four sounds from the eighth group) from one RAM (1 to 8).
尚、前記した様に各ＲＡＭ１〜ＲＡＭ７の読み出し動作
は３種類の出力パルスφs(φD0,▲φ#C0▼,φC0)をもと
にして行なわれ、ＲＡＭ８の読み出し動作は４種類の出
力パルスφs(▲φ#D0▼,φD0,▲φ#C0▼,φC0)をもとに
して行なわれている。従って、厳密に言えば、カウンタ
３０５がこれらの４種類のクロックパルスφC0,▲φ#C0
▼,φD0,▲φ#D0▼を出力パルスφｓとして計数する場
合、各クロックパルスφC0,▲φ#C0▼,φD0,▲φ#D0▼
の発振周波数が互いに異なるため、例えばカウンタ３０
５がクロックパルスφC0を計数値１からその最大計数値
まで計数するのに要する時間とカウンタ３０５がクロッ
クパルス▲φ#C0▼を計数値１からその最大計数値まで
計数するのに要する時間とを比較すると前者の方が長く
後者の方が短くなる。従って、第(1)表に示す各グルー
プ内の第１音と第２音を読み出す場合、記憶装置４から
楽音波形ＭＷが出力されるのに要する時間は、第１音の
方が第２音よりも長くなる。同様に、第(1)表に示す各
グループ内の第２音と第３音では第２音の方が第３音よ
り長くなる。また、第(1)表に示す第８グループの第３
音（Ｂ１）と第４音（Ｃ２）では第３音の方が長くな
る。しかしながら、実際にはこの様な時間差は各グルー
プが３鍵ずつ程度で構成されているため非常に短く問題
はない。As described above, the read operation of each of the RAM1 to RAM7 is performed based on the three types of output pulses φs (φD0 , ▲ φ#C0 ▼, φC0 ), and the read operation of the RAM 8 is four types. It is performed based on the output pulse φs (▲ φ#D0 ▼, φD0 , ▲ φ#C0 ▼, φC0 ). Therefore, strictly speaking, the counter 305 determines that these four types of clock pulses φC0 , ▲ φ#C0
When counting ▼, φD0 , ▲ φ#D0 ▼ as output pulse φs , each clock pulse φC0 , ▲ φ#C0 ▼, φD0 , ▲ φ#D0 ▼
Since the oscillation frequencies of the counters are different from each other, for example, the counter 30
5 is the time required to count the clock pulse φC0 from the count value 1 to its maximum count value, and the time required for the counter 305 to count the clock pulse ▲ φ#C0 ▼ from the count value 1 to its maximum count value. Comparing, the former is longer and the latter is shorter. Therefore, when the first sound and the second sound in each group shown in Table (1) are read, the time required for the musical tone waveform MW to be output from the storage device 4 is such that the first sound is the second sound. Will be longer than. Similarly, for the second and third sounds in each group shown in Table (1), the second sound is longer than the third sound. In addition, the third group of the eighth group shown in Table (1)
The third sound becomes longer in the sound (B1 ) and the fourth sound (C2 ). However, in practice, such a time difference is very short because each group is composed of about three keys, and there is no problem.
また、ＲＡＭ１〜ＲＡＭ８としては１Ｍビット程度のも
のを使用すれば、例えば周波数６４Ｈｚの楽音は１波長
２５６サンプル点で５秒以上記憶することができる。従
って、通常のギターやベース等の減衰音は十分に記憶す
ることができ何等問題はない。If RAM1 to RAM8 of about 1 Mbit are used, for example, a musical sound with a frequency of 64 Hz can be stored for 5 seconds or more at 256 sampling points of one wavelength. Therefore, it is possible to satisfactorily store the attenuated sound of an ordinary guitar or bass, and there is no problem.
この様にして記憶装置４のＲＡＭ１〜ＲＡＭ８から押下
鍵の音高に対応して読み出される楽器音ディジタルデー
タＴＤは、読み出しのタイミングと同じクロックパルス
φ10のタイミングで（即ち、読み出しと同時に）ラッチ
回路４０２でラッチされ、Ｄ／Ａコンバータ４０３でア
ナログ信号に変換された後、楽音波形ＭＷとしてキーヤ
５に入力される。キーヤ５は、このアナログ楽音波形Ｍ
Ｗに適宜の音量エンベロープを付与するものである。即
ち、押鍵と同時に鍵盤回路２から出力されるキーオン信
号ＫＯＮによってエンベロープ波形発生器５０１からエ
ンベロープ波形ＥＶが出力される。電圧制御型増幅器５
０２はこのエンベロープ波形ＥＶを制御電圧入力端子Ｃ
Ｎに受け、このエンベロープ波形ＥＶに従って記憶装置
４から出力されるアナログ楽音波形ＭＷの振幅を制御す
る。こうして適宜の音量エンベロープが付与されたアナ
ログ楽音波形ＭＷは低域通過フィルタ５０３を介してサ
ウンドシステム６に出力される。しかし、実施例の音量
エンベロープ付与は通常の電子楽器の音量エンベロープ
付与と多少異った点がある。即ち、この発明の実施例で
は、実際の楽器音（Ｄ0,Ｆ0,…，Ｂ1）が記憶装置４の
各ＲＡＭ１〜ＲＡＭ８にそれぞれ記憶されている。従っ
て各ＲＡＭ１〜ＲＡＭ８には既に音量エンベロープが付
与されている楽音波形が記憶されている訳である。通常
の波形メモリ読み出し方式の電子楽器などにはこの様に
エンベロープが既に付与されている波形が記憶されてい
ることはなく、従って周知の様に第１１図に示す様な持
続音形のエンベロープ波形ＥＶをエンベロープ発生器が
出力する様に構成されている。しかし、この発明の電子
楽器は音量エンベロープが付与された波形が記憶装置４
内の各ＲＡＭ１〜ＲＡＭ８に記憶されるため、次の様に
して適正な音量エンベロープをアナログ楽音波形ＭＷに
付与する様にしている。In this way, the musical instrument sound digital data TD read from the RAM 1 to RAM 8 of the storage device 4 corresponding to the pitch of the pressed key is latched at the timing of the same clock pulse φ10 as the reading timing (that is, at the same time as the reading). The signal is latched by the circuit 402, converted into an analog signal by the D / A converter 403, and then input to the keyer 5 as a musical tone waveform MW. Keyer 5 is this analog sound wave type M
An appropriate volume envelope is given to W. That is, the envelope waveform EV is output from the envelope waveform generator 501 by the key-on signal KON output from the keyboard circuit 2 at the same time when the key is pressed. Voltage controlled amplifier 5
02 indicates this envelope waveform EV with the control voltage input terminal C
N, the amplitude of the analog tone waveform MW output from the storage device 4 is controlled according to the envelope waveform EV. The analog musical tone waveform MW to which the appropriate volume envelope is added in this way is output to the sound system 6 via the low-pass filter 503. However, the addition of the volume envelope of the embodiment is slightly different from the addition of the volume envelope of a normal electronic musical instrument. That is, in the embodiment of the present invention, actual instrument sounds (D0 , F0 , ..., B1 ) are stored in the RAM 1 to RAM 8 of the storage device 4, respectively. Therefore, each of the RAM1 to RAM8 stores the tone waveform to which the volume envelope has already been added. In an ordinary electronic musical instrument of the waveform memory reading type, a waveform to which an envelope has already been added is not stored in this way. Therefore, as is well known, a continuous tone type envelope waveform as shown in FIG. The EV is configured to be output by the envelope generator. However, in the electronic musical instrument of the present invention, the waveform with the volume envelope is stored in the storage device 4.
Since it is stored in each of the RAM 1 to RAM 8 therein, an appropriate volume envelope is given to the analog tone waveform MW as follows.
即ち、第２図に示すキーヤ５のエンベロープ波形発生器
５０１は、第１２図に示す様な波形形状のエンベロープ
波形ＥＶを出力し、更に第１２図に示すエンベロープ波
形においてその立ち上がり時刻ｔ1′から減衰開始時刻
ｔ2′までのサステイ時間τと減衰開始時刻ｔ2′から減
衰終了時刻ｔ3′までの減衰時間２ＤＴの関係がの関係になる様に構成されている。エンベロープ波形Ｅ
Ｖの減衰時間２ＤＴは、第２図に示すキーヤ５のエンベ
ロープ波形発生器５０１に付設されている減衰時間調整
用可変抵抗５１によって調整可能に構成されている。可
変抵抗５１によって２ＤＴを長く設定すれば、第１３図
(A)に示す様に、これに応じての関係に基いてサステイン時間τも長くなり、可変抵抗
５１によって２ＤＴを短く設定すれば、第１４図(A)に
示す様に上記関係に基いてサステイン時間τも短くな
る。従って、減衰時間２ＤＴ（サステイン時間τ）を長
く設定した場合にはサステイン時間τの期間内に記憶装
置４内のＲＡＭ（１〜８）に記憶されている全波形（楽
器音ディジタルデータＴＤ郡）がアナログ楽音波形ＭＷ
として第１３図(B)に示す様にそのまま出力される。こ
の場合にはこのアナログ楽音波形ＭＷは電圧制御型増幅
器５０１によって常に同一のレベルで振幅変調されるた
め自然楽器の楽器音に付与されている音量エンベロープ
がそのまま利用される事になる。また、減衰時間２ＤＴ
（サステイン時間τ）を短く設定した場合には、第１４
図(A)に示す様なエンベロープ波形ＥＶが電圧制御型増
幅器５０２の制御電圧入力端子に入力されるため、記憶
装置４からアナログ楽音波形として第１３図(B)に示す
様な波形が出力されても、電圧制御型増幅器５０２にお
いて上記エンベロープ波形ＥＶ（第１４図(A)）に応じ
て振幅制御されるため、第１４図(B)に示す様に音量エ
ンベロープが付与されたアナログ楽音波形ＭＷが出力さ
れる。That is, the envelope waveform generator 501 of the keyer 5 shown in FIG. 2 outputs an envelope waveform EV having a waveform as shown in FIG. 12, and further, in the envelope waveform shown in FIG. 12, from its rising time t1 ′. decay time 2DT of the relationship 'and Sustain time τ until the attenuation start time t2' attenuation start time t2 from the to-attenuation-end time t3 ' It is configured to have a relationship of. Envelope waveform E
The V decay time 2DT is configured to be adjustable by the decay time adjusting variable resistor 51 attached to the envelope waveform generator 501 of the keyer 5 shown in FIG. If 2DT is set long by the variable resistor 51, FIG.
In response to this, as shown in (A) Based on the above relationship, the sustain time τ also increases, and if 2DT is set to be short by the variable resistor 51, the sustain time τ also decreases based on the above relationship as shown in FIG. 14 (A). Therefore, when the decay time 2DT (sustain time τ) is set long, all the waveforms (musical instrument sound digital data TD group) stored in the RAM (1 to 8) in the storage device 4 within the sustain time τ. Is an analog tone waveform MW
Is output as it is as shown in FIG. 13 (B). In this case, the analog tone waveform MW is always amplitude-modulated at the same level by the voltage control type amplifier 501, so that the volume envelope given to the musical instrument sound of the natural musical instrument is used as it is. Also, decay time 2DT
If (sustain time τ) is set short,
Since the envelope waveform EV as shown in FIG. 13A is input to the control voltage input terminal of the voltage control type amplifier 502, the memory device 4 outputs the waveform as shown in FIG. However, since the amplitude is controlled in the voltage control type amplifier 502 according to the envelope waveform EV (FIG. 14 (A)), the analog tone waveform MW with the volume envelope as shown in FIG. 14 (B). Is output.
以上の様な動作をするエンベロープ波形発生器５０２の
一実施例を第１５図に示す。即ち減衰時間調整用可変抵
抗５１の一端は一方において＋Ｖボルトの電圧源に接続
され他方において定数Ｋを設定するための可変抵抗５２
の一端に接続され、減衰時間調整用可変抵抗５１の他端
はアースされている。可変抵抗５２の他端は可変抵抗５
１の摺動端子とエンベロープ波形発生回路５７の入力端
子Ｄに接続され、可変抵抗５２の摺動端子は電圧／電流
変換器５４の入力側に接続されている。電圧／電流変換
器５４の出力側はダイオード５５を介して一方において
ワンショット５３に接続され他方においてコンデンサ５
６の一端に接続されている。コンデンサ５６の他端はア
ースされており、ワンショット５３のトリガ端子Ｔには
キーオン信号ＫＯＮが入力されている。ワンショット５
３の出力端子ＯＰはエンベロープ波形発生回路５７のキ
ーオン信号入力端子Ｅに接続されている。An embodiment of the envelope waveform generator 502 which operates as described above is shown in FIG. That is, one end of the decay time adjusting variable resistor 51 is connected to the voltage source of + V volt on the one hand, and the variable resistor 52 for setting the constant K on the other hand.
Of the decay time adjusting variable resistor 51 is grounded. The other end of the variable resistor 52 is the variable resistor 5
The sliding terminal of No. 1 is connected to the input terminal D of the envelope waveform generating circuit 57, and the sliding terminal of the variable resistor 52 is connected to the input side of the voltage / current converter 54. The output side of the voltage / current converter 54 is connected to the one-shot 53 on the one hand through the diode 55 and the capacitor 5 on the other hand.
6 is connected to one end. The other end of the capacitor 56 is grounded, and the key-on signal KON is input to the trigger terminal T of the one-shot 53. One shot 5
The output terminal OP of No. 3 is connected to the key-on signal input terminal E of the envelope waveform generating circuit 57.
ここで、可変抵抗５２の摺動端子は適宜の位置に固定さ
れており、前記した様にこれによって実質的に定数Ｋが
設定される。また、ワンショット５３は次の様な機能を
有している。即ち、そのトリガ端子Ｔにキーオン信号Ｋ
ＯＮが入力されるとコンデンサ５６に充電されている電
荷を電圧／電流変換器５４の出力する電流値で放電し、
放電が開始（キーオン信号ＫＯＮの発生時）されてから
終了に至る期間のパルス幅を有するパルスを出力端子Ｐ
から出力する。後述する様にこのパルスが新たなキーオ
ン信号ＫＯＮとしてエンベロープ波形発生回路５７の入
力端子Ｅに入力される。また、ワンショット５３はキー
オン信号ＫＯＮがそのトリガ端子Ｔに入力されなくなる
と、コンデンサ５６を充電する。またエンベロープ波形
発生回路５７は第１５図(B)に示す様な通常の電子楽器
に用いられているものであり、その入力端子Ａ〜Ｅに各
種信号を受けて第１１図に示す様なエンベロープ波形Ｅ
Ｖを出力するものである。ただし、サステインレベル設
定入力端子Ａは最大レベルの信号が入力され、またアタ
ック時間設定入力端子Ｂとフアウストデイケイ時間設定
入力端子Ｃとには最小レベルの信号が入力されている。
これによって、第１１図に示すエンベロープ波形ＥＶに
かえて第１２図に示す様なエンベロープ波形ＥＶを発生
する。Here, the sliding terminal of the variable resistor 52 is fixed at an appropriate position, and as described above, the constant K is substantially set by this. The one-shot 53 has the following functions. That is, the key-on signal K is applied to the trigger terminal T.
When ON is input, the electric charge charged in the capacitor 56 is discharged at the current value output from the voltage / current converter 54,
The output terminal P outputs a pulse having a pulse width in the period from the start of discharge (when the key-on signal KON is generated) to the end thereof.
Output from. As will be described later, this pulse is input to the input terminal E of the envelope waveform generation circuit 57 as a new key-on signal KON. Also, the one-shot 53 charges the capacitor 56 when the key-on signal KON is no longer input to the trigger terminal T thereof. Further, the envelope waveform generating circuit 57 is used in a normal electronic musical instrument as shown in FIG. 15 (B), and receives various signals at its input terminals A to E to provide an envelope as shown in FIG. Waveform E
V is output. However, the maximum level signal is input to the sustain level setting input terminal A, and the minimum level signal is input to the attack time setting input terminal B and the waste decay time setting input terminal C.
As a result, the envelope waveform EV shown in FIG. 12 is generated instead of the envelope waveform EV shown in FIG.
次にこのエンベロープ波形発生器５０１の動作について
説明する。減衰時間調整用の可変抵抗５１を矢印Ｐ１の
方向に摺動させその摺動端子をアース電位に近ずける
と、これに比例して可変抵抗５２の摺動端子の出力電圧
も低下する。この出力電圧が電圧／電流変換器５４に入
力されるためその出力電流は微小電流になる。また可変
抵抗５１の出力電圧がエンベロープ波形発生回路５７の
セカンドデイケイ時間設定入力端子Ｄに入力されるた
め、セカンドデイケイ時間２ＤＴはこの出力電圧に応じ
た期間（この場合は長い）に設定される。このセカンド
デイケイ時間２ＤＴ（第１１図参照）は第１２図の減衰
時間２ＤＴに等しい。ここで、電子楽器の鍵盤部である
鍵が押鍵されると鍵盤回路２からキーオン信号ＫＯＮが
出力され、これが第１５図(A)に示すワンショット５３
のトリガ端子Ｔに入力される。従って、ワンショット５
３はコンデンサ５６に充電されていた電荷の放電を開始
させ、これは前記した様に電圧／電流変換器５４の出力
電流に応じた値の電流によって行われる。従って、その
放電時間は非常に長くなる。これと同時にワンショット
５３は出力端子ＯＰからそのパルス幅がコンデンサ５６
の放電時間に等しいパルスを１つ出力する。この場合放
電電流が微小電流に設定されるためこのパルス幅は広い
ものになる。エンベロープ波形発生回路５７はこの長い
パルスを新たなキーオン信号ＫＯＮ′として入力端子Ｅ
に受け第１３図(A)に示す様な長いサステイン時間τの
エンベロープ波形ＥＶを電圧制御型増幅器５０２（第２
図）の制御電圧入力端子ＣＮへ出力する。従って、この
場合には第１３図(B)に示す様なアナログ楽音波形ＭＷ
が電圧制御増幅器５０２から出力される。Next, the operation of this envelope waveform generator 501 will be described. When the variable resistor 51 for adjusting the decay time is slid in the direction of the arrow P1 to bring its sliding terminal close to the ground potential, the output voltage of the sliding terminal of the variable resistor 52 also decreases in proportion to this. Since this output voltage is input to the voltage / current converter 54, its output current becomes a minute current. Further, since the output voltage of the variable resistor 51 is input to the second delay time setting input terminal D of the envelope waveform generating circuit 57, the second delay time 2DT is set to a period (long in this case) according to this output voltage. It This second decay time 2DT (see FIG. 11) is equal to the decay time 2DT of FIG. Here, when a key, which is the keyboard portion of the electronic musical instrument, is pressed, the keyboard circuit 2 outputs a key-on signal KON, which is a one-shot 53 shown in FIG. 15 (A).
Is input to the trigger terminal T of. Therefore, one shot 5
3 starts discharging the electric charge charged in the capacitor 56, which is performed by the current having a value corresponding to the output current of the voltage / current converter 54 as described above. Therefore, the discharge time becomes very long. At the same time, the one-shot 53 has a pulse width from the output terminal OP to the capacitor 56.
One pulse equal to the discharge time of is output. In this case, since the discharge current is set to a very small current, this pulse width becomes wide. The envelope waveform generating circuit 57 uses the long pulse as a new key-on signal KON 'at the input terminal E.
In response to this, an envelope waveform EV having a long sustain time τ as shown in FIG.
Output to the control voltage input terminal CN shown in FIG. Therefore, in this case, the analog tone waveform MW as shown in FIG.
Is output from the voltage controlled amplifier 502.
逆に、減衰時間調整用の可変抵抗５１を矢印P2の方向に
摺動させその摺動端子を＋Ｖの電位に近ずけると、これ
に比例して可変抵抗５２の摺動端子の出力電圧も増加す
る。この出力電圧が電圧／電流変換器５４に入力される
ためその出力電流も大電流になる。また、可変抵抗５１
の摺動端子の出力電圧がエンベロープ波形発生回路５７
のセカンドデイケイ時間設定入力端子Ｄに入力されてい
るためこのセカンドデイケイ時間２ＤＴはこの出力電圧
に応じた期間（この場合は短い）に設定される。ここ
で、電子楽器の鍵盤部である鍵が押鍵されると鍵盤回路
２からキーオン信号ＫＯＮが出力され、これが第１５図
(A)に示すワンショット５３のトリガ端子Ｔに入力され
る。従って、ワンショット５３はコンデンサ５６に充電
されていた電荷の放電を開始させ、これは前記した様に
電圧／電流変換器５４の出力電流に応じた値の電流によ
って行なわれる。従って、この場合にはその放電時間は
非常に短いものになる。これと同時にワンショット５３
は出力端子ＯＰからそのパルス幅がコンデンサ５６の放
電時間に等しいパルスを出力する。この場合、このパル
スのパルス幅は非常に狭いものになる。エンベロープ波
形発生回路５７はこの短いパルスを新たなキーオン信号
ＫＯＮ′として入力端子Ｅに受け、第１４図(A)に示す
様な短いサステイン時間τのエンベロープ波形ＥＶを電
圧制御型増幅器５０２の制御電圧入力端子ＣＮへ出力す
る。従って、この場合には第１４図(B)に示す様なアナ
ログ楽音波形ＭＷが電圧制御型増幅器５０２から出力さ
れる。On the contrary, when the variable resistor 51 for adjusting the decay time is slid in the direction of the arrow P2 to bring its sliding terminal closer to the potential of + V, the output voltage of the sliding terminal of the variable resistor 52 is proportionally increased. To increase. Since this output voltage is input to the voltage / current converter 54, its output current also becomes a large current. Also, the variable resistor 51
Output voltage of the sliding terminal of the envelope waveform generating circuit 57
Since the second delay time setting input terminal D is input, the second delay time 2DT is set to a period (short in this case) according to the output voltage. Here, when a key which is the keyboard portion of the electronic musical instrument is pressed, the keyboard circuit 2 outputs a key-on signal KON, which is shown in FIG.
It is input to the trigger terminal T of the one-shot 53 shown in (A). Therefore, the one-shot 53 starts discharging the electric charge stored in the capacitor 56, which is performed by the current having a value corresponding to the output current of the voltage / current converter 54 as described above. Therefore, in this case, the discharge time is very short. At the same time, one shot 53
Outputs a pulse whose pulse width is equal to the discharge time of the capacitor 56 from the output terminal OP. In this case, the pulse width of this pulse will be very narrow. The envelope waveform generating circuit 57 receives this short pulse as a new key-on signal KON 'at the input terminal E, and outputs the envelope waveform EV having the short sustain time τ as shown in FIG. 14 (A) to the control voltage of the voltage control type amplifier 502. Output to the input terminal CN. Therefore, in this case, the analog tone waveform MW as shown in FIG. 14B is output from the voltage control type amplifier 502.
以上の説明から明らかな様に減衰時間調整用可変抵抗５
１を矢印Ｐ１の方向に設定すれば、第１３図(A)に示す
様なサステイン時間τ及び減衰時間２ＤＴの長いエンベ
ロープ波形ＥＶが形成され、記憶装置４のＲＡＭ１〜Ｒ
ＡＭ８に記憶されている楽器音にもとから付与されてい
る音量エンベロープがそのまま利用できる。また減衰時
間調整用可変抵抗５１を矢印Ｐ２の方向に設定すれば、
第１４図(A)に示す様なサステイン時間τの短いエンベ
ロープ波形ＥＶが形成され、第１４図(B)に示す様な音
量エンベロープが付与された楽音波形ＭＷが形成され
る。As is clear from the above description, the damping time adjusting variable resistor 5
1 is set in the direction of arrow P1, a long envelope waveform EV having a sustain time τ and a decay time 2DT as shown in FIG.
The volume envelope originally assigned to the instrument sound stored in AM8 can be used as it is. If the decay time adjusting variable resistor 51 is set in the direction of arrow P2,
An envelope waveform EV having a short sustain time τ as shown in FIG. 14 (A) is formed, and a tone waveform MW with a volume envelope as shown in FIG. 14 (B) is formed.
ここで、電圧／電流変換器５４は通常指数関係の電圧／
電流変換を行なう様に構成されている。これは、エンベ
ロープ波形発生回路５７が通常その入力端子Ｂ〜Ｄに入
力される時間に関する電圧信号を指数変換して利用する
様に構成されているため、の関係（比例関係）にある減衰時間２ＤＴの片方だけを
指数変換して他方を指数変換しないと不合理だからであ
る。従って、もしエンベロープ波形発生回路５７が入力
端子Ａ〜Ｅに入力される各種信号を指数変換しないで利
用する型のものであれば電圧／電流変換器も通常の指数
変換を行なわないリニアタイプのもので良い。ここで、
エンベロープ波形発生回路５７が時間に関する電圧信号
をその内部で指数変換して利用する理由は、単にその可
変範囲を大きくするためのみでなく、時間設定を容易に
する事にも関連する。Here, the voltage / current converter 54 is usually an exponential-related voltage /
It is configured to perform current conversion. This is because the envelope waveform generating circuit 57 is configured to exponentially convert and use the voltage signal related to the time input to the input terminals B to D thereof. This is because it is unreasonable to exponentially convert only one of the decay times 2DT in the relationship (proportional relationship) of 1 and the other. Therefore, if the envelope waveform generating circuit 57 is of a type that uses various signals input to the input terminals A to E without exponential conversion, the voltage / current converter is also a linear type that does not perform ordinary exponential conversion. Good. here,
The reason why the envelope waveform generating circuit 57 uses the voltage signal related to time by exponentially converting the voltage signal therein is related not only to increasing its variable range but also to facilitating time setting.
以上の様にして第２図に示す記憶装置４から出力された
楽音波形はキーヤ５の電圧制御型振幅器５０２で音量エ
ンベロープが付与された後、第２図に示す様に低域通過
フィルタ５０３に入力される。この理由は、記憶回路４
のラッチ回路４０２から出力されるのは８ビットのディ
ジタル信号であり、Ｄ／Ａコンバータ４０３はこれをア
ナログ信号（楽音波形ＭＷ）に変換している。しかし、
Ｄ／Ａコンバータ４０３の出力するアナログ信号（楽音
波形ＭＷ）はディジタル信号を変換したものであるた
め、階段状のアナログ信号になっている。キーヤ５の低
域通過フィルタ５０３はこの階段変化を除去してなめら
かに変化する楽音波形ＭＷを形成するために設けられた
ものである。As described above, the tone waveform output from the storage device 4 shown in FIG. 2 is given a volume envelope by the voltage control type amplitude device 502 of the keyer 5, and then the low pass filter 503 as shown in FIG. Entered in. The reason for this is that the memory circuit 4
The 8-bit digital signal is output from the latch circuit 402 of the D / A converter 403, and the D / A converter 403 converts this into an analog signal (tone wave MW). But,
Since the analog signal (tone wave type MW) output from the D / A converter 403 is a digital signal converted, it is a stepwise analog signal. The low-pass filter 503 of the keyer 5 is provided to remove this step change and to form a smoothly changing tone waveform MW.
以上の様にしてキーヤ５において適正に音量エンベロー
プを付与された楽音波形ＭＷはサウンドシステム６に入
力されて、楽音として発生される。尚、以上に説明した
第２図に示す実施例において、記憶装置４のＲＡＭ１〜
ＲＡＭ８の楽器音ディジタルデータ入力端子Ｔ５と出力
端子Ｔ６を同一端子で共用する様にＲＡＭ１〜ＲＡＭ８
のチップを構成すれば、楽器音書き込み動作時に各ＲＡ
Ｍ１〜ＲＡＭ８に書き込まれる楽器音をモニタすること
ができる。As described above, the musical tone waveform MW to which the volume envelope is properly added by the keyer 5 is input to the sound system 6 and generated as a musical tone. In the embodiment shown in FIG. 2 described above, the RAM 1 to
RAM1 to RAM8 so that the musical instrument sound digital data input terminal T5 and the output terminal T6 of the RAM8 are shared by the same terminal.
If each chip is configured, each RA will be
The instrument sounds written in M1 to RAM8 can be monitored.
また、書き込み回路１のＡ／Ｄコンバータ１０４と記憶
装置４のＤ／Ａコンバータ４０３はその変換特性さえ互
いに一致していれば良く、そのリニアリティなどは問題
にならない。例えばＡ／Ｄコンバータ１０４の特性を第
１６図(A)に示す様に対数変換特性とし、Ｄ／Ａコンバ
ータ４０３の特性を第１６図(B)に示す様にその逆変換
特性とすれば、たかだか８ビットの楽器音ディジタルデ
ータＴＤでも十分に振幅の大きい大きな楽音を表現する
ことができる。Further, the A / D converter 104 of the writing circuit 1 and the D / A converter 403 of the storage device 4 only need to have the same conversion characteristics, and their linearity does not matter. For example, if the characteristic of the A / D converter 104 is a logarithmic conversion characteristic as shown in FIG. 16 (A) and the characteristic of the D / A converter 403 is its inverse conversion characteristic as shown in FIG. 16 (B), Even 8-bit musical instrument sound digital data TD can represent a large musical sound having a sufficiently large amplitude.
尚、第２図に示した実施例において記憶装置４の各ＲＡ
Ｍ１〜ＲＡＭ８としては比較的大容量のものが要求され
る。第１７図は、ＲＡＭ１〜ＲＡＭ８としてこの様な大
容量のＲＡＭを用いずに容量が１Ｋビット程度のＲＡＭ
を多数設けて各ＲＡＭ１〜ＲＡＭ８を構成したブロック
図である。Each RA of the storage device 4 in the embodiment shown in FIG.
A relatively large capacity is required for M1 to RAM8. FIG. 17 shows a RAM having a capacity of about 1 Kbit without using such a large-capacity RAM as RAM1 to RAM8.
Is a block diagram in which a plurality of RAMs are provided to configure each of RAM1 to RAM8.
このＲＡＭ１（ＲＡＭ２〜ＲＡＭ８）は１２８個の１Ｋ
ビット程度のＲＡＭram １〜ram １２８を用いている。
即ち、第２図に示す読み出し回路のカウンタ３０５から
出力される１７ビットのアドレス信号ＡＤの上位７ビッ
トがデコーダ４１に入力され下位１０ビットが各ram １
〜ram １２８の入力端子ｔ３に入力されている。デコー
ダ４１は１２８本の出力線を有しており各出力線はそれ
ぞれ第１７図に示す様にアンド回路Ａ１〜Ａ１２８の入
力側に接続されている。また、アンド回路ＡＯの入力側
には読み出し回路３のリングカウンタ３０４の出力端子
ＯＰ２から出力されるクロックパルスφ10と記憶装置４
のセレクタ４０１から出力されるＲＡＭセレクト信号が
入力されている。アンド回路ＡＯの出力側は各アンド回
路Ａ１〜Ａ１２８の入力側に接続されている。また、ア
ンド回路Ａ１〜Ａ１２８の出力側はそれぞれ対応するra
m （１〜１２８）の入力端子ｔ１に接続されている。ま
た、各ram １〜ram １２８の入力端子ｔ２には書き込み
指令信号ＷＲ又は読み出し指令信号ＲＳが入力される。
また、各ram １〜ram １２８の入力端子ｔ５には書き込
み回路１のＡ／Ｄコンバータ１０４（第２図）から楽器
音ディジタルデータＴＤが入力される。This RAM1 (RAM2 to RAM8) has 128 1K
Bits of RAM ram1 to ram128 are used.
That is, the higher 7 bits of the 17-bit address signal AD output from the counter 305 of the read circuit shown in FIG. 2 are input to the decoder 41, and the lower 10 bits are each ram 1
It is input to the input terminal t3 of the ram 128. The decoder 41 has 128 output lines, and each output line is connected to the input side of AND circuits A1 to A128 as shown in FIG. Further, on the input side of the AND circuit AO, the clock pulse φ10 output from the output terminal OP2 of the ring counter 304 of the read circuit 3 and the storage device 4 are connected.
The RAM select signal output from the selector 401 is input. The output side of the AND circuit AO is connected to the input side of each AND circuit A1 to A128. Further, the output sides of the AND circuits A1 to A128 respectively correspond to ra.
It is connected to the input terminal t1 of m (1-128). Further, the write command signal WR or the read command signal RS is input to the input terminal t2 of each ram 1 to ram 128.
Each ram 1～Ram of the write circuit 1 to the input terminalt 5 of 128 A / D converter 104 instrument sound digital data TD from (FIG. 2) is input.
ここで、各ram １〜ram １２８の入力端子ｔ２に書き込
み指令信号ＷＳ（論理値“１”）又は読み出し指令信号
ＲＳ（論理値“０”）のいずれか一方を受けて指定され
た動作を行なう様にセットされる。また、第１７図に示
す様に、それぞれの信号（アドレス信号ＡＤ、ＲＡＭセ
レクト信号、クロックパルスφ10、楽器音ディジタルデ
ータＴＤ、書き込み指令信号ＷＳ（読み出し指令信号Ｒ
Ｓ））が入力される記憶装置４０の各入力端子は第２図
に示す記憶装置４の各ＲＡＭ１〜ＲＡＭ８の入力端子Ｔ
１〜Ｔ５にそれぞれ対応している。Here, the designated operation is performed by receiving either the write command signal WS (logical value “1”) or the read command signal RS (logical value “0”) at the input terminal t2 of each ram 1 to ram 128. Set to do. Further, as shown in FIG. 17, respective signals (address signal AD, RAM select signal, clock pulse φ10 , musical instrument sound digital data TD, write command signal WS (read command signal R
S)) is input to each of the input terminals of the storage device 40, and the input terminals T of each of the RAM1 to RAM8 of the storage device 4 shown in FIG.
It corresponds to 1 to T5, respectively.
読み出し回路３のカウンタ３０５から出力されるアドレ
ス信号ＡＤの上位７ビットはram セレクト信号ｒｓであ
りデコーダ４１でデコードされ、デコーダ４１はそのデ
コード値に対応する１本の出力線に限って論理値“１”
を出力し、これが対応する１つのアンド回路（Ａ１〜Ａ
１２８）に入力される。またアドレス信号ＡＤの下位１
０ビットは各ram １〜ram １２８の入力端子ｔ３にアド
レス信号ＡＤ′として入力されている。従って、この対
応する１つのアンド回路（Ａ１〜Ａ１２８）は、ＲＡＭ
セレクト信号がアンド回路ＡＯに入力されている場合に
は、アンド回路ＡＯに入力されているクロックパルスφ
10のタイミングで、対応する１つのram （１〜１２８）
の入力端子ｔ１に入力される。これによって、書き込み
指令信号ＷＳ又は読み出し指令信号（ＲＳ）のいずれか
一方の信号によって指定された動作を行なう１つのram
が指定される訳である。また、アドレス信号ＡＤの下位
１０ビットは各ram １〜ram １２８の入力端子ｔ３にア
ドレス信号ＡＤ′として共通に入力されている。従っ
て、上記した動作によって指定されたram がこのアドレ
ス信号ＡＤ′に従って、書き込み指令信号ＷＳ又は読み
出し指令信号ＲＳのいずれか一方の信号によって指定さ
れた動作を行なう。即ち、書き込み動作が指定されてい
る場合には入力端子ｔ５に入力されている楽器音ディジ
タルデータ信号ＴＤが順次記憶され、読み出し動作が指
定されている場合には出力端子ｔ６から記憶されている
楽器音ディジタルデータＴＤが楽音波形ＭＷとして読み
出される。The upper 7 bits of the address signal AD output from the counter 305 of the read circuit 3 is a ram select signal rs, which is decoded by the decoder 41, and the decoder 41 is limited to one output line corresponding to the decoded value and the logical value " 1 ”
Is output, which corresponds to one AND circuit (A1 to A
128). The lower 1 of the address signal AD
0 bit is input as the address signal AD 'to the input terminalt 3 of each ram 1~ram 128. Therefore, one corresponding AND circuit (A1 to A128) is a RAM
When the select signal is input to the AND circuit AO, the clock pulse φ input to the AND circuit AO
One corresponding ram (1-128) at10 timings
Is input to the input terminal t1 . As a result, one ram that performs the operation specified by either the write command signal WS or the read command signal (RS).
Is specified. The lower 10 bits of the address signal AD are commonly input to the input terminals t3 of the ram 1 to ram 128 as the address signal AD ′. Therefore, the ram designated by the above-mentioned operation carries out the operation designated by either the write command signal WS or the read command signal RS according to the address signal AD '. That is, when the writing operation is designated, the musical instrument sound digital data signal TD input to the input terminal t5 is sequentially stored, and when the reading operation is designated, it is stored from the output terminal t6. The musical instrument sound digital data TD present is read out as a musical tone waveform MW.
ここで、読み出し装置３のカウンタ３０５から出力され
ているアドレス信号ＡＤの上位７ビットをram （１〜１
２８）を指定するために用い、下位１０ビットを指定さ
れたram のアドレス信号ＡＤ′としているため、ram
（１〜１２８）の新たな指定は、その前に指定されたra
m の全アドレスについて上記２つの動作のうち指定され
た動作が完了した後に行なわれる。Here, the upper 7 bits of the address signal AD output from the counter 305 of the reading device 3 are set to ram (1 to 1).
28) and uses the lower 10 bits as the address signal AD 'of the specified ram.
The new designation of (1-128) is the ra designated before that.
It is performed after the designated operation of the above two operations is completed for all the addresses of m.
以上の説明から明らかなように、この発明によれば、書
込みが指示されたとき直ちに書込み動作を行うのではな
く、外部から入力される音の立上がりを検出し、この音
の立上がりに同期して書込み用アドレス信号の発生を所
定の開始アドレスから開始することにより該音の波形デ
ータを記憶手段に記憶させるようにし、且つ楽音信号発
生指令に対応して読み出し用アドレス信号の発生を該所
定の開始アドレスから開始することにより該記憶手段の
記憶波形データを順次読み出すようにしたので、楽音信
号発生指令に対応して直ちに音の立上り部分から正しく
読出しが行われることになり、楽音信号発生指令に対応
して正しく楽音信号を発生することができる、という効
果を奏する。また、読み出された波形データに基づき得
られる楽音信号に対して音量エンベロープを付与するよ
うにすることにより、外部音サンプリング方式の電子楽
器としての演奏性能を一層高めることができる。As is apparent from the above description, according to the present invention, the writing operation is not performed immediately when the writing is instructed, but the rising edge of the sound input from the outside is detected and synchronized with the rising edge of the sound. The generation of the write address signal is started from a predetermined start address so that the waveform data of the sound is stored in the storage means, and the generation of the read address signal is started in response to the tone signal generation command. Since the waveform data stored in the storage means is sequentially read by starting from the address, the correct reading is immediately performed from the rising portion of the sound in response to the tone signal generation command, and the tone signal generation command is supported. Thus, the musical tone signal can be correctly generated. Further, by adding a volume envelope to the musical tone signal obtained based on the read waveform data, it is possible to further improve the performance performance as the electronic musical instrument of the external sound sampling system.
更にこの発明によれば、遅延手段による遅延制御によ
り、立上がり検出手段における音の立上がり検出に要す
る時間を確保することができ、音の立上がり検出以前
に、記憶手段に対してディジタル波形データが供給され
ないようにすることができるので、外部より入力された
音のディジタル波形データを、その先頭をカットするこ
となく、先頭から正確に記憶手段に書き込むことができ
るという効果を奏する。従って、立上がり検出の際の回
路動作等の時間遅れを考慮した書込みが行われることに
なり、その結果、楽音信号発生指令に対応して音の立上
り部分から正しく読出しが行われることになり、楽音信
号発生指令に対応して正しく楽音信号を発生することが
できる。Further, according to the present invention, the delay control by the delay means can secure the time required for the rise detection of the sound in the rise detection means, and the digital waveform data is not supplied to the storage means before the detection of the rise of the sound. Since it is possible to do so, there is an effect that the digital waveform data of the sound inputted from the outside can be accurately written in the storage means from the beginning without cutting the beginning. Therefore, the writing is performed in consideration of the time delay such as the circuit operation at the time of the rise detection, and as a result, the correct reading is performed from the rising portion of the sound corresponding to the musical tone signal generation command. A musical tone signal can be correctly generated corresponding to the signal generation command.
第１図はこの発明に係る電子楽器の一実施例を示す概略
ブロック図、第２図は同実施例の詳細例を示すブロック
図、第３図(Ａ),(Ｂ),(Ｃ)はこの明細書に添付する図面
で使用する各種論理素子の表示方法を示す図、第４図は
第２図に示した実施例の電子楽器に記憶する楽器音波形
の１例を示す波形図、第５図(Ａ)〜(Ｅ)は第２図に示し
た実施例の書き込み回路１の動作を説明するためのタイ
ミングチャート、第６図は第２図に示した実施例の検波
回路の１例を示す回路図、第７図は第２図に示した実施
例のクロックセレクタの１例を示す回路図、第８図は第
２図に示した実施例のリングカウンタの動作状態を示す
タイミングチャート、第９図は第２図に示した実施例の
記憶装置の楽器音書き込み動作を説明するためのタイミ
ングチャート、第１０図は第２図に示した実施例のキー
コード発生回路の１例を示す回路図、第１１図は従来の
電子楽器のエンベロープ波形発生装置が出力するエンベ
ロープ波形の１例を示す波形図、第１２図は第２図に示
した実施例のエンベロープ波形発生器を出力する一般的
なエンベロープ波形の波形形状を示す波形図、第13図
(Ａ)、第14図(Ａ)はエンベロープ波形の波形形状の例を
示す波形図、第１３図(Ｂ)、第１４図(Ｂ)は電圧制御型
増幅器の出力波形を示す波形図、第１５図(Ａ)は第２図
に示した実施例のエンベロープ波形発生装置の１例を示
す回路図、第１５図(Ｂ)は従来の電子楽器に用いられて
いるエンベロープ波形発生装置の１例を示す図、第１６
図(Ａ)は第２図に示した実施例のＡ／Ｄコンバータの特
性の１例を示す特性曲線図、第１６図(Ｂ)図は第２図に
示した実施例のＤ／Ａコンバータの特性の１例を示す特
性曲線図、第１７図は第２図に示した実施例のランダム
アクセスメモリの他の例を示すブロック図である。 １……書み込み装置、２……鍵盤回路 ３……読み出し装置、４……記憶装置 ５……キーヤ、６……サウンドシステム ＲＡＭ１〜ＲＡＭ８，ｒａｍ１〜ｒａｍ128……ランダ
ムアクセスメモリFIG. 1 is a schematic block diagram showing an embodiment of an electronic musical instrument according to the present invention, FIG. 2 is a block diagram showing a detailed example of the same embodiment, and FIGS. 3 (A), (B), (C) are FIG. 4 is a diagram showing a method of displaying various logic elements used in the drawings attached to this specification. FIG. 4 is a waveform diagram showing an example of musical instrument sound waveforms stored in the electronic musical instrument of the embodiment shown in FIG. 5 (A) to 5 (E) are timing charts for explaining the operation of the write circuit 1 of the embodiment shown in FIG. 2, and FIG. 6 is an example of the detection circuit of the embodiment shown in FIG. 7 is a circuit diagram showing an example of the clock selector of the embodiment shown in FIG. 2, and FIG. 8 is a timing chart showing the operating state of the ring counter of the embodiment shown in FIG. FIG. 9 is a timing chart for explaining a musical instrument sound writing operation of the storage device of the embodiment shown in FIG. FIG. 12 is a circuit diagram showing an example of the key code generating circuit of the embodiment shown in FIG. 2, FIG. 11 is a waveform diagram showing an example of an envelope waveform output from a conventional envelope waveform generating device of an electronic musical instrument, and FIG. 13 is a waveform diagram showing the waveform shape of a general envelope waveform output from the envelope waveform generator of the embodiment shown in FIG. 2, FIG.
(A) and FIG. 14 (A) are waveform diagrams showing examples of the waveform shape of the envelope waveform, and FIG. 13 (B) and FIG. 14 (B) are waveform diagrams showing the output waveform of the voltage-controlled amplifier. FIG. 15 (A) is a circuit diagram showing an example of the envelope waveform generator of the embodiment shown in FIG. 2, and FIG. 15 (B) is an example of the envelope waveform generator used in a conventional electronic musical instrument. Showing the 16th
2A is a characteristic curve diagram showing one example of the characteristics of the A / D converter of the embodiment shown in FIG. 2, and FIG. 16B is a D / A converter of the embodiment shown in FIG. FIG. 17 is a characteristic curve diagram showing one example of the characteristic of FIG. 17, and FIG. 17 is a block diagram showing another example of the random access memory of the embodiment shown in FIG. 1 ... Writing device, 2 ... Keyboard circuit 3 ... Readout device, 4 ... Storage device, 5 ... Keyer, 6 ... Sound system RAM1 to RAM8, ram1 to ram128 ... Random access memory
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279113AJPH0652475B2 (en) | 1990-10-19 | 1990-10-19 | Electronic musical instrument |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279113AJPH0652475B2 (en) | 1990-10-19 | 1990-10-19 | Electronic musical instrument |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61069810ADivisionJPS61281296A (en) | 1986-03-29 | 1986-03-29 | Electronic musical instrument |
| Publication Number | Publication Date |
|---|---|
| JPH03141396A JPH03141396A (en) | 1991-06-17 |
| JPH0652475B2true JPH0652475B2 (en) | 1994-07-06 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2279113AExpired - LifetimeJPH0652475B2 (en) | 1990-10-19 | 1990-10-19 | Electronic musical instrument |
| Country | Link |
|---|---|
| JP (1) | JPH0652475B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS529691B2 (en)* | 1971-10-09 | 1977-03-17 | ||
| JPS4944732A (en)* | 1972-08-31 | 1974-04-27 | ||
| JPS51807A (en)* | 1974-06-20 | 1976-01-07 | Mitsubishi Electric Corp | Onseinokioku oyobi saiseihoshiki |
| JPS51130211A (en)* | 1975-05-06 | 1976-11-12 | Ikuo Tagusari | Musical sound synthesizer |
| JPS5292706A (en)* | 1976-01-30 | 1977-08-04 | Toshiba Corp | Sudden phenomena recording system |
| JPS52121313A (en)* | 1976-04-06 | 1977-10-12 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS52143007A (en)* | 1976-05-25 | 1977-11-29 | Oki Electric Ind Co Ltd | Regeneration of all solid-state record |
| JPS5911920B2 (en)* | 1976-09-28 | 1984-03-19 | 日本電気株式会社 | Audio waveform automatic extraction device |
| JPS53107301A (en)* | 1977-03-01 | 1978-09-19 | Omron Tateisi Electronics Co | Recording/reproducing device |
| Publication number | Publication date |
|---|---|
| JPH03141396A (en) | 1991-06-17 |
| Publication | Publication Date | Title |
|---|---|---|
| US4502361A (en) | Method and apparatus for dynamic reproduction of transient and steady state voices in an electronic musical instrument | |
| US4336736A (en) | Electronic musical instrument | |
| US4524666A (en) | Musical tone forming system | |
| US4573389A (en) | Musical tone generation device of waveshape memory type | |
| JPS6091395A (en) | Electronic musical instrument | |
| JPS616689A (en) | Electronic musical instrument | |
| JPS6328478Y2 (en) | ||
| US4638710A (en) | Periodic waveform generation by nonrecyclically reading lower frequency audio samples and recyclically reading higher frequency audio samples | |
| JP2559209B2 (en) | Music signal generator | |
| JPH0652475B2 (en) | Electronic musical instrument | |
| US4785703A (en) | Polytonal automatic accompaniment apparatus | |
| JPH07113831B2 (en) | Electronic musical instrument | |
| JPS60100199A (en) | Electronic musical instrument | |
| US4683795A (en) | Periodic wave form generation by recyclically reading amplitude and frequency equalized digital signals | |
| JPS6158915B2 (en) | ||
| JP2724591B2 (en) | Harmonic coefficient generator for electronic musical instruments | |
| JPH0582598B2 (en) | ||
| JPS6023358B2 (en) | electronic musical instruments | |
| JPS6153696A (en) | Electronic musical instrument | |
| KR930005218B1 (en) | Effect circuit for electronic musical instrument | |
| JP2766638B2 (en) | Electronic musical instrument | |
| JP2536460B2 (en) | Method and device for generating musical sound | |
| JPH0348640Y2 (en) | ||
| JP2594782B2 (en) | Electronic musical instrument | |
| JPS6339079B2 (en) |