【０００１】[0001]
【産業上の利用分野】本発明は薄膜トランジスタアレイ
基板の製造方法に関し、とくに液晶表示装置に使用され
る薄膜トランジスタアレイ基板の走査線の構造に係わる
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor array substrate, and more particularly to a method of manufacturing a scanning line structure of a thin film transistor array substrate used in a liquid crystal display device.
【０００２】[0002]
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点をもつため、日本語ワードプロ
セッサやパーソナルコンピュータ等のＯＡ機器の表示装
置として多用されており、それと共に、液晶表示装置の
製造技術や生産性の向上が強く望まれている。とくに、
薄膜トランジスタ（以下、ＴＦＴと略称する。）などの
3端子素子を表示画素の１つ１つにスイッチとして接続
したアクティブマトリックス型の液晶表示装置は、他の
液晶表示装置に比較して、コントラスト比が高いこと、
応答速度が格段に優れていること、製造に従来の半導体
製造技術が応用できることなどから注目されており、用
いられるＴＦＴアレイ基板の開発研究も活発に行われて
いる。2. Description of the Related Art In recent years, liquid crystal display devices are widely used as display devices for office automation equipment such as Japanese word processors and personal computers because they have the great advantages of thinness, light weight, and low power consumption. There is a strong demand for improvements in manufacturing technology and productivity. Especially,
Such as a thin film transistor (hereinafter abbreviated as TFT)
The active matrix type liquid crystal display device in which the 3-terminal element is connected to each of the display pixels as a switch has a higher contrast ratio than other liquid crystal display devices.
The TFT array substrate used has been attracting attention because of its remarkably excellent response speed and the fact that conventional semiconductor manufacturing techniques can be applied to manufacturing, and active research and development of the TFT array substrate used.
【０００３】一方、液晶表示装置の表示画面は大画面化
や高精細化が要求されつつある。それに伴い、そのよう
な液晶表示装置に使用されるＴＦＴアレイ基板は走査線
の長さが長くなり、また画素の開口率をほぼ一定にする
ことにより走査線の線幅が狭くなる。その結果、走査線
の抵抗が高くなる。走査線の抵抗が高くなると走査信号
の波形が歪み、信号の伝搬遅延が起こる。このことが画
像の不均一となって現れ、表示画面の画質低下を招くこ
ととなる。この問題を解決するために、走査線の抵抗を
下げる必要がある。低抵抗金属であるアルミニウム(Al)
を走査線材料として使用すればよいが、アルミニウム単
独を使用すると製造工程中の熱処理工程にてヒロックを
生じ走査線と信号線との層間絶縁性を大きく低下させる
問題がある。従来、この問題を解決するために、アルミ
ニウム上に高融点金属を積層して走査線とする構造のＴ
ＦＴアレイ基板がある。On the other hand, the display screen of the liquid crystal display device is required to have a large screen and high definition. Along with this, the TFT array substrate used in such a liquid crystal display device has a long scanning line, and the line width of the scanning line is narrowed by making the aperture ratio of the pixel substantially constant. As a result, the resistance of the scanning line becomes high. When the resistance of the scanning line becomes high, the waveform of the scanning signal is distorted and the signal propagation delay occurs. This appears as non-uniformity of the image, resulting in deterioration of the image quality of the display screen. To solve this problem, it is necessary to reduce the resistance of the scanning line. Aluminum (Al), a low resistance metal
However, when aluminum alone is used, hillocks are generated in the heat treatment process during the manufacturing process, and there is a problem that the interlayer insulation between the scan line and the signal line is greatly reduced. Conventionally, in order to solve this problem, a T having a structure in which a refractory metal is laminated on aluminum to form a scanning line.
There is an FT array substrate.
【０００４】このような従来のＴＦＴアレイ基板の構成
および製造方法について図２を参照して説明する。図２
は従来のＴＦＴアレイ基板の代表的な逆スタッガード型
ＴＦＴの断面構造を示す図である。ガラスなどからなる
絶縁基板１の上にアルミニウム(Al)膜２を成膜しパター
ニングする。つぎにモリブデン・タンタル合金(MoTa)層
１１を成膜し、アルミニウム(Al)を覆うようにパターニ
ングしてゲート電極を兼ねる走査線とする。つぎに、 S
iOx層や SiNx層などをゲート絶縁層１３および４とし
て、さらに半導体層５としてアモルファスシリコン（a-
Si）層、保護層６を順に積層してパターニングする。そ
の後、低抵抗アモルファスシリコン(n+a-Si) 層７を成
膜し、パターニングする。その後、表示電極８を ITO
（インジウム錫酸化層）を用いてスパッタリング法によ
り成膜しパターニングする。その後、アルミニウムを用
いてスパッタリング法によりソース電極を兼ねる信号線
１０および表示電極と接続されたドレイン電極９とを形
成する。このようにしてＴＦＴアレイ基板が得られる。The structure and manufacturing method of such a conventional TFT array substrate will be described with reference to FIG. Figure 2
FIG. 4 is a diagram showing a cross-sectional structure of a typical inverted staggered type TFT of a conventional TFT array substrate. An aluminum (Al) film 2 is formed on an insulating substrate 1 made of glass or the like and patterned. Next, a molybdenum-tantalum alloy (MoTa) layer 11 is formed and patterned so as to cover aluminum (Al) to form a scanning line which also serves as a gate electrode. Next, S
The iOx layer and SiNx layer are used as the gate insulating layers 13 and 4, and the semiconductor layer 5 is made of amorphous silicon (a-
The Si) layer and the protective layer 6 are sequentially laminated and patterned. After that, a low resistance amorphous silicon (n+ a-Si) layer 7 is formed and patterned. After that, the display electrode 8 is replaced with ITO.
A film is formed by a sputtering method using (indium tin oxide layer) and patterned. After that, a signal line 10 also serving as a source electrode and a drain electrode 9 connected to the display electrode are formed by using aluminum by a sputtering method. In this way, a TFT array substrate is obtained.
【０００５】なお、このようにして作製したＴＦＴアレ
イ基板に配向膜を形成して、表面に遮光膜、対向電極お
よび配向膜が順に形成された後面ガラス基板を配向膜を
対向させ、その間隙に液晶組成物を封入して液晶セルと
し、さらにこのような液晶セルに外部回路を接続してケ
ースに収納して液晶表示装置となる。An alignment film is formed on the TFT array substrate thus manufactured, and a rear glass substrate having a light-shielding film, a counter electrode and an alignment film formed in this order on the surface is made to face the alignment film, and a gap is formed between them. A liquid crystal composition is sealed to form a liquid crystal cell, and an external circuit is connected to such a liquid crystal cell and housed in a case to form a liquid crystal display device.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、アルミ
ニウムのヒロックを防止するために、ゲート電極を兼ね
る走査線をアルミニウムとモリブデン・タンタル合金(M
oTa)層の積層構造とすると、パターニング工程が 2回必
要となり、製造工程が複雑となる問題がある。However, in order to prevent aluminum hillocks, the scanning line which also serves as the gate electrode is formed of aluminum and molybdenum-tantalum alloy (M
If the laminated structure of the (oTa) layer is used, the patterning process is required twice, which complicates the manufacturing process.
【０００７】また、走査線をアルミニウムだけとすると
ヒロックによる層間絶縁破壊を防止できないばかりか、
後工程でのバッファ弗酸や王水系など薬品処理により侵
され走査線が断線する問題がある。Further, if aluminum is used as the scanning line, not only is it impossible to prevent interlayer dielectric breakdown due to hillocks,
There is a problem that the scanning line is broken due to being attacked by chemical treatment such as buffer hydrofluoric acid or aqua regia in a later step.
【０００８】本発明は、かかる課題に対処してなされた
もので、低抵抗走査線としてアルミニウムを用いてもヒ
ロックが発生しなく、かつアレイプロセス整合性が高い
簡便な液晶表示装置用ＴＦＴアレイ基板の製造方法を提
供することを目的とする。The present invention has been made to solve the above problems, and a simple TFT array substrate for a liquid crystal display device in which hillock does not occur even when aluminum is used as the low resistance scanning line and the array process conformity is high. It aims at providing the manufacturing method of.
【０００９】[0009]
【課題を解決するための手段】本発明の液晶表示装置用
ＴＦＴアレイ基板の製造方法は、絶縁基板上にゲート電
極を兼ねる走査線を形成する工程と、ゲート電極上に所
定の絶縁層を介して半導体層を形成する工程と、この半
導体層上にソース電極を兼ねる信号線および表示電極と
接続されたドレイン電極とを形成する工程とからなる液
晶表示装置用薄膜トランジスタアレイ基板の製造方法に
おいて、ゲート電極を兼ねる走査線を形成する工程が、
アルミニウムを主成分とする金属層の表面に高融点金属
層を積層する工程と、アルミニウムを主成分とする金属
層の表面と高融点金属層の界面で合金層を形成すると同
時に高融点金属層を酸化物層とする工程と、この酸化物
層を絶縁基板上より除去する工程とからなることを特徴
とする。A method of manufacturing a TFT array substrate for a liquid crystal display device according to the present invention comprises a step of forming a scanning line also serving as a gate electrode on an insulating substrate, and a step of forming a predetermined insulating layer on the gate electrode. In the method of manufacturing a thin film transistor array substrate for a liquid crystal display device, which comprises a step of forming a semiconductor layer by a step of forming a signal line also serving as a source electrode and a drain electrode connected to the display electrode on the semiconductor layer, The process of forming a scanning line that also serves as an electrode
The step of laminating the refractory metal layer on the surface of the metal layer containing aluminum as a main component, and forming the alloy layer at the interface between the surface of the metal layer containing aluminum as a main component and the refractory metal layer, and at the same time forming the refractory metal layer. The method is characterized by comprising a step of forming an oxide layer and a step of removing the oxide layer from the insulating substrate.
【００１０】本発明に係わるアルミニウムを主成分とす
る金属層は、アルミニウム金属単体であってもよく、ま
た導電性を損なわない範囲でアルミニウム合金を使用す
ることができる。たとえば、銅(Cu) 1原子% 、シリコン
(Si) 0.5原子% を含むアルミニウム合金などを使用でき
る。The metal layer containing aluminum as a main component according to the present invention may be an aluminum metal simple substance, and an aluminum alloy may be used as long as the conductivity is not impaired. For example, 1 atomic% copper (Cu), silicon
An aluminum alloy containing (Si) 0.5 atom% can be used.
【００１１】また、このアルミニウムを主成分とする金
属層に積層する高融点金属としてはタンタル(Ta)、チタ
ン(Ti)、クロム(Cr)、タングステン( W)、ニオブ(Nb)、
モリブデン(Mo)等の金属およびこれらを組み合わせた合
金等がとくに好ましく使用できる。The refractory metal to be laminated on the metal layer containing aluminum as a main component is tantalum (Ta), titanium (Ti), chromium (Cr), tungsten (W), niobium (Nb),
Metals such as molybdenum (Mo) and alloys combining these are particularly preferably used.
【００１２】アルミニウムを主成分とする金属層や高融
点金属層の成膜方法はとくに制限なく、たとえばスパッ
タリング法など公知の方法が使用できる。The method for forming the metal layer containing aluminum as a main component and the refractory metal layer is not particularly limited, and a known method such as a sputtering method can be used.
【００１３】本発明に係わる、積層界面で合金層を形成
すると同時に表面の高融点金属層を酸化物層とする工程
は、積層膜形成後に大気圧または減圧下において熱アニ
ールを施すことによりなされる。熱アニールの条件は、
積層される高融点金属の種類や層の厚さなどによって変
化するが、下層がアルミニウムを主成分とする金属層で
あるので熱アニール温度は 600℃以下が好ましい。ま
た、熱アニールと同時に高融点金属層を酸化させる条件
は、合金層を形成しない表面の高融点金属層を酸化させ
ることのできる条件であれば、とくに制限がない。The step of forming the alloy layer at the laminated interface and simultaneously making the refractory metal layer on the surface into the oxide layer according to the present invention is performed by performing thermal annealing under atmospheric pressure or reduced pressure after forming the laminated film. . The conditions of thermal annealing are
The thermal annealing temperature is preferably 600 ° C. or lower because the lower layer is a metal layer containing aluminum as a main component, although it varies depending on the kind of the high melting point metal to be laminated and the layer thickness. The conditions for oxidizing the refractory metal layer at the same time as the thermal annealing are not particularly limited as long as the refractory metal layer on the surface on which the alloy layer is not formed can be oxidized.
【００１４】表面に形成された高融点金属酸化物層は、
アルミニウムを主成分とする金属層表面に形成された合
金層および絶縁基板上より除去される。除去する手段と
しては、種々のエッチング法を使用することができる
が、酸化物層を容易に除去することのできるドライエッ
チング加工法がとくに好ましい。ドライエッチング加工
法としては、励起ガスエッチング、プラズマエッチン
グ、反応性イオンエッチング、スパッタエッチング、反
応性イオンビームエッチング、イオンビームエッチング
などを使用することができる。The refractory metal oxide layer formed on the surface is
The aluminum layer is removed from the alloy layer formed on the surface of the metal layer and the insulating substrate. As a means for removing, various etching methods can be used, but a dry etching processing method capable of easily removing the oxide layer is particularly preferable. As the dry etching processing method, excitation gas etching, plasma etching, reactive ion etching, sputter etching, reactive ion beam etching, ion beam etching, or the like can be used.
【００１５】本発明に係わる、ゲート電極上に所定の絶
縁層を介して半導体層を形成する工程と、この半導体層
上にソース電極を兼ねる信号線および表示電極と接続さ
れたドレイン電極とを形成する工程は、公知の手段を使
用することができとくに制限がない。たとえば、ゲート
絶縁層としては SiOx層や SiNx層などを、半導体層と
しては、単結晶シリコン、多結晶シリコン、アモルファ
スシリコンなどを使用することができる。また、半導体
層とソース電極などのオーミックコンタクト層として低
抵抗アモルファスシリコン層などを使用することができ
る。さらに、ゲート絶縁層や半導体層を形成する方法
は、液晶表示装置用ＴＦＴアレイ基板に使用されている
プラズマＣＶＤ法やホトリソグラフィ法などの公知の方
法を使用することができる。According to the present invention, a step of forming a semiconductor layer on a gate electrode via a predetermined insulating layer and a drain electrode connected to a signal line also serving as a source electrode and a display electrode are formed on the semiconductor layer. A known means can be used for the step, and there is no particular limitation. For example, a SiOx layer, a SiNx layer, or the like can be used as the gate insulating layer, and single crystal silicon, polycrystalline silicon, amorphous silicon, or the like can be used as the semiconductor layer. Further, a low resistance amorphous silicon layer or the like can be used as an ohmic contact layer such as a semiconductor layer and a source electrode. Further, as a method of forming the gate insulating layer and the semiconductor layer, a known method such as a plasma CVD method or a photolithography method used for a TFT array substrate for a liquid crystal display device can be used.
【００１６】[0016]
【作用】高融点金属酸化物層は、ドライエッチング加工
法などにより基板表面より除去される。このため、アル
ミニウムを主成分とする金属層からなる走査線表面には
形成された合金層が残ることになる。表面に合金層が存
在するとアルミニウムのヒロックが発生しなくなる。ま
た、この合金層は耐薬品性が強く走査線と信号線などの
層間の短絡および走査線の断線等が生じなくなる。Function: The refractory metal oxide layer is removed from the substrate surface by a dry etching method or the like. Therefore, the formed alloy layer remains on the surface of the scanning line made of a metal layer containing aluminum as a main component. If an alloy layer is present on the surface, aluminum hillocks will not occur. Further, this alloy layer has high chemical resistance, and short-circuiting between layers such as scanning lines and signal lines and disconnection of scanning lines do not occur.
【００１７】さらに、高融点金属層のパターニング工程
が必要なくなり、製造工程が短縮される。Further, the patterning process of the refractory metal layer is not necessary, and the manufacturing process is shortened.
【００１８】[0018]
【実施例】以下、本発明の液晶表示装置用ＴＦＴアレイ
基板の製造工程を図１を参照して詳細に説明する。図１
（ｅ）は逆スタッガード型ＴＦＴの断面構造を示す図で
ある。プラズマＣＶＤ法による SiOx層付きガラス基板
１上にスパッタリング法によりアルミニウム(Al)層２を
200nm堆積させ走査線の形状にパターニングする（図１
（ａ））。アルミニウム層２を形成した基板１上に、モ
リブデン・タンタル合金(MoTa)層１１を 100nm堆積させ
る（図１（ｂ））。この基板を 400℃、0.1Paのアニー
ル炉で 1時間アニールし、アルミニウム表面にアルミニ
ウム合金化層３および金属酸化物層１２を形成する（図
１（ｃ））。この後、金属酸化物層１２のみをドライエ
ッチング法で取り除く（図１（ｄ））。続いて、プラズ
マＣＶＤ法により、 SiOx層、 SiNx層からなるゲート
絶縁層１３および４を堆積し、さらに連続して、アモル
ファスシリコン（a-Si）層５、 SiNx層６を堆積する。
上層の SiNx層６をパターニングする。前処理をした後
にソース・ドレイン電極のコンタクト層として、 n+a-
Si層７をプラズマＣＶＤ法により堆積し、パターニング
する。 ITO（インジウム錫酸化層）を用いて表示電極
（透明画素電極）８を形成する。続いて走査線パット部
の開口を HF 系エッチング液で行う。開口部の走査線上
に生じた反応生成物を濃硝酸で取り除く。つぎにスパッ
タリング法によりアルミニウムを堆積させ、これをソー
ス電極９およびドレイン電極１０として形成する。反応
性イオンエッチング（ＲＩＥ）により、バックチャネル
上の n+a-Si層を除去し、液晶表示装置用ＴＦＴアレイ
基板を得る（図１（ｅ））。The manufacturing process of the TFT array substrate for a liquid crystal display device of the present invention will be described in detail below with reference to FIG. Figure 1
(E) is a diagram showing a cross-sectional structure of an inverted staggered TFT. An aluminum (Al) layer 2 is formed by sputtering on a glass substrate 1 having a SiOx layer formed by plasma CVD.
200nm deposition and patterning in scanning line shape (Fig. 1
(A)). A molybdenum-tantalum alloy (MoTa) layer 11 having a thickness of 100 nm is deposited on the substrate 1 on which the aluminum layer 2 is formed (FIG. 1B). This substrate is annealed in an annealing furnace at 400 ° C. and 0.1 Pa for 1 hour to form an aluminum alloying layer 3 and a metal oxide layer 12 on the aluminum surface (FIG. 1 (c)). After that, only the metal oxide layer 12 is removed by the dry etching method (FIG. 1D). Subsequently, the gate insulating layers 13 and 4 composed of a SiOx layer and a SiNx layer are deposited by a plasma CVD method, and further, an amorphous silicon (a-Si) layer 5 and a SiNx layer 6 are deposited continuously.
The upper SiNx layer 6 is patterned. After pretreatment, n+ a-
The Si layer 7 is deposited by the plasma CVD method and patterned. A display electrode (transparent pixel electrode) 8 is formed using ITO (indium tin oxide layer). Then, the opening of the scanning line pad is formed with an HF etching solution. The reaction product generated on the scan line of the opening is removed with concentrated nitric acid. Next, aluminum is deposited by the sputtering method to form the source electrode 9 and the drain electrode 10. The n+ a-Si layer on the back channel is removed by reactive ion etching (RIE) to obtain a TFT array substrate for a liquid crystal display device (FIG. 1 (e)).
【００１９】得られたＴＦＴアレイ基板の走査線抵抗
は、走査線の平均線幅を 10 μm 、走査線長さを 20 cm
としたとき、約 3 kΩであった。これは、モリブデン・
タンタル合金層で 300nm膜厚のときの抵抗値 9 kΩの約
3分の 1である。The scanning line resistance of the obtained TFT array substrate had an average scanning line width of 10 μm and a scanning line length of 20 cm.
Was about 3 kΩ. This is molybdenum
Approximate resistance of 9 kΩ when the tantalum alloy layer is 300 nm thick
It is one-third.
【００２０】本実施例の走査線は、バッファ弗酸、王水
系、燐酸・硝酸系のいずれにも侵されないため、断線が
生じなかった。また、アルミニウムのヒロックによる層
間短絡も発生しなかった。Since the scanning line of this embodiment was not attacked by any of buffer hydrofluoric acid, aqua regia system, and phosphoric acid / nitric acid system, no disconnection occurred. In addition, no interlayer short circuit due to aluminum hillocks occurred.
【００２１】[0021]
【発明の効果】本発明の液晶表示装置用ＴＦＴアレイ基
板の製造方法は、ゲート電極を兼ねる走査線を形成する
工程が、アルミニウムを主成分とする金属層の表面に高
融点金属層を積層する工程と、アルミニウムを主成分と
する金属層の表面と高融点金属層の界面で合金層を形成
すると同時に高融点金属層を酸化物層とする工程と、こ
の酸化物層を絶縁基板上より除去する工程とからなるの
で、高融点金属層のパターニング工程が必要なくなり、
製造工程が短縮される。According to the method of manufacturing a TFT array substrate for a liquid crystal display device of the present invention, a step of forming a scanning line which also serves as a gate electrode comprises laminating a refractory metal layer on the surface of a metal layer containing aluminum as a main component. A step of forming an alloy layer at the interface between the surface of the metal layer containing aluminum as a main component and the refractory metal layer, and at the same time using the refractory metal layer as an oxide layer, and removing this oxide layer from the insulating substrate Since it includes the step of performing, the patterning step of the refractory metal layer is not necessary,
The manufacturing process is shortened.
【００２２】一方、この方法で得られるＴＦＴアレイ基
板はアルミニウムのヒロックによる層間短絡を無くすこ
とができる。また、アルミニウムを主成分とする金属層
の表面に合金層ができているので、耐薬品性に優れ、薬
液による走査線の断線を防止することができる。さらに
アルミニウムを主成分とする配線材料なので走査線抵抗
が低抵抗値となる。その結果、本発明の方法で得られる
ＴＦＴアレイ基板を使用した液晶表示装置は、容易に大
画面化、高精細化を図ることができる。On the other hand, the TFT array substrate obtained by this method can eliminate the interlayer short circuit due to the hillock of aluminum. Further, since the alloy layer is formed on the surface of the metal layer containing aluminum as the main component, the chemical resistance is excellent and the disconnection of the scanning line due to the chemical liquid can be prevented. Furthermore, since the wiring material is mainly composed of aluminum, the scanning line resistance has a low resistance value. As a result, the liquid crystal display device using the TFT array substrate obtained by the method of the present invention can easily have a large screen and high definition.
【図１】本発明の液晶表示装置用ＴＦＴアレイ基板の製
造工程を示す図である。FIG. 1 is a diagram showing a manufacturing process of a TFT array substrate for a liquid crystal display device of the present invention.
【図２】従来のＴＦＴアレイ基板の断面構造を示す図で
ある。FIG. 2 is a diagram showing a cross-sectional structure of a conventional TFT array substrate.
１………絶縁基板、２………アルミニウム層、３………
アルミニウム合金化層、４………ゲート絶縁層、５……
…アモルファスシリコン（a-Si）層、６………SiN
x層、７……… n+a-Si層、８………表示電極、９……
…ソース電極、１０………ドレイン電極、１１………モ
リブデン・タンタル合金層、１２………金属酸化物層、
１３………ゲート絶縁層。1 ... Insulation substrate, 2 ... Aluminum layer, 3 ...
Aluminum alloyed layer, 4 ... Gate insulating layer, 5 ...
… Amorphous silicon (a-Si) layer, 6 ………… SiN
x layer, 7 ………… n+ a-Si layer, 8 ………… Display electrode, 9 ……
Source electrode, 10 Drain electrode, 11 Molybdenum / tantalum alloy layer, 12 Metal oxide layer,
13 ... Gate insulating layer.
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8716093AJPH06301054A (en) | 1993-04-14 | 1993-04-14 | Production of thin-film transistor array substrate for liquid crystal display device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8716093AJPH06301054A (en) | 1993-04-14 | 1993-04-14 | Production of thin-film transistor array substrate for liquid crystal display device |
| Publication Number | Publication Date |
|---|---|
| JPH06301054Atrue JPH06301054A (en) | 1994-10-28 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8716093AWithdrawnJPH06301054A (en) | 1993-04-14 | 1993-04-14 | Production of thin-film transistor array substrate for liquid crystal display device |
| Country | Link |
|---|---|
| JP (1) | JPH06301054A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825437A (en)* | 1995-11-21 | 1998-10-20 | Lg Electronics Inc. | Structure of a liquid crystal display device and a method of manufacturing same |
| KR100441839B1 (en)* | 1996-11-18 | 2004-11-06 | 삼성전자주식회사 | Thin film transistor substrate |
| US7486867B2 (en) | 2005-08-19 | 2009-02-03 | Qualcomm Mems Technologies, Inc. | Methods for forming layers within a MEMS device using liftoff processes to achieve a tapered edge |
| US7545552B2 (en) | 2006-10-19 | 2009-06-09 | Qualcomm Mems Technologies, Inc. | Sacrificial spacer process and resultant structure for MEMS support structure |
| US7564613B2 (en) | 2006-04-19 | 2009-07-21 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing a porous surface |
| US7566940B2 (en) | 2005-07-22 | 2009-07-28 | Qualcomm Mems Technologies, Inc. | Electromechanical devices having overlying support structures |
| US7623287B2 (en) | 2006-04-19 | 2009-11-24 | Qualcomm Mems Technologies, Inc. | Non-planar surface structures and process for microelectromechanical systems |
| US7625825B2 (en) | 2007-06-14 | 2009-12-01 | Qualcomm Mems Technologies, Inc. | Method of patterning mechanical layer for MEMS structures |
| US7630114B2 (en) | 2005-10-28 | 2009-12-08 | Idc, Llc | Diffusion barrier layer for MEMS devices |
| US7642110B2 (en) | 2002-02-12 | 2010-01-05 | Qualcomm Mems Technologies, Inc. | Method for fabricating a structure for a microelectromechanical systems (MEMS) device |
| US8222066B2 (en) | 2007-04-04 | 2012-07-17 | Qualcomm Mems Technologies, Inc. | Eliminate release etch attack by interface modification in sacrificial layers |
| WO2015014080A1 (en)* | 2013-08-01 | 2015-02-05 | 京东方科技集团股份有限公司 | Array substrate and display device |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825437A (en)* | 1995-11-21 | 1998-10-20 | Lg Electronics Inc. | Structure of a liquid crystal display device and a method of manufacturing same |
| KR100441839B1 (en)* | 1996-11-18 | 2004-11-06 | 삼성전자주식회사 | Thin film transistor substrate |
| US7642110B2 (en) | 2002-02-12 | 2010-01-05 | Qualcomm Mems Technologies, Inc. | Method for fabricating a structure for a microelectromechanical systems (MEMS) device |
| US7566940B2 (en) | 2005-07-22 | 2009-07-28 | Qualcomm Mems Technologies, Inc. | Electromechanical devices having overlying support structures |
| US7486867B2 (en) | 2005-08-19 | 2009-02-03 | Qualcomm Mems Technologies, Inc. | Methods for forming layers within a MEMS device using liftoff processes to achieve a tapered edge |
| US7630114B2 (en) | 2005-10-28 | 2009-12-08 | Idc, Llc | Diffusion barrier layer for MEMS devices |
| US7564613B2 (en) | 2006-04-19 | 2009-07-21 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing a porous surface |
| US7623287B2 (en) | 2006-04-19 | 2009-11-24 | Qualcomm Mems Technologies, Inc. | Non-planar surface structures and process for microelectromechanical systems |
| US7545552B2 (en) | 2006-10-19 | 2009-06-09 | Qualcomm Mems Technologies, Inc. | Sacrificial spacer process and resultant structure for MEMS support structure |
| US8222066B2 (en) | 2007-04-04 | 2012-07-17 | Qualcomm Mems Technologies, Inc. | Eliminate release etch attack by interface modification in sacrificial layers |
| US7625825B2 (en) | 2007-06-14 | 2009-12-01 | Qualcomm Mems Technologies, Inc. | Method of patterning mechanical layer for MEMS structures |
| WO2015014080A1 (en)* | 2013-08-01 | 2015-02-05 | 京东方科技集团股份有限公司 | Array substrate and display device |
| Publication | Publication Date | Title |
|---|---|---|
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| JP3302894B2 (en) | Liquid crystal display | |
| JP4117002B2 (en) | Thin film transistor substrate and display device | |
| US5739877A (en) | Active matrix liquid crystal display in which the gate and/or drain lines are made of a Cr-Mo alloy | |
| JPH06301054A (en) | Production of thin-film transistor array substrate for liquid crystal display device | |
| US6686661B1 (en) | Thin film transistor having a copper alloy wire | |
| US7253041B2 (en) | Method of forming a thin film transistor | |
| KR100329585B1 (en) | Thin-film transistor and liquid crystal display device | |
| JP2001166336A (en) | Method of manufacturing liquid crystal display device and method of forming wiring of liquid crystal display device | |
| JPH04372934A (en) | Manufacture of array substrate for liquid crystal display device | |
| JPH08248442A (en) | Liquid crystal display | |
| JP3199404B2 (en) | Method for manufacturing thin film transistor | |
| CN106910780B (en) | Thin film transistor and manufacturing method, array substrate, display panel, display device | |
| JPH07225395A (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH0713180A (en) | Liquid crystal display | |
| JP2895700B2 (en) | Active matrix display device | |
| JP2009076536A (en) | Active matrix substrate for Al alloy film, electronic device and electro-optic display | |
| JP3192813B2 (en) | Liquid crystal display | |
| JP2000199912A (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
| JP2574837B2 (en) | Thin film transistor matrix and manufacturing method thereof | |
| JPH0677482A (en) | Manufacture of array substrate for liquid-crystal display device | |
| JPH06301055A (en) | Production of tft array substrate for liquid crystal display device | |
| JPH04240824A (en) | Array substrate for liquid crystal display devices | |
| KR960016795B1 (en) | Manufacturing method of liquid crystal display device |
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination | Free format text:JAPANESE INTERMEDIATE CODE: A300 Effective date:20000704 |