JPH06237276A - Quadrature modulator - Google Patents

Abstract

Translated fromJapanese

(57)【要約】 （修正有）【目的】 I チャネル側と Qチャネル側とに各々ディジ
タルフィルタを用いるが全体として其の回路規模が小さ
な直交変調器を提供する。【構成】 ディジタルフィルタ11,21を通した Iチャネ
ルと Qチャネルの出力を、D/A変換器12,22 で変換し、
フィルタ13,23 で高調波成分を除去し、調整器14,24 で
振幅を揃える処理をした後、局部発振器30の出力を互の
位相差が90度の二信号に分配(31)し位相補償(32)した各
信号と乗算(15,25)し其の乗算出力を合成(40)した直交
変調器において、位相補償を止めて分配のみとし、其の
二つの出力I,Qの位相角が90゜から角度θだけ位相外れ
している場合は、I チャネル側のD/A 変換器12の入力I
′を、ディジタルフィルタ21の出力Q に tanθを乗算
(1) した出力 Qtan θとディジタルフィルタ11の出力I
とを加算(2) した値とし、Qチャネル側のD/A 変換器(2
2)の入力Q ′を、ディジタルフィルタ21の出力Q に 1/
cosθを乗算(3)した値とする。(57) [Summary] (Modified) [Purpose] To provide a quadrature modulator that uses digital filters on the I channel side and the Q channel side, respectively, but has a small circuit scale as a whole. [Configuration] I / Q converter outputs that have passed through digital filters 11 and 21 are converted by D / A converters 12 and 22,
After the harmonic components are removed by the filters 13 and 23 and the amplitudes are adjusted by the regulators 14 and 24, the output of the local oscillator 30 is divided into two signals with a phase difference of 90 degrees (31) and phase compensation is performed. (32) Each signal is multiplied (15,25) and the output of the multiplication is combined (40) .In the quadrature modulator, phase compensation is stopped and only distribution is performed, and the phase angles of the two outputs I and Q are When the phase is 90 degrees out of phase, the input I of the D / A converter 12 on the I channel side
′ Is multiplied by the output Q of the digital filter 21 by tan θ
(1) Output Qtan θ and output I of digital filter 11
And is added (2) to obtain the value, and the D / A converter (2
Input Q'of 2) to output Q of digital filter 21
The value is multiplied by cos θ (3).

Description

Translated fromJapanese

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、入力の Iチャネルと Q
チャネルの２系統のディジタルデータを，各々のディジ
タルフィルタBTF を通し，その各 BTF出力を D/A変換器
でアナログ信号に変換し、フィルタで高調波成分を除去
し、レベル調整器で振幅を揃える等の必要な信号処理を
した後に、局部発振器の出力の一つの搬送波信号を互の
位相差が90度の二信号に分け位相補償した各搬送波信号
と夫々乗算し、其の二つの乗算出力を合成して、４相 P
SK波などの直交変調波を得る直交変調器に関する。This invention relates to input I channel and Q
The digital data of two channels is passed through each digital filter BTF, each BTF output is converted into an analog signal by the D / A converter, harmonic components are removed by the filter, and the amplitude is adjusted by the level adjuster. After performing the necessary signal processing, such as 1), one carrier signal of the output of the local oscillator is divided into two signals with a phase difference of 90 degrees and multiplied by each carrier signal that has been phase-compensated. Synthesize 4 phase P
The present invention relates to a quadrature modulator that obtains a quadrature modulated wave such as an SK wave.

【０００２】[0002]

【従来の技術】図８に、上記のディジタルフィルタBTF
を用いて４相 PSK波信号を得る従来の直交変調器の構成
を示す。ここで、局部発振器30の出力の一つの搬送波信
号を、互の位相差が90度の二信号に分け Iチャネル側と
Qチャネル側の振幅変調用の各乗算器15,25 へ出力する
所謂90゜位相器300 として、90゜分配器31を良く使用す
るが、その部品のバラツキ等により、直交変調波出力の
Iチャネル側の出力と Qチャネル側の出力との間の位相
角の直角90゜が保証されない場合がある。そのため、従
来の90゜位相器300Aは、90゜分配器31と、其の二出力の
位相角の直角90゜からの位相外れθを補償する位相補償
器32とで構成されていた。2. Description of the Related Art FIG. 8 shows the above digital filter BTF.
The configuration of a conventional quadrature modulator that obtains a 4-phase PSK wave signal using is shown. Here, one carrier signal output from the local oscillator 30 is divided into two signals with a phase difference of 90 degrees from each other and is divided into the I channel side.
A 90 ° distributor 31 is often used as a so-called 90 ° phase shifter 300 that outputs to each of the multipliers 15 and 25 for amplitude modulation on the Q channel side.
The 90 ° phase angle between the I-channel side output and the Q-channel side output may not be guaranteed. Therefore, the conventional 90 ° phaser 300A is composed of a 90 ° distributor 31 and a phase compensator 32 for compensating for the phase deviation θ from the 90 ° right angle of the phase angle of the two outputs.

【０００３】[0003]

【発明が解決しようとする課題】従来の直交変調器は、
上述の如く、局部発振器30の出力の搬送波を互の位相差
が90度の二信号に分け Iチャネル側と Qチャネル側の各
乗算器15,25 へ出力する所謂90゜位相器300Aが、90゜分
配器31と位相補償器32とで構成されていたので、直交変
調器の回路規模が大きくなるという問題があった。本発
明の目的は、 Iチャネル側と Qチャネル側とに各々ディ
ジタルフィルタBTF を用いるが、全体として回路規模が
小さな直交変調器の構成を提供することにある。The conventional quadrature modulator is
As described above, the so-called 90 ° phase shifter 300A that splits the carrier wave output from the local oscillator 30 into two signals with a phase difference of 90 degrees to each of the multipliers 15 and 25 on the I channel side and the Q channel side Since it is composed of the .degree. Distributor 31 and the phase compensator 32, there is a problem that the circuit scale of the quadrature modulator becomes large. An object of the present invention is to provide a quadrature modulator configuration which uses a digital filter BTF on each of the I channel side and the Q channel side, but has a small circuit scale as a whole.

【０００４】[0004]

【課題を解決するための手段】この目的達成のための本
発明の基本的な構成は、図１の原理図に示すように、 (1) 90゜位相器300Aの中の位相補償器32の使用を止め90
゜分配器31のみとする。 (2) その90゜分配器31の二つの出力I,Qの位相角が所定
の直角90゜から角度θだけ位相外れしている場合は、I
ch側のD/A 変換器12の入力I ′を、Q ch側のディジタル
フィルタBTF₂の出力Q に tanθを乗算器1 にて乗じた出
力Q tan θと Ich側のディジタルフィルタBTF₁の出力I
とを加算器2 で加えた値I ′=I + Q tanθとし、Q ch側
のD/A 変換器22の入力Q ′を、搬送波信号Q ch側のディ
ジタルフィルタBTF₂の出力Q に 1/cosθを乗算器3 にて
乗じた値Q ′= Q/cos θとするように構成する。The basic structure of the present invention for achieving this object is as follows: (1) The phase compensator 32 of the 90 ° phaser 300A Stop using 90
° Distributor 31 only. (2) If the phase angles of the two outputs I and Q of the 90 ° distributor 31 are out of phase with each other from the predetermined 90 ° 90 °, I
Output I tan of the D / A converter 12 on the ch side, output Q tan θ of the output Q of the digital filter BTF₂ on the Q ch side multiplied by tan θ in the multiplier₁ and output of the digital filter BTF₁ on the I ch side I
And the value added by the adder 2 are I ′ = I + Q tan θ, and the input Q ′ of the D / A converter 22 on the Q ch side is 1 / to the output Q of the digital filter BTF₂ on the carrier signal Q ch side. The value obtained by multiplying cos θ by the multiplier 3 is Q ′ = Q / cos θ.

【０００５】[0005]

【作用】本発明では、局部発振器30の出力の搬送波を二
分する90゜位相器300 が、90゜分配器31のみで構成され
ていて、該90゜分配器31の二つの出力I,Qの位相角が、
所定の直角90゜を保って位相外れを生じていない場合の
直交変調器の出力の空間信号点位置(0,0),(0,1),(1,0),
(1,1)では、図２の (a)の場合の如く、其の I成分と Q
成分とは直交する。そして90゜分配器31の二つの出力I,
Qの位相角が、直角90゜から角度θだけ位相外れしてい
る、図２の (b)の場合は、I ch側のD/A 変換器12の入力
I ′を乗算器1 と加算器2 とでI ′= I + Q tan θと
し、Q ch側のD/A 変換器22の入力Q ′を乗算器3 で Q′
= Q/cos θとするように演算処理することで、図２の
(b)の位相外れの有る場合も、同図の (a)の位相外れの
無い場合と同様の空間信号点の位置を実現することが出
来る。In the present invention, the 90 ° phaser 300 which divides the carrier wave of the output of the local oscillator 30 into two is constituted by only the 90 ° distributor 31, and the two outputs I and Q of the 90 ° distributor 31 are The phase angle is
Spatial signal point position (0,0), (0,1), (1,0), of the output of the quadrature modulator when the phase is not out of phase by keeping the specified 90 °
In (1,1), as in the case of (a) in Fig. 2, its I component and Q
Orthogonal to the components. And the two outputs I of the 90 ° distributor 31,
In the case of (b) in Fig. 2, the phase angle of Q is out of phase from the 90 ° right angle by the angle θ. Input of the D / A converter 12 on the I ch side
I ′ is set to I ′ = I + Q tan θ by multiplier 1 and adder 2, and the input Q ′ of D / A converter 22 on the Q ch side is multiplied by Q ′ by multiplier 3
= Q / cos θ
Even in the case where there is the phase shift of (b), the position of the spatial signal point similar to that in the case where there is no phase shift of (a) in the figure can be realized.

【０００６】[0006]

【実施例】図１の原理図はそのまま、本発明の請求項１
に対応する実施例の直交変調器である４相PSK 変調器の
構成を示す。図２の (b)の場合の、90゜分配器31の二出
力I,Q が所定の直角90゜から角度θだけ位相外れしてい
る場合は、I ch側のD/A 変換器12の入力I ′を、乗算器
１と加算器２とにより、I ′= I + Q tan θとし、Q ch
側のD/A 変換器22の入力Q ′を、乗算器３により、Q ′
= Q/cos θとするように演算処理することによって、直
交変調器である４相PSK 変調器が実現される。 tanθや
1/cosθの値は、図示しない例えばスイッチによりθの
変化に対し可変で設定できる様にする。ディジタルフィ
ルタBTF 11,21 の各BTF の出力I,Qを例えば８bit とす
れば、このBTF出力を入力して D/A変換する時の量子化
雑音を小さくする為には、D/A 変換器12,22 の入力の
I′,Q′の振幅値がフルスケール値１として入力する様
に演算処理されなければならない。ところが図１の構成
では、乗算器１にて、Qch 側のBTF 出力Q に tanθを乗
算し、加算器２にて、該乗算器１の出力Qtanθと Ich側
のBTF 出力I とを加算した値(I+ Qtanθ) であるD/A変
換器12の入力 I′と、Qch 側BTF の出力Q に乗算器３に
て 1/cosθを乗算した値 Q/cosθであるD/A 変換器22の
入力 Q′とは何れも、図３の位相誤差θの 0〜±10[de
g] に対する 1/cosθと 1+tanθの値の表１から明らか
な如く、其の最大値1.0154, 1.1763が、フルスケール値
１をオーバーフローしてしまう。そのため請求項２とし
て、図３の表1 の例では、各BTR 11,21 の出力I,Qの値
を、(1/cosθ)の最大値1.0154と(1+tanθ)の最大値1.17
63との比である1.0154／1.1763＝0.8632倍する構成とし
て、その I′,Q′の最大値が値１となる様に、規格化す
る必要がある。また、図１の構成の D/A変換器12,22 の
入力で所要の I′,Q′を得る為の演算は、次の様に変形
することが出来る。即ち、I ′= I + Q tan θ→ Icos
θ + Qsinθ、 Q′= Q/cos θ → Q に変形される。
この場合の請求項３に対応する構成は図４に示される。
なお、入力データ Ich,Qchを処理するディジタルフィル
タBTF 11,21 と乗算器1₁,2₁は、通常の場合、図５に示
す如く、入力の Ich ( Qch) の直列データを入力し並列
データｘ_kを出力するシフトレジスタと該並列データｘ
_kを入力しｎ bitの位相誤差θと其のθの極性±とを指
定して各タップ係数ａ_kを乗じ加算した出力Σａ_kｘ_k
を出力するメモリROM とで構成される。位相誤差θを、
0 から１deg づつ、±15 degまで補正したければ、2⁴=1
6 なので、ｎ bitは 4 bitとなる。従って、図４の各 B
TF 11,21と cosθ,sinθの乗算器1₁,2₁とを含む点線部
分は、各 ROM_I, ROM_Qにて入力データIch,Qchを処理す
ることが可能となり、外付回路は不要となる。また、図
６に示す如く、局部発振器30の出力の搬送波信号の周波
数が、所謂シンセサイザにより可変できる構成の直交変
調器では、90゜分配器31の出力の位相誤差θが前記局部
発振器30の出力の搬送波信号の周波数により変化してし
まう。そこで請求項４の構成として、図６に示す如く、
シンセサイザ30の出力周波数の設定用データ(A) を利用
し、予め、90゜分配器31の各周波数毎の位相誤差θを求
めておき、ROM 1 には tanθを書き込み, ROM 2 には 1
/cosθを書き込んで置く。そしてシンセサイザ30の出力
周波数を設定する毎に前記設定用データ(A) により、RO
M 1, ROM 2から必要な tanθ, 1/cosθの値を読み出す
ようにする。また、この図６の請求項４の構成を簡素化
する為に、請求項５として、前記図４の各BTF と乗算器
の代りのシフトレジスタとROM_I,ROM_Qの組合せと同様
に、図７の構成図の如く、シンセサイザの周波数設定デ
ータ(A) により、入力の直列データIch,Qchを直/ 並変
換するシフトレジスタと該シフトレジスタからの並列ｎ
bitのデータｘ_kを入力し,各タップ係数ａ_kを乗じ、
ｎ個分だけ加算した出力Σａ_kｘ_kを出力するような R
OM_I, ROM_Qを備える。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The principle diagram of FIG.
Of the 4-phase PSK modulator which is the quadrature modulator of the embodiment corresponding to
The configuration is shown. In the case of FIG. 2 (b), the 90 ° distributor 31 has two outlets.
The forces I and Q are out of phase from the given 90 ° right angle by the angle θ.
The input I ′ of the D / A converter 12 on the I ch side,
By 1 and adder 2, I '= I + Q tan θ, and Q ch
The input Q ′ of the D / A converter 22 on the side is fed to Q ′ by the multiplier 3.
= Q / cos θ
A 4-phase PSK modulator, which is an intermodulator, is realized. tan θ and
 The value of 1 / cos θ is
It should be possible to set variably for changes. Digital file
The output I and Q of each BTF of the RTF BTF 11,21 is set to 8bit, for example.
If this is the case, the quantization when this BTF output is input and D / A converted
In order to reduce the noise, the input of D / A converters 12 and 22
Input the amplitude value of I ', Q'as full scale value 1.
Must be processed to. However, the configuration of Figure 1
Then, in multiplier 1, multiply the BTF output Q on the Qch side by tan θ.
And adder 2 outputs Qtanθ from multiplier 1 and Ich side
BTF output I and the value of D / A which is (I + Qtan θ)
The input I ′ of the converter 12 and the output Q of the BTF on the Qch side are input to the multiplier 3.
Value Q / cos θ multiplied by 1 / cos θ
Input Q'is 0 to ± 10 [de] of the phase error θ in Fig. 3.
Table 1 of 1 / cos θ and 1 + tan θ values for g]
Thus, the maximum values 1.0154 and 1.1763 are full scale values.
1 will overflow. Therefore, claim 2
In the example of Table 1 in Fig. 3, the output I and Q values of each BTR 11,21
The maximum value of (1 / cos θ) is 1.0154 and the maximum value of (1 + tan θ) is 1.17.
The ratio to 63 is 1.0154 / 1.1763 = 0.8632 times
Standardize so that the maximum value of I ', Q'is 1
Need to In addition, the D / A converters 12 and 22 configured as shown in FIG.
The operation to obtain the required I ′, Q ′ at the input is modified as follows.
You can do it. That is, I ′ = I + Q tan θ → Icos
It is transformed into θ + Qsinθ, Q ′ = Q / cos θ → Q.
The structure corresponding to claim 3 in this case is shown in FIG.
In addition, the digital fill that processes the input data Ich, Qch
BTF 11,21 and multiplier 1₁, 2₁Is normally shown in Figure 5.
As described above, input the serial data of Ich (Qch) and input in parallel.
Data x_kShift register for outputting the parallel data x
_kInput the n-bit phase error θ and the polarity of θ ±.
Set each tap coefficient a_kOutput Σa multiplied by_kx_k
And a memory ROM that outputs The phase error θ is
If you want to correct from 0 to 1 deg, ± 15 deg, 2^Four= 1
Since it is 6, n bit is 4 bit. Therefore, each B in FIG.
Multiplier 1 of TF 11,21 and cos θ, sin θ₁, 2₁Dotted part including and
Minutes for each ROM_I, ROM_QProcess input data Ich, Qch
Therefore, an external circuit becomes unnecessary. Also, the figure
As shown in 6, the frequency of the carrier signal output from the local oscillator 30.
Orthogonal transformation with a number that can be changed by a so-called synthesizer
In the modulator, the phase error θ of the output of the 90 ° distributor 31 is
It changes depending on the frequency of the carrier signal output from the oscillator 30.
I will Therefore, as the configuration of claim 4, as shown in FIG.
Uses output frequency setting data (A) of synthesizer 30
Then, the phase error θ of each frequency of the 90 ° distributor 31 is calculated in advance.
In advance, write tan θ to ROM 1 and 1 to ROM 2.
Write / cos θ. And the output of the synthesizer 30
Each time the frequency is set, the RO
Read required tan θ, 1 / cos θ values from M 1 and ROM 2
To do so. Further, the structure of claim 4 of FIG. 6 is simplified.
In order to do so, as claim 5, each BTF and multiplier of FIG.
Shift register and ROM instead of_I,ROM_QSimilar to
As shown in the configuration diagram of Fig. 7, the frequency setting data of the synthesizer is
Data (A) allows input serial data Ich, Qch to be directly / parallel-transformed.
Shift register to be exchanged and parallel n from the shift register
 bit data x_kIs input, and each tap coefficient a_kMultiply by
Output Σa obtained by adding only n_kx_kTo output R
OM_I, ROM_QEquipped with.

【０００７】[0007]

【発明の効果】以上説明した如く、本発明によれば、直
交変調器用の局部発振器の出力の搬送波信号に対する90
゜位相器のなかのアナログの位相補償回路が不要となる
ので、直交変調器の動作の安定性が高まる。また、ディ
ジタルフィルタと乗算器の代りに ROM等を使用すること
で直交変調器の回路規模が縮小される効果が得られる。As described above, according to the present invention, the output of the local oscillator for the quadrature modulator is equal to 90.
Since the analog phase compensation circuit in the phase shifter is not required, the operation stability of the quadrature modulator is improved. Moreover, the effect of reducing the circuit scale of the quadrature modulator can be obtained by using a ROM or the like instead of the digital filter and the multiplier.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明の請求項１の直交変調器の基本構成を
示す原理図FIG. 1 is a principle diagram showing a basic configuration of a quadrature modulator according to claim 1 of the present invention.

【図２】 本発明の直交変調器の動作を説明する為の直
交変調出力の空間信号点位置を表す説明図FIG. 2 is an explanatory diagram showing a spatial signal point position of a quadrature modulation output for explaining the operation of the quadrature modulator of the present invention.

【図３】 本発明の請求項２の直交変調器の動作を説明
する為の位相誤差θに対する 1/cosθと１＋tan θの値
の表を示す説明図FIG. 3 is an explanatory diagram showing a table of values of 1 / cos θ and 1 + tan θ with respect to a phase error θ for explaining the operation of the quadrature modulator according to claim 2 of the present invention.

【図４】 本発明の請求項３の直交変調器の構成図FIG. 4 is a block diagram of a quadrature modulator according to claim 3 of the present invention.

【図５】 本発明の請求項４の直交変調器の構成を説明
する為の BPFと乗算器に代わるシフトレジスタと ROMの
使用方法の説明図FIG. 5 is an explanatory diagram of a method of using a shift register and a ROM instead of the BPF and the multiplier for explaining the configuration of the quadrature modulator according to claim 4 of the present invention.

【図６】 本発明の請求項４の直交変調器の構成図FIG. 6 is a block diagram of a quadrature modulator according to claim 4 of the present invention.

【図７】 本発明の請求項５の直交変調器の構成を説明
する為の BPFと乗算器に代わるシフトレジスタと ROMの
アドレス方法の説明図FIG. 7 is an explanatory diagram of an addressing method of a shift register and a ROM instead of a BPF and a multiplier for explaining a configuration of a quadrature modulator according to claim 5 of the present invention.

【図８】 従来の直交変調器の４相 PSK変調器の構成図FIG. 8 is a block diagram of a conventional 4-phase PSK modulator of a quadrature modulator.

【符号の説明】[Explanation of symbols]

1,3は乗算器、2 は加算器、θは位相誤差、1_1,2₁は乗算
器、3₁は加算器、11, 21はディジタルフィルタBTF 、1
2,22 は D/A変換器、13,23 はロールオフ濾波器、14,24
はオフセット振幅調整器、15,25 は変調用の乗算器、3
0は局部発振器、31は90゜分配器、32は位相補償器、300
は90゜位相器、40は合成器HYB である。1, 3 is a multiplier, 2 is an adder, θ is a phase error, 1_1, 2₁ is a multiplier, 3₁ is an adder, 11 and 21 are digital filters BTF, 1
2,22 is D / A converter, 13,23 is roll-off filter, 14,24
Is the offset amplitude adjuster, 15 and 25 are multipliers for modulation, 3
0 is a local oscillator, 31 is a 90 ° distributor, 32 is a phase compensator, 300
Is a 90 ° phaser and 40 is a combiner HYB.

Claims (5)

Translated fromJapanese

【特許請求の範囲】[Claims]【請求項１】 入力の Iチャネルと Qチャネルの二系統
のディジタルデータの各々のディジタルフィルタ(11,2
1) を通した出力を、D/A変換器(12,22)でアナログ信号
に変換し、フィルタ(13,23)で高調波成分を制限し、調
整器(14,24)で振幅を揃えるなど必要な信号処理をした
後、局部発振器(30)の出力の搬送波信号を互の位相差が
90度の二信号に分配(31)し位相補償(32)する90゜位相器
(300)の出力の各搬送波信号と夫々乗算(15,25)し其の二
つの乗算出力を合成(40)し４相 PSK波等の直交変調波を
得る直交変調器において、前記90゜位相器(300) の位相
補償器(32)の使用を止めて90゜分配器(31)のみとし、其
の90゜分配器(31)の二つの出力I,Qの位相角が所定の直
角90゜から角度θだけ位相外れしている場合は、I チャ
ネル側のD/A 変換器(12)の入力I ′を、Q チャネル側の
ディジタルフィルタ(21)の出力Q に tanθを乗算(1)し
た出力 Qtan θと Iチャネル側のディジタルフィルタ(1
1)の出力I とを加算(2) した値(I′= I + Q tan θ)と
し、Q チャネル側のD/A 変換器(22)の入力Q ′を、Q チ
ャネル側のディジタルフィルタ(21)の出力Q に 1/ cos
θを乗算(3) した値(Q′= Q/cos θ)としたことを特徴
とする直交変調器。1. A digital filter (11, 2) for each of two systems of digital data of input I channel and Q channel.
The output passed through 1) is converted into an analog signal by the D / A converter (12, 22), the harmonic components are limited by the filter (13, 23), and the amplitude is adjusted by the adjuster (14, 24). After performing the necessary signal processing such as, the phase difference between the carrier signals output from the local oscillator (30).
A 90 ° phaser that distributes (31) to two signals of 90 degrees and performs phase compensation (32)
In the quadrature modulator that obtains a quadrature modulated wave such as a 4-phase PSK wave by multiplying (15, 25) each carrier signal of the output of (300) respectively and combining the two multiplied outputs (40), the 90 ° phase The phase compensator (32) of the device (300) is stopped and only the 90 ° distributor (31) is used, and the phase angle of the two outputs I and Q of the 90 ° distributor (31) is 90 °. If it is out of phase by an angle θ from °, multiply the input I ′ of the D / A converter (12) on the I channel side by the output Q of the digital filter (21) on the Q channel side by tan θ (1). Output Qtan θ and digital filter (1
The output I of 1) is added (2) to the value (I ′ = I + Q tan θ), and the input Q ′ of the D / A converter (22) on the Q channel side is converted to the digital filter (Q) on the Q channel side. 21) output Q 1 / cos
A quadrature modulator having a value (Q ′ = Q / cos θ) obtained by multiplying (3) by θ.【請求項２】 前記 Iチャネル側と Qチャネル側のディ
ジタルフィルタ(11,21)の出力I,Qの値を、前記 Qチャネ
ル側の乗算器(3) の乗算値(1/cosθ)の所定の位相誤差
θの範囲（±10deg)における最大値(1.0154)と Iチャネ
ル側の加算器(2)の加算値(1+tanθ)の同範囲における最
大値(1.1763)との比(1.0154／1.1763＝0.8632)倍して、
前記 D/A変換器(12,22) の入力 I′,Q′の最大値が値１
となる様に規格化することを特徴とした請求項１記載の
直交変調器。2. The values of the outputs I and Q of the digital filters (11, 21) on the I-channel side and the Q-channel side are set to a predetermined value (1 / cos θ) of the multiplier (3) on the Q-channel side. The ratio (1.0154 / 1.1763) of the maximum value (1.0154) in the range (± 10 deg) of the phase error θ of 1 to the maximum value (1.1763) of the added value (1 + tan θ) of the adder (2) on the I channel side in the same range. = 0.8632)
The maximum value of the inputs I ', Q'of the D / A converter (12, 22) is 1
The quadrature modulator according to claim 1, wherein the quadrature modulator is standardized so that【請求項３】 前記 D/A変換器(12,22)の入力で所要値
I′,Q′を得る為の演算I ′= I + Q tan θを、該I に
cosθを乗ずる乗算器(1₁)と該Q に sinθを乗ずる乗算
器(2₁)と該乗算器(1_1,2₁) の各出力を加算する加算器(3
₁)とにより,(Icosθ + Qsinθ)の演算に変形し, 演算
Q′= Q/cos θは Qそのままとして、前記ディジタルフ
ィルタ(11,21)と乗算器(1₁,2₁) とが、入力のIch とQch
の各直列データを変換しｎ bitの並列データ（ｘ_k）
を出力する各シフトレジスタと該ｎ bitの並列データ
（ｘ_k）を入力し位相誤差θと該θの極性（±）とを指
定し各タップ係数（ａ_k）を乗じて加算した出力（Σａ
_kｘ_k）を出力する各 ROM_I, ROM_Qとで代替されること
を特徴とした請求項１記載の直交変調器。3. Required value at the input of the D / A converter (12, 22)
I '= I + Q tan θ to obtain I', Q '
Multiplier (1₁) And the Q multiplied by sin θ
Bowl (2₁) And the multiplier (1_1,2₁) Adder (3
₁) And transform to (Icos θ + Qsin θ)
Q ′ = Q / cos θ
Filter (11,21) and multiplier (1₁, 2₁) Is the input Ich and Qch
 Of each serial data of n bit parallel data (x_k)
Each shift register outputting n and parallel data of n bits
(X_k) And input the phase error θ and the polarity (±) of the θ.
Each tap coefficient (a_kOutput multiplied by ()
_kx_k) Each ROM that outputs_I, ROM_QTo be replaced by
The quadrature modulator according to claim 1, characterized in that.【請求項４】 前記直交変調器の局部発振器(30)の出力
の搬送波の周波数が所謂シンセサイザにより可変される
場合、該シンセサイザ(30)の出力周波数の設定用データ
(A) を利用し、予め該90゜分配器(31)の各周波数毎の位
相誤差θを求めておき、tanθを書き込むROM 1 と 1/co
sθを書き込むROM 2 とを具え、該シンセサイザ(30)の
出力周波数を設定する毎に該設定用データ(A) により、
該ROM1 とROM 2とから必要な tanθと 1/cosθの値を読
み出すことを特徴とした請求項１記載の直交変調器。4. Data for setting the output frequency of the synthesizer (30) when the frequency of the carrier wave output from the local oscillator (30) of the quadrature modulator is varied by a so-called synthesizer.
Using (A), obtain the phase error θ for each frequency of the 90 ° distributor (31) in advance, and write tan θ in ROM 1 and 1 / co
ROM 2 for writing sθ, and with the setting data (A) every time the output frequency of the synthesizer (30) is set,
The quadrature modulator according to claim 1, wherein necessary tan θ and 1 / cos θ values are read from the ROM 1 and the ROM 2.【請求項５】 前記シンセサイザ(30)の出力周波数の設
定用データ(A) により、入力のIch とQch の各直列デー
タを並列データに変換する各シフトレジスタと該シフト
レジスタからのｎ bitの並列データ（ｘ_k）を入力し、
各タップ係数（ａ_k）を乗じ、其のｎ bit分を加算した
出力（Σａ_kｘ_k）を出力するようなROM_I, ROM_Qを具
えることを特徴とした請求項１記載の直交変調器。5. A shift register for converting input serial data of Ich and Qch into parallel data by the output frequency setting data (A) of the synthesizer (30) and n bits of parallel output from the shift register. Enter the data (x_k ),
The quadrature modulation according to claim 1, comprising ROM_{I and} ROM_Q for multiplying each tap coefficient (a_k ) and outputting an output (Σa_k x_k )_obtained by adding n bits thereof. vessel.