【０００１】[0001]
【産業上の利用分野】本発明は、非同期伝送モード（As
ynchronous Transfer Mode：ＡＴＭ）で情報の交換を行
うＡＴＭ交換装置に係り、特にセルスイッチを通して交
換されるセルに対する種々の処理を効果的に行うセル処
理装置と、少ないハード量でより多くのインタフェース
点を収容するためのＡＴＭ多重化装置に関する。BACKGROUND OF THE INVENTION The present invention relates to an asynchronous transmission mode (As
The present invention relates to an ATM switching device for exchanging information in a synchronous transfer mode (ATM), and in particular, a cell processing device for effectively performing various kinds of processing for cells exchanged through a cell switch, and a large number of interface points with a small amount of hardware. It relates to an ATM multiplexing device for accommodating.
【０００２】[0002]
【従来の技術】固定長の短パケットであるセルにユーザ
データを乗せて交換を行うＡＴＭ交換技術は、ユーザが
通信網に与える有意情報の量が大きく変動するマルチメ
ディア環境下でも、複数のユーザによる交換資源の共有
化が可能である。これによりマルチメディア通信システ
ムのコストダウンが可能となるため、ＡＴＭ交換技術は
Ｂ−ＩＳＤＮ（広帯域サービス総合ディジタル網）の唯
一の解と目され、現在活発な研究開発が行われている。2. Description of the Related Art ATM switching technology, in which user data is placed in cells, which are fixed-length short packets, and exchanged, is used by a plurality of users even in a multimedia environment in which the amount of significant information given to a communication network by users fluctuates greatly. It is possible to share exchange resources. Since this enables cost reduction of the multimedia communication system, the ATM switching technology is considered to be the only solution of B-ISDN (Integrated Broadband Service Digital Network), and active research and development is currently underway.
【０００３】このようなＡＴＭ交換を司るいわゆるＡＴ
Ｍ交換装置は、大きくは三つの機能ブロックから構成さ
れる。第１は、複数の入力端子から入力されるセルを所
望の出力端子へ導くセルスイッチであり、これは高速性
を実現するため一般的にハードウェアにより実現され
る。A so-called AT which manages such ATM exchange
The M switching device is mainly composed of three functional blocks. The first is a cell switch for guiding cells input from a plurality of input terminals to a desired output terminal, which is generally realized by hardware in order to achieve high speed.
【０００４】第２は、セルスイッチでのセル交換処理を
行うための前処理と、セル交換処理後に行われる後処理
を司るセル処理装置である。具体的には、前処理部はイ
ンタフェース点から入力されたセルのヘッダ部を参照し
て当該セルの属するコネクションを把握し、当該セルに
セルスイッチでセルのルーティングタグを行うのに必要
な情報やルーティングタグを付けた後セルスイッチに引
き渡すルーティングタグ付加機能を有する。後処理部
は、セルスイッチから受け取ったセルに付加されたルー
ティングタグ等を削除して、インタフェース点へ送出す
るルーティングタグ削除機能等を有する。The second is a cell processing apparatus which controls pre-processing for performing cell exchange processing in the cell switch and post-processing performed after cell exchange processing. Specifically, the preprocessing unit refers to the header part of the cell input from the interface point to grasp the connection to which the cell belongs, and the information necessary for performing the cell routing tag on the cell with the cell switch. It has the function of adding a routing tag that is handed over to the cell switch after the routing tag is attached. The post-processing unit has a routing tag deletion function of deleting the routing tag and the like added to the cell received from the cell switch and sending it to the interface point.
【０００５】第３は、セル処理装置に対してコネクショ
ン情報のセットアップを行ったり、セルスイッチおよび
セル処理装置の動作状況を観察し、必要ならば保守者に
ハードウェアの故障情報を伝える制御装置である。The third is a control device that sets up connection information for the cell processing device, observes the operating conditions of the cell switch and the cell processing device, and informs a maintenance person of hardware failure information if necessary. is there.
【０００６】これら三つの機能ブロックのうち、特にセ
ル処理装置はＡＴＭ交換装置の機能を大きく左右し、ま
た比較的複雑な機能を持つにもかかわらずセルスイッチ
の端子数だけ必要になるので、ＡＴＭ交換装置のハード
コストの大半を占める。Of these three functional blocks, the cell processing device in particular has a great influence on the functions of the ATM switching device, and although it has a relatively complicated function, the number of terminals of the cell switch is required, so that the ATM switching device is required. It accounts for most of the hard cost of the switching equipment.
【０００７】本発明者らは既に特開平４−１００４５号
において、このようなセル処理装置の構成法について提
案している。このセル処理装置では、入力されたセルに
付加するルーティングタグ等を保持しておくテーブルの
アドレスを作成する場合に連想処理を用いているためハ
ード量が多い。また、ＶＰ（バーチャルパス）とＶＣ
（バーチャルチャネル）を同時にサポートする事は出来
ない。The present inventors have already proposed in Japanese Patent Laid-Open No. 4-100455 a method of constructing such a cell processing apparatus. This cell processing device uses associative processing when creating an address of a table that holds a routing tag or the like to be added to an input cell, and therefore has a large amount of hardware. Also, VP (Virtual Path) and VC
(Virtual channel) cannot be supported at the same time.
【０００８】また、このセル処理装置では、一つのイン
タフェース点を収容するために一つのセルスイッチの端
子を使用するため、インタフェース点に加えられる負荷
が低い場合や、インタフェース点でのセル転送が遅い、
すなわち低速のインタフェース点を収容する場合などに
は、結果的にコスト高を招く要因となる。Further, in this cell processing device, since the terminal of one cell switch is used to accommodate one interface point, the load applied to the interface point is low or the cell transfer at the interface point is slow. ,
That is, when accommodating a low-speed interface point, it causes a cost increase as a result.
【０００９】後者の問題を解決する一つの方法として、
図１０に示すようにＡＴＭマルチプレクサ２およびＡＴ
Ｍデマルチプレクサ３を用いて、複数のインタフェース
点を一つのセルスイッチ１の端子に収容する方法があ
る。しかし、この方法ではインタフェース点から入力さ
れるセル（入力セル）に、ルーティングタグ等の情報を
付加してセルスイッチでのスイッチングを行う際のセル
（内部セル）に変換するルーティングタグ付加部（ＲＴ
Ａ）や、内部セルからルーティングタグ等の情報を削除
してインタフェース点へ送出するセル（出力セル）に変
換するルーティングタグ削除部（ＲＴＤ）からなるセル
処理装置４ａ，４ｂ，…がインタフェース点の数だけ必
要になる。ＲＴＡおよびＲＴＤはセル処理装置のハード
量の大部分を占めており、これらの数を削減しない限
り、ＡＴＭ交換装置のコストを実質的に削減する事は不
可能である。この問題は、低速のインタフェース点を多
数収容するＡＴＭ交換装置において、特に顕著となる。As one method for solving the latter problem,
As shown in FIG. 10, ATM multiplexer 2 and AT
There is a method of accommodating a plurality of interface points in one cell switch 1 terminal by using the M demultiplexer 3. However, according to this method, a routing tag addition unit (RT) that adds information such as a routing tag to a cell (input cell) input from the interface point and converts it to a cell (internal cell) when switching by the cell switch is performed.
A) or cell processing devices 4a, 4b, ... Composed of the routing tag deletion unit (RTD) that deletes information such as a routing tag from the internal cell and converts it into a cell (output cell) to be sent to the interface point You need only the number. RTA and RTD occupy a large part of the hardware amount of the cell processing device, and unless the number of these is reduced, it is impossible to substantially reduce the cost of the ATM switching device. This problem becomes particularly noticeable in an ATM switching apparatus that accommodates a large number of low-speed interface points.
【００１０】一方、Ｂ−ＩＳＤＮにおいて一つの有力な
サービスと現在考えられているものに、ポイント−マル
チポイント接続サービスがある。これは良く知られてい
るように、ある交換ノードに対して入力されたセルを複
数の端末またはノードへセルのコピーを作成して送出す
るという機能である。On the other hand, a point-multipoint connection service is currently considered as one of the leading services in B-ISDN. As is well known, this is a function of making a copy of a cell input to a certain switching node and transmitting it to a plurality of terminals or nodes.
【００１１】セルコピーを実現する方法は現在までに多
数提案されている。例えば、ジョナサン・Ｓ・ターナー
氏によりＩＥＥＥ、トランザクションズ・オン・コミュ
ニケーション、Ｖｏｌ．３６，Ｎｏ．６（１９８８年６
月）の“デザイン・オブ・ア・ブロードキャスト・パケ
ット・スイッチ”にて提案されたコピー網では、バンヤ
ン網として良く知られたマルチステージ多段網の単位ス
イッチの機能として、一つの入力セルを二つの出力ポー
トに向けて送出する機能を準備し、セルコピーを実現し
ている。Many methods of realizing cell copy have been proposed so far. For example, Jonathan S. Turner, IEEE, Transactions on Communication, Vol. 36, No. 6 (June 1988)
In the copy network proposed in “Design of a Broadcast Packet Switch” by Mon.), one input cell has two functions as a unit switch function of a multistage multistage network well known as a Banyan network. The cell copy is realized by preparing the function to send to the output port.
【００１２】これら今まで提案されたセルコピー装置、
例えば任意の規模のセルスイッチの任意の入力端子から
全ての出力端子に向けて、コピーセルを一つずつ出力す
る事が可能であるという機能を持っている。この様なセ
ルコピー機能を、ここではフルコピーと呼ぶ。このよう
なフルコピー機能を実現しようとすると、上述したセル
処理装置の基本機能と異なった機能を持つセルコピー専
用のハードウェアを別途作成する必要があり、ＡＴＭ交
換装置のコストをさらに押し上げる結果となってしま
う。また、セルスイッチの規模を増設する場合にもよ
り、多くのハードを追加する必要が生じる。[0012] These cell copy devices proposed so far,
For example, it has a function of being able to output copy cells one by one from any input terminal of a cell switch of any scale to all output terminals. Such a cell copy function is called a full copy here. In order to realize such a full copy function, it is necessary to separately create hardware for cell copy, which has a function different from the basic function of the cell processing device described above, which further increases the cost of the ATM switching device. turn into. In addition, it is necessary to add more hardware when increasing the scale of the cell switch.
【００１３】ところで、セルコピー機能はポイント−ポ
イント接続のコネクションにとっては冗長な機能であ
る。ポイント−マルチポイント接続はＡＴＭ交換装置に
とって付加的サービスであり、その中心的なサービスは
あくまでポイント−ポイント接続であると考えられる。
にもかかわらず上述の様なフルコピー機能を実現するこ
とは、ＡＴＭ交換装置全体のコストを引き上げる結果と
なり、望ましくない。By the way, the cell copy function is redundant for a point-to-point connection. The point-to-multipoint connection is an additional service to the ATM switching device, and its core service is considered to be a point-to-point connection.
Nevertheless, it is not desirable to realize the full copy function as described above, because the cost of the ATM switching apparatus as a whole is increased.
【００１４】[0014]
【発明が解決しようとする課題】以上述べたように、従
来のＡＴＭ交換装置では、連想処理を用いてテーブルア
ドレスを作成する部分のハード規模が大きく、またＶＰ
とＶＣを同時にサポートする事ができないという問題点
があった。As described above, in the conventional ATM switching apparatus, the hardware scale of the portion for creating the table address by using the associative processing is large, and the VP is large.
There was a problem that it could not support both VC and VC at the same time.
【００１５】本発明の第１の目的は、連想処理を行わな
いテーブルアドレスを作成し、かつＶＰとＶＣを同時に
サポートすることのできるセル処理装置を備えたＡＴＭ
交換装置を提供することにある。A first object of the present invention is to provide an ATM equipped with a cell processing device capable of creating a table address which does not perform associative processing and simultaneously supporting VP and VC.
It is to provide a switching device.
【００１６】また、従来のＡＴＭ交換装置ではＡＴＭマ
ルチプレクサ／デマルチプレクサにて低速のインタフェ
ース点を複数個まとめることでシステムコストの削減を
図るため、セル処理装置の機能コストが削減できず、実
質的にコスト削減が不可能であるという問題点があっ
た。Further, in the conventional ATM switching apparatus, since the system cost is reduced by gathering a plurality of low speed interface points by the ATM multiplexer / demultiplexer, the functional cost of the cell processing apparatus cannot be reduced, which is substantially There was a problem that cost reduction was impossible.
【００１７】本発明の第２の目的は、低速のインタフェ
ース点を複数個まとめて扱う事により、セル処理装置の
コスト削減を行うことができるＡＴＭ交換装置を提供す
ることにある。A second object of the present invention is to provide an ATM switching apparatus capable of reducing the cost of a cell processing apparatus by collectively handling a plurality of low speed interface points.
【００１８】さらに、従来技術によるセルコピー法で
は、フルコピーを実現しているため、このために新規の
ハードウェアが必要で、ＡＴＭ交換装置体のコストを引
き上げる結果になるという欠点があった。Further, in the cell copy method according to the prior art, since full copy is realized, new hardware is required for this purpose, which has a drawback of increasing the cost of the ATM switching apparatus.
【００１９】本発明の第３の目的は、セル処理装置のハ
ードウェアをなるべく変更しないでセルコピーを実現で
きるＡＴＭ交換装置を提供することにある。A third object of the present invention is to provide an ATM switching apparatus which can realize cell copy without changing the hardware of the cell processing apparatus as much as possible.
【００２０】[0020]
【課題を解決するための手段】本発明は第１の目的を達
成するため、外部装置との第１のインタフェース点から
の入力セルをセルスイッチ内での内部セルに変換し、該
セルスイッチから受け取る内部セルを外部装置との第２
のインタフェース点への出力セルに変換するセル処理手
段を備えたＡＴＭ交換装置において、前記セル処理手段
は、(a) コネクション毎に割り当てられた記憶領域すな
わちエントリを持ち、該エントリに少なくとも該コネク
ションに属する入力セルを転送すべき前記セルスイッチ
の出力ポートを指示するルーティングタグと、該コネク
ションの該出力ポートでのコネクション識別子である出
側物理ＶＣＩ（バーチャルチャネル識別子）とを記憶す
る第１の記憶手段であるルーティングタグテーブルと、
(b) 前記入力セルのＶＰＩ／ＶＣＩ（バーチャルパス識
別子／バーチャルチャネル識別子）を所定のアルゴリズ
ムで処理した入側物理ＶＣＩに基づいてルーティングタ
グテーブルにアクセスし、ルーティングタグテーブルか
ら読み出されるエントリ内情報であるルーティングタグ
および出側物理ＶＣＩを前記入力セルに付加して該入力
セルを前記内部セルに変換する第１の変換手段であるル
ーティングタグ付加部と、(c) 前記コネクション毎にエ
ントリを持ち、該エントリに少なくとも該コネクション
がＶＰ交換を受けるかＶＣ交換を受けるかを示す交換種
別フラグと、該コネクションに属する前記出力セルのイ
ンタフェース点上でのＶＰＩ／ＶＣＩとを記憶した第２
の記憶手段である新規ＶＰＩ／ＶＣＩテーブルと、(d)
前記セルスイッチから与えられた内部セルに含まれる前
記出側物理ＶＣＩに基づいて前記新規ＶＰＩ／ＶＣＩテ
ーブルにアクセスし、該テーブルから読み出される前記
交換種別フラグにより前記内部セルがＶＰ交換を受ける
事が示されたならば前記新規ＶＰＩ／ＶＣＩテーブルの
エントリに含まれるＶＰＩを該内部セルのＶＰＩ領域に
上書きし、ＶＣ交換を受ける事が示されたならば前記新
規ＶＰＩ／ＶＣＩテーブルのエントリに含まれるＶＰＩ
およびＶＣＩをそれぞれ該内部セルのＶＰＩフィールド
とＶＣＩフィールドに上書きすると共に、該内部セル中
の前記ルーティングタグおよび前記出側物理ＶＣＩを削
除して該内部セルを前記出力セルに変換する第２の変換
手段であるルーティングタグ削除部とを備えることを特
徴とする。In order to achieve the first object, the present invention converts an input cell from a first interface point with an external device into an internal cell in a cell switch, Second receiving internal cell with external device
In the ATM switching apparatus provided with the cell processing means for converting into the output cell to the interface point, the cell processing means has (a) a storage area or entry allocated for each connection, and the entry has at least the connection at least for the connection. First storage means for storing a routing tag indicating an output port of the cell switch to which an input cell to which the input cell belongs is transferred, and an output side physical VCI (virtual channel identifier) which is a connection identifier at the output port of the connection. A routing tag table that is
(b) The routing tag table is accessed based on the ingress physical VCI obtained by processing the VPI / VCI (virtual path identifier / virtual channel identifier) of the input cell with a predetermined algorithm, and the in-entry information read from the routing tag table is used. A routing tag addition unit that is a first conversion unit that adds a certain routing tag and an outgoing physical VCI to the input cell and converts the input cell into the internal cell; and (c) has an entry for each connection, A second storage that stores in the entry at least a switching type flag indicating whether the connection receives VP exchange or VC exchange, and VPI / VCI on the interface point of the output cell belonging to the connection.
A new VPI / VCI table which is a storage means of (d)
It may be possible to access the new VPI / VCI table based on the output side physical VCI included in the internal cell given from the cell switch and receive the VP exchange from the internal cell by the exchange type flag read from the table. If indicated, the VPI included in the entry of the new VPI / VCI table is overwritten in the VPI area of the internal cell, and if indicated to receive the VC exchange, included in the entry of the new VPI / VCI table. VPI
And a VCI in the VPI field and the VCI field of the internal cell, respectively, and a second conversion for deleting the routing tag and the outgoing physical VCI in the internal cell to convert the internal cell to the output cell. And a routing tag deleting unit as a means.
【００２１】ここで、前記アルゴリズムは、前記入力セ
ルの持つＶＰＩが予め定められた境界値（Ａとする）よ
り小さいか等しい場合にＶＣ交換、該境界値（Ａ）より
大きい場合にＶＰ交換であるとそれぞれ判断し、ＶＣ交
換時には前記入力セルのＶＣＩの下位から順に予め定め
られた有効ビット数（Ｂとする）のビットを取り出し
て、残ったビットは前記入力セルのＶＰＩの下位から順
に取り出すことによって前記入側物理ＶＣＩを作成し、
ＶＰ交換時には前記入力セルのＶＰＩ値に境界値（Ａ）
および有効ビット数（Ｂ）に基づいて求められた物理Ｖ
ＣＩベース値（ＰＢとする）、すなわちＰＢ＝（Ａ＋
１）（２B−１）を加えて前記入側物理ＶＣＩ値を作成
するアルゴリズムであることを特徴とする。Here, the algorithm is VC exchange when the VPI of the input cell is smaller than or equal to a predetermined boundary value (A), and VP exchange when it is larger than the boundary value (A). When the VCs are exchanged, a predetermined number of effective bits (denoted as B) are taken out in order from the lower order of the VCI of the input cell, and the remaining bits are taken out from the lower order of the VPI of the input cell. By creating the ingress physical VCI,
At the time of VP exchange, the boundary value (A) is added to the VPI value of the input cell.
And the physical V obtained based on the effective number of bits (B)
CI base value (PB), that is, PB = (A +
1) (2B -1) is added to create the input side physical VCI value.
【００２２】本発明は、第２の目的を達成するため、複
数のインタフェース点からのセルを一つの伝送路で転送
したり、複数のインタフェース点へのセルを一つの伝送
路で転送するために該セルを多重化するセル多重化手段
を備えたＡＴＭ交換装置において、前記セル多重化手段
は、前記複数のインタフェース点に０〜ｎ−１までのラ
イン識別番号（ＬＩＤ）を付け、該複数のインタフェー
ス点からのセルを多重化する場合には複数のインタフェ
ース点からのセルをセル周期毎に送出先ライン識別番号
がセル周期毎に０，１，２，…，ｎ−２，ｎ−１，０…
と巡回的に変化するように受け取って多重化し、また複
数のインタフェース点へのセルを多重化する場合には当
該セルの送出先ライン識別番号が０，１，２，…，ｎ−
２，ｎ−１，０のように巡回的に変化するように多重化
することを特徴とする。In order to achieve the second object of the present invention, in order to transfer cells from a plurality of interface points through one transmission line or transfer cells to a plurality of interface points through one transmission line. In an ATM switching apparatus having a cell multiplexing means for multiplexing the cells, the cell multiplexing means attaches line identification numbers (LID) from 0 to n-1 to the plurality of interface points, When the cells from the interface points are multiplexed, the cells from the plurality of interface points have the destination line identification numbers for each cell cycle of 0, 1, 2, ..., N-2, n-1, 0 ...
When the cells are received and multiplexed so as to cyclically change, and when cells to multiple interface points are multiplexed, the destination line identification numbers of the cells are 0, 1, 2, ..., N-
It is characterized in that multiplexing is performed so as to cyclically change like 2, n-1,0.
【００２３】ここで、セル多重化手段は各ＬＩＤに割り
当てられたセル周期で、割り当てられたＬＩＤのセルが
無い場合は無効セルを送出し、ＬＩＤを変化させるよう
に構成されていてもよい。Here, the cell multiplexing means may be configured to transmit an invalid cell and change the LID in the cell cycle assigned to each LID when there is no cell with the assigned LID.
【００２４】さらに、セル多重化手段はセル受信側の機
能要素からセル送信側の機能要素へとフロー制御がかか
っている間は無効セルを送出し、ＬＩＤを変化させない
ように構成されていてもよい。Further, even if the cell multiplexing means is configured to send an invalid cell and not change the LID while the flow control is being applied from the functional element on the cell receiving side to the functional element on the cell transmitting side. Good.
【００２５】本発明は、第３の目的を達成するため、入
力された外部装置とのインタフェース点上での特定のフ
ォーマットを持つセルに、該セルが属するコピー前のコ
ネクションを示すバーチャルパス識別子長以下の長さの
コピーコネクション識別情報と、該セルをコピーする個
数を示すバーチャルチャネル識別子長以下の長さのコピ
ー数情報とからなるコピータグを付加して出力するコピ
ータグ付加手段と、前記コピータグ付加手段から出力さ
れたセルを受け取って一旦保持し、該セルの前記コピー
数情報が付加されていた領域に該セルが何番目のコピー
であるかを示すコピー番号情報を上書きして前記コピー
数情報で示される個数のセルを出力するコピーバッファ
手段と、前記コピーバッファ手段から出力されたセルを
受け取り、前記コピータグ付加手段により前記コピータ
グを削除すると共に、前記コピーコネクション識別情報
および前記コピー番号情報を参照してコピーされたセル
の属するコネクションを把握し、該コネクションを示す
バーチャルパス識別子／バーチャルチャネル識別子を該
セルのバーチャルパス識別子／バーチャルチャネル識別
子フィールドに上書きして出力するコピータグ削除手段
とを備えたことを特徴とする。In order to achieve the third object of the present invention, a virtual path identifier length indicating a connection before copying to a cell having a specific format at an interface point with an input external device Copy tag adding means for adding and outputting a copy tag including copy connection identification information having the following length and copy number information having a virtual channel identifier length or less indicating the number of copies of the cell, and the copy The cell output from the tag adding means is received and temporarily held, and the copy number information indicating the copy number of the cell is overwritten in the area to which the copy number information of the cell is added and the copy is performed. Copy buffer means for outputting the number of cells indicated by the number information, and the cells output from the copy buffer means for receiving the copy buffer means. -The tag adding means deletes the copy tag, grasps the connection to which the copied cell belongs by referring to the copy connection identification information and the copy number information, and determines the virtual path identifier / virtual channel identifier indicating the connection. And a copy tag deleting means for overwriting and outputting the virtual path identifier / virtual channel identifier field of the cell.
【００２６】[0026]
【作用】第１の本発明によると、内部セルに該セルの属
するコネクション情報を持ち、セル処理装置のルーティ
ングタグ削除手段において、コネクション毎に新規ＶＰ
Ｉ／ＶＣＩテーブル中の交換種別フラグで指定された交
換種別（ＶＣ交換またはＶＰ交換）に従って、出力セル
でのＶＰＩのみを書き換えるか、ＶＰＩ／ＶＣＩ共書き
換えるか選択できる。このため、ＶＰＩのみ書き換える
必要のあるＶＰ交換と、ＶＰＩとＶＣＩまで書き換える
必要のあるＶＣ交換の両方を一つのインタフェース点上
で同時に提供する事ができる。According to the first aspect of the present invention, the internal cell has the connection information to which the cell belongs, and the routing tag deletion means of the cell processing device creates a new VP for each connection.
According to the exchange type (VC exchange or VP exchange) designated by the exchange type flag in the I / VCI table, it is possible to select whether to rewrite only the VPI in the output cell or the VPI / VCI together. Therefore, it is possible to simultaneously provide both the VP exchange that needs to rewrite only the VPI and the VC exchange that needs to rewrite the VPI and VCI on one interface point.
【００２７】また、ルーティングタグ付加手段でルーテ
ィングタグテーブルを参照する際に入側物理ＶＣＩを作
成するアルゴリズムに連想処理を含まないので、比較的
ハード量の大きい連想メモリを使用せずにルーティング
タグ付加機能を実現する事ができる。Further, since the associative process is not included in the algorithm for creating the physical VCI on the incoming side when the routing tag adding means refers to the routing tag table, the routing tag is added without using the associative memory having a relatively large amount of hardware. The function can be realized.
【００２８】第２の発明によると、複数のインタフェー
スからのセルまたは複数のインタフェースへのセルを同
一の伝送路で転送する際、セルスロットをインタフェー
ス点毎に周期的に割り当てるため、ＡＴＭ多重の様なハ
ード規模の大きくなる機能を使用せずに複数個のインタ
フェース点を収容できると同時に、複数個のインタフェ
ース点からのセルに対して、一つのルーティングタグ付
加／ルーティングタグ削除手段にて処理を加える事がで
きるようになり、ＡＴＭ交換装置全体のルーティングタ
グ付加／削除手段の個数を削減する事ができ、もってＡ
ＴＭ交換装置ハードコストを削減する事ができる。According to the second aspect of the invention, when cells from a plurality of interfaces or cells to a plurality of interfaces are transferred on the same transmission line, cell slots are periodically allocated to each interface point. A plurality of interface points can be accommodated without using a large hardware scale function, and at the same time, a single routing tag addition / routing tag deletion means processes the cells from a plurality of interface points. This makes it possible to reduce the number of routing tag addition / deletion means of the entire ATM switching device.
The hardware cost of the TM switching device can be reduced.
【００２９】また、セルスイッチとセル処理手段の間の
セルスロットをインタフェース点毎に周期的に割り当て
るため、各インタフェース点から入力されるセル流のバ
ースト性が変化する事が無く、コネクション単位のポリ
シング処理をも一つにまとめる事ができ、ＡＴＭ交換装
置のハードコストを削減する事ができる。Further, since the cell slots between the cell switch and the cell processing means are periodically allocated for each interface point, the burstiness of the cell flow inputted from each interface point does not change and the policing for each connection is performed. The processing can be integrated into one, and the hardware cost of the ATM switching device can be reduced.
【００３０】さらに、ＬＩＤ毎に送出するセルが無い場
合は、無効セルを送出することにより、ＡＴＭ本来の柔
軟なユーザへのビット転送能力の割当という利点を損な
う事がない。Further, when there is no cell to be transmitted for each LID, by transmitting an invalid cell, the advantage of the original allocation of the bit transfer capability to the flexible user to the ATM is not lost.
【００３１】しかも、フロー制御がかかった場合にＬＩ
Ｄを更新せずに無効セルを送出する事とにより、セルス
イッチでのセル転送速度がインタフェース点でのセル転
送速度が速い場合にも対応が可能である。Moreover, when flow control is applied, LI
By sending an invalid cell without updating D, it is possible to cope with a case where the cell transfer rate at the cell switch is high at the interface point.
【００３２】第３の発明によると、コピーされたセルが
転送されるコネクションを指定するために、ＶＰＩ／Ｖ
ＣＩ長と等しいか短いコピー番号情報、コピーコネクシ
ョン識別情報を使用するので、コピーされたセルのＶＰ
Ｉ／ＶＣＩを書き換える機能をインタフェース点から入
力されたセルのＶＰＩ／ＶＣＩを書き換える機能とほぼ
同じ構成とする事ができる。これにより、コピーされた
セルのＶＰＩ／ＶＣＩを書き換える機能と、インタフェ
ース点から入力されたセルのＶＰＩ／ＶＣＩを書き換え
る機能の実現を同一ハードウェアで容易に構成可能とな
り、ＡＴＭ交換装置のコストを削減する事が可能にな
る。According to the third invention, in order to specify the connection to which the copied cell is transferred, VPI / V
Since the copy number information and the copy connection identification information which are equal to or shorter than the CI length are used, the VP of the copied cell is used.
The function of rewriting the I / VCI can be made almost the same as the function of rewriting the VPI / VCI of the cell input from the interface point. As a result, the function of rewriting the VPI / VCI of the copied cell and the function of rewriting the VPI / VCI of the cell input from the interface point can be easily configured with the same hardware, and the cost of the ATM switching device can be reduced. It becomes possible to do.
【００３３】[0033]
【実施例】まず、本発明によるセル処理装置の実施例に
ついて説明する。図１は、同実施例に係るセル処理装置
の概略構成図であり、また図２および図３は、このセル
処理装置における入力セルから内部セルへの変換および
内部セルから出力セルへの変換を模式的に示した図であ
る。図１〜図３において、１０はセルスイッチ、２１，
２２はルーティングタグテーブル（ＲＴＴ）、３１，３
２はルーティングタグ付加部（ＲＴＡ）、４１，４２は
新規ＶＰＩ／ＶＣＩテーブル（ＨＴＴ）、５１，５２は
ルーティングタグ削除部（ＲＴＤ）、６１〜６９は入力
セル、７１〜７９は内部セル、８１〜９０は出力セルで
ある。First, an embodiment of the cell processing apparatus according to the present invention will be described. FIG. 1 is a schematic configuration diagram of the cell processing apparatus according to the embodiment, and FIGS. 2 and 3 show conversion of an input cell into an internal cell and a conversion of an internal cell into an output cell in the cell processing apparatus. It is the figure which showed typically. 1 to 3, 10 is a cell switch, 21 and
22 is a routing tag table (RTT), 31, 3
2 is a routing tag addition unit (RTA), 41 and 42 are new VPI / VCI tables (HTT), 51 and 52 are routing tag deletion units (RTD), 61 to 69 are input cells, 71 to 79 are internal cells, 81 90 are output cells.
【００３４】ＶＣ（バーチャルチャネル）交換を受ける
セルは、セル処理装置により以下の様に処理される。ま
ず、ＶＣ交換を受ける入力セル６１はルーティングタグ
付加部３１に入力され、ここで予め定められたアルゴリ
ズムに従って入側物理ＶＣＩ（ｐｈｉ−ＶＣＩ）が作成
され、当該入側物理ＶＣＩをキーとしてルーティングタ
グテーブル２１にアクセスされる。ｐｈｉ−ＶＣＩによ
るルーティングタグテーブル２１へのアクセスを、図２
では入力セル６１とルーティングタグ付加部３１のエン
トリの一つとの間の実線矢印にて模式的に表している。A cell that receives a VC (Virtual Channel) exchange is processed by the cell processor as follows. First, the input cell 61 that receives the VC exchange is input to the routing tag addition unit 31, an input side physical VCI (phi-VCI) is created according to a predetermined algorithm, and the routing side tag is set using the input side physical VCI as a key. The table 21 is accessed. Access to the routing tag table 21 by phi-VCI is shown in FIG.
Is schematically represented by a solid arrow between the input cell 61 and one of the entries of the routing tag addition unit 31.
【００３５】ルーティングタグテーブル２１へのｐｈｉ
−ＶＣＩによるアクセスにて、セル６１は出力ポート
（ＯＰ）番号０に転送されるセルで、当該リンク上では
出側物理ＶＣＩ（ｐｈｏ−ＶＣＩ）が０であることで当
該セルのコネクションが識別されることが分かる。ルー
ティングタグ付加部３１では、ルーティングタグテーブ
ル２１へのアクセスで得られるこれらの情報を入力セル
に付けて、内部セル７１としてセルスイッチ１０に渡
す。Phi to the routing tag table 21
The cell 61 is a cell transferred to the output port (OP) number 0 by the access by the VCI, and the connection of the cell is identified by the output side physical VCI (pho-VCI) being 0 on the link. I understand that. The routing tag adding unit 31 attaches these pieces of information obtained by accessing the routing tag table 21 to the input cell and passes the information to the cell switch 10 as the internal cell 71.
【００３６】セルスイッチ１０でのセルのルーティング
タグは、良く知られているようにルーティングタグ（Ｒ
−Ｔａｇ）を参照しながら行われる。このルーティング
タグの実際の値は、セルスイッチ１０自身の持つアーキ
テクチャによって変化し、一概には決定できない。しか
しながら、ルーティングタグの実際の値は本発明の有効
性になんら影響を与えないため、以下の説明ではルーテ
ィングタグの値の一例として出力ポート番号がそのまま
書かれた形のルーティングタグを用いて説明を進める。As is well known, the cell routing tag in the cell switch 10 is the routing tag (R
-Tag). The actual value of this routing tag varies depending on the architecture of the cell switch 10 itself and cannot be determined unconditionally. However, since the actual value of the routing tag does not affect the effectiveness of the present invention at all, in the following description, an explanation will be given using a routing tag in which the output port number is written as an example of the value of the routing tag. Proceed.
【００３７】内部セル７１は、セルスイッチ１０でスイ
ッチングを受け、出力ポート＃０のルーティングタグ削
除部５１へ導かれる。ルーティングタグ削除部５１は、
内部セル７１が持っているｐｈｏ−ＶＣＩ＝０をキーと
して、新規ＶＰＩ／ＶＣＩテーブル４０１に当該セルが
インタフェース点に出力される時に持つべきＶＰＩ値＝
ａ、ＶＣＩ値＝ｂを得る。ルーティングタグ削除部５１
は、新規ＶＰＩ／ＶＣＩテーブル４１から得たＶＰＩ値
／ＶＣＩ値をセルスイッチ１０から受け取ったセルのＶ
ＰＩ／ＶＣＩフィールドに書き込むと共に、ルーティン
グタグ付加部３１で付加された部分を削除し、出力セル
８１を作成する。The internal cell 71 undergoes switching by the cell switch 10 and is guided to the routing tag deleting section 51 of the output port # 0. The routing tag deletion unit 51
Using the pho-VCI = 0 of the internal cell 71 as a key, the VPI value that should be held when the cell is output to the interface point in the new VPI / VCI table 401 =
a, VCI value = b is obtained. Routing tag deletion unit 51
Is the VPI value of the cell that has received the VPI value / VCI value obtained from the new VPI / VCI table 41 from the cell switch 10.
The output cell 81 is created by writing in the PI / VCI field and deleting the portion added by the routing tag addition unit 31.
【００３８】なお、図２および図３では交換種別フラグ
の値を、当該フラグがＶＣ交換を示している時はＶＣＩ
値、ＶＰ交換を示している時はＶＰ交換とそれぞれ記述
する事で示している。In FIGS. 2 and 3, the value of the exchange type flag is set to VCI when the flag indicates VC exchange.
When the value and VP exchange are shown, it is indicated by describing as VP exchange.
【００３９】一方、本発明に基づいて、ＶＰ交換はルー
ティングタグ削除部５２でＶＰ交換を受けるセルのＶＰ
Ｉ部分のみを書き換える事により実現される（図２およ
び図３において、入力セルが６６、内部セルが７６、出
力セルが８５のシーケンスを示す）。ここで、新規ＶＰ
Ｉ／ＶＣＩテーブル４１のコネクション毎のエントリ内
に交換種別フラグを設けたので、同じインタフェース点
に出力するセルについて、ＶＰＩ／ＶＣＩテーブル書き
換えを行うフィールドをコネクション毎に変化させる事
が出来る事に注意が必要である。On the other hand, according to the present invention, the VP exchange is performed by the routing tag removing unit 52 in the VP of the cell receiving the VP exchange.
This is realized by rewriting only the I portion (in FIG. 2 and FIG. 3, the sequence is 66 for input cells, 76 for internal cells, and 85 for output cells). Where new VP
Since the exchange type flag is provided in the entry for each connection of the I / VCI table 41, it should be noted that the field for rewriting the VPI / VCI table can be changed for each connection for cells output to the same interface point. is necessary.
【００４０】本実施例においては、ＶＰ交換とＶＣ交換
を同時にサポートするため、ＶＰ交換を受けるコネクシ
ョンをＶＣに分解するか、またはＶＣ交換を受けたコネ
クションを一つのＶＰに多重化する場合が想定される。
本実施例によると、これらに対して以下の様に対応する
事ができる。In the present embodiment, in order to support VP exchange and VC exchange at the same time, it is assumed that the connection receiving the VP exchange is decomposed into the VC or the connection subjected to the VC exchange is multiplexed into one VP. To be done.
According to the present embodiment, these can be dealt with as follows.
【００４１】ＶＰ交換を受けるコネクションをＶＣに分
解するのは、ノードの受信入力点でのコネクション識別
をＶＰＩのみで行うのではなく、ＶＣＩまで見て行うこ
とにより実現される（図２および図３において、入力セ
ルが６２／６３、内部セルが７２／７３、出力セルが８
２／８６のシーケンス）。The decomposition of the connection receiving the VP exchange into the VC is realized by not only performing the connection identification at the reception input point of the node by the VPI but also by looking at the VCI (FIGS. 2 and 3). In, the input cells are 62/63, the internal cells are 72/73, and the output cells are 8
2/86 sequence).
【００４２】一方、ＶＣ交換を受けたコネクションを一
つのＶＰに多重化するのは、ノードの送信送出点のヘッ
ダ変換機能で、該ＶＰに多重化されるコネクションで運
ばれるセルのＶＰＩを同じ値に書き換えることにより実
現する（図２および図３において、入力セルが６４／６
７、内部セルが７４／７７、出力セルが８３／８４のシ
ーケンス）。すなわち、当該ＶＰに乗せ込む複数のコネ
クションについて、送信送出点でのｐｈｏ−ＶＣＩをキ
ーとした表引きによって得られる新規ＶＰＩ／ＶＣＩテ
ーブルの内のＶＰＩを、同じＶＰを示す同じ値とする。
同一ＶＰの中でＶＣＩが一致しないように、ＶＰＩのみ
ならずＶＣＩまで書き換える必要があることに注意が必
要である。On the other hand, it is the header conversion function of the transmission / transmission point of the node that multiplexes the connections that have undergone the VC exchange into one VP, and the VPI of the cell carried by the connection multiplexed in the VP has the same value. It is realized by rewriting to (in FIG. 2 and FIG. 3, the input cell is 64/6
7, internal cell 74/77, output cell 83/84). That is, the VPI in the new VPI / VCI table obtained by the table lookup using the pho-VCI at the transmission / transmission point as a key is set to the same value indicating the same VP for a plurality of connections to be loaded on the VP.
It should be noted that not only VPI but also VCI must be rewritten so that VCIs do not match in the same VP.
【００４３】なお、受信入力点でｐｈｉ−ＶＣＩをキー
とした表引きによって得られたｐｈｏ−ＶＣＩの値を、
同じＶＰに乗せるコネクションについて同一とすること
も考えられる（図２および図３において、入力セルが６
５／６８、内部セルが７５／７８、出力セルが８７／８
８のシーケンス）。しかし、この時は既に複数のコネク
ションに同一のｐｈｏ−ＶＣＩが与えられ、ノード内で
ＶＣＩの衝突を防ぐように書き換える事ができなくな
る。すなわち、同じＶＰに乗せるコネクションのＶＣＩ
の値が、複数の受信入力点間で衝突しないように制御す
る必要があり、この方法は現実的ではない。It should be noted that the value of pho-VCI obtained by the table lookup using the phi-VCI as a key at the reception input point is
It is also possible to make the same connection for the connections on the same VP (in FIG. 2 and FIG.
5/68, internal cell 75/78, output cell 87/8
8 sequence). However, at this time, the same pho-VCI is already given to a plurality of connections, and it is not possible to rewrite in a node so as to prevent VCI collision. That is, the VCI of the connection to be placed on the same VP
The value of must be controlled so that it does not collide between multiple reception input points, and this method is not practical.
【００４４】また、マルチポイントＶＣ交換は次のよう
に実現してもよい。まず、受信入力点でｐｈｉ−ＶＣＩ
をキーとした表引きによって得られるｐｈｏ−ＶＣＩの
値を持つ内部セルをセルスイッチ１０によりコピーし
て、内部のルーティングタグで示された全ての出力ポー
トに出力する。次いで、出力ポートのヘッダ変換機能に
より、コピーされた内部セルのＶＰＩ／ＶＣＩが出力側
のＶＰＩ，ＶＣＩに変換されて出力セルとなる（図２お
よび図３において、入力セルが６９、内部セルが７９、
出力セルが８９／９０のシーケンス）。一般に、コピー
セルの出力ＶＰＩ，ＶＣＩはそれぞれの出力ポート毎に
自由に設定できることが必要であるが、本実施例のよう
にヘッダ変換機能を送信送出点に置く方式では、これが
容易に実現できる。The multipoint VC exchange may be realized as follows. First, at the reception input point, phi-VCI
The internal cell having the value of pho-VCI obtained by the table with the key is copied by the cell switch 10 and output to all the output ports indicated by the internal routing tag. Then, the output port header conversion function converts the VPI / VCI of the copied internal cell into VPI and VCI on the output side to become an output cell (in FIG. 2 and FIG. 3, the input cell is 69, the internal cell is 79,
Output cell is 89/90 sequence). Generally, it is necessary that the output VPI and VCI of the copy cell can be freely set for each output port, but this can be easily realized by the method in which the header conversion function is placed at the transmission / sending point as in this embodiment.
【００４５】次に、本実施例においてルーティングタグ
テーブルにアクセスするキーとなる入側物理ＶＣＩ（ｐ
ｈｉ−ＶＣＩ）を作成するアルゴリズムについて述べ
る。まず、ＶＰＩの値により作成される線形空間である
ＶＰ空間に、ＶＣ交換に用いる領域の終わりを示す境界
値（以下、ＶＰＩ境界値という）Ａを定義する。ＶＰ交
換とＶＣ交換の分離は、ＶＰＩ境界値を用いて以下の様
に行う。 入力セルのＶＰＩ値＞Ａ：ＶＰ交換 入力セルのＶＰＩ値≦Ａ：ＶＣ交換 (1) 次に、ＶＣＩの値により作成される線形空間であるＶＣ
空間に有効ビット数Ｂを定義し、図４に示すようにＶＣ
交換時のｐｈｉ−ＶＣＩを、ＶＣＩの下位Ｂビットをｐ
ｈｉ−ＶＣＩの下位Ｂビットとし、ｐｈｉ−ＶＣＩの上
位の余った位置にはＶＰＩの下位ビットから順に埋める
ことにより得る。なお、図４においてはｐｈｉ−ＶＣＩ
の長さを１２ビットとしている。Next, in this embodiment, the incoming physical VCI (p
An algorithm for creating hi-VCI) will be described. First, a boundary value (hereinafter referred to as VPI boundary value) A indicating the end of a region used for VC exchange is defined in a VP space which is a linear space created by the value of VPI. Separation of VP exchange and VC exchange is performed using the VPI boundary value as follows. VPI value of input cell> A: VP exchange VPI value of input cell ≦ A: VC exchange (1) Next, VC which is a linear space created by the value of VCI
The number of effective bits B is defined in the space, and VC is set as shown in FIG.
Phi-VCI at the time of exchange is set to the lower B bit of VCI
It is obtained by setting the lower B bits of hi-VCI, and filling the upper surplus positions of phi-VCI in order from the lower bits of VPI. In addition, in FIG. 4, phi-VCI
Has a length of 12 bits.
【００４６】一方、ＶＰ交換時のｐｈｉ−ＶＣＩは、ｐ
ｈｉ−ＶＣＩの値により作成される線形空間であるｐｈ
ｉ−ＶＣＩ空間に、物理ＶＣＩベース値ＰＢを定義し、
以下の様に得る。なお、ＰＢの値の計算方法は後述す
る。 ｐｈｉ−ＶＣＩ（ＶＰ交換）＝（入力セルのＶＰＩ値）＋ＰＢ (2) このアルゴリズムをハードウェアで実現する場合、図５
にｐｈｉ−ＶＣＩ計算部の構成を示すように、ＶＰＩ境
界値Ａ、有効ビット数Ｂ、物理ＶＣＩベース値ＰＢは、
それぞれ予め本実施例に係るセル処理装置を制御するマ
イクロプロセッサから、レジスタ９１，９２，９３に初
期設定される。比較器９４により式(1)に示したＶＰ交
換にするかＶＣ交換にするかの判断を行って、セレクタ
９５を制御する。そして、セレクタ９５においてＶＰ交
換時には加算器９６で得られた式(2) のｐｈｉ−ＶＣＩ
を選択し、ＶＣ交換時にはバレルシフタ９７およびセレ
クタ９８を用いて図５のようにして得られたｐｈｉ−Ｖ
ＣＩを選択してｐｈｉ−ＶＣＩ出力を得る。こうする
と、図６に示すように連想メモリを使用することなくｐ
ｈｉ−ＶＣＩ計算部を構成する事ができ、経済的である
と共に、より高速動作が容易となる。On the other hand, phi-VCI at the time of VP exchange is p
ph which is a linear space created by the value of hi-VCI
Define a physical VCI base value PB in the i-VCI space,
Get as follows: The method of calculating the value of PB will be described later. phi-VCI (VP exchange) = (VPI value of input cell) + PB (2) When this algorithm is implemented by hardware, FIG.
As shown in the configuration of the phi-VCI calculator, the VPI boundary value A, the effective bit number B, and the physical VCI base value PB are
The registers 91, 92, and 93 are initialized by the microprocessor that controls the cell processing apparatus according to this embodiment in advance. The comparator 94 determines whether to perform the VP exchange or the VC exchange shown in the equation (1), and controls the selector 95. Then, at the time of VP exchange in the selector 95, the phi-VCI of the equation (2) obtained by the adder 96
Phi-V obtained as shown in FIG. 5 by using the barrel shifter 97 and the selector 98 at the time of VC replacement.
Select CI to get the phi-VCI output. In this way, as shown in FIG. 6, p is used without using the associative memory.
The hi-VCI calculator can be configured, which is economical and facilitates higher speed operation.
【００４７】このアルゴリズムによるＶＰＩ空間／ＶＣ
Ｉ空間からｐｈｉ−ＶＣＩ空間へのマッピングの様子を
図７に示す。図７に示すように、ＶＰＩ境界値をＡ、有
効ビット数をＢとして、物理ＶＣＩベース値ＰＢを ＰＢ＝（Ａ＋１）×（２B−１） (3) とすると、ＶＣ交換用に使用したｐｈｉ−ＶＣＩ値の最
大値の次の値から順にＶＰ交換用に使用できる事にな
り、ｐｈｉ−ＶＣＩ空間のロスを無くすことができる。VPI space / VC by this algorithm
FIG. 7 shows how the I space is mapped to the phi-VCI space. As shown in FIG. 7, assuming that the VPI boundary value is A, the number of effective bits is B, and the physical VCI base value PB is PB = (A + 1) × (2B −1) (3), it is used for VC exchange. The phi-VCI space can be used for VP exchange in order from the value next to the maximum value of the phi-VCI value, and the loss of the phi-VCI space can be eliminated.
【００４８】ここで、ＶＰ設定時に対向側のシステムに
おいて、ＶＰＩに対してネゴシエーションをとる必要が
生じる事に注意が必要である。これは、前述のｐｈｉ−
ＶＣＩ作成アルゴリズムによると、ＶＣ交換を受けるコ
ネクションのＶＰＩと、ＶＰ交換を受けるＶＰＩとで
は、その領域が明確に分離されている事から生じる。At this point, it should be noted that the system on the opposite side needs to negotiate with the VPI when setting the VP. This is the phi-
According to the VCI creation algorithm, the area is clearly separated between the VPI of the connection receiving the VC exchange and the VPI receiving the VP exchange.
【００４９】さらに、特開平４−１００４５号において
開示したセル処理装置の一構成法によると、セル処理装
置を制御するプロセッサにＯＡＭセルを分岐する機能に
おいて、分岐するか否かを決定する際にセル処理機能の
種別と、ＯＡＭセルの種別によって決める方法を開示し
ているが、本実施例によるセル処理装置では、ＶＰ交換
とＶＣ交換が混在するので、特開平４−１００４５号に
述べた方法は使用できない。この方法の代わりに、例え
ばＯＡＭセルを分岐するか否かを決めるためには、以下
の様にすれば良い。Further, according to a configuration method of the cell processing device disclosed in Japanese Patent Laid-Open No. 4-10045, in the function of branching the OAM cell to the processor for controlling the cell processing device, when deciding whether to branch or not. Although the method of determining the type of cell processing function and the type of OAM cell is disclosed, the VP exchange and the VC exchange are mixed in the cell processing apparatus according to the present embodiment. Therefore, the method described in Japanese Patent Application Laid-Open No. 4-10045 is disclosed. Cannot be used. Instead of this method, for example, in order to determine whether to branch the OAM cell, the following may be performed.
【００５０】インタフェース点からのセルについては、
それぞれのｐｈｏ−ＶＣＩの値で、セル種別毎に分岐す
るか否かを決めるテーブルを持ち、前述のｐｈｉ−ＶＣ
Ｉ計算アルゴリズムにて入力されたセル毎にｐｈｉ−Ｖ
ＣＩの値を計算し、当該テーブルに該ｐｈｉ−ＶＣＩの
値をキーとしてアクセスし、該テーブルから得られた情
報により分岐するか否かを決定することが考えられる。For cells from the interface point:
Each pho-VCI value has a table that determines whether or not to branch for each cell type.
Phi-V for each cell input by the I calculation algorithm
It is conceivable to calculate the value of CI, access the table using the value of phi-VCI as a key, and determine whether to branch based on the information obtained from the table.
【００５１】一方、インタフェース点へ出力されるセル
については、ｐｈｉ−ＶＣＩのそれぞれの値で、セル種
別毎に分岐するか否かを決めるテーブルを持ち、セルを
受け取ると同時に、ルーティングタグ削除部からインタ
フェースへ出力されたセルが保持していたｐｈｏ−ＶＣ
Ｉを受け取って、当該テーブルをアクセスし、該テーブ
ルから得られた情報により分岐するか否かを決定する事
が考えられる。On the other hand, for the cells output to the interface point, each cell has a table for deciding whether to branch for each cell type with each value of phi-VCI. The pho-VC held by the cell output to the interface
It is conceivable to receive I, access the table, and determine whether to branch based on the information obtained from the table.
【００５２】なお、本実施例ではＣＣＩＴＴ標準に従っ
て、ｐｈｉ−ＶＣＩの値の小さい方をＶＣ交換に、大き
い方をＶＰ交換にそれぞれ割り当てたが、小さい方をＶ
Ｐ交換に、大きい方をＶＣ交換にそれぞれ割り当てても
良い。In this embodiment, the smaller phi-VCI value is assigned to the VC exchange and the larger phi-VCI value is assigned to the VP exchange according to the CCITT standard.
The larger one may be assigned to the P exchange and the larger one may be assigned to the VC exchange.
【００５３】さらに、本実施例では新規ＶＰＩ／ＶＣＩ
テーブルに交換種別フラグを設けたが、ルーティングタ
グテーブルに交換種別フラグを設け、当該フラグを内部
セルに付けて転送し、ルーティングタグ削除部で内部セ
ルを参照してＶＰＩ／ＶＣＩフィールドの書き換え位置
を決定するようにしても良い。Further, in this embodiment, a new VPI / VCI is used.
Although the exchange type flag is provided in the table, the exchange type flag is provided in the routing tag table, the flag is attached to the internal cell and transferred, and the routing tag deletion unit refers to the internal cell to determine the rewriting position of the VPI / VCI field. You may decide.
【００５４】本発明は、上述したＶＰＩ／ＶＣＩ圧縮ア
ルゴリズムを特開平４−１００４５号に開示されたセル
処理装置のようなルーティングタグ付加部でＶＰＩ／Ｖ
ＣＩ書き換えまで行うタイプのセル処理装置にも適用で
きる。In the present invention, the VPI / VCI compression algorithm described above is applied to the VPI / VCI compression algorithm in the routing tag addition unit such as the cell processing device disclosed in Japanese Patent Laid-Open No. 4-10045.
It can also be applied to a cell processing device of the type that performs CI rewriting.
【００５５】図７および図８は、このようなセル処理装
置の実施例であり、図２および図３と同様に、入力側セ
ルから内部セルへの変換および内部セルから出力セルへ
の交換を模式的に示している。図７および図８におい
て、１０はセルスイッチ、２１，２２はルーティングタ
グテーブル（ＲＴＴ）、３１，３２はルーティングタグ
付加部（ＲＴＡ）、５１，５２はルーティングタグ削除
部部（ＲＴＤ）、６１〜６６は入力セル、７１〜７６は
内部セル、８１〜８６は出力セルである。FIGS. 7 and 8 show an embodiment of such a cell processing apparatus, and like the case of FIGS. 2 and 3, conversion of an input side cell into an internal cell and exchange of an internal cell into an output cell are performed. It is shown schematically. 7 and 8, 10 is a cell switch, 21 and 22 are routing tag tables (RTT), 31 and 32 are routing tag adding units (RTA), 51 and 52 are routing tag deleting units (RTD), 61 to. 66 is an input cell, 71-76 are internal cells, and 81-86 are output cells.
【００５６】本実施例においては、ルーティングタグ付
加部３１，３２において直接ＶＰＩ／ＶＣＩ変換まで行
う。また、本実施例においても、ＶＣ交換（入力セル６
１、内部セル７１、出力セル８１のシーケンス）、ＶＰ
交換（入力セル６５、内部セル７５、出力セル８５のシ
ーケンス）、ＶＰ分離（入力セル６２／６３、内部セル
７２／７３、出力セル８２／８６のシーケンス）、ＶＣ
多重（入力セル６４／６６、内部セル７４／７６、出力
セル８３／８４のシーケンス）など、種々の処理を同時
にサポートすることが可能である。In this embodiment, VPI / VCI conversion is directly performed in the routing tag addition units 31 and 32. Also in this embodiment, VC exchange (input cell 6
1, internal cell 71, output cell 81 sequence), VP
Exchange (sequence of input cell 65, internal cell 75, output cell 85), VP separation (sequence of input cell 62/63, internal cell 72/73, output cell 82/86), VC
It is possible to simultaneously support various processes such as multiplexing (sequence of input cells 64/66, internal cells 74/76, output cells 83/84).
【００５７】次に、本発明によるセル多重化装置の実施
例について説明する。図９は、同実施例によるセル多重
化の方式を模式的に表した図である。この図９では、例
えばセルスイッチが６００Ｍｂｐｓ対応で、１５０Ｍｂ
ｐｓのインタフェース点をセルスイッチの一端子に４個
収容する様な場合について開示している。各インタフェ
ース点にはそれぞれライン識別番号としてＬＩＤ＝０，
１，２，３が付けられており、それぞれのインタフェー
ス点向けに同図（ａ）に示すように周期的にセル周期が
割り当てられる。あるセル周期で、割り当てられたＬＩ
Ｄを持つインタフェース点からセルスイッチに向かうセ
ル、または割り当てられたＬＩＤを持つインタフェース
点に送出されるセルが無い場合は、ユーザ情報や網管理
用情報を持たないセルを送出する。なお、ここではユー
ザ情報や網管理情報を持たないセルを無効セルと呼ぶ。Next, an embodiment of the cell multiplexer according to the present invention will be described. FIG. 9 is a diagram schematically showing the cell multiplexing method according to the embodiment. In FIG. 9, for example, the cell switch supports 600 Mbps, and 150 Mbps.
The case where four ps interface points are accommodated in one terminal of the cell switch is disclosed. LID = 0 as a line identification number at each interface point,
1, 2, and 3 are attached, and cell cycles are periodically assigned to the respective interface points as shown in FIG. LI assigned in a certain cell cycle
If there is no cell to be sent from the interface point having D to the cell switch or to the interface point having the assigned LID, a cell having no user information or network management information is transmitted. Here, a cell having no user information or network management information is called an invalid cell.
【００５８】図９（ｂ）は、例えばセルスイッチからセ
ル処理機能へ、またはセル処理機能からセルスイッチへ
フロー制御がかかった場合等、セル受信側機能要素から
セル送信側機能要素へとフロー制御がかかる無効セルを
挿入する場合のセル多重化について示している。フロー
制御は、良く知られている様に送出先のバッファに空き
領域が無い時に、送出元からセルが送出されセル廃棄が
発生する事を防ぐために、送出先から送出元にセルを送
出する事を許可しない機能である。FIG. 9B shows a flow control from the cell reception side functional element to the cell transmission side functional element, for example, when the flow control is applied from the cell switch to the cell processing function or from the cell processing function to the cell switch. It shows cell multiplexing when inserting such invalid cells. As is well known, flow control is to send cells from the transmission source to the transmission source in order to prevent cells from being transmitted from the transmission source and cell discard when there is no free space in the transmission destination buffer. Is a function that does not allow.
【００５９】このようなフロー制御により、セルスイッ
チでのセル転送速度の方がインタフェース点でのセル転
送速度より早いといった状況の時に、セルスイッチ側の
バッファに十分な余裕がある前提でセル廃棄無しに、セ
ルスイッチからセル処理機能に向かうセル流の速度変換
を行う事ができる。この様な状況は、例えばセルスイッ
チの廃棄特性を改善する目的で、セルスイッチでのセル
転送速度をインタフェース点でのセル転送速度より大き
くした様なシステムにて生じる。By such flow control, when the cell transfer rate at the cell switch is faster than the cell transfer rate at the interface point, there is sufficient cell buffer buffer margin and no cell discard is performed. In addition, it is possible to convert the velocity of the cell flow from the cell switch to the cell processing function. Such a situation occurs in a system in which the cell transfer rate at the cell switch is made higher than the cell transfer rate at the interface point, for the purpose of improving the discard characteristics of the cell switch.
【００６０】図１０は、本実施例に係るセル多重化方式
を適用したＡＴＭ交換装置における要部の構成を示すブ
ロック図である。なお、図１０は図９と同様に一つのセ
ル処理装置が４個のインタフェース点を収容する場合に
ついて示している。FIG. 10 is a block diagram showing the configuration of the main part of the ATM switching apparatus to which the cell multiplexing system according to this embodiment is applied. Note that FIG. 10 shows a case where one cell processing device accommodates four interface points, as in FIG. 9.
【００６１】図１０において、１００はセルスイッチ、
２００はセル処理装置、１０１１〜１０１ｍはセルスイ
ッチ１００の内部で、セル処理機能に向けてセルを送出
する為のバッファ、２０１はルーティングタグ付加部
（ＲＴＡ）、２０２はルーティングタグ削除部（ＲＴ
Ｄ）、２０３は複数のインタフェース点からのセル流を
図９に示した構造に多重化する多重部、２０４は図９に
示す構造のセル流を複数のインタフェース点へと分離す
る分離部である。なお、セルスイッチ１００でのセル転
送速度はインタフェース点でのセル転送速度よりも速く
設定してある。In FIG. 10, 100 is a cell switch,
Reference numeral 200 denotes a cell processing device, 1011 to 101m are buffers for sending cells toward the cell processing function inside the cell switch 100, 201 is a routing tag addition unit (RTA), and 202 is a routing tag deletion unit (RT).
D), 203 is a multiplexing unit that multiplexes cell flows from a plurality of interface points into the structure shown in FIG. 9, and 204 is a separating unit that separates the cell flow having the structure shown in FIG. 9 into a plurality of interface points. . The cell transfer rate in the cell switch 100 is set higher than the cell transfer rate at the interface point.
【００６２】インタフェース点１〜４から入力されるセ
ル流は、まず多重化部２０３にて図９に示す構造に変換
されて出力される。図９に示す構造では、周期的に各イ
ンタフェース点に対してセル周期が割り当てられる事が
保証されているため、インタフェース点からのセル流の
速度がルーティングタグ付加部２０１と多重化部２０３
との間の速度の１／４である限り、多重部２０３はＡＴ
Ｍマルチプレクサに比べて簡単な構造で構成可能である
ことが大きな利点である。The cell streams input from the interface points 1 to 4 are first converted into the structure shown in FIG. In the structure shown in FIG. 9, since it is guaranteed that the cell cycle is periodically allocated to each interface point, the speed of the cell flow from the interface point is determined by the routing tag addition section 201 and the multiplexing section 203.
As long as it is 1/4 of the speed between
It is a great advantage that it can be configured with a simple structure as compared with the M multiplexer.
【００６３】なお、インタフェース点で必要な他の処
理、すなわちビット同期／フレーム同期／セル同期を行
う同期装置は、インタフェース点と多重化部２０３の間
に存在する事を仮定している。これらは本発明の有効性
になんら影響を与えないので、図１０には図示していな
い。It is assumed that another processing required at the interface point, that is, a synchronizer for performing bit synchronization / frame synchronization / cell synchronization exists between the interface point and the multiplexer 203. These have no effect on the effectiveness of the invention and are therefore not shown in FIG.
【００６４】多重化部２０３は、図９に示すような構造
でルーティングタグ付加部２０１にセルを送出すると同
時に、現在送られているセルが入力されてきたインタフ
ェース点に付けられているＬＩＤを送出している。ルー
ティングタグ付加部２０１では、当該ＬＩＤとセルに付
けられたＶＰＩ／ＶＣＩとを用いて、当該セルが属する
コネクションを識別し、当該セルに対してルーティング
タグ等の付加情報を付与し、それを内部セルとして、受
けとった順にセルスイッチ１００に渡す。なお、ここで
付与されるルーティングタグには、セル処理機能に収容
される複数のインタフェース点の内の一つを指定する情
報も含まれているものとする。さらに、ルーティングタ
グ付加部２０１はセル転送速度をセルスイッチ１００の
それに合わせる機能をも持つものとする。The multiplexing unit 203 transmits a cell to the routing tag addition unit 201 with the structure shown in FIG. 9, and at the same time, transmits the LID attached to the interface point to which the currently transmitted cell is input. is doing. The routing tag addition unit 201 identifies the connection to which the cell belongs by using the LID and the VPI / VCI attached to the cell, adds additional information such as a routing tag to the cell, and internally The cells are passed to the cell switch 100 in the order in which they are received. It is assumed that the routing tag given here also includes information designating one of a plurality of interface points accommodated in the cell processing function. Furthermore, the routing tag addition unit 201 also has a function of matching the cell transfer rate with that of the cell switch 100.
【００６５】セルスイッチ１００は、受け取った内部セ
ルのルーティングタグを参照しながら、当該セルを所望
の出力端子へと導く。セルスイッチ１００の出力部に
は、バッファ１０１ｉ（ｉ＝１〜ｍ）が設けられてい
る。このバッファ１０１ｉは、各セル処理装置２００が
収容する可能性のある複数のインタフェース点毎にセル
を一時保持する仮想キューを複数個持つバッファであ
り、セルを図９に示すような構造に変換してルーティン
グタグ削除部２０２に向けて送出する。The cell switch 100 refers to the received routing tag of the internal cell and guides the cell to a desired output terminal. The output of the cell switch 100 is provided with a buffer 101i (i = 1 to m). The buffer 101i is a buffer having a plurality of virtual queues for temporarily holding cells for each of a plurality of interface points that may be accommodated by each cell processing device 200, and converts the cells into the structure shown in FIG. And sends it to the routing tag deletion unit 202.
【００６６】なお、図１０に示した様な６００Ｍｂｐｓ
対応のセルスイッチ１００に１５０Ｍｂｐｓのインタフ
ェース点を収容するのみではなく、６００Ｍｂｐｓのイ
ンタフェース点を収容する場合も考えられる。この場合
には、バッファ１０１ｉではＬＩＤ毎にバッファリング
せず、最も早く到着したセルを最も早く送出する、いわ
ゆるＦＩＦＯ（first-in first-out）機能を持てば良
い。これは、セルスイッチ１００の端子にどのインタフ
ェース点を収容するかによって変化するので、バッファ
１０１ｉは、通常のＦＩＦＯ機能によるセル出力と、図
１０に示したセル転送構造によるセル出力との二つのモ
ードを持つ事が望ましい。Incidentally, 600 Mbps as shown in FIG.
It is conceivable that the corresponding cell switch 100 not only accommodates the interface point of 150 Mbps but also accommodates the interface point of 600 Mbps. In this case, the buffer 101i may have a so-called first-in-first-out (FIFO) function of sending the earliest arriving cell earliest without buffering for each LID. Since this changes depending on which interface point is accommodated in the terminal of the cell switch 100, the buffer 101i has two modes: cell output by the normal FIFO function and cell output by the cell transfer structure shown in FIG. It is desirable to have
【００６７】ルーティングタグ削除部２０２は、ルーテ
ィングタグ付加部２０１で付与された付加情報を削除す
ると共に、各セルがインタフェース点で持つべき値にＶ
ＰＩ／ＶＣＩを書き換え、分離部２０４へ出力する。The routing tag deletion unit 202 deletes the additional information added by the routing tag addition unit 201, and at the same time, the value that each cell should have at the interface point is V.
The PI / VCI is rewritten and output to the separation unit 204.
【００６８】ここで、バッファ１０１ｉでのＬＩＤによ
る多重化におけるＬＩＤ＝０のセルが出力されるタイミ
ングと、ルーティングタグ削除部２０２での多重化にお
けるＬＩＤ＝０のセルが出力されるタイミングとは必ず
しも一致しない。本実施例では、ルーティングタグ削除
部２０２において入力されたセルをルーティングタグ削
除部２０２自身内部のＦＩＦＯに保持し、該ＦＩＦＯの
先頭セルの向かうインタフェース点のＬＩＤと、ルーテ
ィングタグ削除部２０２自身が各セルスロットへ割り当
てるＬＩＤが一致した時、当該先頭セルを出力するよう
に制御する事としている。Here, the timing at which the cell with LID = 0 in the multiplexing by the LID in the buffer 101i is output and the timing at which the cell with LID = 0 in the multiplexing by the routing tag deleting unit 202 is not necessarily output. It does not match. In this embodiment, the cell input in the routing tag deletion unit 202 is held in the FIFO inside the routing tag deletion unit 202 itself, and the LID of the interface point toward the head cell of the FIFO and the routing tag deletion unit 202 itself When the LIDs assigned to the cell slots match, the head cell is controlled to be output.
【００６９】さらに、本実施例ではルーティングタグ削
除部２０２とバッフア１０１ｉとの間でフロー制御を行
う事としている。これにより、セルスイッチのセル転送
速度がインタフェースのそれより速い状況に対応してい
る。フロー制御がかかった場合、バッファ１０１ｉでの
動作には以下の二通りの選択肢がある。Furthermore, in the present embodiment, flow control is performed between the routing tag deletion unit 202 and the buffer 101i. This corresponds to the situation where the cell transfer rate of the cell switch is higher than that of the interface. When the flow control is applied, the operation in the buffer 101i has the following two options.
【００７０】(1) フロー制御が解除された時に出力され
るセルのＬＩＤは、フロー制御がかかった時に出力しよ
うとしていたセル； (2) フロー制御が解除された時に出力されるセルのＬＩ
Ｄは、フロー制御がかかっている間もセル周期毎に引き
続きＬＩＤを変化させていた場合のＬＩＤを持つセル。(1) The LID of the cell output when the flow control is released is the cell that was about to be output when the flow control was applied; (2) the LI of the cell output when the flow control was released.
D is a cell having an LID in the case where the LID is continuously changed in each cell period while the flow control is being applied.
【００７１】(2) の方法では、ルーティングタグ削除部
２０２内部のＦＩＦＯ上に並ぶセルのＬＩＤがルーティ
ングタグ削除部２０２から出力される構造と一致しない
ことが生じ、結果としてルーティングタグ削除部２０２
のスループットが低下してしまう。そこで、図９（ｂ）
に示したようにフロー制御がかかった後で、バッファ１
０１ｉから出力されるセルを選択する場合、本実施例で
は(1) の方法を採用している。In the method (2), the LIDs of cells lined up in the FIFO inside the routing tag deleting unit 202 may not match the structure output from the routing tag deleting unit 202, and as a result, the routing tag deleting unit 202.
Throughput will decrease. Therefore, FIG. 9 (b)
After the flow control is applied as shown in
When selecting the cell output from 01i, the method (1) is adopted in this embodiment.
【００７２】ルーティングタグ削除部２０２からは、図
９に示した構造のセルが分離部２０４に出力されると共
に、その時に出力されているセルの向かうべきインタフ
ェース点を指定する情報、すなわちＬＩＤが分離部２０
４に渡される。From the routing tag deleting unit 202, the cell having the structure shown in FIG. 9 is output to the separating unit 204, and at the same time, the information specifying the interface point to which the cell output at that time, that is, the LID is separated. Part 20
Passed to 4.
【００７３】分離部２０４は、ルーティングタグ削除部
２０２から渡されるＬＩＤに従って、セルを所望のイン
タフェース点へと導く。多重化部２０３での議論と同
様、インタフェース点でのセル流の速度がルーティング
タグ付加部２０２と分離部２０４の間の速度の１／４で
ある限り、この分離部２０４での処理はＡＴＭデマルチ
プレクサのそれよりも簡単であることが大きな利点であ
る。The separating unit 204 guides the cell to a desired interface point according to the LID passed from the routing tag deleting unit 202. Similar to the discussion in the multiplexing unit 203, as long as the cell flow speed at the interface point is ¼ of the speed between the routing tag adding unit 202 and the separating unit 204, the processing in this separating unit 204 is performed by the ATM device. It is a great advantage that it is simpler than that of a multiplexer.
【００７４】分離部２０４から出力されたセルは、ＨＥ
Ｃ領域が書き換えられ、インタフェース点でのフレーム
構造に乗せられてインタフェース点から出力される。こ
れら分離部２０４とインタフェース点の間に存在する機
能（図示せず）は、本発明の有効性に何等影響を与えな
い。The cell output from the separating unit 204 is HE
The C area is rewritten, placed on the frame structure at the interface point, and output from the interface point. The function (not shown) existing between the separating unit 204 and the interface point has no influence on the effectiveness of the present invention.
【００７５】なお、インタフェース点から入力されるセ
ル流に対するポリシング処理は、多重部２０３にて各イ
ンタフェース点でセル周期が巡回的に割り当てられ、個
々のインタフェース点でのバースト性が保持される事に
より、ルーティングタグ付加部と同様、一つのポリシン
グ機能により実現できる事に注意が必要である。In the policing process for the cell flow input from the interface points, the multiplexing unit 203 cyclically allocates the cell cycle at each interface point, and the burst property is maintained at each interface point. It should be noted that, like the routing tag addition unit, it can be realized by one policing function.
【００７６】本発明によるセル多重化方式は、本質的に
は多重部２０３−ルーティングタグ付加部２０１間、ル
ーティングタグ削除部２０２−分離部２０４間のみに適
用すれば良く、セルスイッチ１０１−セル処理装置２０
０間では、この方式を採る必要は無い。しかし、ルーテ
ィングタグ付加部２０１−セルスイッチ１００間では、
セルスイッチ側のセル転送速度が早いので、セルをバッ
ファ量が少ない場合も受けとった順に送出することで、
自然に図９（ｂ）で示した形式でセルが転送されること
になり、またセルスイッチ１０１−ルーティングタグ削
除部２０２間では前述の様に、ＬＩＤが循環する様にル
ーティングタグ削除部２０２にセルを渡さなければ、ル
ーティングタグ削除部２０２にかなり大きなＬＩＤ毎の
バッファが必要となり、セル処理装置のハードコストが
増加して好ましくない。The cell multiplexing system according to the present invention may be applied essentially only between the multiplexing unit 203 and the routing tag adding unit 201 and between the routing tag deleting unit 202 and the separating unit 204, and the cell switch 101 and the cell processing. Device 20
It is not necessary to adopt this method between 0s. However, between the routing tag addition unit 201 and the cell switch 100,
Since the cell transfer rate on the cell switch side is fast, even if the buffer amount is small, the cells are sent in the order received,
The cells are naturally transferred in the format shown in FIG. 9B, and, as described above, between the cell switch 101 and the routing tag deleting unit 202, the routing tag deleting unit 202 is arranged so that the LID circulates. If a cell is not passed, a considerably large buffer for each LID is required in the routing tag deleting unit 202, which is not preferable because the hardware cost of the cell processing device increases.
【００７７】なお、本実施例ではセル処理装置が接続さ
れているのがセルスイッチである場合について開示した
が、本発明はセル処理装置がＡＴＭマルチプレクサ／Ａ
ＴＭデマルチプレクサに接続されている場合にも適用す
ることが可能である。In the present embodiment, the case where the cell processing device is connected to the cell switch is disclosed, but in the present invention, the cell processing device is an ATM multiplexer / A.
It is also applicable when connected to the TM demultiplexer.
【００７８】次に、本発明によるセルコピー装置の実施
例について説明する。図１２は、本実施例に係るセルコ
ピー装置の構成と、その内部でのセルフォーマット変換
処理を示す図である。このセルコピー装置は、コピータ
グ付加部（ＣＴＡ）３０１、コピーバッファ（ＣＰＢ）
３０２、コピータグ削除部（ＣＴＤ）３０３、コピータ
グテーブル（ＣＴＴ）３０４、コピーセル新規ＶＰＩ／
ＶＣＩテーブル（ＣＰＴ）３０５からなる。Next, an embodiment of the cell copy apparatus according to the present invention will be described. FIG. 12 is a diagram showing the configuration of the cell copy apparatus according to the present embodiment and the cell format conversion processing inside it. This cell copy device includes a copy tag addition unit (CTA) 301 and a copy buffer (CPB).
302, copy tag deletion unit (CTD) 303, copy tag table (CTT) 304, copy cell new VPI /
It comprises a VCI table (CPT) 305.
【００７９】コピータグ付加部３０１は、コピーコネク
ション識別情報およびコピー数情報を入力セルに付加し
て出力する。コピーバッファ３０２は、コピーコネクシ
ョン識別情報とコピー数情報を担って入力されるセル３
０７のコピー数情報で指定された数のコピーセルを作成
して出力すると共に、該出力されるセルのコピー数情報
が書かれていたフィールドに当該セルが何番目のコピー
であるかを示すコピー番号情報を上書きする。コピータ
グ削除部３０３は、コピーバッファ３０２から出力され
たセルを受け取り、コピーコネクション識別情報とコピ
ー番号情報を担って入力されるセル３０８を用いて、コ
ピーコネクション識別情報とコピー番号情報を削除する
と共に、コピーコネクション識別情報とコピー番号情報
を参照してコピーされたセルの属するコネクションを把
握し、該コネクションを示すＶＰＩ／ＶＣＩを前記受け
取ったセルのＶＰＩ／ＶＣＩフィールドに上書きして、
セル３０９を出力する。コピータグテーブル３０４は、
コネクション毎にコピーコネクション識別情報とコピー
数情報とを保持し、コピーセル新規ＶＰＩ／ＶＣＩテー
ブル３０５は、コネクション毎に新しいＶＰＩ／ＶＣＩ
を保持する。The copy tag addition section 301 adds the copy connection identification information and the copy number information to the input cell and outputs it. The copy buffer 302 is a cell 3 that is input with copy connection identification information and copy number information.
The number of copy cells specified by the copy number information of 07 is created and output, and a copy indicating the copy number of the cell is written in the field in which the copy number information of the output cell is written. Overwrite the number information. The copy tag deletion unit 303 receives the cell output from the copy buffer 302, deletes the copy connection identification information and the copy number information by using the cell 308 that is input while carrying the copy connection identification information and the copy number information, and The copy connection identification information and the copy number information are referred to determine the connection to which the copied cell belongs, and the VPI / VCI indicating the connection is overwritten in the VPI / VCI field of the received cell.
The cell 309 is output. The copy tag table 304 is
The copy connection identification information and the copy number information are held for each connection, and the copy cell new VPI / VCI table 305 stores the new VPI / VCI for each connection.
Hold.
【００８０】以下、本実施例におけるセルコピー動作を
説明する。まず、インタフェース点でのフォーマットを
持つセル（図１２ではＵＮＩ／ＮＮＩセルと表記してい
る）３０６がコピータグ付加部３０１に入力されると、
コピータグ付加部３０１は該セル３０６のＶＰＩ／ＶＣ
Ｉを参照して該セル３０６の属するコネクションを把握
し、コピータグテーブル３０４にアクセスして、コピー
コネクション識別情報を得、それらを入力セル３０６に
付加して、コピーバッファ３０２に向けて出力する。The cell copy operation in this embodiment will be described below. First, when a cell (formatted as UNI / NNI cell in FIG. 12) 306 having a format at the interface point is input to the copy tag addition unit 301,
The copy tag addition unit 301 is the VPI / VC of the cell 306.
By referring to I, the connection to which the cell 306 belongs is grasped, the copy tag table 304 is accessed, copy connection identification information is obtained, these are added to the input cell 306, and output to the copy buffer 302.
【００８１】次に、コピーバッファ３０２では、入力さ
れたセルを出力する場合は、コピー数情報に指定された
個数のセルの複製を作り、順次コピータグ削除部３０３
に向けて出力する。この際、コピー数情報が書かれてい
たフィールドが、当該セルがコピーされた順序を保持す
る様、当該フィールドの番号を０から順にインクリメン
トしておく（これがコピー番号情報である）。Next, in the copy buffer 302, when outputting the input cells, a copy of the number of cells designated by the copy number information is made, and the copy tag deleting section 303 is sequentially formed.
Output to. At this time, the field number in which the copy number information is written retains the order in which the cell was copied, and the field number is sequentially incremented from 0 (this is the copy number information).
【００８２】コピータグ削除部３０３では、コピーコネ
クション識別情報とコピー番号情報とを削除すると共
に、コピーコネクション識別情報とコピー番号情報とか
ら、当該コピーセルが運ばれるコネクションを把握し、
コピーセル新規ＶＰＩ／ＶＣＩテーブル３０５にアクセ
スして新規ＶＰＩ／ＶＣＩを得、入力セルのＶＰＩ／Ｖ
ＣＩフィールドを書き換えて出力セル３０９として出力
する。The copy tag deleting section 303 deletes the copy connection identification information and the copy number information, and at the same time grasps the connection to which the copy cell is carried from the copy connection identification information and the copy number information.
Copy cell new VPI / VCI table 305 is accessed to obtain new VPI / VCI, and VPI / V of input cell
The CI field is rewritten and output as the output cell 309.
【００８３】図１３は、本実施例におけるセルコピー装
置によるコネクションの扱われ方を示した図である。セ
ルコピー装置上に設定されるコネクションは、コピータ
グ付加部の入り口で１本であったものが、コピータグ削
除部ＣＴＤの出口ではコピー数情報で指定される本数に
なっている。このため、セルコピー後はコネクションを
識別する為に必要な情報が増加する事になる。FIG. 13 is a diagram showing how connections are handled by the cell copy apparatus in this embodiment. The number of connections set on the cell copy device is one at the entrance of the copy tag addition unit, but is the number specified by the copy number information at the exit of the copy tag deletion unit CTD. Therefore, after cell copy, the information required to identify the connection increases.
【００８４】また、本実施例においては、コピータグ付
加部ＣＴＡの出口／コピーバッファＣＰＢの入り口で
は、コピーコネクション識別情報にてコネクションを識
別し、コピーバッファＣＰＢの出口／コピータグ削除部
ＣＴＤの入り口では、コピーバッファＣＰＢにて付加さ
れるコピー番号情報にて識別することとしている。コピ
ー後のコネクションを識別するために増加する情報はコ
ピー番号情報であるが、明らかに該コピー番号情報を作
成するのは容易である。Further, in this embodiment, at the exit of the copy tag addition unit CTA / the entrance of the copy buffer CPB, the connection is identified by the copy connection identification information, and the exit of the copy buffer CPB / the entrance of the copy tag deletion unit CTD. Then, the identification is made by the copy number information added in the copy buffer CPB. The information increased to identify the connection after copying is the copy number information, but it is obviously easy to create the copy number information.
【００８５】ここで、コピーコネクション識別情報をＶ
ＰＩ長と等しいか短くし、コピー数情報／コピー番号情
報をＶＣＩ長と等しいか短くすると、コピータグ削除部
ＣＴＤがコピーセル新規ＶＰＩ／ＶＣＩテーブルＣＰＴ
をアクセスするアドレスを作成するハードウェアとし
て、今まで述べてきたセル処理装置が含んでいるよう
な、コネクション情報を保持するテーブルにアクセスす
るためのハードウェアを流用する事ができ、ＡＴＭ交換
装置の開発コストを抑える事ができる。Here, the copy connection identification information is set to V
If the copy length information is equal to or shorter than the PI length and the copy number information / copy number information is equal to or shorter than the VCI length, the copy tag deletion unit CTD causes the copy cell new VPI / VCI table CPT.
As the hardware for creating the address for accessing the ATM, the hardware for accessing the table holding the connection information, which is included in the cell processing device described so far, can be diverted. Development costs can be suppressed.
【００８６】なお、ここではコピーコネクション識別情
報をＶＰＩ長と等しいか短いものとし、またコピー数情
報およびコピー番号情報をＶＣＩ長と等しいか短いもの
としたが、コピーコネクション識別情報をＶＣＩ長と等
しいか短いものとし、コピー数情報およびコピー番号情
報をＶＰＩ長と等しいか短いものとしても良いことは明
らかである。コピーコネクション識別情報、コピー数情
報およびコピー番号情報のそれぞれの長さは、コネクシ
ョン情報を保持するテーブルにアクセスするためのアド
レスを作成するアルゴリズムにより、その最適な値が変
化する。Here, the copy connection identification information is equal to or shorter than the VPI length, and the copy number information and the copy number information are equal to or shorter than the VCI length, but the copy connection identification information is equal to the VCI length. It is obvious that the copy number information and the copy number information may be equal to or shorter than the VPI length. The respective optimum lengths of the copy connection identification information, the copy number information, and the copy number information change depending on the algorithm for creating the address for accessing the table holding the connection information.
【００８７】[0087]
【発明の効果】以上述べたように、第１の発明によれば
新規ＶＰＩ／ＶＣＩテーブルの各エントリに交換種別フ
ラグを設けたことにより、コネクション毎にＶＰＩのみ
書き換えるか、ＶＰＩとＶＣＩを書き換えるのか区別す
る事ができ、もって同一インタフェース点上でＶＰ交換
を受けるコネクションとＶＣ交換を受けるコネクション
とを混在させる事が可能になる。さらに、連想メモリを
用いないアルゴリズムにて入側物理ＶＣＩを計算するた
め、ルーティングタグテーブルに対するアクセス部分の
ハード量を削減し、もってコストを削減し、かつ高速動
作により適したセル処理装置を実現することができる。As described above, according to the first aspect of the present invention, by providing the exchange type flag in each entry of the new VPI / VCI table, whether only the VPI is rewritten for each connection or the VPI and VCI are rewritten. It is possible to make a distinction, and thus it is possible to mix the connection receiving the VP exchange and the connection receiving the VC exchange on the same interface point. Further, since the input side physical VCI is calculated by an algorithm that does not use an associative memory, the amount of hardware of the access part to the routing tag table is reduced, thus reducing the cost and realizing a cell processing device more suitable for high speed operation. be able to.
【００８８】第２の発明によれば、比較的単純な巡回的
構造で複数のインタフェース点からのセル流または複数
のインタフェース点へのセル流を多重化して、セル処理
装置セルスイッチの間を転送することにより、ルーティ
ングタグ付加機能／ルーティングタグ削除機能／ポリシ
ング機能の各機能要素を複数のインタフェース点間で容
易に共用化し、もってＡＴＭ交換装置内での各機能要素
の個数を削減して、ＡＴＭ交換装置のコストダウンを図
る事ができる。According to the second invention, a cell flow from a plurality of interface points or a cell flow to a plurality of interface points is multiplexed with a relatively simple cyclic structure and transferred between cell processing device cell switches. By doing so, each function element of the routing tag addition function / routing tag deletion function / policing function can be easily shared between a plurality of interface points, and thus the number of each function element in the ATM switching apparatus can be reduced. The cost of the exchange device can be reduced.
【００８９】第３の発明によれば、コピーされた後のコ
ネクションを識別する情報をＶＰＩ／ＶＣＩと同じか、
もしくはそれより短い長さとしたことにより、コネクシ
ョン情報を保持するテーブルに対してアクセスするアド
レスを作成するハードウェアをポイント−ポイントコネ
クションと同じ構成とする事ができ、もってＡＴＭ交換
装置の開発コストを抑える事ができる。According to the third invention, whether the information for identifying the connection after copying is the same as VPI / VCI,
Alternatively, by making the length shorter than that, the hardware for creating the address for accessing the table holding the connection information can have the same configuration as the point-to-point connection, thereby suppressing the development cost of the ATM switching device. I can do things.
【図１】本発明の一実施例に係るＡＴＭ交換装置におけ
るセル処理装置の概略構成図FIG. 1 is a schematic configuration diagram of a cell processing device in an ATM switching device according to an embodiment of the present invention.
【図２】本発明の一実施例におけるルーティングタグ付
加シーケンスを示す図FIG. 2 is a diagram showing a routing tag addition sequence according to an embodiment of the present invention.
【図３】同実施例におけるルーティングタグ削除シーケ
ンスを示す図FIG. 3 is a diagram showing a routing tag deletion sequence in the embodiment.
【図４】同実施例におけるＶＣ交換時の入側物理ＶＣＩ
作成方法を説明するための図FIG. 4 is an ingress physical VCI at the time of VC exchange in the embodiment.
Diagram to explain how to create
【図５】同実施例における入側物理ＶＣＩ計算部の構成
例を示すブロック図FIG. 5 is a block diagram showing a configuration example of an ingress physical VCI calculation unit in the embodiment.
【図６】同実施例におけるＶＰＩ／ＶＣＩ空間の入側物
理ＶＣＩ空間へのマッピングを説明するための図FIG. 6 is a diagram for explaining mapping of the VPI / VCI space to the ingress physical VCI space in the embodiment.
【図７】本発明の一実施例におけるルーティングタグ付
加シーケンスを示す図FIG. 7 is a diagram showing a routing tag addition sequence in one embodiment of the present invention.
【図８】同実施例におけるルーティングタグ削除シーケ
ンスを示す図FIG. 8 is a diagram showing a routing tag deletion sequence in the embodiment.
【図９】本発明の一実施例に係るＡＴＭセル多重化方式
を説明するための図FIG. 9 is a diagram for explaining an ATM cell multiplexing system according to an embodiment of the present invention.
【図１０】同実施例に係るＡＴＭ交換装置の要部の構成
を示すブロック図FIG. 10 is a block diagram showing a configuration of a main part of the ATM switching apparatus according to the embodiment.
【図１１】一つのセルスイッチの端子を複数のインタフ
ェース点で共有する従来技術を説明するための図FIG. 11 is a diagram for explaining a conventional technique in which a terminal of one cell switch is shared by a plurality of interface points.
【図１２】本発明の一実施例に係るセルコピー装置の構
成とその内部でのセルフォーマット変換処理を示すブロ
ック図FIG. 12 is a block diagram showing a configuration of a cell copy device according to an embodiment of the present invention and a cell format conversion process therein.
【図１３】同実施例に係るセルコピー装置におけるコネ
クションの扱われ方を示す図FIG. 13 is a diagram showing how connections are handled in the cell copy apparatus according to the embodiment.
１０…セルスイッチ ２１，２２…ルーティングタグテーブル ３１，３２…ルーティングタグ付加部 ４１，４２…新規ＶＰＩ／ＶＣＩテーブル ５１，５２…ルーティングタグ削除部 ６１〜６８…入力セル ７１〜７８…内部セル ８１〜９０…出力セル １００…セルスイッチ ２０…セル処理装置 １０１１〜１０１ｍ…バッファ ２０１…ルーティングタグ付加部（ＲＴＡ） ２０２…ルーティングタグ削除部（ＲＴＤ） ２０３…多重化部 ２０４…分離部 ３０１…コピータグ付加部（ＣＴＡ） ３０２…コピーバッファ（ＣＰＢ） ３０３…コピータグ削除部（ＣＴＤ） ３０４…コピータグテーブル（ＣＴＴ） ３０５…コピーセル新規ＶＰＩ／ＶＣＩテーブル（ＣＰ
Ｔ） ３０６…入力セル ３０７…コピーコネクション識別情報とコピー数情報を
担うセル ３０８…コピーコネクション識別情報とコピー番号情報
を担うセル ３０９…出力セル10 ... Cell switch 21, 22 ... Routing tag table 31, 32 ... Routing tag addition unit 41, 42 ... New VPI / VCI table 51, 52 ... Routing tag deletion unit 61-68 ... Input cell 71-78 ... Internal cell 81- 90 ... Output cell 100 ... Cell switch 20 ... Cell processing device 1011 to 101m ... Buffer 201 ... Routing tag addition unit (RTA) 202 ... Routing tag deletion unit (RTD) 203 ... Multiplexing unit 204 ... Separation unit 301 ... Copy tag addition Copy unit (CTA) 302 ... Copy buffer (CPB) 303 ... Copy tag deletion unit (CTD) 304 ... Copy tag table (CTT) 305 ... Copy cell New VPI / VCI table (CP)
T) 306 ... Input cell 307 ... Cell that carries copy connection identification information and copy number information 308 ... Cell that carries copy connection identification information and copy number information 309 ... Output cell
───────────────────────────────────────────────────── フロントページの続き (72)発明者 正畑 康郎 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 熊木 良成 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 津田 悦幸 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 下條 義満 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 鎌形 映二 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 神竹 孝至 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 松澤 茂雄 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasuro Masahata No. 1 Komukai-cho Toshiba Town, Kawasaki City, Kanagawa Prefecture Toshiba Research and Development Center (72) Inventor Yoshinari Kumaki Komukai, Kawasaki City, Kanagawa Prefecture Toshiba Town No. 1 Incorporated company Toshiba Research & Development Center (72) Inventor Etsuyuki Tsuda Komukai, Kawasaki, Kanagawa Prefecture Komukai Toshiba No. 1 Incorporated Company Toshiba Research & Development Center (72) Inventor Yoshimitsu Shimojo Kawasaki Kanagawa Prefecture Komukai-Toshiba-cho, Kochi-shi, Toshiba Corporation R & D Center, Toshiba Corporation (72) Inventor Eiji Kamagata Komu-Toshiba-cho, Saiwai-ku, Kawasaki City, Kanagawa Prefecture, Toshiba Research and Development Center (72) Inventor God Takashi Take Takeshi Komukai Toshiba Town No. 1 Komachi Toshiba Town, Kawasaki City, Kanagawa Prefecture (72) Inventor Shigeo Matsuzawa Kawasaki, Kanagawa Prefecture 1 Komukai Toshiba-cho, Saiwai-ku, Japan
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34729892AJP2519862B2 (en) | 1992-12-25 | 1992-12-25 | ATM switching device |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34729892AJP2519862B2 (en) | 1992-12-25 | 1992-12-25 | ATM switching device |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7125070ADivisionJP2829255B2 (en) | 1995-05-24 | 1995-05-24 | ATM switching equipment |
| Publication Number | Publication Date |
|---|---|
| JPH06197122Atrue JPH06197122A (en) | 1994-07-15 |
| JP2519862B2 JP2519862B2 (en) | 1996-07-31 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34729892AExpired - Fee RelatedJP2519862B2 (en) | 1992-12-25 | 1992-12-25 | ATM switching device |
| Country | Link |
|---|---|
| JP (1) | JP2519862B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787072A (en)* | 1995-03-23 | 1998-07-28 | Kabushiki Kaisha Toshiba | Flow control apparatus and flow control method |
| DE19726003A1 (en)* | 1997-06-19 | 1998-12-24 | Alsthom Cge Alcatel | Method for transmitting encrypted signals, and transmitting device and receiving device therefor |
| KR20020011513A (en)* | 2000-08-02 | 2002-02-09 | 서평원 | ATM Switching system and data processing method for excluding the limitted using of switching resources |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787072A (en)* | 1995-03-23 | 1998-07-28 | Kabushiki Kaisha Toshiba | Flow control apparatus and flow control method |
| DE19726003A1 (en)* | 1997-06-19 | 1998-12-24 | Alsthom Cge Alcatel | Method for transmitting encrypted signals, and transmitting device and receiving device therefor |
| KR20020011513A (en)* | 2000-08-02 | 2002-02-09 | 서평원 | ATM Switching system and data processing method for excluding the limitted using of switching resources |
| Publication number | Publication date |
|---|---|
| JP2519862B2 (en) | 1996-07-31 |
| Publication | Publication Date | Title |
|---|---|---|
| US5724358A (en) | High speed packet-switched digital switch and method | |
| US5940375A (en) | Feedback control apparatus and cell scheduling apparatus for use with cell exchange | |
| US5917828A (en) | ATM reassembly controller and method | |
| JP3064650B2 (en) | Broadcast communication device | |
| US6647017B1 (en) | Switching fabric arrangement with time stamp function | |
| US6349097B1 (en) | Multicasting in switching apparatus | |
| US5991295A (en) | Digital switch | |
| US5600820A (en) | Method for partitioning memory in a high speed network based on the type of service | |
| US5889778A (en) | ATM layer device | |
| US5694554A (en) | ATM interface and shaping method | |
| EP0944976A2 (en) | Distributed telecommunications switching system and method | |
| JPH07321822A (en) | Device with multi-casting function | |
| JPH07321823A (en) | Equipment with multicasting function | |
| JP2004506343A (en) | System and method for managing data traffic associated with various quality of service principles using conventional network node switches | |
| EP1067737A1 (en) | A traffic shaper that accommodates maintenance cells without causing jitter or delay | |
| JP2000031997A (en) | Bandwidth management device and method | |
| EP0770315B1 (en) | Communications system | |
| EP0537743B1 (en) | Switching method for a common memory based switching field and the switching field | |
| JPH10190702A (en) | Cell processing method and apparatus for asynchronous transfer mode switching system | |
| US6618374B1 (en) | Method for inverse multiplexing of ATM using sample prepends | |
| JP3602893B2 (en) | ATM interface and shaping method | |
| US5999515A (en) | Method and apparatus for shaping processing in which discard of ATM cell effectively performed | |
| JPH06197122A (en) | ATM switching device | |
| US20020027909A1 (en) | Multientity queue pointer chain technique | |
| JP2002368785A (en) | Scheduling device and cell communication device |
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |