【０００１】[0001]
【技術分野】本発明はチップキャリアに関し、特に電子
装置などに使用される配線基板にＬＳＩを実装するため
に用いるチップキャリアに関する。TECHNICAL FIELD The present invention relates to a chip carrier, and more particularly to a chip carrier used for mounting an LSI on a wiring board used for an electronic device or the like.
【０００２】[0002]
【従来技術】従来、この種のチップキャリアにおいて
は、図５に示すように、セラミック基板１２のバンプ１
３が設けられた面に対向する面上のパッド（図示せず）
にＬＳＩ１の半田バンプ６を接合した後に、ＡｌＮキャ
ップ１４を半田１５，１６でＬＳＩ１とセラミック基板
１２とに夫々接合している。2. Description of the Related Art Conventionally, in this type of chip carrier, as shown in FIG.
Pad on the surface opposite to the surface provided with 3 (not shown)
After the solder bumps 6 of the LSI 1 are bonded to the LSI 1, the AlN cap 14 is bonded to the LSI 1 and the ceramic substrate 12 by the solders 15 and 16, respectively.
【０００３】上記の技術は、「ハードウェア技術，実装
遅延の削減と雑音の抑制を徹底追及」（日経エレクトロ
ニクス，1990，12．10，Ｎｏ．515 ，Ｐ．226 〜241 ）
に詳述されている。The above-mentioned technology is "hardware technology, thorough pursuit of reduction of mounting delay and suppression of noise" (Nikkei Electronics, 1990, 12.10, No. 515, P. 226-241).
Are detailed in.
【０００４】このような従来のチップキャリアでは、Ａ
ｌＮキャップ１４を半田１５，１６でＬＳＩ１とセラミ
ック基板１２とに夫々接合しているので、半田付けにフ
ラックスを用いた場合、内部にフラックスが残り、マイ
グレーションや腐食などが発生するという欠点がある。In such a conventional chip carrier, A
Since the IN cap 14 is joined to the LSI 1 and the ceramic substrate 12 with the solders 15 and 16, respectively, when flux is used for soldering, there is a drawback that the flux remains inside and migration or corrosion occurs.
【０００５】一方、フラックスなしで半田付けを行う場
合には、ＬＳＩ１やセラミック基板１２、およびＡｌＮ
キャップ１４の接合面と半田１５，１６とをきれいにし
て酸化のない状態にし、かつ酸素のない雰囲気中で半田
付けを行わなければ適切な半田付けを行うことができな
いという欠点がある。On the other hand, when soldering is performed without flux, the LSI 1, the ceramic substrate 12, and the AlN
There is a drawback that proper soldering cannot be performed unless the joint surface of the cap 14 and the solders 15 and 16 are cleaned so as to be free from oxidation and soldering is not performed in an oxygen-free atmosphere.
【０００６】また、ＬＳＩ１や半田バンプ６、およびＬ
ＳＩ１の裏面の半田１５の厚さから適切な深さのＡｌＮ
キャップ１４を選ぶ必要があるため、複数種類の深さの
ＡｌＮキャップ１４を用意しなければならないという欠
点がある。The LSI 1, the solder bumps 6, and L
From the thickness of the solder 15 on the back surface of SI1, to a proper depth of AlN
Since the cap 14 needs to be selected, there is a drawback that the AlN caps 14 having plural kinds of depths must be prepared.
【０００７】さらに、ＡｌＮキャップ１４とセラミック
基板１２とを接合している半田１６の量を多くして、Ｌ
ＳＩ１や半田バンプ６、およびＬＳＩ１の裏面の半田１
５の厚さ変動を吸収する必要があるため、ＡｌＮキャッ
プ１４とセラミック基板１２とを接合している半田１６
が内部に飛び散ったり、ＡｌＮキャップ１４とセラミッ
ク基板１２とを接合している半田１６が厚くなるために
内部との圧力差で半田１６に孔があき、機密封止できな
くなることがあるという欠点がある。Further, by increasing the amount of solder 16 joining the AlN cap 14 and the ceramic substrate 12,
SI1 and solder bumps 6, and solder 1 on the back surface of LSI1
Since it is necessary to absorb the thickness variation of No. 5, the solder 16 that joins the AlN cap 14 and the ceramic substrate 12 together
May scatter inside, or the solder 16 joining the AlN cap 14 and the ceramic substrate 12 may become thicker, which may cause holes in the solder 16 due to the pressure difference between the inside and the seal, which may make it impossible to hermetically seal. is there.
【０００８】[0008]
【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、フラックスを用いて半田
付けを確実に行うことができ、ＬＳＩなどの接合におけ
る高さのバラツキを容易に吸収することができるチップ
キャリアの提供を目的とする。SUMMARY OF THE INVENTION The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional ones, and can reliably perform soldering by using a flux, so that variations in height at the joining of LSI or the like can be easily performed. The purpose is to provide a chip carrier that can be absorbed into
【０００９】[0009]
【発明の構成】本発明によるチップキャリアは、表面に
複数のパッドが形成された基板と、前記複数のパッドに
複数のバンプを電気的に接続して前記基板上に実装され
る集積回路と、前記基板との実装面に対向する前記集積
回路の裏面に接合され、前記集積回路で発生する熱を放
散する放熱板と、前記集積回路との実装面に対して直交
する前記基板の側面と、前記集積回路との接合面に対し
て直交する前記放熱板の側面とに対して各々の周囲を同
時に接合して封止する枠部材とからなることを特徴とす
る。A chip carrier according to the present invention comprises a substrate having a plurality of pads formed on its surface, and an integrated circuit mounted on the substrate by electrically connecting a plurality of bumps to the plurality of pads. A heat dissipation plate that is joined to the back surface of the integrated circuit facing the mounting surface with the substrate and dissipates heat generated in the integrated circuit; and a side surface of the substrate that is orthogonal to the mounting surface with the integrated circuit, It is characterized in that it comprises a frame member that simultaneously joins and seals each periphery with a side surface of the heat dissipation plate that is orthogonal to a joint surface with the integrated circuit.
【００１０】[0010]
【実施例】次に、本発明の一実施例について図面を参照
して説明する。An embodiment of the present invention will be described with reference to the drawings.
【００１１】図１は本発明の一実施例の縦断面図であ
る。図において、ＬＳＩ１は半田バンプ６によって基板
２上のパッド３に接合されている。基板２において、パ
ッド３は対向する面に設けられた入出力用バンプ４に内
部配線５で接続されている。FIG. 1 is a vertical sectional view of an embodiment of the present invention. In the figure, the LSI 1 is bonded to the pads 3 on the substrate 2 by solder bumps 6. In the substrate 2, the pads 3 are connected to the input / output bumps 4 provided on the opposite surface by the internal wiring 5.
【００１２】一方、ＬＳＩ１の裏面には半田８によって
放熱板７が接合されており、ＬＳＩ１で発生した熱は放
熱板７から外部に放散される。ＬＳＩ１の裏面にはスパ
ッタリングなどの薄膜やメッキ法によってＮｉやＣｕの
金属層を設けている。放熱板７としては、絶縁性を必要
とする場合にＡｌＮやＳｉＣの高熱伝導性セラミック板
を使用し、半田付けする面にスパッタリングなどの薄膜
や厚膜ペースト印刷方法などによってＮｉやＣｕの金属
層を設けている。また、絶縁性を必要としない場合には
Ｃｕ／Ｗなどの高熱伝導性金属を使用することもでき
る。On the other hand, a heat radiating plate 7 is joined to the back surface of the LSI 1 with solder 8 and the heat generated in the LSI 1 is dissipated to the outside from the heat radiating plate 7. On the back surface of the LSI 1, a metal layer of Ni or Cu is provided by a thin film such as sputtering or a plating method. As the heat radiating plate 7, a high heat conductive ceramic plate of AlN or SiC is used when insulation is required, and a metal layer of Ni or Cu is formed on the soldering surface by a thin film or thick film paste printing method such as sputtering. Is provided. Further, when the insulating property is not required, a high heat conductive metal such as Cu / W can be used.
【００１３】基板２および放熱板７の側面にはろう付け
などによってリング１０，１１が取付けられており、こ
れらリング１０，１１に枠部材９がシーム溶接などの電
気溶接によって取付けられている。ここで、放熱板７が
絶縁性を必要としない場合には高熱伝導性金属が使用さ
れるので、リング１１が不要となる。Rings 10 and 11 are attached to the side surfaces of the substrate 2 and the heat dissipation plate 7 by brazing or the like, and a frame member 9 is attached to the rings 10 and 11 by electric welding such as seam welding. Here, when the heat dissipation plate 7 does not require insulation, the ring 11 is not necessary because a high heat conductive metal is used.
【００１４】チップキャリアを上記のような構造とする
ことによって、半田バンプ６によるＬＳＩ１と基板２と
の半田付けや、半田８によるＬＳＩ１と放熱板７との半
田付けにフラックスを用いても、枠部材９を取付ける前
にフラックスを洗浄することができるので、フラックス
の残渣によって問題が生ずることはない。With the above structure of the chip carrier, even if flux is used for soldering the LSI 1 and the substrate 2 with the solder bumps 6 or soldering the LSI 1 and the heat sink 7 with the solder 8, the frame can be used. Since the flux can be cleaned before mounting the member 9, the residue of the flux does not cause a problem.
【００１５】また、ＬＳＩ１の裏面に直接放熱板７を半
田付けしても、放熱性が低下することはない。さらに、
ＬＳＩ１の厚みのバラツキやＬＳＩ１の半田バンプ６や
半田８の厚さのバラツキを枠部材９の幅方向で吸収する
ことができるため、従来のようなＡｌＮキャップの深さ
に対する制約がなくなる。Even if the heat radiation plate 7 is directly soldered to the back surface of the LSI 1, the heat radiation performance does not deteriorate. further,
Since the variation in the thickness of the LSI 1 and the variation in the thickness of the solder bumps 6 and the solder 8 of the LSI 1 can be absorbed in the width direction of the frame member 9, there is no conventional limitation on the depth of the AlN cap.
【００１６】図２〜図４は本発明の一実施例によるチッ
プキャリアの製作方法を示す図である。これら図１〜図
４を用いて本発明の一実施例によるチップキャリアの製
作方法について説明する。2 to 4 are views showing a method of manufacturing a chip carrier according to an embodiment of the present invention. A method of manufacturing a chip carrier according to an embodiment of the present invention will be described with reference to FIGS.
【００１７】まず、基板２のパッド３にフラックスを塗
布し、ＬＳＩ１の半田バンプ６を重ねて加熱することで
基板２にＬＳＩ１を半田付けする。この後に、ＬＳＩ１
と基板２との半田付け部分を洗浄してフラックスを洗い
取る。First, the flux is applied to the pads 3 of the substrate 2 and the solder bumps 6 of the LSI 1 are overlaid and heated to solder the LSI 1 to the substrate 2. After this, LSI1
The soldered portion of the board 2 and the board 2 is washed to remove the flux.
【００１８】次に、フラックスを塗布したシート状の半
田８をＬＳＩ１の裏面に乗せ、この半田８の上に放熱板
７を乗せて加熱し、ＬＳＩ１に放熱板７を半田付けす
る。このとき、放熱板７のセンタと基板２のセンタとが
ずれないようにするために適当な治具が必要になる。こ
こで、基板２へのＬＳＩ１の半田付けとＬＳＩ１への放
熱板７の半田付けとを分けて２回の半田付けを行うよう
にしたが、基板２に対するＬＳＩ１および放熱板７の位
置決めを行えるような適当な治具を用いれば、１回の半
田付けで基板２へのＬＳＩ１の半田付けとＬＳＩ１への
放熱板７の半田付けとを行うことができる。Next, a sheet-shaped solder 8 coated with flux is placed on the back surface of the LSI 1, and a heat sink 7 is placed on the solder 8 and heated to solder the heat sink 7 to the LSI 1. At this time, an appropriate jig is required to prevent the center of the heat sink 7 and the center of the substrate 2 from being displaced. Here, the soldering of the LSI 1 to the substrate 2 and the soldering of the heat sink 7 to the LSI 1 are separately performed, but the LSI 1 and the heat sink 7 can be positioned with respect to the substrate 2. If an appropriate jig is used, the LSI 1 can be soldered to the substrate 2 and the heat sink 7 can be soldered to the LSI 1 by soldering once.
【００１９】この状態で、半田付け後の外観チェックお
よび電気テストを行う。この外観チェックおよび電気テ
ストで洗浄不足によるフラックス残滓や半田付けの異
常、あるいは電気的なオープン／ショート不良などがあ
れば、再洗浄や再取付けなどを行う。In this state, a visual check and an electrical test after soldering are performed. If there is flux residue or soldering abnormality due to insufficient cleaning in this appearance check or electrical test, or an electrical open / short defect, etc., reclean or reattach.
【００２０】基板２へのＬＳＩ１の半田付けやＬＳＩ１
への放熱板７の半田付けを行った後に、基板２の側面お
よび放熱板７の側面にリボン状の薄板である枠部材９を
当てる［図２（ａ），（ｂ）参照］。この枠部材９の上
にローラ電極１２ａ，１２ｂを当てて回転させ、ローラ
電極１２ａ，１２ｂを基板２の側面および放熱板７の側
面に沿って、すなわち矢印Ａの方向に移動させてシーム
溶接を行い、基板２の側面および放熱板７の側面に枠部
材９を接合する［図３（ａ），（ｂ）参照］。Soldering the LSI 1 to the substrate 2 and the LSI 1
After soldering the heat sink 7 to the heat sink 7, the frame member 9 which is a ribbon-shaped thin plate is applied to the side surface of the substrate 2 and the side surface of the heat sink 7 [see FIGS. 2 (a) and 2 (b)]. The roller electrodes 12a and 12b are applied to the frame member 9 and rotated, and the roller electrodes 12a and 12b are moved along the side surface of the substrate 2 and the side surface of the heat dissipation plate 7, that is, in the direction of arrow A to perform seam welding. Then, the frame member 9 is joined to the side surface of the substrate 2 and the side surface of the heat sink 7 [see FIGS. 3 (a) and 3 (b)].
【００２１】ＬＳＩ１や半田バンプ６、および半田８の
厚さの合計のバラツキは約100 μｍあるが、放熱板７の
厚さを１ｍｍ程度にすれば、シーム溶接の特性上そのバ
ラツキを吸収することができ、半田でシールする場合の
問題はない。The total variation in the thickness of the LSI 1, the solder bumps 6, and the solder 8 is about 100 μm, but if the thickness of the heat sink 7 is set to about 1 mm, the variation can be absorbed due to the characteristics of seam welding. There is no problem when soldering is used.
【００２２】基板２および放熱板７の周囲を一周した後
に、ローラ電極１２ａ，１２ｂを矢印Ｂの方向に移動さ
せてつばの部分のシーム溶接を行うことによってチップ
キャリアが出来上がる［図４（ａ），（ｂ）参照］。A chip carrier is completed by moving the roller electrodes 12a and 12b in the direction of arrow B after the substrate 2 and the heat radiating plate 7 are made to go around, and seam welding of the collar portion [FIG. 4 (a)]. , (B)].
【００２３】このように、基板２へのＬＳＩ１の半田付
けやＬＳＩ１への放熱板７の半田付けを行った後に、基
板２の側面および放熱板７の側面に枠部材９をシーム溶
接などの電気溶接で接合するようにすることによって、
基板２へのＬＳＩ１の半田付けやＬＳＩ１への放熱板７
の半田付けをフラックスを用いて確実に行うことができ
る。また、ＬＳＩ１の高さや半田バンプ６、および半田
８の厚さによる高さのバラツキを、枠部材９の幅方向で
容易に吸収することができる。After soldering the LSI 1 to the board 2 and the heat sink 7 to the LSI 1 in this manner, the frame member 9 is electrically connected to the side surface of the board 2 and the side surface of the heat sink 7 by seam welding or the like. By joining by welding,
Soldering the LSI 1 to the board 2 and heat sink 7 to the LSI 1
The soldering can be surely performed using flux. Further, variations in the height of the LSI 1 and the heights of the solder bumps 6 and the solder 8 can be easily absorbed in the width direction of the frame member 9.
【００２４】尚、本発明の一実施例では枠部材９にリボ
ン状の薄板を用いているが、予め枠状とした枠部材を基
板２や放熱板７の周囲にはめ込んだ後に電気溶接で接合
してもよく、これに限定されない。Although a ribbon-shaped thin plate is used for the frame member 9 in one embodiment of the present invention, a frame-shaped frame member is preliminarily fitted around the substrate 2 and the heat dissipation plate 7 and then joined by electric welding. However, the present invention is not limited to this.
【００２５】[0025]
【発明の効果】以上説明したように本発明によれば、集
積回路との実装面に対して直交する基板の側面と、集積
回路との接合面に対して直交する放熱板の側面とに対し
て各々の周囲を枠部材で同時に接合して封止するように
することによって、フラックスを用いて半田付けを確実
に行うことができ、ＬＳＩなどの接合における高さのバ
ラツキを容易に吸収することができるという効果があ
る。As described above, according to the present invention, the side surface of the substrate orthogonal to the mounting surface with the integrated circuit and the side surface of the heat sink orthogonal to the bonding surface with the integrated circuit are provided. By using a frame member to simultaneously bond and seal each periphery, soldering can be reliably performed using flux, and variations in height in bonding such as LSI can be easily absorbed. There is an effect that can be.
【図１】本発明の一実施例の縦断面図である。FIG. 1 is a vertical sectional view of an embodiment of the present invention.
【図２】本発明の一実施例によるチップキャリアの製作
方法を示す図である。FIG. 2 is a diagram showing a method of manufacturing a chip carrier according to an embodiment of the present invention.
【図３】本発明の一実施例によるチップキャリアの製作
方法を示す図である。FIG. 3 is a diagram showing a method of manufacturing a chip carrier according to an embodiment of the present invention.
【図４】本発明の一実施例によるチップキャリアの製作
方法を示す図である。FIG. 4 is a diagram showing a method of manufacturing a chip carrier according to an embodiment of the present invention.
【図５】従来例の縦断面図である。FIG. 5 is a vertical sectional view of a conventional example.
１ ＬＳＩ ２ 基板 ７ 放熱板 １０，１１ リング １２ａ，１２ｂ ローラ電極 1 LSI 2 substrate 7 heat sink 10 and 11 ring 12a and 12b roller electrode
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26716991AJP2712939B2 (en) | 1991-09-18 | 1991-09-18 | Chip carrier |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26716991AJP2712939B2 (en) | 1991-09-18 | 1991-09-18 | Chip carrier |
| Publication Number | Publication Date |
|---|---|
| JPH0582662Atrue JPH0582662A (en) | 1993-04-02 |
| JP2712939B2 JP2712939B2 (en) | 1998-02-16 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26716991AExpired - LifetimeJP2712939B2 (en) | 1991-09-18 | 1991-09-18 | Chip carrier |
| Country | Link |
|---|---|
| JP (1) | JP2712939B2 (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002178A (en)* | 1997-11-12 | 1999-12-14 | Lin; Paul T. | Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002178A (en)* | 1997-11-12 | 1999-12-14 | Lin; Paul T. | Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP) |
| Publication number | Publication date |
|---|---|
| JP2712939B2 (en) | 1998-02-16 |
| Publication | Publication Date | Title |
|---|---|---|
| JP2982450B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
| JP4904767B2 (en) | Semiconductor device | |
| JPH1174403A (en) | Semiconductor device | |
| JP2915888B1 (en) | Wiring board and manufacturing method thereof | |
| JP3509507B2 (en) | Mounting structure and mounting method of electronic component with bump | |
| JP3462479B2 (en) | Method and apparatus for sealing ceramic package of surface acoustic wave filter | |
| JPH03255657A (en) | Hybrid integrated circuit device | |
| JP2712939B2 (en) | Chip carrier | |
| JP2000277557A (en) | Semiconductor device | |
| JP2002280415A (en) | Semiconductor device | |
| JP2936819B2 (en) | IC chip mounting structure | |
| JP2646989B2 (en) | Chip carrier | |
| JP2974819B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05315481A (en) | Film carrier semiconductor device and manufacturing method thereof | |
| JPH07130900A (en) | Semiconductor device | |
| JP3959839B2 (en) | Manufacturing method of semiconductor device | |
| JP2735920B2 (en) | Inverter device | |
| JPS61198656A (en) | Semiconductor device | |
| JPH09246416A (en) | Semiconductor device | |
| JP2770664B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3424515B2 (en) | Electronic component mounting structure | |
| JPH10290140A (en) | Surface acoustic wave device | |
| JP2986661B2 (en) | Method for manufacturing semiconductor device | |
| JPH0810737B2 (en) | Chip carrier and manufacturing method thereof | |
| JPH0645763A (en) | Printed wiring board |