【０００１】[0001]
【産業上の利用分野】本発明は、ＣＡＤシステムに利用
する。本発明は実機評価の前に設計に起因する障害を発
見することができる論理設計用のＣＡＤシステムに関す
る。The present invention is used in a CAD system. The present invention relates to a CAD system for logic design capable of finding faults caused by design before evaluation of an actual machine.
【０００２】[0002]
【従来の技術】従来、この種のＣＡＤシステムはテスト
パターンを回路設計者が設計し、パターン入力ツールに
より入力してシミュレーションを行っていた。また、シ
ミュレーションの出力結果の確認もＣＲＴ画面上および
紙面上で確認していた。2. Description of the Related Art Conventionally, in this type of CAD system, a circuit designer designs a test pattern and inputs it by a pattern input tool for simulation. Also, the confirmation of the output result of the simulation was confirmed on the CRT screen and on the paper.
【０００３】[0003]
【発明が解決しようとする課題】従来のＣＡＤシステム
では、回路設計者があらゆるタイミイグを想定しテスト
パターンを設計するため、思い込みによるタイミイグミ
スやあるタイミイグの盛り込み忘れなどがあった場合
に、それが実機評価の際初めてバグとして発覚する問題
があった。In a conventional CAD system, a circuit designer designs a test pattern by assuming every timing, so that if a timing mistake or forgetting to incorporate a certain timing is caused by an assumption, that is the actual machine. There was a problem that was discovered as a bug for the first time during evaluation.
【０００４】本発明はこのような問題を解決するもの
で、思い込みによるタイミイグミスやタイミイグの盛り
込み忘れによる障害発生を実機評価の前に発見すること
ができるＣＡＤシステムを提供することを目的とする。An object of the present invention is to solve such a problem, and an object thereof is to provide a CAD system capable of finding a failure occurrence due to a misbehavior caused by a belief or a failure to incorporate a timing error before evaluation of an actual machine.
【０００５】[0005]
【課題を解決するための手段】本発明は、シミュレータ
を備え、論理回路の設計およびテストを行うＣＡＤシス
テムにおいて、情報処理装置に接続され、内部電気信号
を取り込む入力プローブと、この入力プローブにより取
り込まれた内部電気信号の変化を前記シミュレータ用の
テストパターンに変換する信号変換処理部と、前記テス
トパターンの内容を変更するテストパターン変更処理部
とを備えたことを特徴とする。According to the present invention, in a CAD system including a simulator for designing and testing a logic circuit, an input probe which is connected to an information processing device and takes in an internal electric signal, and the input probe is taken in. A signal conversion processing unit for converting a change in the generated internal electric signal into a test pattern for the simulator, and a test pattern change processing unit for changing the content of the test pattern are provided.
【０００６】シミュレーションの出力結果パターンを前
記情報処理装置に入力できる電気信号に変換するパター
ン変換処理部と、変換された電気信号を前記情報処理装
置に送出する出力プローブと、電気信号変換処理、シミ
ュレーション、およびパターン変換処理をリアルタイム
に行うリアルタイム処理制御部とを備えることができ
る。A pattern conversion processing unit for converting the output result pattern of the simulation into an electric signal that can be input to the information processing apparatus, an output probe for sending the converted electric signal to the information processing apparatus, an electric signal conversion processing, and a simulation. , And a real-time processing control unit that performs pattern conversion processing in real time.
【０００７】[0007]
【作用】既存の情報処理装置の内部電気信号を入力プロ
ーブを介して取り込み、取り込まれた内部電気信号の変
化をシミュレータ用テストパターンに変換してシミュレ
ータによりシミュレーションを行い、そのシミュレーシ
ョン結果を出力プローブを介して既存の情報処理装置へ
供給する。これらの処理は全てリアルタイムに行われ
る。[Function] An internal electric signal of an existing information processing device is taken in through an input probe, a change in the taken internal electric signal is converted into a test pattern for a simulator, simulation is performed by the simulator, and the simulation result is output as an output probe. It is supplied to the existing information processing device via the. All of these processes are performed in real time.
【０００８】これにより、設計した回路の検証をＣＡＤ
システム上のみでなく実機にて行い評価することがで
き、また、シミュレーション時の思い込みによるタイミ
イグミスやタイミイグ検証忘れをなくすことができ、障
害があることを実機評価の前の段階で発見することがで
きる。As a result, the verification of the designed circuit is performed by CAD.
It can be evaluated not only on the system but also on the actual machine, and it is possible to eliminate forgetting mistakes and forgetting to check the timing error due to beliefs at the time of simulation, and it is possible to detect failures before the actual evaluation. ..
【０００９】[0009]
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図であ
る。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the embodiment of the present invention.
【００１０】本発明実施例は、シミュレータ５と、情報
処理装置１に接続され、内部電気信号を取り込む入力プ
ローブ２と、この入力プローブ２により取り込まれた内
部電気信号の変化をシミュレータ５用のテストパターン
４に変換する信号変換処理部３と、テストパターン４の
内容を変更しテストパターンＭ１１を生成するテストパ
ターン変更処理部１０とを備え、さらに、シミュレーシ
ョン結果６のパターンを情報処理装置１に入力できる電
気信号に変換するパターン変換処理部７と、変換された
電気信号を情報処理装置１に送出する出力プローブ８
と、電気信号変換処理、シミュレーション、およびパタ
ーン変換処理をリアルタイムに行うリアルタイム処理制
御部９とを備える。In the embodiment of the present invention, a simulator 5 and an input probe 2 which is connected to the information processing apparatus 1 and takes in an internal electric signal, and a change for the internal electric signal taken in by the input probe 2 are tested for the simulator 5. A signal conversion processing unit 3 for converting into a pattern 4 and a test pattern change processing unit 10 for changing the contents of the test pattern 4 to generate a test pattern M11 are further provided, and the pattern of the simulation result 6 is input to the information processing apparatus 1. Pattern conversion processing unit 7 for converting into a possible electric signal, and output probe 8 for sending the converted electric signal to the information processing apparatus 1.
And a real-time processing controller 9 that performs electric signal conversion processing, simulation, and pattern conversion processing in real time.
【００１１】次に、このように構成された本発明実施例
の動作について説明する。図２は本発明実施例の動作の
流れを説明する図である。Next, the operation of the embodiment of the present invention thus constructed will be described. FIG. 2 is a diagram for explaining the operation flow of the embodiment of the present invention.
【００１２】既存の情報処理装置１の内部電気信号を入
力プローブ２を介して信号変換処理部３に入力する。信
号変換処理部３は入力された内部電気信号の変化をシミ
ュレータ５用のテストパターン４に変換する。シミュレ
ータ５はそのテストパターン４を入力としてシミュレー
ションを行い、シミュレーション結果６を出力する。パ
ターン変換処理部７はシミュレーション結果６を既存の
情報処理装置１に出力するために、電気信号に変換し、
出力プローブ８を介して既存の情報処理装置１に出力す
る。信号変換処理部３、シミュレータ５、およびパター
ン変換処理部７の処理を実物の回路同等の速度で行うた
めの制御をリアルタイム処理制御部９が行う。An internal electric signal of the existing information processing apparatus 1 is input to the signal conversion processing unit 3 via the input probe 2. The signal conversion processing unit 3 converts a change in the input internal electric signal into a test pattern 4 for the simulator 5. The simulator 5 performs a simulation using the test pattern 4 as an input and outputs a simulation result 6. The pattern conversion processing unit 7 converts the simulation result 6 into an electric signal in order to output it to the existing information processing device 1,
Output to the existing information processing device 1 via the output probe 8. The real-time processing control unit 9 performs control for performing the processing of the signal conversion processing unit 3, the simulator 5, and the pattern conversion processing unit 7 at a speed equivalent to that of an actual circuit.
【００１３】また、信号変換処理部３により変換された
テストパターン４の内容を変更する場合には、テストパ
ターン変更処理部１０により変更が行われ、テストパタ
ーンＭ１１を作成してシミュレータ５に変更後のテスト
パターンを供給する。When the contents of the test pattern 4 converted by the signal conversion processing unit 3 are changed, the change is made by the test pattern change processing unit 10 to create the test pattern M11 and change it to the simulator 5. Supply test patterns.
【００１４】[0014]
【発明の効果】以上説明したように本発明によれば、Ｃ
ＡＤシステム上の論理回路に実物の回路同様に既存の情
報処理装置から内部電気信号を受け、シミュレーション
結果を電気信号に変換して既存の情報処理装置へ供給す
る処理をリアルタイムに行うことにより、設計した回路
検証をＣＡＤシステム上のみでなく実機にて行い評価す
ることができ、また、シミュレーション時の思い込みに
よるタイミイグやタイミイグ検証忘れをなくすことがで
き、障害があることを実機評価の前の段階で発見するこ
とができる効果がある。As described above, according to the present invention, C
Design by receiving an internal electric signal from an existing information processing device into a logic circuit on an AD system as in a real circuit, converting a simulation result into an electric signal and supplying the electric signal to the existing information processing device in real time. It is possible to perform the circuit verification not only on the CAD system but also on the actual machine and evaluate it. Also, it is possible to eliminate the timing error and forgetting to verify the timing error due to the beliefs at the time of simulation. There is an effect that can be discovered.
【図１】本発明実施例の構成を示すブロック図。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
【図２】本発明実施例の動作の流れを説明する図。FIG. 2 is a diagram illustrating a flow of operations according to the embodiment of the present invention.
１ 情報処理装置 ２ 入力プローブ ３ 信号変換処理部 ４ テストパターン ５ シミュレータ ６ シミュレーション結果 ７ パターン変換処理部 ８ 出力プローブ ９ リアルタイム処理制御部 １０ テストパターン変更処理部 １１ テストパターンＭ 1 Information processing device 2 Input probe 3 Signal conversion processing unit 4 Test pattern 5 Simulator 6 Simulation result 7 Pattern conversion processing unit 8 Output probe 9 Real-time processing control unit 10 Test pattern change processing unit 11 Test pattern M
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220285AJPH0561930A (en) | 1991-08-30 | 1991-08-30 | Cad system |
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220285AJPH0561930A (en) | 1991-08-30 | 1991-08-30 | Cad system |
| Publication Number | Publication Date |
|---|---|
| JPH0561930Atrue JPH0561930A (en) | 1993-03-12 |
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3220285APendingJPH0561930A (en) | 1991-08-30 | 1991-08-30 | Cad system |
| Country | Link |
|---|---|
| JP (1) | JPH0561930A (en) |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153054A (en)* | 1979-05-15 | 1980-11-28 | Hitachi Ltd | Logic circuit simulation system |
| JPS6299837A (en)* | 1985-10-25 | 1987-05-09 | Nec Corp | Check system for input and output processor |
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153054A (en)* | 1979-05-15 | 1980-11-28 | Hitachi Ltd | Logic circuit simulation system |
| JPS6299837A (en)* | 1985-10-25 | 1987-05-09 | Nec Corp | Check system for input and output processor |
| Publication | Publication Date | Title |
|---|---|---|
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| JPH0561930A (en) | Cad system | |
| JP2755237B2 (en) | Simulation apparatus and method | |
| US6718498B2 (en) | Method and apparatus for the real time manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger | |
| TWI266070B (en) | Chip-level design under test verification environment and method thereof | |
| JPH09171056A (en) | Test design method and apparatus, and test method and apparatus | |
| JPH05224995A (en) | Information processor test system | |
| JP3028589B2 (en) | Error detection control method for logic circuit verification device | |
| JP2523692B2 (en) | Electronic computer adjustment failure analysis support system | |
| JP2599795B2 (en) | Test method for circuits with microprocessor | |
| JPH0137771B2 (en) | ||
| JPS6151578A (en) | Fault diagnostic system of electronic circuit device | |
| CN115543849A (en) | Numerical control system testing method and device, computer equipment and storage medium | |
| JP2679153B2 (en) | Fault handling function test method | |
| JPH04236636A (en) | Check method for interactive system | |
| JPS6161427B2 (en) | ||
| JPH04310185A (en) | Test pattern generating system for logic circuit | |
| JP2011002903A (en) | Apparatus for verification of asynchronous circuit, and program | |
| JPS60118959A (en) | Failure analysis method for input/output devices | |
| JPH0221279A (en) | Validation of logic circuit | |
| JPS6231448A (en) | Evaluation device and evaluation method for semiconductor devices with built-in MPU | |
| JPH06324117A (en) | Failure detection rate calculation method and device | |
| JPH09329648A (en) | Test specification verification device | |
| JPH0290334A (en) | Simulation method for fault detection circuit | |
| JPH02216539A (en) | Interactive test system for information processor |